JP2018037921A

JP2018037921A - 撮像素子

Info

Publication number: JP2018037921A
Application number: JP2016170500A
Authority: JP
Inventors: 文秀村尾; Fumihide Murao
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2016-09-01
Filing date: 2016-09-01
Publication date: 2018-03-08
Also published as: US20180063450A1; CN107800982A; US10044950B2

Abstract

【課題】従来の撮像素子では、消費電力が大きくなる問題があった。【解決手段】半導体装置は、１本の垂直信号線ＳＬに接続されたと複数の画素回路と、垂直信号線ＳＬを介して得られる信号レベルを、入力容量Ｃｉと帰還容量Ｃｆの容量比に応じて決定される増幅率で増幅する反転増幅回路と、を有し、反転増幅回路による第１の画素回路から読み出された撮像信号の増幅が完了した第１のタイミングから反転増幅器による第２の画素回路から読み出されるダークレベル信号の増幅が開始される第２のタイミングまで間の期間に設定された電荷回収期間において、帰還容量を反転増幅器の出力から切り離して垂直信号線ＳＬに接続する。【選択図】図３

Description

本発明は撮像素子に関し、例えば垂直信号線を介して読み出される信号レベルを反転増幅器を用いて増幅し、増幅後の信号レベルに対してアナログデジタル変換処理を行う撮像素子に関する。

撮像素子の回路構成の一例が特許文献１に開示されている。特許文献１に記載の回路構成では、撮像装置は、被写体像を撮像する複数の画素と、前記複数の画素から信号を読み出す複数の垂直出力線と、前記複数の垂直出力線に読み出された信号を増幅する増幅回路と、を有する。

特開２００５−２１７７７１号公報

特許文献１に記載された撮像装置では、画素から読み出した信号を反転増幅器を利用して増幅する。また、特許文献１に記載の撮像装置では、画素から読み出した信号レベルの増幅を行う前に画素のダークレベルに対して増幅を行うダークレベル読み出し処理を行う。このようなことから、撮像装置では、ダークレベル読み出し処理と画素信号の増幅処理とを１画素毎に繰り返し行う。つまり、撮像素子では、反転増幅器の充放電が１画素毎に繰り返し行われる。ここで、近年、撮像素子では画素数の増加と、フレームレートの増加が著しい。そのため、撮像素子では、前述した反転増幅器の帰還容量に対する充放電の頻度が増加しており、撮像素子の性能向上による消費電力の増加が問題となってきている。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、１本の垂直信号線に接続されたと複数の画素回路と、垂直信号線を介して得られる信号レベルを、入力容量と帰還容量の容量比に応じて決定される増幅率で増幅する反転増幅回路と、を有し、反転増幅回路による第１の画素回路から読み出された撮像信号の増幅が完了した第１のタイミングから反転増幅器による第２の画素回路から読み出されるダークレベル信号の増幅が開始される第２のタイミングまで間の期間に設定された電荷回収期間において、帰還容量を反転増幅器の出力から切り離して垂直信号線に接続する。

前記一実施の形態によれば、半導体装置は、画素信号の読み出しに起因する消費電力を低減することができる。

実施の形態１にかかる撮像素子を含むカメラシステムのブロック図である。実施の形態１にかかる撮像素子のフロアレイアウトの概略図である。実施の形態１にかかる撮像素子の画素回路、画素電流源及び増幅回路の回路図である。実施の形態１にかかる撮像素子の動作を説明するタイミングチャートである。図４のタイミングチャートの期間Ｔ１のときのスイッチ状態を説明する増幅回路の回路図である。図４のタイミングチャートの期間Ｔ２のときのスイッチ状態を説明する増幅回路の回路図である。図４のタイミングチャートの期間Ｔ３のときのスイッチ状態を説明する増幅回路の回路図である。図４のタイミングチャートの期間Ｔ５の第１の状態変化後のスイッチ状態を説明する増幅回路の回路図である。図４のタイミングチャートの期間Ｔ５の第２の状態変化後のスイッチ状態を説明する増幅回路の回路図である。図４のタイミングチャートの期間Ｔ５の第３の状態変化後のスイッチ状態を説明する増幅回路の回路図である。図４のタイミングチャートの期間Ｔ５の第４の状態変化後のスイッチ状態を説明する増幅回路の回路図である。実施の形態１にかかる撮像素子の画素回路の第１の変形例を説明する回路図である。実施の形態１にかかる撮像素子の画素回路の第２の変形例を説明する回路図である。実施の形態２にかかる撮像素子の画素回路、画素電流源及び増幅回路の回路図である。実施の形態２にかかる撮像素子の画素電流源の別の形態を説明する回路図である。実施の形態３にかかる撮像素子の画素回路、画素電流源及び増幅回路の回路図である。実施の形態３にかかる撮像素子の動作を説明するタイミングチャートである。

実施の形態１
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

図１に実施の形態１にかかるカメラシステム１のブロック図を示す。図１に示すように、カメラシステム１は、ズームレンズ１１、絞り機構１２、固定レンズ１３、フォーカスレンズ１４、撮像素子１５、ズームレンズアクチュエータ１６、フォーカスレンズアクチュエータ１７、信号処理回路１８、システム制御ＭＣＵ１９、モニタ、記憶装置を有する。ここで、モニタ及び記憶装置は、カメラシステム１で撮影した画像を確認及び記憶するものであり、これらをカメラシステム１とは切り離した別のシステム上に設けても良い。

ズームレンズ１１、絞り機構１２、固定レンズ１３及びフォーカスレンズ１４は、カメラシステム１のレンズ群を構成する。ズームレンズ１１は、ズームアクチュエータ１６により位置の変更が行われる。フォーカスレンズ１４は、フォーカスアクチュエータ１７により位置の変更が行われる。そして、カメラシステム１では、各種アクチュエータによりレンズを移動させることでズーム倍率、フォーカスを変更し、かつ、絞り機構１２を動作させることで入射光量を変更する。

ズームアクチュエータ１６は、システム制御ＭＣＵ１９が出力するズーム制御信号ＳＺＣに基づきズームレンズ１１を移動させる。フォーカスアクチュエータ１７は、フォーカスアクチュエータ１７は、システム制御ＭＣＵ１９が出力するフォーカス制御信号ＳＦＣに基づきフォーカスレンズ１４を移動させる。絞り機構１２は、システム制御ＭＣＵ１９が出力する絞り制御信号ＳＤＣにより絞り量を調節する。

撮像素子１５は、例えば、フォトダイオード等の受光素子を有し、当該受光素子から得られた受光画素情報をデジタル値に変換して画像情報Ｄｏを出力する。また、撮像素子１５は、撮像素子１５が出力する画像情報Ｄｏを解析して画像情報Ｄｏの特徴を表す画像特徴情報ＤＣＩを出力する。この画像特徴情報ＤＣＩには、後述するオートフォーカス処理において取得される２つの画像が含まれる。さらに、撮像素子１５は、モジュール制御ＭＣＵ１８から与えられるセンサ制御信号ＳＳＣに基づき画像情報Ｄｏの画素毎のゲイン制御、画像情報Ｄｏの露光制御、及び、画像情報ＤｏのＨＤＲ（High Dynamic Range）制御を行う。撮像素子１５の詳細については後述する。

信号処理回路１８は、撮像素子１５から受信した画像情報Ｄｏに画像補正等の画像処理を施して画像データＤｉｍｇを出力する。信号処理回路１８は、受信した画像情報Ｄｏを解析して色空間情報ＤＣＤを出力する。色空間情報ＤＣＤには、例えば、画像情報Ｄｏの輝度情報、及び、色情報が含まれる。

システム制御ＭＣＵ１９は、撮像素子１５から出力される画像特徴情報ＤＣＩに基づきレンズ群のフォーカスを制御する。より具体的には、システム制御ＭＣＵ１９は、フォーカス制御信号ＳＦＣをフォーカスアクチュエータ１７に出力することでレンズ群のフォーカスを制御する。システム制御ＭＣＵ１９は、絞り制御信号ＳＤＣを絞り機構１２に出力して絞り機構１２の絞り量を調節する。さらに、システム制御ＭＣＵ１９は、外部から与えられるズーム指示に従ってズーム制御信号ＳＺＣを生成し、ズーム制御信号ＳＺＣをズームアクチュエータ１６に出力することでレンズ群のズーム倍率を制御する。

より具体的には、ズームアクチュエータ１６によりズームレンズ１１を移動することでフォーカスがずれる。そこで、システム制御ＭＣＵ１９は、撮像素子１５から得た画像特徴情報ＤＣＩに含まれる２つの画像に基づき２つの物体像間の位置的位相差を算出し、この位置的位相差に基づきレンズ群のデフォーカス量を算出する。システム制御ＭＣＵ１９は、このデフォーカス量に応じて自動的にフォーカスを合わせる。この処理がオートフォーカス制御である。

また、システム制御ＭＣＵ１９は、信号処理回路１８が出力する色空間情報ＤＣＤに含まれる輝度情報に基づき撮像素子１５の露出設定を指示する露出制御値を算出して、信号処理回路１８から出力される色空間情報ＤＣＤに含まれる輝度情報が露出制御値に近づくように撮像素子１５の露光設定及びゲイン設定を制御する。このとき、システム制御ＭＣＵ１９は、露出を変更する際に絞り機構１２の制御値を算出しても良い。

また、システム制御ＭＣＵ１９は、ユーザーからの指示に基づき画像データＤｉｍｇの輝度或いは色を調整する色空間制御信号ＳＩＣを出力する。なお、システム制御ＭＣＵ１９は、信号処理回路１８から取得した色空間情報ＤＣＤとユーザーから与えられた情報との差分に基づき色空間制御信号ＳＩＣを生成する。

実施の形態１にかかるカメラシステム１では、センサ１５内においてフォトダイオードから画素情報を読み出す際の制御方法に特徴の１つを有する。そこで、以下では、撮像素子１５についてより詳細に説明する。

図２に実施の形態１にかかる撮像素子のフロアレイアウトの一部の概略図を示す。図２では、撮像素子１５のフロアレイアウトのうち画素垂直制御部２０、画素アレイ２１、画素電流源２２、増幅回路２３、ＡＤ（Analog to Digital）変換回路２４、ＣＤＳ（Correlated Double Sampling）回路２５、水平転送回路２６、タイミングジェネレータ２７、出力制御部２８、出力インタフェース２９のフロアレイアウトのみを示した。

画素垂直制御部２０は、画素アレイ２１に格子状に配置される画素回路の動作を行毎に制御する。画素電流源２２は、画素アレイ２１に配置される画素回路の列毎に設けられる電流源を有する。増幅回路２３は、画素回路から読み出した画素情報のゲイン調整を行う。ＡＤ変換回路２４は、増幅回路２３でゲイン調整された画素情報をデジタル値に変換する。ＣＤＳ回路２５は、画素情報の信号レベルからリセットレベル（以下ダークレベルと称す）を引き算することで画素情報のノイズを除去する。水平転送回路２６は、ＣＤＳ回路２５でノイズ除去された画素情報を出力制御部２８に近い方から順に出力制御部２８に転送する。タイミングジェネレータ２７は、画素垂直制御部２０、画素電流源２２、増幅回路２３、ＡＤ変換回路２４、ＣＤＳ回路２５が動作するタイミングを制御する。出力制御部２８は、水平転送回路２６により転送された画素情報を出力インタフェース２９に出力する。出力インタフェース２９は、撮像素子１５の出力インタフェース回路である。

実施の形態１にかかる撮像素子では、増幅回路２３に特徴の１つを有する。そこで、以下では増幅回路２３について詳細に説明する。図３に実施の形態１にかかる絞り機構１２、画素電流源２２及び増幅回路２３の回路図を示す。なお、図３では、画素回路の各素子に与える制御信号及び画素電流源２２、増幅回路２３に与える制御信号を説明するために画素垂直制御部２０及び画素水平制御部（例えば、タイミングジェネレータ２７）を示した。また、図３では、１つの画素列に関する回路のみを示した。図３では、以下の説明で用いる電圧を示す符号を括弧内に示した。

図３に示すように、実施の形態１にかかる画素アレイ２１は、１本の垂直信号線ＳＬに対してｎ個の画素回路（図３中の画素回路３１〜３ｎ）が設けられる。画素回路３１〜３ｎは同じ回路であるため、図３では、画素回路３１のみ詳細な回路を示した。画素回路３１は、光電変換素子（例えば、フォトダイオード４１）、転送トランジスタ４２、リセットトランジスタ４３、増幅トランジスタ４４、選択トランジスタ４５を有する。

フォトダイオード４１は、撮像素子１５に入射する光の光量に応じた電荷を生成する。転送トランジスタ４２は、ＮＭＯＳトランジスタであり、フォトダイオード４１から電荷を読み出す。転送トランジスタ４２は、ソースにフォトダイオード４１が接続され、ドレインがフローティングディフュージョンＦＤに接続され、ゲートに読み出し制御信号ＴＸ１が与えられる。フローティングディフュージョンＦＤは、転送トランジスタ４２を介して読み出された電荷を蓄積する。リセットトランジスタ４３は、ＮＭＯＳトランジスタであり、フローティングディフュージョンＦＤと電源配線ＰＷＲとの間に接続される。リセットトランジスタ４３のゲートには、リセット制御信号ＲＳＴ１が与えられる。増幅トランジスタ４３は、ＮＭＯＳトランジスタであり、フローティングディフュージョンＦＤがゲートに接続され、ドレインに電源配線ＰＷＲが接続され、ソースが出力配線に接続される。そして、増幅トランジスタ４４は、フローティングディフュージョンＦＤに蓄積された電荷量に応じた電圧を有する画素情報Ｖｏｐｘを出力する。選択トランジスタ４５は、ＮＭＯＳトランジスタであり、増幅トランジスタ４４のソースと垂直信号線ＳＬとの間に設けられ、ゲートに選択信号ＳＥＬ１が与えられる。

また、垂直信号線ＳＬには寄生容量ＣｖｓＬが形成される。この寄生容量ＣｖｓＬは垂直信号線ＳＬの配線容量である。垂直信号線ＳＬの端部には、画素電流源２２が設けられる。画素電流源２２は、第４のスイッチ（例えば、スイッチＳＷｉｐｘ）及び定電流源４６を有する。スイッチＳＷｉｐｘは、定電流源４６と垂直信号線ＳＬとの間に設けられる。定電流源４６は、垂直信号線ＳＬから定電流の引き抜きを行う。

増幅回路２３は、増幅器４７、第１の容量（例えば、入力容量Ｃｉ）、第２の容量（例えば、帰還容量Ｃｆ）、第１のスイッチ（例えば、スイッチＳＷａｍｐ）、第２のスイッチ（スイッチＳＷｒｃｙ）、第３のスイッチ（例えば、ＳＷｒｓ）、基準電圧源を有する。

入力容量Ｃｉは、垂直信号線ＳＬに一端が接続される。増幅器４７は、入力容量Ｃｉの他端が反転入力端子に接続され、正転入力端子に第１の基準電圧（例えば、基準電圧Ｖｒｅｆ）が供給される。基準電圧源は、基準電圧Ｖｒｅｆを生成する。帰還容量Ｃｆは、増幅器４７の反転入力端子に一端が接続される。スイッチＳＷａｍｐは、帰還容量Ｃｆの他端と増幅器４７の出力端子とを接続する。スイッチＳＷｒｃｙは、帰還容量Ｃｆの他端と垂直信号線ＳＬとの間に接続される。スイッチＳＷｒｓは、増幅器４７の反転入力端子と増幅器４７の出力端子との間に設けられる。

タイミングジェネレータ２７は、スイッチＳＷａｍｐ、スイッチＳＷｒｃｙ及びスイッチＳＷｒｃの開閉状態と、画素電流源２２の動作状態（例えば、スイッチＳＷｉｐｘの開閉状態）と、を制御する。具体的には、タイミングジェネレータ２７は、増幅器４７による第１の画素回路（例えば、画素回路３１）から読み出された撮像信号の増幅が完了した第１のタイミングから増幅器４７による第２の画素回路（例えば、画素回路３２）から読み出されるダークレベル信号の増幅が開始される第２のタイミングまで間の期間に設定された電荷回収期間において、画素電流源２２による定電流の引き抜きを停止させ、スイッチＳＷａｍｐをオフ状態とし、かつ、スイッチＳＷｒｃｙをオン状態とする。また、タイミングジェネレータ２７は、第１のタイミングより前の期間、及び、第２のタイミング以降の期間において、画素電流源２２による定電流の引き抜きを行わせ、スイッチＳＷａｍｐをオン状態とし、かつ、スイッチＳＷｒｃｙをオフ状態とする。タイミングジェネレータ２７は、電荷回収期間においてスイッチＳＷｒｓをオン状態に制御する。タイミングジェネレータ２７は、電荷回収期間にスイッチＳＷｉｐｘをオフ状態とし、電荷回収期間以外の期間はスイッチＳＷｉｐｘをオン状態とする。

実施の形態１にかかる撮像素子１５では、タイミングジェネレータ２７による画素情報読み出し時の増幅回路２３の制御方法に特徴を有する。そこで、以下では、増幅回路２３の制御方法を中心に実施の形態１にかかる撮像素子１５の動作について説明する。そこで、図４に実施の形態１にかかる撮像素子１５の動作を説明するタイミングチャートを示す。図４に示す例では、画素回路３１、３２の２つの画素回路から画素情報を読み出す例を示したが、ｎ個の画素回路であっても基本的な動作は変わらない。

まず、画素回路３１、３２から画素情報を読み出す際の画素回路３１、３２の動作について説明する。図４に示すように、実施の形態１にかかる撮像素子１５では、画素回路毎にフォトダイオード４１のリセット、露光、フローティングディフュージョンＦＤのリセット、ダークレベルの出力及び画素情報の出力の各処理を行う。

フォトダイオード４１のリセット処理では、転送トランジスタ４２及びリセットトランジスタ４３をオン状態とすることで、フローティングディフュージョンＦＤ及びフォトダイオード４１の電荷レベルをリセットレベルとする。そして、転送トランジスタ４２及びリセットトランジスタ４３をオン状態からオフ状態に切り替えることで、露光処理が開始される。そして、この露光処理の期間（図中の露光期間）の間に、リセットトランジスタ４３をオン状態に切り替えることで、フローティングディフュージョンＦＤのリセット処理を行う。また、撮像素子１５は、露光期間中において、フローティングディフュージョンＦＤのリセット処理完了後にリセットトランジスタ４３をオン状態からオフ状態に切り替え、かつ、選択トランジスタ４５をオフ状態からオン状態に切り替えることでダークレベルの出力を行う。その後、撮像素子１５は、転送トランジスタ４２をオフ状態からオン状態に切り替えることでフローティングディフュージョンＦＤへのフォトダイオード４１の電荷の転送及び垂直信号線ＳＬへの画素情報Ｖｏｐｘの出力を行う。

ここで、実施の形態１にかかる撮像素子１５では、ダークレベルは電源電圧レベルである。また、実施の形態１にかかる撮像素子１５では、フォトダイオード４１から画素情報を読み出すことでフローティングディフュージョンＦＤ及び垂直信号線ＳＬの電圧は、電源電圧レベルよりも低いアナログ電圧となる。なお、画素情報に対応するアナログ電圧は画素情報の大きさにより様々な値となるため、図４では、アナログ電圧となる部分については二重線で示した。

続いて、画素情報を読み出す際の画素電流源２２及び増幅回路２３の動作について説明する。図４に示すように、画素情報の読み出し処理を行う前は、画素電流源２２は、垂直信号線ＳＬから電流を引き抜く状態に制御され、増幅回路２３は、反転増幅回路として機能するようにスイッチが制御される。この画素情報の読み出し処理を行う前の期間のスイッチ状態を期間Ｔ１のときのスイッチ状態を例に説明する。そこで、図５に図４のタイミングチャートの期間Ｔ１のときのスイッチ状態を説明する増幅回路の回路図を示す。

図５に示すように、期間Ｔ１では、スイッチＳＷｉｐｘはオン状態、スイッチＳＷｒｓはオフ状態、スイッチＳＷａｍｐはオン状態、スイッチＳＷｒｃｙはオフ状態となるように制御される。

続いて、ダークレベルを読み出す際の画素電流源２２及び増幅回路２３の動作について説明する。図４に示すように、ダークレベルを読み出す際には帰還容量Ｃｆをリセットする期間Ｔ２とダークレベルの読み出し動作を行う期間Ｔ３とでスイッチの状態を切り替える。期間Ｔ２では、増幅回路２３がバッファとして機能するようにスイッチの状態を制御することで帰還容量Ｃｆの電荷のリセットを行い、期間Ｔ３では、増幅回路２３を反転増幅器として機能させることで垂直信号線ＳＬを介して伝達されるダークレベルに対応する変換対象画素情報Ｖｏｕｔを出力する。そこで、図６に図４のタイミングチャートの期間Ｔ２のときのスイッチ状態を説明する増幅回路の回路図を示し、図７に図４のタイミングチャートの期間Ｔ３のときのスイッチ状態を説明する増幅回路の回路図を示す。

図６に示すように、期間Ｔ２では、スイッチＳＷｉｐｘはオン状態、スイッチＳＷｒｓはオフ状態からオン状態に切り替えられ、スイッチＳＷａｍｐはオン状態、スイッチＳＷｒｃｙはオフ状態となるように制御される。

図７に示すように、期間Ｔ３では、スイッチＳＷｉｐｘはオン状態、スイッチＳＷｒｓはオン状態からオフ状態に切り替えられ、スイッチＳＷａｍｐはオン状態、スイッチＳＷｒｃｙはオフ状態となるように制御される。

続いて、画素情報Ｖｏｐｘを読み出す際の画素電流源２２及び増幅回路２３の動作について説明する。図４に示すように、画素情報Ｖｏｐｘを読み出す際には期間Ｔ３のスイッチ状態を維持して、垂直信号線ＳＬに出力される画素情報Ｖｏｐｘを反転増幅器構成の増幅回路２３により変換対象画素情報Ｖｏｕｔに変換する。ここでのスイッチの状態は期間Ｔ３と同じであるため説明を省略する。

続いて、帰還容量Ｃｆの電荷を垂直信号線ＳＬの寄生容量ＣｖｓＬ及び入力容量Ｃｉに転送することで電荷を回収する電荷回収期間の画素電流源２２及び増幅回路２３の動作について説明する。図４に示すように、電荷回収期間となる期間Ｔ４では、最終的に、スイッチＳＷｉｐｘはオフ状態、スイッチＳＷｒｓはオン状態、スイッチＳＷａｍｐはオフ状態、スイッチＳＷｒｃｙはオン状態となるように制御される。実施の形態１にかかる撮像素子１５では、各スイッチに対して４つ段階の制御を行うことで期間Ｔ４における最終的なスイッチ状態とする。そこで、４つの段階それぞれについてスイッチ状態を示しながら、期間Ｔ４におけるスイッチ制御について説明する。

図８に図４のタイミングチャートの期間Ｔ５の第１の状態変化後のスイッチ状態を説明する増幅回路の回路図を示す。この第１の状態変化では、スイッチＳＷｉｐｘはオン状態、スイッチＳＷｒｓはオフ状態、スイッチＳＷａｍｐはオン状態からオフ状態に切り替えられ、スイッチＳＷｒｃｙはオフ状態となるように制御される。

図９に図４のタイミングチャートの期間Ｔ５の第２の状態変化後のスイッチ状態を説明する増幅回路の回路図を示す。この第２の状態変化では、スイッチＳＷｉｐｘはオン状態、スイッチＳＷｒｓはオフ状態からオン状態に切り替えられ、スイッチＳＷａｍｐはオフ状態、スイッチＳＷｒｃｙはオフ状態となるように制御される。

図１９に図４のタイミングチャートの期間Ｔ５の第３の状態変化後のスイッチ状態を説明する増幅回路の回路図を示す。この第３の状態変化では、スイッチＳＷｉｐｘはオン状態からオフ状態に切り替えられ、スイッチＳＷｒｓはオン状態、スイッチＳＷａｍｐはオフ状態、スイッチＳＷｒｃｙはオフ状態となるように制御される。

図１１に図４のタイミングチャートの期間Ｔ５の第４の状態変化後のスイッチ状態を説明する増幅回路の回路図を示す。この第４の状態変化では、スイッチＳＷｉｐｘはオフ状態、スイッチＳＷｒｓはオン状態、スイッチＳＷａｍｐはオフ状態、スイッチＳＷｒｃｙはオフ状態からオン状態に切り替えられるとなるように制御される。

撮像素子１５では、反転増幅器構成の増幅回路２３により画素情報Ｖｏｐｘの読み出しを行うため、画素情報Ｖｏｐｘの読み出しにより、垂直信号線ＳＬの電圧がダークレベルから低下し、増幅回路２３の出力となる変換対象画素情報Ｖｏｕｔの電圧が上昇する。このようなことから、期間Ｔ５において第４の状態変化が完了した状態で帰還容量Ｃｆから寄生容量ＣｖｓＬ及び入力容量Ｃｉへの充電が行われる。

このように第１の状態変化から第４の状態変化を経て最終的なスイッチ状態とすることで、撮像素子１５では、増幅回路２３が不安定な状態になること及び帰還容量Ｃｆに蓄積された電荷の流出を防ぎ、電荷回収効率を高める。特に、増幅回路２３では、電荷回収時にスイッチＳＷｒｓにより、増幅器４７によるバッファ回路を構成することで、増幅器４７の反転入力端子の安定度を向上させ、帰還容量Ｃｆから寄生容量ＣｖｓＬ及び入力容量Ｃｉへの電荷の転送の効率を高める。

そして、実施の形態１にかかる撮像素子１５では、期間Ｔ２〜Ｔ５の動作を画素回路毎に繰り返す。

上記説明より実施の形態１にかかる撮像素子１５では、増幅器４７による第１の画素回路（例えば、画素回路３１）から読み出された撮像信号の増幅が完了した第１のタイミングから増幅器４７による第２の画素回路（例えば、画素回路３２）から読み出されるダークレベル信号の増幅が開始される第２のタイミングまで間の期間に設定された電荷回収期間において、帰還容量Ｃｆに蓄積された電荷を垂直信号線ＳＬの寄生容量ＣｖｓＬ及び入力容量Ｃｉに転送する。これにより、画素情報Ｖｏｐｘの読み出しによりダークレベルよりも低下した垂直信号線ＳＬの電位が上昇する。そして、実施の形態１にかかる撮像素子１５では、垂直信号線ＳＬ及び入力容量Ｃｉを第１の画素回路に続いて読み出される第２の画素回路のダークレベルとする際に垂直信号線ＳＬの寄生容量ＣｖｓＬに充電する電荷量を低減する。つまり、実施の形態１にかかる撮像素子１５では、画素情報Ｖｏｐｘの読み出し時に帰還容量Ｃｆに蓄積された電荷を寄生容量ＣｖｃＬ及び入力容量Ｃｉに転送することで、ダークレベル読み出しを行う際の垂直信号線ＳＬ及び入力容量Ｃｉへの充電電流を低減させて消費電力を削減することができる。

近年、撮像素子では、画素数の増加及びフレームレートの上昇が著しく、撮像素子の消費電力も大きくなっている。例えば、画素数が水平７６８０列、垂直４３２０行の撮像素子１５においてフレームレートを１２０ｆｐｓの動画を撮影する場合を考える。この場合において、画素の垂直信号線の寄生容量ＣｖｓＬを５ｐＦ、垂直信号線に接続される反転増幅器の入力容量Ｃｉを５ｐＦで、画素の出力振幅が１Ｖであったとすると、画素の垂直信号線の寄生容量ＣｖｓＬと反転増幅器の入力容量Ｃｉに充放電される電流は、（５ｐＦ＋５ｐＦ）×１Ｖ×７６８０×４３２０×１２０＝４０ｍＡとなる。

ここで、反転増幅器の帰還容量Ｃｆを５ｐＦ、反転増幅器の正転入力の基準電圧Ｖｒｅｆを１Ｖ、画素出力の垂直信号線ＳＬのダークレベルを２Ｖ、撮像信号の信号レベルが１Ｖ、出力振幅が１Ｖの場合、帰還容量Ｃｆにも１Ｖの電荷が充電される。この状態で上記で説明した電荷回収を行うと、帰還容量Ｃｆに蓄積された電荷の２／３が垂直信号線ＳＬの容量ＣｖｓＬと反転増幅器の入力容量Ｃｉに移動して、垂直信号線ＳＬの電圧が、１／．３３Ｖとなり、前述の４０ｍＡの充電電流で充電した電荷の１／３を反転増幅器の帰還容量Ｃｆからリサイクルすることができる。そして、画素回路の電源電圧が３Ｖの場合は、３Ｖ×４０ｍＡ×１／３＝４０ｍＷの電力消費を削減することができる。この消費電力の低減効果は、画素数とフレームレートに比例して増加する。例えば、画素数が水平１５３６０列、垂直８６４０行で１２０ｆｐｓでは１６０ｍＷの削減効果が得られ、画素数が水平１５３６０列、垂直８６４０行で３４０ｆｐｓでは３２０ｍＱの削減効果を得ることができる。このように、実施の形態１にかかる撮像素子１５における電荷回収による消費電力削減効果は、画素数の増加及びフレームレートの上昇に対して非常に高い。

ここで、実施の形態１にかかる撮像素子１５の画素回路としては、図３に示した回路のみならず、他の回路形式を採用することもできる。例えば、１つの増幅トランジスタ４４に対して複数のフォトダイオード４１を設ける構成とすることもできる。また、選択トランジスタ４５の有無及び配置場所を変更することもできる。そこで、画素回路３１から選択トランジスタ４５を削除した回路形式の画素回路３１ａの回路図を図１２に示す。

図１２に示すように、画素回路３１ａは、画素回路３１から選択トランジスタ４５を削除し、リセットトランジスタ４３のソース側にリセット電源配線Ｖｒｓｔ１が接続される。画素垂直制御部２０ａは、画素垂直制御部２０に対してリセット電源配線Ｖｒｓｔ１〜Ｖｒｓｔｎを介してリセット電圧を出力する機能を追加したものである。画素垂直制御部２０ａは、リセット電圧を選択信号ＳＥＬと同じ論理で変化させる。このリセット電圧は、電源電圧ＶＤＤよりも高い電圧であることが好ましい。

また、画素回路３１の選択トランジスタ４５の配置を変更した回路形式の画素回路３１ｂの回路図を図１３に示す。図１３に示すように、画素回路３１ｂでは、選択トランジスタ４５ｂが増幅トランジスタ４４と電源配線ＰＷＲとの間に設けられる。この選択トランジスタ４５ｂは、選択信号ＳＥＬにより制御される。

実施の形態２
実施の形態２では、スイッチＳＷａｍｐ、スイッチＳＷｒｓ、スイッチＳＷｒｃｙ、スイッチＳＷｉｐｘの具体例を説明する。なお、実施の形態２の説明において実施の形態１で説明した構成要素と同じ構成については、実施の形態１と同じ符号を付して説明を省略する。

図１４に実施の形態２にかかる撮像素子１５の画素回路３１〜３ｎ、画素電流源２２及び増幅回路２３の回路図を示す。図１４に示すように、実施の形態２にかかる撮像素子１５では、スイッチＳＷｉｐｘとしてＮＭＯＳトランジスタ５１を採用する。このＮＭＯＳトランジスタ５１は、ソースが定電流源４６に接続され、ドレインが垂直信号線ＳＬに接続され、ゲートにスイッチＳＷｉｐｘの制御信号が入力される。

実施の形態２にかかる撮像素子１５は、スイッチＳＷｒｓとしてＮＭＯＳトランジスタ５２を採用する。このＮＭＯＳトランジスタ５２は、ソースが増幅器４７の反転入力端子に接続され、ドレインが増幅器４７の出力端子に接続され、ゲートにスイッチＳＷｒｓの制御信号が入力される。

実施の形態２にかかる撮像素子１５は、スイッチＳＷｒｓとしてＰＭＯＳトランジスタ５３を採用する。このＰＭＯＳトランジスタ５３は、ソースが増幅器４７の出力端子に接続され、ドレインが帰還容量Ｃｆの他端に接続され、ゲートにスイッチＳＷａｍｐの制御信号が入力される。

実施の形態２にかかる撮像素子１５は、スイッチＳＷｒｃｙとしてＰＭＯＳトランジスタ５４を採用する。このＰＭＯＳトランジスタ５４は、ソースが垂直信号線ＳＬの出力端子に接続され、ドレインが帰還容量Ｃｆの他端に接続され、ゲートにスイッチＳＷｒｃｙの制御信号が入力される。

図１４に示すように、実施の形態２にかかる撮像素子１５では、スイッチとしてＮＭＯＳトランジスタとＰＭＯＳトランジスタとを採用する。ここで、ＮＭＯＳトランジスタに対する制御信号は、図４のタイミングチャートで示した論理レベルと同じもので良い。一方、ＰＭＯＳトランジスタに対する制御信号の論理レベルは、図４のタイミングチャートで示した論理レベルとは逆の論理レベルとなる。

実施の形態２にかかる撮像素子１５では、スイッチを単にトランジスタに置き換えるのみならず、当該スイッチにより接続される端子、或いは、配線の電位関係に基づきスイッチとして採用するトランジスタの導電型を採用した。これにより、実施の形態２にかかる撮像素子１５では、２つのトランジスタを有するトランスファスイッチを用いることなく１つのトランジスタにより各スイッチを構成して、回路規模を削減することができる。

また、スイッチＳＷｉｐｘとしては、別の形態を考えることができる。そこで、図１５に実施の形態２にかかる撮像素子の画素電流源の別の形態を説明する回路図を示す。図１５に示すように、画素電流源の別の形態では、ＮＭＯＳトランジスタ５６０〜５６２（図示部分のみ）から構成されるカレントミラー回路と、定電流源５５と、ＮＭＯＳトランジスタ５７を有する。カレントミラー回路は、定電流源５５から与えられる定電流を対応する垂直信号線ＳＬに出力する。また、カレントミラー回路は、カレントミラー回路を構成するトランジスタのゲートを共通接続するゲート配線を有する。ＮＭＯＳトランジスタ５７は、第４のスイッチ（例えば、スイッチＳＷｉｐｘ）となるトランジスタである。図１５の例では、ＮＭＯＳトランジスタ５７をスイッチＳＷｉｐｘの動作に合わせて導通状態と遮断状態とを切り替えることで垂直信号線ＳＬからの定電流の引き抜きと当該引き抜きの停止とを切りかえる。

図１５に示す例では、複数の垂直信号線ＳＬに対して１のスイッチＳＷｉｐｘを設ける。これにより、図１５に示す例では、スイッチＳＷｉｐｘとして機能するトランジスタの数を削減して回路規模を削減することができる。

実施の形態３
実施の形態３では、増幅回路２３の別の形態となる増幅回路６３について説明する。なお、実施の形態３の説明において実施の形態１で説明した構成要素と同じ構成については、実施の形態１と同じ符号を付して説明を省略する。

図１６に実施の形態３にかかる撮像素子１５の画素回路、画素電流源及び増幅回路の回路図を示す。図１６に示すように、増幅回路６３は、増幅回路２３に対して、第５のスイッチ（例えば、スイッチＳＷｓｈＤｉ）、第６のスイッチ（例えば、スイッチＳＷｓｈＳｉ）、第７のスイッチ（例えば、スイッチＳＷｓｈＤｏ）、第８のスイッチ（例えば、スイッチＳＷｓｈＳｏ）、第９のスイッチ（例えば、スイッチＳＷｒｃｙｓｈ）、第１０のスイッチ（スイッチＳＷｉＰＧ）、第３のコンデンサ（例えば、コンデンサＣｓｈＤ）、第４のコンデンサ（例えば、ＣｓｈＳ）を追加したものである。また、ＡＤ変換回路６４は、ＡＤ変換回路２４における変換処理タイミングを変更したものである。実施の形態３にかかる撮像素子１５では、ダークレベルに対応する変換対象画素情報Ｖｏｕｔを変換対象画素情報ＶｏｓｈＤとしてサンプリングした後に変換対象画素情報ＶｏｓｈＤの変換処理と、画素情報Ｖｏｐｘに対応する変換対象画素情報Ｖｏｕｔを変換対象画素情報ＶｏｓｈＳとしてサンプリングするサンプリング処理を並列して行う。

スイッチＳＷｓｈＤｉは、増幅器４７の出力端子に一端が接続される。スイッチＳＷｓｈＳｉは、増幅器４７の出力端子に一端が接続される。コンデンサＣｓｈＤは、スイッチＳＷｓｈＤｉの他端に一端が接続され、他端に第２の基準電圧（例えば、基準電圧ＶｒｅｆＳＨ）が供給される。コンデンサＣｓｈＳは、スイッチＳＷｓｈＳｉの他端に一端が接続され、他端に第２の基準電圧（例えば、基準電圧ＶｒｅｆＳＨ）が供給される。スイッチＳＷｓｈＤｏは、スイッチＳＷｓｈＤｉの他端に一端が接続され、他端に後段回路（例えば、ＡＤ変換回路６４）が接続される。スイッチＳＷｓｈＳｏは、スイッチＳＷｓｈＳｉの他端に一端が接続され、他端に後段回路（例えば、ＡＤ変換回路６４）が接続される。スイッチＳＷｒｃｙｓｈは、スイッチＳＷｓｈＳｉの他端と垂直信号線ＳＬの他端との間に接続される。スイッチＳＷｉＰＧは、増幅器４７の反転入力端子と正転入力端子との間に接続される。

タイミングジェネレータ６７は、タイミングジェネレータ２７に対してスイッチＳＷｓｈＤｉ、スイッチＳＷｓｈＳｉ、スイッチＳＷｓｈＤｏ、スイッチＳＷｓｈＳｏ、スイッチＳＷｒｃｙｓｈ及びスイッチＳＷｉＰＧを制御する制御信号を出力する機能を追加したものである。そして、タイミングジェネレータ６７は、電荷回収期間において、スイッチＳＷｒｃｙｓｈ及びスイッチＳＷｉＰＧをオン状態とし、かつ、スイッチＳＷｓｈＤｉ、スイッチＳＷｓｈＳｉ、スイッチＳＷｓｈＤｏ及びスイッチＳＷｓｈＳｏをオフ状態とする。

続いて、実施の形態３にかかる撮像素子１５の動作について説明する。そこで、図１７に実施の形態３にかかる撮像素子１５の動作を説明するタイミングチャートを示す。図１７に示すように、実施の形態３にかかる撮像素子１５では、画素回路３１、３２の動作は図４に示した実施の形態１の動作と同じである。

そして、実施の形態３にかかる撮像素子１５では、ダークレベルに対する増幅処理を行う際に、スイッチＳＷｓｈＤｉ及びスイッチＳＷｓｈＤｏをオン状態としてダークレベルに対応する変換対象画素情報Ｖｏｕｔを変換対象画素情報ＶｏｓｈＤとしてコンデンサＣｓｈＤにサンプリングする。また、実施の形態３にかかる撮像素子１５では、画素情報Ｖｏｐｘに対する増幅処理を行う際に、スイッチＳＷｓｈＳｉ及びスイッチＳＷｓｈＳｏをオン状態として画素情報Ｖｏｐｘに対応する変換対象画素情報Ｖｏｕｔを変換対象画素情報ＶｏｓｈＳとしてコンデンサＣｓｈＳにサンプリングする。

また、実施の形態３にかかる撮像素子１５では、電荷回収期間において、スイッチＳＷｓｈＤｉ、スイッチＳＷｓｈＤｏ、スイッチＳＷｓｈＳｉ及びスイッチＳＷｓｈＳｏをオフ状態とし、かつ、スイッチＳＷｒｃｙｓｈ及びスイッチＳＷｉＰＧをオン状態とする。これにより、実施の形態３にかかる撮像素子１５では、帰還容量ＣｆとコンデンサＣｓｈＳに蓄積された電荷を帰還容量Ｃｆ及び入力容量Ｃｉに転送する。

上記説明より、実施の形態３にかかる撮像素子１５では、ダークレベル電圧と画素情報Ｖｏｐｘとを個別にサンプリングすることで、変換処理とサンプリング処理とを並列して実行し、動作速度を速めることができる。さらに、実施の形態３にかかる撮像素子１５では、画素情報ＶｏｐｘをサンプリングするコンデンサＣｓｈＳに蓄積された電荷を寄生容量ＣｖｓＬ及び入力容量Ｃｉに回収する。これにより、実施の形態３にかかる撮像素子１５では、実施の形態１にかかる撮像素子１５よりも多くの電荷を回収することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。

１カメラシステム
１１ズームレンズ
１２絞り機構
１３固定レンズ
１４フォーカスレンズ
１５撮像素子
１６ズームレンズアクチュエータ
１７フォーカスレンズアクチュエータ
１８信号処理回路
１９システム制御ＭＣＵ
２０画素垂直制御部
２１画素アレイ
２２画素電流源
２３、６３増幅回路
２４、６４ＡＤ変換回路
２５ＣＤＳ回路
２６水平転送回路
２７、６７タイミングジェネレータ
２８出力制御部
２９出力インタフェース
３１〜３ｎ画素回路
４１フォトダイオード
４２転送トランジスタ
４３リセットトランジスタ
４４増幅トランジスタ
４５選択トランジスタ
４６、５５定電流源
４７増幅器
５１、５２、５７ＮＭＯＳトランジスタ
５３、５４ＰＭＯＳトランジスタ
５６０〜５６２ＮＭＯＳトランジスタ
ＳＬ垂直信号線
ＰＷＲ電源配線
Ｖｒｓｔリセット電源配線
ＲＳＴリセット制御信号
ＲＳＴＨリセット制御信号
ＴＸ読み出し制御信号
ＳＥＬ選択信号
ＦＤフローティングディフュージョン
Ｖｒｅｆ基準電圧
ＶｒｅｆＳＨ基準電圧
ＣｖｓＬ寄生容量
Ｃｆ帰還容量
Ｃｉ入力容量
ＣｓｈＳ信号レベル保持容量
ＣｓｈＤダークレベル保持容量
Ｖｏｐｘ画素情報
Ｖｏｕｔ変換対象画素情報

Claims

垂直信号線と、
前記垂直信号線に接続される第１の画素回路及び第２の画素回路と、
前記垂直信号線から定電流の引き抜きを行う画素電流源と、
前記垂直信号線に一端が接続される第１の容量と、
前記第１の容量の他端が反転入力端子に接続され、正転入力端子に第１の基準電圧が供給される増幅器と、
前記増幅器の前記反転入力端子に一端が接続される第２の容量と、
前記第２の容量の他端と前記増幅器の出力端子とを接続する第１のスイッチと、
前記第２の容量の他端と前記垂直信号線との間に接続される第２のスイッチと、
を有する撮像素子。
前記第１のスイッチ及び前記第２のスイッチの開閉状態と、前記画素電流源の動作状態と、を制御する画素水平制御部を更に有し、
前記画素水平制御部は、前記増幅器による前記第１の画素回路から読み出された撮像信号の増幅が完了した第１のタイミングから前記増幅器による前記第２の画素回路から読み出されるダークレベル信号の増幅が開始される第２のタイミングまで間の期間に設定された電荷回収期間において、前記画素電流源による定電流の引き抜きを停止させ、前記第１のスイッチをオフ状態とし、かつ、前記第２のスイッチをオン状態とする請求項１に記載の撮像素子。
前記画素水平制御部は、前記第１のタイミングより前の期間、及び、前記第２のタイミング以降の期間において、前記画素電流源による前記定電流の引き抜きを行わせ、前記第１のスイッチをオン状態とし、かつ、前記第２のスイッチをオフ状態とする請求項２に記載の撮像素子。
前記増幅器の反転入力端子と前記増幅器の出力端子との間に設けられる第３のスイッチを更に有し、
前記画素水平制御部は、前記電荷回収期間において前記第３のスイッチをオン状態に制御する請求項２に記載の撮像素子。
前記画素電流源は、
前記定電流を出力する定電流源と、
前記定電流源と前記垂直信号線との間に設けられる第４のスイッチと、を有し、
前記画素水平制御部は、前記電荷回収期間に前記第４のスイッチをオフ状態とし、前記電荷回収期間以外の期間は前記第４のスイッチをオン状態とする請求項４に記載の撮像素子。
前記画素水平制御部は、前記電荷回収期間において第１のスイッチ及び前記第４のスイッチをオン状態、かつ、前記第２のスイッチ及び前記第３のスイッチをオフ状態として動作を開始し、
前記第１のスイッチをオン状態からオフ状態に切り替える第１のスイッチ切替動作を行い、
前記第１のスイッチ切替動作後に、前記第３のスイッチをオフ状態からオン状態に切り替える第２のスイッチ切替動作を行い、
前記第２のスイッチ切替動作後に、前記第４のスイッチをオン状態からオフ状態に切り替える第３のスイッチ切替動作を行い、
前記第３のスイッチ切替動作後に、前記第２のスイッチをオフ状態からオン状態に切り替える第４のスイッチ切替動作を行う請求項５に記載の撮像素子。
前記画素電流源は、
前記定電流源から与えられる前記定電流を対応する前記垂直信号線に出力するカレントミラー回路と、
前記カレントミラー回路を構成するトランジスタのゲートを共通接続するゲート配線と接地配線との間に設けられる第４のスイッチと、を有し、
前記画素水平制御部は、前記電荷回収期間に前記第４のスイッチをオフ状態とし、前記電荷回収期間以外の期間は前記第４のスイッチをオン状態とする請求項４に記載の撮像素子。
前記画素水平制御部は、前記電荷回収期間において第１のスイッチ及び前記第４のスイッチをオン状態、かつ、前記第２のスイッチ及び前記第３のスイッチをオフ状態として動作を開始し、
前記第１のスイッチをオン状態からオフ状態に切り替える第１のスイッチ切替動作を行い、
前記第１のスイッチ切替動作後に、前記第３のスイッチをオフ状態からオン状態に切り替える第２のスイッチ切替動作を行い、
前記第２のスイッチ切替動作後に、前記第４のスイッチをオン状態からオフ状態に切り替える第３のスイッチ切替動作を行い、
前記第３のスイッチ切替動作後に、前記第２のスイッチをオフ状態からオン状態に切り替える第４のスイッチ切替動作を行う請求項７に記載の撮像素子。
前記増幅器の出力端子に一端が接続される第５、第６のスイッチと、
前記第５のスイッチの他端に一端が接続され、他端に第２の基準電圧が供給される第３のコンデンサと、
前記第６のスイッチの他端に一端が接続され、他端に前記第２の基準電圧が供給される第４のコンデンサと、
前記第５のスイッチの他端に一端が接続され、他端に後段回路が接続される第７のスイッチと、
前記第６のスイッチの他端に一端が接続され、他端に前記後段回路が接続される第８のスイッチと、
前記第６のスイッチの他端と前記垂直信号線との間に接続される第９のスイッチと、
前記増幅器の反転入力端子と正転入力端子との間に接続される第１０のスイッチと、
を更に有する請求項２に記載の撮像素子。
前記画素水平制御部は、前記電荷回収期間において、前記第９及び第１０のスイッチをオン状態とし、かつ、前記第５から第８のスイッチをオフ状態とする請求項９に記載の撮像素子。