JP2020141186A - 画素信号読み出し回路および積層型固体撮像装置 - Google Patents
画素信号読み出し回路および積層型固体撮像装置 Download PDFInfo
- Publication number
- JP2020141186A JP2020141186A JP2019033826A JP2019033826A JP2020141186A JP 2020141186 A JP2020141186 A JP 2020141186A JP 2019033826 A JP2019033826 A JP 2019033826A JP 2019033826 A JP2019033826 A JP 2019033826A JP 2020141186 A JP2020141186 A JP 2020141186A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- circuit
- input
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 33
- 230000010354 integration Effects 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 description 12
- 238000009826 distribution Methods 0.000 description 10
- 238000003384 imaging method Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Abstract
Description
一方、画素がPPSタイプの方式のものでは、信号電荷の転送先の容量値が製造プロセスにより制限されてしまうため、所望の変換ゲインを得ることができない場合がある。
本発明は、このような課題に鑑みてなされたものであり、高い変換ゲインを得ることができ、高感度で高画質な画像出力を得ることができる画素信号読み出し回路およびそれを備えた積層型固体撮像装置を提供することを目的とする。
すなわち、本発明に係る画素信号読み出し回路は、
1つの画素選択トランジスタにより構成された画素が2次元アレイ状に配置され、
該2次元アレイ状に配置された各該画素の該画素選択トランジスタのドレインが、該画素の列毎に同一の垂直信号線に接続された積層型固体撮像装置の画素信号読み出し回路において、
該垂直信号線が該画素の信号電荷を転送する電荷転送部の入力部に接続され、
該電荷転送部からの出力信号が、当該出力信号を電流増幅するカレントミラー部に入力されるとともに、このカレントミラー部の入力部に電流源が接続され、
該カレントミラー部からの出力信号が電流‐電圧変換部に入力され、電圧信号に変換されて、該電流‐電圧変換部から出力されるように構成されたことを特徴とするものである。
したがって、本発明の画素信号読み出し回路および積層型固体撮像装置によれば、製造プロセスによらない高い変換ゲインを得ることができ、ノイズの影響を低下させることができるので高感度で高画質な画像出力を得ることができる。
なお、ここでは、光電変換膜で発生する信号電荷は電子として説明するが、信号電荷が正孔とされていても良い。ただし、正孔の場合は、画素回路、電荷転送回路、カレントミラーを構成するトランジスタをpMOS型に変更する必要がある。
また、光電変換膜は横方向の抵抗値が非常に高く、画素間で信号電荷が混合される心配がないため、画素に区切る必要がなく、2次元に配列された画素全面に積層されているものとする。
なお、本実施形態においては、カレントミラー204としてnMOS型カレントミラーを、CDS回路として増幅型カラムノイズ低減回路を用いた構成を示すものである。
また、図3は、各水平走査期間のタイミングチャート(駆動クロックパターン)を示すものである。
この積層型固体撮像装置200は、光電変換部と、画素信号読み出し回路部とが積層されてなる。
図面では、縦横2次元アレイ状に画素を配列してなる画素アレイ201のうち、1つの画素100についての構成を表している。
本実施形態においては、1画素あたり1トランジスタを使用する構成とされており、図1に示す等価回路図においても、そのように表されている。なお、この等価回路図に示す画素100の画素回路は、各々、MOS型撮像装置の画素アレイ201の各画素100に対応して設けられる。
電荷転送回路203は、反転増幅器INV214および電荷転送トランジスタMTを備えている。
このカレントミラー204において、結果として、画素100からの小電流isが、MOS型トランジスタMC1、MC2のいわゆるサイズ(後述する)の比の値K(ただしK>1)に応じ増倍され、得られた電流K・isが、MOS型トランジスタMC2の出力部から電荷積分回路205に出力される。
CDS回路206は、オペアンプAMP244の入力部にクランプ容量Ccが配され、入出力間に帰還容量Cf242およびスイッチS3(243)が並列に配されてなり、電圧積分回路205で電流‐電圧変換されて得られた電圧信号に対し、リセットノイズを低減して出力する。
この浮遊拡散層は、画素選択トランジスタMPのソース部と画素電極、および対応する領域に接続された光電変換膜120より構成される。
(1)電荷積分回路のリセット
電荷積分回路205のリセットスイッチS2(232)およびCDS回路206のリセットスイッチS3(243)をON状態とし、所定時間経過後に電荷積分回路205のリセットスイッチS2をOFF状態として電荷積分回路205をリセットし、その後、CDS回路206のリセットスイッチS3をOFF状態として、電荷積分回路205のリセットレベルをCDS回路206にクランプする。
次に、上記(1)の処理が終了してから所定時間経過後に、画素選択トランジスタMPのゲート部に印加されるクロックTXの振幅を、リセット電圧VR1に画素選択トランジスタMPのしきい値を加えた値よりも大きく、かつ電源電圧VDDよりも小さな値Vaに設定して画素選択トランジスタMPをON状態とする。これにより、画素100から読み出された信号電荷が電荷転送回路203によってカレントミラー204に導かれ、カレントミラー204において増倍された電流値が電荷積分回路205により積分されて電圧値として出力され、この出力された電圧値がCDS回路206にサンプルホールドされる。この処理により、CDS回路206の出力は、上述した(1)の処理におけるクランプされたリセットレベルに、電荷積分回路205の出力電圧分だけ加えたものとなる。クランプされたリセットレベルは、オペアンプAMP244の正入力電圧VCOM2であるため、CDS回路206の出力は電荷積分回路のリセットノイズが除去された値となる。このCDS回路206からの出力電圧値をA/D変換器207に入力し、デジタル値として出力する。
次に、画素選択トランジスタMP、画素リセットスイッチS1(143)および電荷積分回路205のリセットスイッチS2(232)をON状態とし、所定時間経過後に、画素リセットスイッチS1(143)をOFF状態とすると、電荷転送回路203の作用により、画素100の浮遊拡散層は、電位Vaから画素選択トランジスタMPのしきい値を減じた値Vraにリセットされる。
このとき、クロックTXの振幅は、電位VR1に画素選択トランジスタMPのしきい値電圧VT_MPを加えた値より大きく、かつ電源電圧VDDよりも小さな電圧値Vaに設定される。また、RT1の振幅は電源電圧VDDに設定される。
このときの画素選択トランジスタMP、電荷転送トランジスタMT、およびカレントミラー204を構成するトランジスタMC1の電位分布は図4に示されるようになっている。
また、垂直信号線130の電位が、反転型増幅器INV214の入出力特性によって定まる、電位Vraよりも大きな定常値Vrcに設定される。このときの反転型増幅器INV214の入出力特性と定常値Vrcの関係は、図8に示されるようになっている。すなわち、反転型増幅器INV214の動作基準点は、入出力特性を表す実線の曲線と、電荷転送トランジスタMTのゲート(出力)電圧とソース(入力)電圧の関係を表す破線の直線の交点(2)となるため、入力は定常値Vrc、出力は定常値Vrcに電荷転送トランジスタMTのしきい値電圧VT_MTを加えた値となる。なお、このような状態に設定するためには、タイミングAの状態でVR1<Vrcであることが必要である。
このときの画素選択トランジスタMP、電荷転送トランジスタMT、およびカレントミラー204を構成するトランジスタMC1の電位分布は図5に示されるようになっている。
120 光電変換膜
130 垂直信号線
143(S1)、232(S2)、243(S3) リセットスイッチ
200 積層型固体撮像装置
201 画素アレイ
202 垂直走査回路
202A シフトレジスタ
202B、C、D AND回路
203 電荷転送回路
204 カレントミラー
205 電荷積分回路
206 CDS回路
207 A/D変換器
214 反転型増幅器(INV)
221 電流源(IB)
231 積分容量(Cs)
233、244 オペアンプ(AMP)
241 クランプ容量(Cc)
242 帰還容量(Cf)
MP 画素選択トランジスタ
MT 電荷転送トランジスタ
MC1、MC2 カレントミラーを構成するトランジスタ
TX 画素選択トランジスタに印加するクロック
TX1、TX2、TX3 信号線
RT1、RT2、RT3 リセットスイッチに印加するクロック
VR1 リセット電圧
VDD 電源電圧
VCOM1 オペアンプ233の正入力電圧
VCOM2 オペアンプ244の正入力電圧
Claims (3)
- 1つの画素選択トランジスタにより構成された画素が2次元アレイ状に配置され、
該2次元アレイ状に配置された各該画素の該画素選択トランジスタのドレインが、該画素の列毎に同一の垂直信号線に接続された積層型固体撮像装置の画素信号読み出し回路において、
該垂直信号線が該画素の信号電荷を転送する電荷転送部の入力部に接続され、
該電荷転送部からの出力信号が、当該出力信号を電流増幅するカレントミラー部に入力されるとともに、このカレントミラー部の入力部に電流源が接続され、
該カレントミラー部からの出力信号が電流‐電圧変換部に入力され、電圧信号に変換されて、該電流‐電圧変換部から出力されるように構成されたことを特徴とする画素信号読み出し回路。 - 前記電流‐電圧変換部が、オペアンプの入出力間に負帰還容量および容量リセットスイッチを並列に配設した電荷積分回路からなることを特徴とする請求項1に記載の画素信号読み出し回路。
- 請求項1または2に記載の画素信号読み出し回路を備えてなることを特徴とする積層型固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019033826A JP7292054B2 (ja) | 2019-02-27 | 2019-02-27 | 画素信号読み出し回路および積層型固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019033826A JP7292054B2 (ja) | 2019-02-27 | 2019-02-27 | 画素信号読み出し回路および積層型固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020141186A true JP2020141186A (ja) | 2020-09-03 |
JP7292054B2 JP7292054B2 (ja) | 2023-06-16 |
Family
ID=72280595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019033826A Active JP7292054B2 (ja) | 2019-02-27 | 2019-02-27 | 画素信号読み出し回路および積層型固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7292054B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013090036A (ja) * | 2011-10-14 | 2013-05-13 | Olympus Corp | 撮像装置および内視鏡装置 |
JP2015146560A (ja) * | 2014-02-04 | 2015-08-13 | ソニー株式会社 | 撮像装置、電流/電圧変換回路及び撮像方法 |
JP2015216434A (ja) * | 2014-05-08 | 2015-12-03 | キヤノン株式会社 | 撮像装置 |
JP2018037921A (ja) * | 2016-09-01 | 2018-03-08 | ルネサスエレクトロニクス株式会社 | 撮像素子 |
-
2019
- 2019-02-27 JP JP2019033826A patent/JP7292054B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013090036A (ja) * | 2011-10-14 | 2013-05-13 | Olympus Corp | 撮像装置および内視鏡装置 |
JP2015146560A (ja) * | 2014-02-04 | 2015-08-13 | ソニー株式会社 | 撮像装置、電流/電圧変換回路及び撮像方法 |
JP2015216434A (ja) * | 2014-05-08 | 2015-12-03 | キヤノン株式会社 | 撮像装置 |
JP2018037921A (ja) * | 2016-09-01 | 2018-03-08 | ルネサスエレクトロニクス株式会社 | 撮像素子 |
Also Published As
Publication number | Publication date |
---|---|
JP7292054B2 (ja) | 2023-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10257452B2 (en) | Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus | |
JP5489681B2 (ja) | 固体撮像装置 | |
KR101798992B1 (ko) | 네거티브 커패시턴스 회로를 포함하는 감지 증폭기와, 이를 포함하는 장치들 | |
US9549138B2 (en) | Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter | |
US8836837B2 (en) | Photoelectric conversion apparatus, focus detecting apparatus, and imaging system | |
JP7292054B2 (ja) | 画素信号読み出し回路および積層型固体撮像装置 | |
JP2016111376A (ja) | 撮像装置、撮像システム、及び撮像装置の駆動方法 | |
US9080914B2 (en) | Photoelectric conversion apparatus using fixed pattern noises of sensor and memory cells | |
JP7330124B2 (ja) | 固体撮像装置 | |
JP7165873B2 (ja) | 撮像処理回路、撮像システム、撮像処理方法及びプログラム | |
JP6370135B2 (ja) | 撮像装置、撮像システム、撮像装置の駆動方法 | |
JP2006019343A (ja) | 固体撮像素子 | |
JP6960259B2 (ja) | 撮像装置およびその駆動方法 | |
JP4336544B2 (ja) | 固体撮像装置 | |
JP2006060294A (ja) | 固体撮像素子 | |
JP4234959B2 (ja) | 固体撮像装置 | |
JP2005244355A (ja) | 固体撮像装置およびカメラ | |
JP2015211234A (ja) | 固体撮像装置及びカメラ | |
JP4655785B2 (ja) | 固体撮像素子の駆動方法 | |
JP2013229712A (ja) | 電源装置、固体撮像装置、及び、電子機器 | |
Xu et al. | A highly integrated CMOS image sensor architecture for low voltage applications with deep submicron process | |
KR20070047123A (ko) | 씨모스 이미지 센서의 픽셀 구동회로 | |
JP2008294775A (ja) | 固体撮像装置 | |
JP2009141624A (ja) | イメージセンサ | |
JP2012156967A (ja) | 固体撮像素子および固体撮像素子の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7292054 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |