JP2015146560A - 撮像装置、電流/電圧変換回路及び撮像方法 - Google Patents
撮像装置、電流/電圧変換回路及び撮像方法 Download PDFInfo
- Publication number
- JP2015146560A JP2015146560A JP2014019547A JP2014019547A JP2015146560A JP 2015146560 A JP2015146560 A JP 2015146560A JP 2014019547 A JP2014019547 A JP 2014019547A JP 2014019547 A JP2014019547 A JP 2014019547A JP 2015146560 A JP2015146560 A JP 2015146560A
- Authority
- JP
- Japan
- Prior art keywords
- current
- operational amplifier
- voltage
- output
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
- G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
- G01T1/16—Measuring radiation intensity
- G01T1/24—Measuring radiation intensity with semiconductor detectors
- G01T1/247—Detector read-out circuitry
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
- G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
- G01T1/16—Measuring radiation intensity
- G01T1/20—Measuring radiation intensity with scintillation detectors
- G01T1/2018—Scintillation-photodiode combinations
- G01T1/20184—Detector read-out circuitry, e.g. for clearing of traps, compensating for traps or compensating for direct hits
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Molecular Biology (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】微小光センシング用途での低ノイズをシンプルな構成で実現する。【解決手段】入射した電磁波を電流に変換する撮像素子と、前記撮像素子からの電流を電圧に変換する電流/電圧変換回路と、を備える撮像装置において、前記電流/電圧変換回路は、前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器を備え、前記演算増幅器の入出力端子間に、前記演算増幅器の出力をサンプリングするサンプリング回路を設けた構成とする。【選択図】図1
Description
本技術は、撮像装置、電流/電圧変換回路及び撮像方法に関する。
従来、X線を生体や物体に照射し、透過したX線を検出して可視化することで、生体や物体の内部の様子を認識する透過X線画像撮影技術が知られている。透過X線画像撮影技術において、透過X線の検出には、写真乾板や写真フィルムが用いられていたが、近年、X線平面検出器(Flat Panel Detector)の開発が鋭意、進められている(例えば、特許文献1参照)。
X線平面検出器の方式には、X線を直接電気信号に変換する直接変換方式と、X線を光信号に変換した後に電気信号に変換する間接変換方式とがある。いずれの方式であってもフィルムレス化が実現でき、デジタル画像処理を用いた画質改善や診断支援を行うことが可能となる。また、X線平面検出器は、透過X線画像の電子ファイリングやネットワーク化が容易である等の利点を有しており、多様な分野での利用が期待されている。
図21は、X線平面検出器を構成する撮像素子及び電流/電圧変換回路の一例の等価回路図である。同図に示すX線平面検出器は、複数(M×N個)の撮像素子230がX方向及びY方向に2次元マトリクス状に配設されて成り、入射したX線を、直接的に(直接変換方式)あるいは間接的に(間接変換方式)電流に変換する。
X方向に配設された複数(M個)の撮像素子230は、スイッチ回路232及び行配線233を介して1つの電流/電圧変換回路240に接続されている。電流/電圧変換回路240は、各撮像素子からの電流を、順次、電圧に変換する。図中、参照番号231は、撮像素子230の有する寄生容量(容量値:Cpd)である。
電流/電圧変換回路240は、演算増幅器(operational amplifier)241、コンデンサ部242(容量値:Cint)、及び、リセット用スイッチ回路244を有する短絡回路243から構成された、周知の電流/電圧変換回路(一種の積分回路)である。演算増幅器241の非反転入力部には基準電圧Vrefが入力される。演算増幅器241の反転入力部は、行配線233に接続されている。コンデンサ部242及び短絡回路244は並列に接続され、且つ、演算増幅器241の反転入力部及び出力部に接続されている。
しかしながら、図21に示した従来の電流/電圧変換回路240は、演算増幅器241の非反転入力端子に換算したアンプノイズ(演算増幅器241のみのノイズ)、及び、リセットスイッチ244を用いた積分容量242のリセット動作(リセット→リセット解除)で発生するスイッチオン抵抗の積分ノイズ(k×T/Cノイズ)が、共にCL/Cint(CLは行配線233の寄生容量)のゲインを持って信号成分に加算されてしまう。このため、高電流/電圧変換効率(1/Cintを大きくする)及び撮像素子230の大面積化(Cpdを大きくする)が望まれる微小光センシング用途での低ノイズを実現しにくかった。
本技術は、撮像装置、電流/電圧変換回路及び撮像方法において、微小光センシング用途での低ノイズを実現することを目的とする。
本技術に係る撮像装置は、入射した電磁波を電流に変換する撮像素子と、前記撮像素子からの電流を電圧に変換する電流/電圧変換回路と、を備える撮像装置であって、前記電流/電圧変換回路は、前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器を備え、前記演算増幅器の入出力端子間に、前記演算増幅器の出力をサンプリングするサンプリング回路を設けた構成としてある。
また、本技術に係る電流/電圧変換回路は、入射した電磁波を電流に変換する撮像素子と、前記撮像素子からの電流を電圧に変換する電流/電圧変換回路であって、前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器を備え、前記演算増幅器の入出力端子間に、前記演算増幅器の出力をサンプリングするサンプリング回路を設けた構成としてある。
なお、本技術に係る撮像装置や電流/電圧変換回路は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、本技術は前記撮像装置や電流/電圧変換回路を備える撮像システムや電流/電圧変換システム、上述した装置の構成に対応した工程を有する撮像方法、上述した装置の構成に対応した機能をコンピュータに実現させるプログラム、該プログラムを記録したコンピュータ読み取り可能な記録媒体、等としても実現可能である。
本技術では、演算増幅器の入出力端子間に前記演算増幅器の出力をサンプリングするサンプリング回路を設けたため、撮像装置、電流/電圧変換回路及び撮像方法において、微小光センシング用途での低ノイズを実現することができる。
以下、下記の順序に従って本技術を説明する。
(1)第1の実施形態:
(2)第2の実施形態:
(3)まとめ:
(1)第1の実施形態:
(2)第2の実施形態:
(3)まとめ:
(1)第1の実施形態:
図1は、本実施形態に係る撮像装置の一部の等価回路図(1本の出力用配線に接続された2つの撮像素子ユニットの等価回路図)である。本実施形態に係る撮像装置(具体的にはX線平面検出器)10は、1画素又は複数の画素(本実施形態にあっては、具体的には1画素)を構成する撮像素子ユニット20が2次元マトリクス状に配設されて成る撮像パネル11を備えている(図8も参照)。
図1は、本実施形態に係る撮像装置の一部の等価回路図(1本の出力用配線に接続された2つの撮像素子ユニットの等価回路図)である。本実施形態に係る撮像装置(具体的にはX線平面検出器)10は、1画素又は複数の画素(本実施形態にあっては、具体的には1画素)を構成する撮像素子ユニット20が2次元マトリクス状に配設されて成る撮像パネル11を備えている(図8も参照)。
[撮像素子ユニット]
各撮像素子ユニット20は、入射した電磁波(本実施形態にあっては、具体的にはX線)を電流(電荷)に変換する撮像素子PD、及び、撮像素子PDからの電流(電荷)を電圧に変換する電流/電圧変換回路40、を備える。X線平面検出器及び撮像装置全体の構成、構造は、周知の構成、構造を採用することができる。
各撮像素子ユニット20は、入射した電磁波(本実施形態にあっては、具体的にはX線)を電流(電荷)に変換する撮像素子PD、及び、撮像素子PDからの電流(電荷)を電圧に変換する電流/電圧変換回路40、を備える。X線平面検出器及び撮像装置全体の構成、構造は、周知の構成、構造を採用することができる。
[電流/電圧変換回路]
電流/電圧変換回路40は、一種の積分回路であり、演算増幅器(operational amplifier)41、及び、演算増幅器41の入出力端子間(下記、第2入力部41bと出力部41cの間)に配設される帰還部42並びにCDS部43を備える。
電流/電圧変換回路40は、一種の積分回路であり、演算増幅器(operational amplifier)41、及び、演算増幅器41の入出力端子間(下記、第2入力部41bと出力部41cの間)に配設される帰還部42並びにCDS部43を備える。
[演算増幅器]
演算増幅器41は、電流/電圧変換回路40の出力部に接続された出力部41c、並びに、第1入力部(非反転入力部)41a及び第2入力部(反転入力部)41bを備えている。第1入力部41aは、参照電圧Vrefの電圧源として機能するライン22に接続されると共に、スイッチ回路XSHを介して撮像素子PDの電流出力端(本実施形態では、具体的にはカソード端子)に接続されている。第2入力部41bは、第1スイッチ回路としてのスイッチ回路SHを介して撮像素子PDの電流出力端に接続されている。電流/電圧変換回路40の出力部に接続された出力部41cには、カップリングコンデンサCcが接続されている。
演算増幅器41は、電流/電圧変換回路40の出力部に接続された出力部41c、並びに、第1入力部(非反転入力部)41a及び第2入力部(反転入力部)41bを備えている。第1入力部41aは、参照電圧Vrefの電圧源として機能するライン22に接続されると共に、スイッチ回路XSHを介して撮像素子PDの電流出力端(本実施形態では、具体的にはカソード端子)に接続されている。第2入力部41bは、第1スイッチ回路としてのスイッチ回路SHを介して撮像素子PDの電流出力端に接続されている。電流/電圧変換回路40の出力部に接続された出力部41cには、カップリングコンデンサCcが接続されている。
[帰還部]
帰還部42は、出力部41cの出力電圧を第2入力部41bにフィードバックする回路であり、積分容量Cintを介した出力部41cから第2入力部41bへのフィードバックのオン/オフを切り替える帰還容量部42bと、積分容量Cintを短絡して積分容量Cintの蓄積電荷をリセットするための短絡回路42aとを有する
帰還部42は、出力部41cの出力電圧を第2入力部41bにフィードバックする回路であり、積分容量Cintを介した出力部41cから第2入力部41bへのフィードバックのオン/オフを切り替える帰還容量部42bと、積分容量Cintを短絡して積分容量Cintの蓄積電荷をリセットするための短絡回路42aとを有する
[短絡回路]
短絡回路42aは、スイッチ回路RSTが、演算増幅器41の出力部41cと第2入力部41bの間を接続する構成である。スイッチ回路RSTがオン状態になると、演算増幅器41の出力部41cと第2入力部41bとが短絡される。一方、スイッチ回路RSTがオフ状態になると、スイッチ回路RSTによる演算増幅器41の出力部41cと第2入力部41bの間の短絡が解消される。
短絡回路42aは、スイッチ回路RSTが、演算増幅器41の出力部41cと第2入力部41bの間を接続する構成である。スイッチ回路RSTがオン状態になると、演算増幅器41の出力部41cと第2入力部41bとが短絡される。一方、スイッチ回路RSTがオフ状態になると、スイッチ回路RSTによる演算増幅器41の出力部41cと第2入力部41bの間の短絡が解消される。
[帰還容量部]
帰還容量部42bは、直列接続された積分容量Cintとスイッチ回路S1から成り、演算増幅器41の出力部41cと第2入力部41bの間を接続する構成である。スイッチ回路S1がオン状態になると、積分容量Cintが演算増幅器41の出力部41cと第2入力部41bとの間を接続する。一方、スイッチ回路S1がオフ状態になると、積分容量Cintが演算増幅器41の出力部41cと第2入力部41bの間から切り離される。
帰還容量部42bは、直列接続された積分容量Cintとスイッチ回路S1から成り、演算増幅器41の出力部41cと第2入力部41bの間を接続する構成である。スイッチ回路S1がオン状態になると、積分容量Cintが演算増幅器41の出力部41cと第2入力部41bとの間を接続する。一方、スイッチ回路S1がオフ状態になると、積分容量Cintが演算増幅器41の出力部41cと第2入力部41bの間から切り離される。
[CDS部]
CDS部43は、スイッチ回路S2〜S5及び容量Csh1,Csh2から成る。本実施形態において、容量Csh1は第1容量を構成し、容量Csh2は、第2容量を構成する。また、本実施形態において、第1容量としての容量Csh1、及び、当該容量Csh1に演算増幅器41の出力電圧のノイズ成分をサンプリングさせるスイッチ回路S2〜S5、並びに、後述するスイッチ回路SHは、第1サンプリング部を構成する。また、本実施形態において、第2容量としての容量Csh2、及び、容量Csh2に演算増幅器41の出力電圧をサンプリングさせるスイッチ回路S2〜S5、並びに、後述するスイッチ回路SHが第2サンプリング部を構成する。また、本実施形態において、スイッチ回路S2が第2スイッチ回路を構成し、スイッチ回路S3が第3スイッチ回路を構成し、スイッチ回路S4が第4スイッチ回路を構成し、スイッチ回路S5が第5スイッチ回路を構成する。
CDS部43は、スイッチ回路S2〜S5及び容量Csh1,Csh2から成る。本実施形態において、容量Csh1は第1容量を構成し、容量Csh2は、第2容量を構成する。また、本実施形態において、第1容量としての容量Csh1、及び、当該容量Csh1に演算増幅器41の出力電圧のノイズ成分をサンプリングさせるスイッチ回路S2〜S5、並びに、後述するスイッチ回路SHは、第1サンプリング部を構成する。また、本実施形態において、第2容量としての容量Csh2、及び、容量Csh2に演算増幅器41の出力電圧をサンプリングさせるスイッチ回路S2〜S5、並びに、後述するスイッチ回路SHが第2サンプリング部を構成する。また、本実施形態において、スイッチ回路S2が第2スイッチ回路を構成し、スイッチ回路S3が第3スイッチ回路を構成し、スイッチ回路S4が第4スイッチ回路を構成し、スイッチ回路S5が第5スイッチ回路を構成する。
容量Csh1の一方の端子Csh1aは、スイッチ回路S3を介して演算増幅器41の出力部41cに接続されると共に、スイッチ回路S2を介して、演算増幅器41の第2入力部41bに接続されている。スイッチ回路S3がオン状態になると端子Csh1aは出力部41cに接続され、スイッチ回路S3がオフ状態になると端子Csh1aは出力部41cから切り離される。また、スイッチ回路S2がオン状態になると端子Csh1aは第2入力部41bに接続され、スイッチ回路S2がオフ状態になると端子Csh1aは第2入力部41bから切り離される。
容量Csh2の一方の端子Csh2aは、スイッチ回路S4を介して演算増幅器41の出力部41cに接続されている。スイッチ回路S4がオン状態になると端子Csh2aは出力部41cに接続され、スイッチ回路S4がオフ状態になると端子Csh2aは出力部41cから切り離される。
容量Csh1の他方の端子Csh1b及び容量Csh2の他方の端子Csh2bは、スイッチ回路S5を介して参照電圧Vrefのライン22に接続されている。スイッチ回路S5がオン状態になると端子Csh1b及び端子Csh2bはライン22に接続され、スイッチ回路S5がオフ状態になると端子Csh1b及び端子Csh2bはライン22から切り離される。
以上のように構成されたCDS部43は、スイッチ回路S2〜S5のオン状態/オフ状態を外部の制御部(図示せず)の制御に従って適宜の組み合わせで選択することにより、容量Csh1及びCsh2が演算増幅器41の出力部41cと第2入力部41bの間に様々な接続状態を実現する事ができる。
例えば、スイッチ回路S3〜S5をオン状態にすると共に、スイッチ回路S2をオフ状態にすると、並列接続された容量Csh1,Csh2が、演算増幅器41の出力部41cと参照電圧Vrefのライン22との間を接続する。このとき、並列接続された容量Csh1と容量Csh2は、演算増幅器41の負荷容量として機能する。
また例えば、スイッチ回路S4,S5をオン状態にしつつ、スイッチ回路S2,S3をオフ状態にすると、容量Csh1は、一方の端子Csh1aがオープン状態となり、他方の端子Csh1bがスイッチ回路S5を介して参照電圧Vrefのライン22に接続される。このとき、容量Csh1は、端子Csh1aがオープン状態になる直前に蓄積していた電荷を維持する。一方、容量Csh2は、演算増幅器41の出力部41cと参照電圧Vrefのライン22との間を接続するため、容量Csh2は、演算増幅器41の負荷容量として機能する。
また例えば、スイッチ回路S5をオン状態にしつつ、スイッチ回路S2〜S4をオフ状態にすると、容量Csh1は、一方の端子Csh1aがオープン状態となり、他方の端子Csh1bがスイッチ回路S5を介して参照電圧Vrefのライン22に接続される。このとき、容量Csh1は、端子Csh1aがオープン状態になる直前に蓄積していた電荷を維持する。また、容量Csh2は、一方の端子Csh2aがオープン状態となり、他方の端子Csh2bがスイッチ回路S5を介して参照電圧Vrefのライン22に接続される。このとき、容量Csh2は、端子Csh2aがオープン状態になる直前に蓄積していた電荷を維持する。
また例えば、スイッチ回路S2,S4をオン状態にしつつ、スイッチ回路S3,S5をオフ状態にすると、直列に接続された容量Csh1と容量Csh2が、演算増幅器41の第2入力部41bと出力部41cとの間を接続する。このとき、電流/電圧変換回路40の出力電圧Voutには、容量Csh2に蓄積された電荷に応じた電圧から容量Csh1に蓄積された電荷に応じた電圧を減算した電圧に略等しくなる。
このように、CDS部43は、スイッチ回路S2〜S5のオン状態/オフ状態を様々に組み合わせることで演算増幅器41の出力部41cと第2入力部41bの間に様々な接続状態を実現できるようになっており、これらの接続状態を適宜に切り替えることにより、演算増幅器41の出力に相関二重サンプリング等の各種サンプリングを適用する行うことができる。
[相補スイッチ]
スイッチ回路SHとスイッチ回路XSHは、相補的に動作するスイッチであり、スイッチ回路SHがオン状態のときスイッチ回路XSHはオフ状態となり、スイッチ回路XSHがオン状態のときスイッチ回路SHはオフ状態となる。スイッチ回路SHがオン状態になると、撮像素子PDの電流出力端が演算増幅器41の第2入力部41bに接続され、スイッチ回路XSHがオン状態になると、撮像素子PDの電流出力端が演算増幅器41の第1入力部41a及び参照電圧Vrefのライン22に接続される。
スイッチ回路SHとスイッチ回路XSHは、相補的に動作するスイッチであり、スイッチ回路SHがオン状態のときスイッチ回路XSHはオフ状態となり、スイッチ回路XSHがオン状態のときスイッチ回路SHはオフ状態となる。スイッチ回路SHがオン状態になると、撮像素子PDの電流出力端が演算増幅器41の第2入力部41bに接続され、スイッチ回路XSHがオン状態になると、撮像素子PDの電流出力端が演算増幅器41の第1入力部41a及び参照電圧Vrefのライン22に接続される。
[電流電圧変換回路全体の動作]
以上のように構成された撮像装置10において、入射した電磁波(X線)は、撮像素子PDによって電流に変換され、撮像素子PDからの電流によって積分容量Cintや寄生容量Cpdに電荷が蓄積される。電流/電圧変換回路40の出力部は、出力用配線21に接続されている。演算増幅器41は、演算増幅器用電源23によって駆動される。
以上のように構成された撮像装置10において、入射した電磁波(X線)は、撮像素子PDによって電流に変換され、撮像素子PDからの電流によって積分容量Cintや寄生容量Cpdに電荷が蓄積される。電流/電圧変換回路40の出力部は、出力用配線21に接続されている。演算増幅器41は、演算増幅器用電源23によって駆動される。
出力用配線21は、図示しない画像処理部に接続されている。画像処理部は、例えば、A/D変換部、信号処理部及び表示制御部を備えている。A/D変換部は、電圧信号をデジタル信号に変換する。信号処理部は、A/D変換後のデジタル信号を信号処理する。表示制御部は、信号処理後の画像情報の表示制御を行う。画像処理部は、例えば、パーソナルコンピュータから構成することができる。
撮像素子ユニット20は、一体に成型されている。すなわち、撮像素子PDと電流/電圧変換回路40とは一体に形成されている。なお、撮像素子ユニット20の具体的な構成、構造については、後述の第2の実施形態において説明する。また、撮像素子ユニット20、撮像素子PD、電流/電圧変換回路40を構成する回路、部品、撮像素子PD、あるいは撮像素子ユニット20を駆動する回路、部品等の構成要素も、周知の回路、部品等とすることができるため、詳細な説明は省略する。
[ノイズについて]
なお、以下の説明において、スイッチ回路や演算増幅器で発生するノイズをNx_yで表してある。xはノイズの発生源を示す符号であり、x=rstはスイッチ回路RSTのスイッチオン抵抗ノイズを示し、x=ampは演算増幅器41のノイズを示し、x=S3はスイッチ回路S3のスイッチオン抵抗ノイズを示し、x=S4はスイッチ回路S4のスイッチオン抵抗ノイズを示し、x=S5はスイッチ回路S5のスイッチオン抵抗ノイズを示す。また、yはノイズの観察タイミングを示す符号であり、y=rstは後述のリセットモードで観察されるノイズを示し、y=cdsは後述のCDSモードで観察されるノイズを示し、y=samは後述のサンプルモードで観察されるノイズを示す。
なお、以下の説明において、スイッチ回路や演算増幅器で発生するノイズをNx_yで表してある。xはノイズの発生源を示す符号であり、x=rstはスイッチ回路RSTのスイッチオン抵抗ノイズを示し、x=ampは演算増幅器41のノイズを示し、x=S3はスイッチ回路S3のスイッチオン抵抗ノイズを示し、x=S4はスイッチ回路S4のスイッチオン抵抗ノイズを示し、x=S5はスイッチ回路S5のスイッチオン抵抗ノイズを示す。また、yはノイズの観察タイミングを示す符号であり、y=rstは後述のリセットモードで観察されるノイズを示し、y=cdsは後述のCDSモードで観察されるノイズを示し、y=samは後述のサンプルモードで観察されるノイズを示す。
また、以下の説明において、∫a(f)df(a(f)は任意の式)は、特に記載がない限り0〜∞の積分範囲とする。また、2つの低インピーダンスノード間にシリーズに接続されたスイッチと容量がある場合、スイッチをオン→オフした瞬間に容量端に発生するスイッチのオン抵抗ノイズは、そのスイッチオン抵抗に依らず(k×T)/Cとなることが公知である(k:ボルツマン定数、T絶対温度、C:容量値)。
以下、第1の実施形態の撮像装置、電流/電圧変換回路40の動作を、図2〜図6を参照して説明する。図2〜図6は、電流/電圧変換回路40の等価回路図である。なお、出力電圧Voutにおける画素成分とノイズ成分は独立しているため、以下では、別々に考える。
[ステップS10(リセットモード)]
まず、積分容量Cintの初期化を行う(ステップS10)。具体的には、演算増幅器41に演算増幅器用電源23から電流Irefを供給して演算増幅器41を駆動した状態で、リセット用のスイッチ回路RSTをオン状態とする(図2)。
まず、積分容量Cintの初期化を行う(ステップS10)。具体的には、演算増幅器41に演算増幅器用電源23から電流Irefを供給して演算増幅器41を駆動した状態で、リセット用のスイッチ回路RSTをオン状態とする(図2)。
このとき、スイッチ回路S1はオン状態として、積分容量Cintが演算増幅器41の第2入力部41bと出力部41cとの間、すなわち、スイッチ回路RSTの端子間を接続させる。これにより、積分容量Cintは短絡回路42aを介して短絡状態となり、積分容量Cintの電荷がリセットされて積分容量Cintの両端それぞれの電位が等しくなる。
また、リセットモードにおいては、スイッチ回路S2をオフ状態にし、スイッチ回路S3〜S5はオン状態にし、スイッチ回路SHをオン状態(スイッチ回路XSHをオフ状態)にする。スイッチ回路S2をオフ状態にすることにより、CDS部43が演算増幅器41の第2入力部41bから切り離される。スイッチ回路SHをオン状態にすることにより、撮像素子PDが演算増幅器41の第2入力部41bに接続される。
このとき、スイッチ回路RST及びスイッチ回路SHにおいて、スイッチオン抵抗ノイズが発生する。これらスイッチ回路RST及びスイッチ回路SHのスイッチオン抵抗ノイズにより、寄生容量Cpdと積分容量Cintの端子間の電荷が常に変動することとなる。
一方、演算増幅器41が発生するアンプノイズに起因する電圧揺らぎは、スイッチ回路RSTが積分容量Cintの端子間を短絡するため、演算増幅器41の第2入力部41bと出力部41cの間で同じように発生する。このため、アンプノイズに起因する電荷は、積分容量Cintに蓄積されない。ただし、寄生容量Cpdには1倍のゲインで蓄積される。すなわち、寄生容量Cpdには、スイッチ回路RSTのスイッチオン抵抗ノイズと演算増幅器41のアンプノイズに起因する電荷が蓄積される。
[CDSモード(ステップS20)]
続くステップS20においては、CDS部43が、相関二重サンプリングで演算増幅器41の出力電圧から差し引くためのノイズ信号をサンプリングする。
続くステップS20においては、CDS部43が、相関二重サンプリングで演算増幅器41の出力電圧から差し引くためのノイズ信号をサンプリングする。
具体的には、スイッチ回路RSTをオン状態にして所定の時間が経過することにより積分容量Cintのリセットが完了した後(ステップS10の完了後)、スイッチ回路RSTをオフ状態にする(図3)。相補スイッチは、引き続きスイッチ回路SHをオン状態(スイッチ回路XSHをオフ状態)にし、スイッチ回路S1,S3,S4,S5は引き続きオン状態とし、スイッチ回路S2は引き続きオフ状態とする。
これにより、スイッチ回路RSTをオフ状態に切り替えた時点で積分容量Cintに蓄積されていたスイッチ回路RSTのスイッチオン抵抗ノイズ電荷は、積分容量Cintにそのままホールドされる。また、スイッチ回路RSTをオフ状態に切り替えた時点で寄生容量Cpdに蓄積されていたスイッチ回路RSTのスイッチオン抵抗ノイズ及び差動アンプノイズは、Cpd/CintのゲインでCintに転送される。なお、リセットモードでのスイッチ回路SH,S1のスイッチオン抵抗ノイズは、本CDSモードでもほぼ同様に観測されるため、積分容量Cintへ転送されないと考えて差し支えない。
ここで、容量Csh1の端子間に現れるスイッチ回路S3のスイッチオン抵抗ノイズをノイズNS3_cds、スイッチ回路S5のスイッチオン抵抗ノイズをノイズNS5_cdsとすると、容量Csh1の端子間には、ノイズ起因の電荷として、下記(1)式に示す電圧Vsh1 2相当の電荷が蓄積されている。積分容量Cintへの電荷転送が完了した後の積分容量Cintに蓄積されているノイズはDC成分となっているため、以下では特にノイズの発生源による区別を行わずにNrstと記載する。なお、CDSモードにおいて、容量Csh1は、演算増幅器41の負荷容量として見えている。演算増幅器41の反転入力端子は、仮想接地になっていると考える。
[ステップS30(サンプルモード)]
続くステップS30においては、撮像素子PDへのセンシング対象光の入射を開始させ、画素信号をサンプリングする。すなわち、撮像素子PDから積分容量Cintへの充電を開始し、積分容量Cintへの蓄積電荷に応じた演算増幅器41の出力電圧を容量Csh2に充電する。
続くステップS30においては、撮像素子PDへのセンシング対象光の入射を開始させ、画素信号をサンプリングする。すなわち、撮像素子PDから積分容量Cintへの充電を開始し、積分容量Cintへの蓄積電荷に応じた演算増幅器41の出力電圧を容量Csh2に充電する。
具体的には、ステップS20の完了後、スイッチ回路S3をオフ状態に変更し、相補スイッチは引き続きスイッチ回路SHをオン状態(スイッチ回路XSHをオフ状態)とし、スイッチ回路RST,S2を引き続きオフ状態とし、スイッチ回路S1,S4,S5を引き続きオン状態とする(図4)。これにより、撮像素子PDへ入射した電磁波が、撮像素子PDによって電流に変換され、撮像素子PDからの電流によって積分容量Cintに電荷が蓄積される。
このように、スイッチ回路S2,S3をオフ状態とすることで、容量Csh1が演算増幅器41から切り離される。これにより、容量Csh1には、スイッチ回路S3をオフ状態に切り替えた時点で容量Csh1に蓄積されていた電荷の瞬時値がサンプリングされる。このため、容量Csh1には、ノイズ起因の電荷として、下記の(2a)式又は(2b)式に示す電圧Vsh1 2相当のDC成分の電荷が蓄積される。
一方、容量Csh2は演算増幅器41に接続されたままなので、容量Csh2には、ノイズ起因の電荷として、下記(3)式に示す電圧Vsh2 2相当の電荷が蓄積される。なお、下記(3)式において、NS4_samはサンプリング期間に観測されるスイッチ回路S4のスイッチオン抵抗ノイズを表し、NS5_samはサンプリング期間に観測されるスイッチ回路S5のスイッチオン抵抗ノイズを表し、Namp_samはサンプリング期間に観測される差動アンプノイズを表す。また、Csh2は差動アンプの負荷容量として見えている。差動アンプの反転入力端子は仮想接地になっていると考える。
また、サンプルモードにおいては、撮像素子PDからの電流Ipdが積分容量Cintに徐々に蓄積されていく。このため、ステップS30から後述のステップS40に切り替わる時点での演算増幅器41の出力電圧Voutの信号成分Vout_sigは、下記(4)式で表される。なお、下記(4)式において、Tはサンプルモードの継続時間を表し、Cintは積分容量Cintの容量値を示す。
容量Csh2の両端には、この電圧Vout_sigに相当する電荷が発生し、サンプルモード(ステップS30)からホールドモード(ステップS40)に遷移した瞬間に、この電圧Vout_sigに相当する電荷が保持される。その後、ホールドモード(ステップS40)、アンプオフホールドモード(ステップS50)、アウトプットモード(ステップS60)を通して、この電圧Vout_sigに相当する電荷は容量Csh2の両端に保持され続ける。
[ホールドモード(ステップS40)]
続くステップS40においては、撮像素子PDへのセンシング対象光の入射を終了させ、画素信号をサンプリングする。演算増幅器41の出力端子41cに接続されて負荷容量として見えていた容量Csh2を、演算増幅器41の出力端子41cから切り離して、その時点で容量Csh2に保持されていた出力電圧Vout_sigに応じた電荷を確定させる。
続くステップS40においては、撮像素子PDへのセンシング対象光の入射を終了させ、画素信号をサンプリングする。演算増幅器41の出力端子41cに接続されて負荷容量として見えていた容量Csh2を、演算増幅器41の出力端子41cから切り離して、その時点で容量Csh2に保持されていた出力電圧Vout_sigに応じた電荷を確定させる。
具体的には、スイッチ回路S4をオフ状態に変更する。また、相補スイッチについては、引き続きスイッチ回路SHをオン状態(スイッチ回路XSHをオフ状態)にし、スイッチ回路S1,S5を引き続きオン状態にし、スイッチ回路RST,S3を引き続きオフ状態とする(図5)。
スイッチ回路S4をオフ状態に変更することにより、容量Csh2が演算増幅器41から切り離される。これにより、容量Csh2には、ノイズ起因の電荷としては、スイッチ回路S4をオフ状態に切り替えた時点で容量Csh2に蓄積されていた電荷の瞬時値がサンプリングされるため、下記の(5a)又は(5b)式に示す電圧Vsh2 2相当のDC成分の電荷が蓄積される。
[アンプオフホールドモード(ステップS50)]
続くステップS50においては、容量Csh1,Csh2に蓄積された電荷を維持しつつ、電力を消費しないようにする。これにより、撮像素子ユニット20は、容量Csh1,Csh2に蓄積された電荷、すなわち相関二重サンプリングされた画素信号を維持しつつ、電力消費を抑制した状態で、出力電圧Voutの出力順となるまで待機する。
続くステップS50においては、容量Csh1,Csh2に蓄積された電荷を維持しつつ、電力を消費しないようにする。これにより、撮像素子ユニット20は、容量Csh1,Csh2に蓄積された電荷、すなわち相関二重サンプリングされた画素信号を維持しつつ、電力消費を抑制した状態で、出力電圧Voutの出力順となるまで待機する。
具体的には、演算増幅器用電源23から演算増幅器41への電流Irefの供給を停止して演算増幅器41を駆動しない状態とする(図6)。また、相補スイッチのスイッチ回路XSHをオン状態(スイッチ回路SHをオフ状態)とし、スイッチ回路RST,S2,S3,S4は引き続きオフ状態とし、スイッチ回路S1,S5は引き続きオン状態とする。スイッチ回路XSHをオン状態とすることにより、撮像素子PDの出力部が低インピーダンスへ接続され、仮に撮像素子PDに想定外の電磁波が入射されたとしても撮像素子PDの電流出力端の電位がグランド近辺まで下がらない。
なお、アンプオフホールド期間以降の動作は、X方向に延びる1本の出力用配線21に接続されたM個の撮像素子ユニット20のそれぞれにおいて順次に行われる。
具体的には、出力用配線21にはM個の撮像素子ユニット20が接続されており、第1番目の撮像素子ユニット20、第2番目の撮像素子ユニット20、第3番目の撮像素子ユニット20、・・・、第M番目の撮像素子ユニット20から、順次に出力電圧Voutが出力用配線21へ出力される。また、N本の出力用配線21において、この出力電圧Voutの出力用配線21への順次の出力が行われる。また、Y方向に延びる1本の駆動用配線(図示せず)に接続されたN個の撮像素子ユニット20は、同時に駆動される。
[アウトプットモード]
撮像素子ユニット20は、出力順が来ると、容量Csh1,Csh2に蓄積された電荷に応じた出力電圧Voutを、出力用配線21に出力する。
撮像素子ユニット20は、出力順が来ると、容量Csh1,Csh2に蓄積された電荷に応じた出力電圧Voutを、出力用配線21に出力する。
具体的には、スイッチ回路S1をオフ状態とし、スイッチ回路S2をオン状態とし、スイッチ回路S4をオン状態とし、スイッチ回路S5をオフ状態とする。相補スイッチは、スイッチ回路SHをオン状態(スイッチ回路XSHをオフ状態)とし、スイッチ回路RST,S3は、引き続きオフ状態に維持する(図7)。
スイッチ回路S2,S4をオン状態としつつスイッチ回路S3,S5をオフ状態とすることにより、直列接続された容量Csh1,Csh2が演算増幅器41の第2入力部41bと出力部41cとの間を接続する。これにより、撮像素子ユニット20の電流/電圧変換回路40が出力用配線21に接続され、容量Csh1,Csh2に蓄積された電荷に応じた出力電圧Voutが出力用配線21に出力される。
電流/電圧変換回路40の出力部から出力されるノイズ信号に係る出力電圧Vout_noiは、下記(6)式で表される。
上記(6)式の辺々二乗すると、下記(7)式が得られる。
この(7)式の中で、Vsh1×Vsh2は、上記(2a)式又は(2b)式、及び、上記(5a)式又は(5b)式を用いて表すことができる。但し、一般に、互いに無相関の関数a(f)とb(f)の間には、下記(8)式の関係が成り立つため、上記(7)式中のVsh1×Vsh2は、下記(9)式として表すことができる。
上記(7)式に、上記(9)式、(2b)式及び(5b)式を代入すると、下記(10)式が得られる。
すなわち、出力電圧Voutに含まれるノイズ成分Vout_noiは、下記(11)式で表される。
一方、出力電圧Voutに含まれる信号成分Vout_sigについては、ステップS30のサンプルモードにおいて、上述した式(4)で表される信号成分Vout_sigが容量Csh2の両端に発生する。そして、ステップS30からステップS40に遷移した瞬間に、この電圧が容量Csh2の両端に保持される。その後、ステップS40〜ステップS60に至るまで、容量Csh2の両端の電荷は保持され続けるため、ステップS60での出力電圧Vout_sigは、下記(12)式で表される。
出力電圧Voutは、式(11)の出力ノイズ成分Vout_noiと式(12)の信号成分Vout_sigとを二乗則で加算した下記(13)式で表される。
このようにして算出された出力電圧Voutには、スイッチ回路RSTのスイッチオン抵抗ノイズが含まれないため、本実施形態に係る電流/電圧変換回路40は、低ノイズ(高S/N比)で外乱に強い電流/電圧変換が可能となる。また、電流/電圧変換回路40の出力部に接続される負荷がどのような形態であっても、この負荷を駆動するのは演算増幅器41が構成する差動アンプであり、容量Csh1及び容量Csh2と電荷の授受を行わないため、本実施形態に係る電流/電圧変換回路40は負荷変動、出力電圧変動に強く、線形性が良い。従って、高電流/電圧変換効率(1/Cintを大きくする)及び撮像素子230の大面積化(Cpdを大きくする)の微小光センシング用途を行う電流/電圧変換回路40を実現できる。すなわち、撮像素子PDの面積が大きい電流/電圧変換回路40を低ノイズで実現できる。また、本技術をX線撮像パネル用レシーバ回路に使用すれば、より一層の低ノイズ電流/電圧変換が可能となり、高画質の撮像が可能となる。
(2)第2の実施形態:
[撮像素子ユニット]
本実施形態においては、撮像素子ユニットの詳細を説明する。
図8(a)は、撮像パネル11の構成例を示し、図8(b)は、1画素分の撮像素子ユニット20が配線層60に実装されている状態を示してある。
[撮像素子ユニット]
本実施形態においては、撮像素子ユニットの詳細を説明する。
図8(a)は、撮像パネル11の構成例を示し、図8(b)は、1画素分の撮像素子ユニット20が配線層60に実装されている状態を示してある。
撮像素子ユニット20は、撮像素子PD(例えば、フォトダイオード)、及び、電流/電圧変換回路40を備えており、撮像素子PDと電流/電圧変換回路40とが、1画素単位に樹脂で一体成型されている微小受光チップである。具体的には、撮像素子ユニット20の平面形状は、一辺が200μm以下の矩形である。
撮像素子ユニット20には、配線層60の撮像素子ユニット20実装面に突起状の半田端子である半田バンプ61が形成されている。撮像素子ユニット20は、半田バンプ61を介して配線層60と接続されており、これにより撮像素子ユニット20内部の電流/電圧変換回路40が配線層60に電気的に接続される。
配線層60には、電流/電圧変換回路40を外部処理部(例えば、A/D変換部等)と接続する配線63(後述の図11参照)が形成されており、撮像素子ユニット20が、画素単位で、半田バンプ61によって配線層60にFC実装(flip chip bonding)される。配線層60は、例えば、フレキシブルプリント配線板から成る。
なお、FC実装とは、チップ表面と基板を電気的に接続する際、ワイヤボンディングのようにワイヤによって接続するのではなく、アレイ状に並んだ半田バンプによって接続する実装のことである。そして、このような構成により、撮像パネル11の大面積化が可能となり、しかも、安価に製造することが可能となる。
図9は、直接変換方式のX線平面検出器(FPD)の断面を概念的に示した図である。同図に示す直接変換方式のFPDにおいて、撮像素子PDは、バイアス電極32、アモルファスセレン半導体(a−Se)等の半導体結晶で形成されたX線変換層33、及び、画素電極34が積層された構造を有する。
X線発生装置(図示せず)から放射されたX線は、生体等の被検体(図示せず)を透過した後、バイアス電極32を通過し、X線変換層33に入射する。X線変換層33では、入射されたX線量に応じた電荷(正孔と電子の対)が生成される。バイアス電極32には正電位が与えられているため、負の電荷を有する電子eはバイアス電極32側へ移動し、正の電荷を有する正孔hは画素電極34側に移動する。バイアス電極32は、スイッチ回路SH及びスイッチ回路XSHに接続されており、バイアス電極32側に移動した電子eは、スイッチ回路SHを経由して、帰還部42の積分容量Cintを充電する。
図10は、間接変換方式のX線平面検出器(FPD)の概念的な一部断面図である。同図に示す間接変換方式のFPDにおいて、撮像素子PDは、シンチレーター層35、フォトダイオード36、及び、画素電極37が積層された構造を有する。
X線発生装置(図示せず)から放射されたX線は、生体等の被検体(図示せず)を透過した後、シンチレーター層35に入射する。シンチレーター層35において、入射X線は光信号に変換される。そして、フォトダイオード36によって、光信号の強弱は電荷の大小を表す電気信号に変換される。画素電極37は、スイッチ回路SH及びスイッチ回路XSHに接続されており、生成した電荷は、スイッチ回路SHを経由して、帰還部42の積分容量Cintを充電する。
図11は、撮像素子ユニット20が配線層60に実装されている状態を示す図である。なお、図11に示す撮像素子ユニット20は、撮像素子PDと電流/電圧変換回路40(図示せず)とが1チップ化された受光IC(Integrated Circuit)70から成る。更に、撮像素子ユニット20には、受光IC70の他に、遮光膜71、配線72、ビアホール73、アンダーバンプメタル(UBM,Under Bump Metal)75,76、及び、半田バンプ61が備えられている。
ここで、遮光膜71は、受光IC70の受光面70'以外の面を覆っている。受光IC70は、受光IC用半田バンプ74によって半田実装されており、受光IC用半田バンプ74及びアンダーバンプメタル75を介して、配線72に接続されている。なお、アンダーバンプメタル62,75,76は、半田の拡散を防止して、半田との良好な接合を確保するための半田バンプの下地となる金属層であり、例えば、ニッケル(Ni)等から成る。また、配線72は、ビアホール73の一端と接続されており、ビアホール73の他端はアンダーバンプメタル76に接続されている。なお、ビアホール73には、ビアフィルメッキ法に基づき、導電性金属が充填されている。
撮像素子ユニット20は、半田バンプ61、及び、配線63に形成されたアンダーバンプメタル62を介して、配線層60にFC実装されている。配線層60には、半田箇所にアンダーバンプメタル62が設けられており、表面には遮光膜64が形成されている。また、配線層60には多層の配線63が形成されている。
ここで、撮像素子ユニット20の受光面70'に電磁波(X線)が入射すると、受光IC70内の撮像素子PD(図示せず)が電磁波を電流信号に変換し、この電流信号を受光IC70内の電流/電圧変換回路40(図示せず)が電圧信号に変換する。そして、撮像素子ユニット20内で生成した電圧信号は、配線層60の配線63を介して後段の処理部へ送出される。
図12は、撮像素子ユニット20を上方から眺めた模式図である。撮像素子ユニット20は、平面形状が矩形の微小チップであり、一辺は、例えば、200μm以下である。また、撮像素子ユニット20の上面には、受光面70’(図11参照)が形成されている。受光面70'は、矩形形状であり、例えば、一辺が100μm以下である。
図13は、撮像素子ユニット20を下方から眺めた模式図である。撮像素子ユニット20の裏面には、半田バンプ61が、例えば、12個、形成されている。半田バンプ61の1つの直径は、例えば、15μm以下である。また、受光IC70は、平面形状が受光面70’より一回り大きい矩形の微小チップであり、例えば、一辺が150μm以下である。なお、撮像素子ユニット20の厚さ(半田バンプ61の厚さは除く)は、例えば、20μm以下である。但し、これらの数値は一例である。
[撮像素子ユニットの変形例]
図14に撮像素子ユニットの変形例の模式的な断面図を示す。この撮像素子ユニットの変形例において、撮像素子ユニット20は2層化構造を有している。即ち、撮像素子PDが電磁波が入射される上層に配置され、電流/電圧変換回路40が下層に配置されている。
図14に撮像素子ユニットの変形例の模式的な断面図を示す。この撮像素子ユニットの変形例において、撮像素子ユニット20は2層化構造を有している。即ち、撮像素子PDが電磁波が入射される上層に配置され、電流/電圧変換回路40が下層に配置されている。
ここで、撮像素子ユニット20には、撮像素子PD及び電流/電圧変換回路40の他に、配線72A,72B、アンダーバンプメタル75,76,78、受光IC用半田バンプ74,77が備えられている。そして、撮像素子PDは、受光IC用半田バンプ74によって半田実装されて、受光IC用半田バンプ74及びアンダーバンプメタル75を介して、配線72Aに接続されている。また、電流/電圧変換回路40は、受光IC用半田バンプ77によって半田実装されて、受光IC用半田バンプ77及びアンダーバンプメタル78を介して、配線72Bに接続されている。配線72Aと配線72Bとは相互に接続されている。配線72Bは、更に、ビアホール73に接続されている。ビアホール73はアンダーバンプメタル76に接続されている。なお、ビアホール73には、ビアフィルメッキ法に基づき、導電性金属が充填されている。そして、撮像素子ユニット20は、半田バンプ61、アンダーバンプメタル62を介して、配線層60にFC実装されている。
このように、撮像素子ユニット20にあっては、光が入射する上層に撮像素子PDを配置するので、1つのチップ上の受光面積を大きくとることができ、受光効率を向上させることが可能になる。また、撮像素子ユニットを狭ピッチ化することができるので、より、単位面積当たりに実装できる撮像素子ユニットの数を増加させることが可能となり、撮像パネルの分解能を向上させることが可能になる。例えば、撮像素子ユニット20を配線層60にFC実装する際の実装ピッチは、420μm以下である。
間接変換方式の撮像装置(X線平面検出器)10の構成例を、図15に示す。撮像装置(X線平面検出器)10は、厚さ0.7mmのガラスから成る第1基板81及び厚さ0.7mmのガラスから成る第2基板82を備えており、第1基板81及び第2基板82の外縁部は、封止部材83によって封止されている。第1基板81と第2基板82との間には、シンチレーター層35を備えた撮像素子ユニット20が配されている。そして、上述したとおり、配線層60に対して、撮像素子ユニット20,120がFC実装されている。シンチレーター層35は、撮像素子ユニット20と対向する第1基板81の面上に形成されている。
従来の撮像装置(X線平面検出器)では、TFTアレイや撮像素子等をガラス基板の上に形成した後、撮像素子アレイの上に真空プロセスでシンチレーター層を形成している。
これに対して、図15に示した撮像装置(X線平面検出器)10にあっては、撮像素子PDと電流/電圧変換回路40とが一体成型されており、半田バンプ61が形成された撮像素子ユニット20の受光IC70を、配線層60に画素単位に配列し、半田バンプ61によりFC実装する。従って、大面積化に容易に対処することができる。また、FC実装に基づき製造するので、大規模で高価な実装装置が不要であり、大面積の撮像装置(X線平面検出器)を安価に製造(量産)することが可能である。
第1基板81及び第2基板82をフィルムから構成すれば、撮像装置(X線平面検出器)10に可撓性を付与することができる。例えば、第1基板81をポリエチレンテレフタレートフィルム(PETフィルム)から構成し、第2基板82を耐熱性を有するポリイミドフィルムから構成すればよい。
X線は、通常、X線発生装置といった点光源から出射される。従来の撮像装置(X線平面検出器)は、高温蒸着製造によるものであるため、平面ガラス板が使用されており、湾曲させることができない。それ故、X線が照射される中心位置から照射位置が離れるに従い、撮像装置の照射面に到達するまでのX線の距離に変化が生じる。それ故、大きな面積での撮像を行う場合、X線が照射される中心位置及びその近傍では正確な画像情報が得られるが、中心位置及びその近傍から照射位置が離れるに従い、画像が不鮮明になる。そのため、従来の撮像装置にあっては、大きな面積での撮像を行う場合、複数の異なる箇所をそれぞれ撮像し、複数の撮像画面の繋ぎ目を画像処理で繋げて、1枚の画面を生成している。
これに対して、本開示の撮像装置は、湾曲させることが可能であるが故に、X線源から撮像装置の照射面までの到達距離が出来るだけ等しくなるように湾曲させることが可能となる。従って、大きな面積での撮像を行う場合であっても、従来のような、複数箇所をそれぞれ撮像して、複数の撮像画面を繋ぎ合わせるといった作業を行うことが不要であり、1回の撮像で正確な画像情報を容易に得ることが可能になる。
撮像装置(X線平面検出器)10の変形例を図16に示す。この変形例にあっては、撮像素子ユニット20の受光面上にはレンズが形成されている。具体的には、撮像素子ユニット20を配線層60へFC実装した後、撮像素子ユニット20のそれぞれに、例えば、ディスペンサを用いて透明樹脂84のポッティング加工(樹脂盛り加工)を施す。透明樹脂84によってレンズを構成することができる。1つの撮像素子ユニット20の拡大図を図17に示すが、シンチレーター層35から出射された光が透明樹脂84によって屈折され、撮像素子ユニット20の受光面70'に集光される。これにより、受光効率を向上させることができる。
撮像装置(X線平面検出器)10の別の変形例を図18に示す。この変形例にあっては、撮像素子ユニット20のそれぞれの上方には、レンズ部85が配されている。ガラス又はプラスチック等から成形されたレンズ部85には、レンズ部用半田バンプ86が形成されている。レンズ部85は、撮像素子ユニット20に被さるように配線層60上にFC実装されている。レンズ部85は、シンチレーター層35から出射された光を、撮像素子ユニット20の受光面に集光させる。なお、レンズ部85の中心光軸と、撮像素子ユニット20の受光面の中心とを一致させることが重要である。この場合、レンズ部85は、配線層60にレンズ部用半田バンプ86を介して半田実装されているため、半田のセルフアライメント(Self Alignment)効果により、位置が自動的に補正される。なお、セルフアライメント効果とは、半田の表面張力で部品が移動して、例えば、ランドの中心付近に部品が自動的に移動される現象を指す。半田のセルフアライメント効果が働くことにより、リフロー炉を通すだけで、例えば、±1μm以下の誤差で、レンズ部85の中心光軸と撮像素子ユニット20の受光面の中心とを一致させることができ、位置を自動的に補正することができる。
撮像装置(X線平面検出器)10の更に別の変形例を図19に示す。この変形例にあっては、撮像素子ユニット20の受光面の上方には、凸部及び凹部を有する基板が配されている。具体的には、シンチレーター層35と撮像素子ユニット20との間に、PET基板87が設けられている。そして、撮像素子ユニット20と対向するPET基板87の面には、撮像素子ユニット20毎に凹凸形状が形成されている。即ち、撮像素子ユニット20と対向するPET基板87の面には、凸部88A及び凹部88Bが形成されている。PET基板87の凹凸形状の一部を撮像素子ユニット側から眺めた図を図20に示す。凸部88Aは、シンチレーター層35から出射された光を全反射させ、全反射光を撮像素子ユニット20の受光面上に集光させるように配置されている。また、2つの凸部88Aの間に形成されている凹部88Bと、配線層60との間には、大径の実装用半田バンプ89が形成されており、実装用半田バンプ89を介して、配線層60上にPET基板87が実装されている。なお、凸部88Aの先端部と、撮像素子ユニット20の受光面との位置決めが重要となるが、凹部88Bと配線層60との間には実装用半田バンプ89が形成されているので、半田のセルフアライメント効果により、位置が自動的に補正される。即ち、半田のセルフアライメント効果が働くことにより、リフロー炉を通すだけで、凸部88Aの先端部と、撮像素子ユニット20の受光面の中心とを一致させることができ、位置を自動的に補正することができる。
(3)まとめ:
以上説明したように、本技術に係る撮像装置10は、入射した電磁波を電流に変換する撮像素子PDと、撮像素子PDからの電流を電圧に変換する電流/電圧変換回路40と、を備え、電流/電圧変換回路40は、撮像素子PDから入力される電流に応じた電圧を出力する演算増幅器41を備え、演算増幅器41の入出力端子間に、演算増幅器41の出力を相関二重サンプリングするCDS部43を設けた構成である。このため、電流/電圧変換回路40の出力からスイッチオン抵抗ノイズ成分を除去することが可能となり、微小光センシング用途での低ノイズを実現することができる。
以上説明したように、本技術に係る撮像装置10は、入射した電磁波を電流に変換する撮像素子PDと、撮像素子PDからの電流を電圧に変換する電流/電圧変換回路40と、を備え、電流/電圧変換回路40は、撮像素子PDから入力される電流に応じた電圧を出力する演算増幅器41を備え、演算増幅器41の入出力端子間に、演算増幅器41の出力を相関二重サンプリングするCDS部43を設けた構成である。このため、電流/電圧変換回路40の出力からスイッチオン抵抗ノイズ成分を除去することが可能となり、微小光センシング用途での低ノイズを実現することができる。
なお、本技術は上述した実施形態や変形例に限られず、上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また,本技術の技術的範囲は上述した実施形態に限定されず,特許請求の範囲に記載された事項とその均等物まで及ぶものである。
そして、本技術は、以下のような構成を取ることができる。
(A) 入射した電磁波を電流に変換する撮像素子と、前記撮像素子からの電流を電圧に変換する電流/電圧変換回路と、を備える撮像装置であって、
前記電流/電圧変換回路は、前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器を備え、
前記演算増幅器の入出力端子間に、前記演算増幅器の出力をサンプリングするサンプリング回路を設けてある撮像装置。
前記電流/電圧変換回路は、前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器を備え、
前記演算増幅器の入出力端子間に、前記演算増幅器の出力をサンプリングするサンプリング回路を設けてある撮像装置。
(B) 前記サンプリング回路は、前記演算増幅器の出力を相関二重サンプリングする相関二重サンプリング回路である撮像装置。
(C) 前記サンプリング回路は、容量とスイッチ回路との組み合わせにより構成される前記(A)又は前記(B)に記載の撮像装置。
(D) 前記演算増幅器は、所定の電圧源に接続された第1入力部と、撮像素子用スイッチ回路を介して前記撮像素子に接続された第2入力部と、出力部とを有し、前記出力部の出力電圧を前記第2入力部にフィードバックする帰還部が設けられており、
前記帰還部は、前記フィードバックを積分容量を介して行うか否かを切り替える第1スイッチ回路と、前記積分容量の蓄積電荷をリセットするためのリセット用スイッチ回路とを有する前記(A)〜(C)の何れか1つに記載の撮像装置。
前記帰還部は、前記フィードバックを積分容量を介して行うか否かを切り替える第1スイッチ回路と、前記積分容量の蓄積電荷をリセットするためのリセット用スイッチ回路とを有する前記(A)〜(C)の何れか1つに記載の撮像装置。
(E) 前記サンプリング回路は、前記演算増幅器の出力電圧のノイズ成分をサンプリングする第1サンプリング部と、前記演算増幅器の出力電圧をサンプリングする第2サンプリング部と、を備える前記(A)〜(D)の何れか1つに記載の撮像装置。
(F) 前記第1サンプリング部は、第1容量を有し、
前記第2サンプリング部は、第2容量を有し、
前記第1容量の一方の端子は、第2スイッチ回路を介して前記演算増幅器の第2入力部に接続されると共に第3スイッチ回路を介して前記演算増幅器の出力部に接続され、
前記第2容量の一方の端子は、第4スイッチ回路を介して前記演算増幅器の前記第2入力部に接続され、
前記第1容量の他方の端子及び前記第2容量の他方の端子は、第5スイッチ回路を介して前記所定の電圧源に接続されている前記(E)に記載の撮像装置。
前記第2サンプリング部は、第2容量を有し、
前記第1容量の一方の端子は、第2スイッチ回路を介して前記演算増幅器の第2入力部に接続されると共に第3スイッチ回路を介して前記演算増幅器の出力部に接続され、
前記第2容量の一方の端子は、第4スイッチ回路を介して前記演算増幅器の前記第2入力部に接続され、
前記第1容量の他方の端子及び前記第2容量の他方の端子は、第5スイッチ回路を介して前記所定の電圧源に接続されている前記(E)に記載の撮像装置。
(G)複数の前記撮像素子及び前記電流/電圧変換回路が、2次元マトリクス状に配設されて成る前記(A)〜前記(F)の何れか1つに記載の撮像装置。
(H) 入射した電磁波を電流に変換する撮像素子からの電流を電圧に変換する電流/電圧変換回路であって、
前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器を備え、
前記演算増幅器の入出力端子間に、前記演算増幅器の出力をサンプリングするサンプリング回路を設けてある電流/電圧変換回路。
前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器を備え、
前記演算増幅器の入出力端子間に、前記演算増幅器の出力をサンプリングするサンプリング回路を設けてある電流/電圧変換回路。
(I) 入射した電磁波を電流に変換する撮像素子からの電流を電圧に変換して出力するする撮像方法であって、
前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器の積分容量をリセットするためのスイッチ回路のスイッチオン抵抗ノイズをサンプリングし、
前記撮像素子から入力される電流に応じて前記演算増幅器が出力する電圧をサンプリングし、
前記電圧から前記スイッチオン抵抗ノイズを減じて出力する、撮像方法。
前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器の積分容量をリセットするためのスイッチ回路のスイッチオン抵抗ノイズをサンプリングし、
前記撮像素子から入力される電流に応じて前記演算増幅器が出力する電圧をサンプリングし、
前記電圧から前記スイッチオン抵抗ノイズを減じて出力する、撮像方法。
10…撮像装置、11…撮像パネル、20…撮像素子ユニット、21…出力用配線、23…演算増幅器用電源、40…電流/電圧変換回路、41…演算増幅器、41a…第1入力部、41b…第2入力部、41c…出力部、42…帰還部、42a…短絡回路、42b…帰還容量部、43…CDS部、Cint…積分容量、PD…撮像素子、RST,S1,S2,S3,S4,S5,SH,XSH…スイッチ回路
Claims (9)
- 入射した電磁波を電流に変換する撮像素子と、前記撮像素子からの電流を電圧に変換する電流/電圧変換回路と、を備える撮像装置であって、
前記電流/電圧変換回路は、前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器を備え、
前記演算増幅器の入出力端子間に、前記演算増幅器の出力をサンプリングするサンプリング回路を設けてある撮像装置。 - 前記サンプリング回路は、前記演算増幅器の出力を相関二重サンプリングする相関二重サンプリング回路である撮像装置。
- 前記サンプリング回路は、容量とスイッチ回路との組み合わせにより構成される請求項1に記載の撮像装置。
- 前記演算増幅器は、所定の電圧源に接続された第1入力部と、第1スイッチ回路を介して前記撮像素子に接続された第2入力部と、出力部とを有し、前記出力部の出力電圧を前記第2入力部にフィードバックする帰還部が設けられており、
前記帰還部は、積分容量を介した前記出力部から前記第2入力部へのフィードバックのオン/オフを切り替える帰還容量部と、前記積分容量を短絡して蓄積電荷をリセットするための短絡回路とを有する請求項1に記載の撮像装置。 - 前記サンプリング回路は、前記演算増幅器の出力電圧のノイズ成分をサンプリングする第1サンプリング部と、前記演算増幅器の出力電圧をサンプリングする第2サンプリング部と、を備える請求項1に記載の撮像装置。
- 前記第1サンプリング部は、第1容量を有し、
前記第2サンプリング部は、第2容量を有し、
前記第1容量の一方の端子は、第2スイッチ回路を介して前記演算増幅器の第2入力部に接続されると共に第3スイッチ回路を介して前記演算増幅器の出力部に接続され、
前記第2容量の一方の端子は、第4スイッチ回路を介して前記演算増幅器の前記第2入力部に接続され、
前記第1容量の他方の端子及び前記第2容量の他方の端子は、第5スイッチ回路を介して前記所定の電圧源に接続されている請求項4に記載の撮像装置。 - 複数の前記撮像素子及び前記電流/電圧変換回路が2次元マトリクス状に配設されて成る請求項1に記載の撮像装置。
- 入射した電磁波を電流に変換する撮像素子からの電流を電圧に変換する電流/電圧変換回路であって、
前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器を備え、
前記演算増幅器の入出力端子間に、前記演算増幅器の出力をサンプリングするサンプリング回路を設けてある電流/電圧変換回路。 - 入射した電磁波を電流に変換する撮像素子からの電流を電圧に変換して出力する撮像方法であって、
前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器の積分容量をリセットするためのスイッチ回路のスイッチオン抵抗ノイズをサンプリングし、
前記撮像素子から入力される電流に応じて前記演算増幅器が出力する電圧をサンプリングし、
前記電圧から前記スイッチオン抵抗ノイズを減じて出力とする、撮像方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014019547A JP2015146560A (ja) | 2014-02-04 | 2014-02-04 | 撮像装置、電流/電圧変換回路及び撮像方法 |
US14/597,612 US9541655B2 (en) | 2014-02-04 | 2015-01-15 | Imaging apparatus, current/voltage conversion circuit, and imaging method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014019547A JP2015146560A (ja) | 2014-02-04 | 2014-02-04 | 撮像装置、電流/電圧変換回路及び撮像方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015146560A true JP2015146560A (ja) | 2015-08-13 |
Family
ID=53754669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014019547A Pending JP2015146560A (ja) | 2014-02-04 | 2014-02-04 | 撮像装置、電流/電圧変換回路及び撮像方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9541655B2 (ja) |
JP (1) | JP2015146560A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180102095A (ko) * | 2016-01-12 | 2018-09-14 | 텔레다인 이2브이 세미컨덕터스 에스에이에스 | 치과용 방사선의학 센서를 위한 x-레이 검출 회로 |
JP2020141186A (ja) * | 2019-02-27 | 2020-09-03 | 日本放送協会 | 画素信号読み出し回路および積層型固体撮像装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140092438A (ko) * | 2012-12-27 | 2014-07-24 | 삼성전자주식회사 | 엑스선 검출 패널, 엑스선 촬영 장치 및 엑스선 영상 생성 방법 |
CN109195067A (zh) * | 2018-07-20 | 2019-01-11 | 广州市欧智智能科技有限公司 | 一种静音控制电路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6587143B1 (en) * | 1999-01-19 | 2003-07-01 | National Semiconductor Corporation | Correlated double sampler with single amplifier |
EP2048785B1 (en) * | 2006-07-31 | 2013-09-04 | National University Corporation Shizuoka University | A/d converter and reading circuit |
KR100974882B1 (ko) * | 2007-10-02 | 2010-08-11 | 한국전자통신연구원 | 이중 CDS/PxGA 회로 |
US20090273392A1 (en) * | 2008-05-01 | 2009-11-05 | Custom One Design, Inc. | Methods and apparatus for reducing non-ideal effects in correlated double sampling compensated circuits |
US20090273386A1 (en) * | 2008-05-01 | 2009-11-05 | Custom One Design, Inc | Apparatus for current-to-voltage integration for current-to-digital converter |
JP5262563B2 (ja) | 2008-10-18 | 2013-08-14 | コニカミノルタエムジー株式会社 | 放射線画像検出装置 |
EP2355512A1 (en) * | 2010-02-05 | 2011-08-10 | Siemens Aktiengesellschaft | A method and an apparatus for difference measurement of an image |
US20120025063A1 (en) * | 2010-07-28 | 2012-02-02 | Nova Research, Inc. | Linear/logarithmic capacitive trans-impedance amplifier circuit |
KR101814661B1 (ko) * | 2011-11-29 | 2018-01-05 | 삼성전자주식회사 | 연산 증폭기 회로, 이를 포함하는 이미지 센서, 및 연산 증폭기의 주파수 응답 보상 방법 |
US20140048683A1 (en) * | 2012-08-14 | 2014-02-20 | Luxen Technologies, Inc. | Readout integrated circuit for dynamic imaging |
US9479717B2 (en) * | 2014-02-18 | 2016-10-25 | Semiconductor Components Industries, Llc | Image sensor array with external charge detection circuitry |
-
2014
- 2014-02-04 JP JP2014019547A patent/JP2015146560A/ja active Pending
-
2015
- 2015-01-15 US US14/597,612 patent/US9541655B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180102095A (ko) * | 2016-01-12 | 2018-09-14 | 텔레다인 이2브이 세미컨덕터스 에스에이에스 | 치과용 방사선의학 센서를 위한 x-레이 검출 회로 |
KR102590071B1 (ko) * | 2016-01-12 | 2023-10-16 | 텔레다인 이2브이 세미컨덕터스 에스에이에스 | 치과용 방사선의학 센서를 위한 x-레이 검출 회로 |
JP2020141186A (ja) * | 2019-02-27 | 2020-09-03 | 日本放送協会 | 画素信号読み出し回路および積層型固体撮像装置 |
JP7292054B2 (ja) | 2019-02-27 | 2023-06-16 | 日本放送協会 | 画素信号読み出し回路および積層型固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
US20150219772A1 (en) | 2015-08-06 |
US9541655B2 (en) | 2017-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5655780B2 (ja) | 放射線画像撮影装置 | |
EP2224264B1 (en) | Radiation detector | |
US9651683B2 (en) | Image pickup panel and image pickup processing system | |
TW201213838A (en) | Digital radiographic imaging arrays with reduced noise | |
JP2014048204A (ja) | 放射線撮像装置及び放射線撮像システム | |
JP2011159781A (ja) | 光電変換装置、エックス線撮像装置及び光電変換装置の製造方法 | |
JP2015146560A (ja) | 撮像装置、電流/電圧変換回路及び撮像方法 | |
JP2011185622A (ja) | 放射線画像撮影装置 | |
TWI227562B (en) | Photoelectric conversion device, image scanning apparatus, and manufacturing method of the photoelectric conversion device | |
JP6350281B2 (ja) | 電流/電圧変換回路及び撮像装置 | |
JP2012134960A (ja) | 放射線画像撮影装置、放射線画像撮影プログラム、及び放射線画像撮影方法 | |
JP2005348275A (ja) | 撮像素子およびカメラモジュール | |
JP2011159782A (ja) | 光電変換装置、エックス線撮像装置及び光電変換装置の製造方法 | |
JP3847889B2 (ja) | 光電変換装置 | |
JP2010263517A (ja) | 放射線画像撮影装置 | |
JP2011095166A (ja) | 放射線検出装置 | |
US20080087834A1 (en) | Radiation image detector | |
JP2012151812A (ja) | 放射線画像撮影装置、放射線画像撮影プログラム、及び放射線画像撮影方法 | |
WO2011086826A1 (ja) | 放射線画像撮影装置 | |
JP2012083170A (ja) | 放射線画像撮影装置 | |
JP2012147393A (ja) | 放射線画像撮影装置、放射線画像撮影プログラム、及び放射線画像撮影方法 | |
JP2009243960A (ja) | 放射線画像撮影装置 | |
JP2011091175A (ja) | 放射線画像撮影装置 | |
JP2023130967A (ja) | 放射線撮像装置および放射線撮像システム | |
WO2023161030A1 (en) | Radiation detector and detection method |