KR20170019588A

KR20170019588A - 지문 감지 센서 및 이를 포함하는 전자 장치

Info

Publication number: KR20170019588A
Application number: KR1020150113580A
Authority: KR
Inventors: 이충훈
Original assignee: 삼성전자주식회사
Priority date: 2015-08-12
Filing date: 2015-08-12
Publication date: 2017-02-22
Also published as: US20170046551A1; US9916490B2

Abstract

지문 감지 센서는 픽셀 어레이, 오프셋 제거 회로, 상관 이중 샘플링 및 적분 회로, 샘플 및 홀드 회로, 아날로그-투-디지털 변환기, 및 컨트롤러를 포함한다. 픽셀 어레이는 로우들 및 컬럼들로 배치되고, 사용자의 지문을 감지하여 아날로그 신호를 생성하는 복수의 단위 픽셀들을 포함한다. 오프셋 제거 회로는 복수의 컬럼 라인들을 통해 복수의 단위 픽셀들로부터 아날로그 신호를 수신하고, 오프셋 제어 신호에 기초하여 아날로그 신호 및 오프셋 제거 신호 중의 하나를 적분 신호로서 출력한다. 상관 이중 샘플링 및 적분 회로는 적분 신호에 대해 상관 이중 샘플링 및 적분 동작을 누적적으로 수행하여 누적 신호를 생성한다. 샘플 및 홀드 회로는 홀드 신호에 응답하여 누적 신호를 샘플링하여 샘플링 신호로서 출력한다. 아날로그-투-디지털 변환기는 샘플링 신호에 대해 아날로그-투-디지털 변환을 수행하여 디지털 신호를 생성한다. 컨트롤러는 오프셋 제어 신호 및 홀드 신호를 생성한다.

Description

지문 감지 센서 및 이를 포함하는 전자 장치 {FINGERPRINT SENSORS AND ELECTRONIC DEVICES HAVING THE SAME}

본 발명은 지문 감지 센서에 관한 것으로, 보다 상세하게는 센싱 성능을 향상시킬 수 있는 지문 감지 센서에 관한 것이다.

일반적인 지문 감지 센서는 픽셀 내부에 포함되는 감지 전극과 손가락 사이의 커패시턴스에 비례하는 크기를 갖는 아날로그 신호를 생성하고, 복수의 픽셀들 각각으로부터 생성되는 상기 아날로그 신호의 크기를 비교함으로써 지문 이미지를 획득한다.

그러나, 지문의 융(ridge)이 위치하는 지점의 픽셀에 포함되는 감지 전극과 손가락 사이의 커패시턴스와 지문의 골(valley)이 위치하는 지점의 픽셀에 포함되는 감지 전극과 손가락 사이의 커패시턴스의 차이는 매우 작으므로, 지문의 융이 위치하는 지점의 픽셀로부터 생성되는 상기 아날로그 신호의 크기와 지문의 골이 위치하는 지점의 픽셀로부터 생성되는 상기 아날로그 신호의 크기의 차이 역시 매우 작다.

따라서 일반적인 지문 감지 센서는 픽셀들로부터 생성되는 상기 아날로그 신호를 누적적으로 적분한 후 적분된 신호의 크기에 기초하여 지문 이미지를 획득한다.

이 때, 적분 횟수가 증가할수록 센싱 성능은 향상되나, 적분 횟수가 증가할수록 적분된 신호의 크기 역시 증가하므로, 적분 회로의 크기가 증가되어야 한다는 문제점이 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 적분 회로의 크기의 증가 없이 센싱 성능을 향상시킬 수 있는 지문 감지 센서를 제공하는 것이다.

본 발명의 다른 목적은 상기 지문 감지 센서를 포함하는 전자 장치를 제공하는 것이다.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 지문 감지 센서는 픽셀 어레이, 오프셋 제거 회로, 상관 이중 샘플링 및 적분 회로, 샘플 및 홀드 회로, 아날로그-투-디지털 변환기, 및 컨트롤러를 포함한다. 상기 픽셀 어레이는 로우들 및 컬럼들로 배치되고, 사용자의 지문을 감지하여 아날로그 신호를 생성하는 복수의 단위 픽셀들을 포함한다. 상기 오프셋 제거 회로는 복수의 컬럼 라인들을 통해 상기 복수의 단위 픽셀들로부터 상기 아날로그 신호를 수신하고, 오프셋 제어 신호에 기초하여 상기 아날로그 신호 및 오프셋 제거 신호 중의 하나를 적분 신호로서 출력한다. 상기 상관 이중 샘플링 및 적분 회로는 상기 적분 신호에 대해 상관 이중 샘플링 및 적분 동작을 누적적으로 수행하여 누적 신호를 생성한다. 상기 샘플 및 홀드 회로는 홀드 신호에 응답하여 상기 누적 신호를 샘플링하여 샘플링 신호로서 출력한다. 상기 아날로그-투-디지털 변환기는 상기 샘플링 신호에 대해 아날로그-투-디지털 변환을 수행하여 디지털 신호를 생성한다. 상기 컨트롤러는 상기 오프셋 제어 신호 및 상기 홀드 신호를 생성한다.

일 실시예에 있어서, 상기 복수의 단위 픽셀들 각각은 상응하는 컬럼 라인을 통해 리셋 성분을 나타내는 제1 아날로그 신호 및 상기 사용자의 지문에 상응하는 제2 아날로그 신호를 교번하여 복수 회 출력할 수 있다.

일 실시예에 있어서, 상기 복수의 단위 픽셀들 각각은, 상기 사용자의 손가락과 함께 감지 커패시터를 형성하는 감지 전극, 제1 스위치 신호에 응답하여 턴온되어 감지 전압을 상기 감지 전극에 제공하는 제1 스위치, 음의 입력 단자, 공통 전압을 수신하는 양의 입력 단자, 및 출력 단자를 갖는 증폭기, 상기 음의 입력 단자와 상기 감지 전극 사이에 연결되고, 제2 스위치 신호에 응답하여 턴온되는 제2 스위치, 상기 음의 입력 단자와 상기 출력 단자 사이에 연결되는 피드백 커패시터, 상기 음의 입력 단자와 상기 출력 단자 사이에 연결되고, 상기 제1 스위치 신호에 응답하여 턴온되는 제3 스위치, 및 상기 출력 단자와 상응하는 컬럼 라인 사이에 연결되고, 선택 제어 신호에 기초하여 턴온되는 선택 스위치를 포함할 수 있다.

상기 컨트롤러는, 상기 픽셀 어레이에 포함되는 복수의 로우들 중의 하나를 선택 로우로서 결정하고, 상기 선택 로우에 포함되는 선택 단위 픽셀들에 활성화된 상기 선택 제어 신호를 제공하고, 리셋 구간 동안 상기 선택 로우에 포함되는 선택 단위 픽셀들에 활성화된 상기 제1 스위치 신호 및 비활성화된 상기 제2 스위치 신호를 제공하고, 감지 구간 동안 상기 선택 단위 픽셀들에 비활성화된 상기 제1 스위치 신호 및 활성화된 상기 제2 스위치 신호를 제공하고, 상기 복수의 선택 단위 픽셀들 각각은, 상기 상응하는 컬럼 라인을 통해, 상기 리셋 구간 동안 상기 공통 전압을 제1 아날로그 신호로서 출력하고, 상기 감지 구간 동안 상기 감지 전극과 상기 사용자의 손가락에 의해 형성되는 상기 감지 커패시터의 커패시턴스에 비례하는 크기를 갖는 전압을 제2 아날로그 신호로서 출력할 수 있다.

상기 픽셀 어레이에 포함되는 상기 복수의 로우들 중의 하나가 상기 선택 로우로서 선택되는 동안, 상기 리셋 구간 및 상기 감지 구간은 교번하여 복수 회 반복될 수 있다.

상기 오프셋 제거 회로는, 상기 오프셋 제어 신호가 비활성화되는 경우, 상기 복수의 컬럼 라인들 각각을 통해 수신되는 상기 제1 아날로그 신호 및 상기 제2 아날로그 신호를 상기 적분 신호로서 출력하고, 상기 오프셋 제어 신호가 활성화되는 경우, 상기 복수의 컬럼 라인들 각각으로부터 상기 제1 아날로그 신호가 제공되는 동안 제1 오프셋 제거 신호를 상기 적분 신호로서 출력하고, 상기 복수의 컬럼 라인들 각각으로부터 상기 제2 아날로그 신호가 제공되는 동안 제2 오프셋 제거 신호를 상기 적분 신호로서 출력할 수 있다.

상기 제1 아날로그 신호는 제1 전압 레벨을 갖고, 상기 제2 아날로그 신호는 상기 제1 전압 레벨보다 낮은 제2 전압 레벨을 갖고, 상기 제1 오프셋 제거 신호는 상기 제2 전압 레벨보다 낮은 제3 전압 레벨을 갖고, 상기 제2 오프셋 제거 신호는 상기 제1 전압 레벨보다 높은 제4 전압 레벨을 가질 수 있다.

상기 컨트롤러는 주기적으로 상기 오프셋 제어 신호를 활성화시킬 수 있다.

상기 컨트롤러는 상기 상관 이중 샘플링 및 적분 회로로부터 생성되는 상기 누적 신호의 크기가 문턱 크기보다 큰 경우 상기 오프셋 제어 신호를 활성화시킬 수 있다.

상기 컨트롤러는 상기 오프셋 제거 회로가 상기 제1 오프셋 제거 신호 및 상기 제2 오프셋 제거 신호를 순차적으로 1회 출력한 이후 상기 오프셋 제어 신호를 비활성화시킬 수 있다.

상기 오프셋 제거 회로는, 상기 복수의 컬럼 라인들 각각에 대응되는 복수의 멀티플렉서들, 및 상기 컨트롤러로부터 제1 위상 신호 및 제2 위상 신호를 수신하고, 상기 제1 위상 신호가 활성화되는 경우 제1 오프셋 제거 신호를 출력하고, 상기 제2 위상 신호가 활성화되는 경우 제2 오프셋 제거 신호를 출력하는 스위칭 회로를 포함하고, 상기 복수의 멀티플렉서들 각각은, 상기 오프셋 제어 신호가 비활성화되는 경우 상응하는 컬럼 라인을 통해 수신되는 상기 제1 아날로그 신호 및 상기 제2 아날로그 신호를 상기 적분 신호로서 출력하고, 상기 오프셋 제어 신호가 활성화되는 경우 상기 스위칭 회로의 출력 신호를 상기 적분 신호로서 출력할 수 있다.

상기 상관 이중 샘플링 및 적분 회로는, 상기 복수의 멀티플렉서들 각각에 대응되는 복수의 적분기들을 포함하고, 상기 복수의 적분기들 각각은, 상응하는 멀티플렉서와 제1 노드 사이에 연결되는 저장 커패시터, 제1 스위치 신호에 응답하여 턴온되어 기준 전압을 상기 제1 노드에 제공하는 제1 적분 스위치, 음의 입력 단자, 상기 기준 전압이 인가되는 양의 입력 단자, 및 출력 단자를 포함하는 증폭기, 상기 제1 노드와 상기 음의 입력 단자 사이에 연결되고, 제2 스위치 신호에 응답하여 턴온되는 제2 적분 스위치, 상기 음의 입력 단자와 상기 출력 단자 사이에 연결되는 누적 커패시터, 및 상기 음의 입력 단자와 상기 출력 단자 사이에 연결되고, 리셋 신호에 응답하여 턴온되는 리셋 스위치를 포함할 수 있다.

상기 제1 스위치 신호 및 상기 제2 스위치 신호는 서로 오버랩되지 않으면서 교번하여 활성화될 수 있다.

상기 복수의 적분기들 각각은, 상기 상응하는 멀티플렉서와 제2 노드 사이에 연결되고, 상기 오프셋 제어 신호에 응답하여 턴온되는 오프셋 조절 스위치, 및 상기 제2 노드와 상기 제1 노드 사이에 연결되는 오프셋 조절 커패시터를 더 포함할 수 있다.

상기 오프셋 조절 커패시터의 커패시턴스는 상기 컨트롤러로부터 제공되는 오프셋 조절 신호에 기초하여 가변될 수 있다.

상기 상관 이중 샘플링 및 적분 회로는, 상기 복수의 멀티플렉서들 각각에 대응되는 복수의 적분기들을 포함하고, 상기 복수의 적분기들 각각은, 상응하는 멀티플렉서와 제1 노드 사이에 연결되는 제1 저장 커패시터, 상기 상응하는 멀티플렉서와 제2 노드 사이에 연결되는 제2 저장 커패시터, 제1 입력 단자, 제2 입력 단자, 제1 출력 단자 및 제2 출력 단자를 포함하고, 상기 기준 전압에 기초하여 동작하는 증폭기, 제1 스위치 신호에 응답하여 턴온되어 기준 전압을 상기 제1 노드에 제공하는 제1 적분 스위치, 상기 제1 노드와 상기 제1 입력 단자 사이에 연결되고, 제2 스위치 신호에 응답하여 턴온되는 제2 적분 스위치, 상기 제2 스위치 신호에 응답하여 턴온되어 상기 기준 전압을 상기 제2 노드에 제공하는 제3 적분 스위치, 상기 제2 노드와 상기 제2 입력 단자 사이에 연결되고, 상기 제1 스위치 신호에 응답하여 턴온되는 제4 적분 스위치, 상기 제1 입력 단자와 상기 제1 출력 단자 사이에 연결되는 제1 누적 커패시터, 상기 제1 입력 단자와 상기 제1 출력 단자 사이에 연결되고, 리셋 신호에 응답하여 턴온되는 제1 리셋 스위치, 상기 제2 입력 단자와 상기 제2 출력 단자 사이에 연결되는 제2 누적 커패시터, 및 상기 제2 입력 단자와 상기 제2 출력 단자 사이에 연결되고, 상기 리셋 신호에 응답하여 턴온되는 제2 리셋 스위치를 포함할 수 있다.

상기 복수의 적분기들 각각은, 상기 상응하는 멀티플렉서와 제3 노드 사이에 연결되고, 상기 오프셋 제어 신호에 응답하여 턴온되는 제1 오프셋 조절 스위치, 상기 제3 노드와 상기 제1 노드 사이에 연결되는 제1 오프셋 조절 커패시터, 상기 상응하는 멀티플렉서와 제4 노드 사이에 연결되고, 상기 오프셋 제어 신호에 응답하여 턴온되는 제2 오프셋 조절 스위치, 및 상기 제4 노드와 상기 제2 노드 사이에 연결되는 제2 오프셋 조절 커패시터를 더 포함할 수 있다.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 지문 감지 센서는 픽셀 어레이, 오프셋 제거 회로, 상관 이중 샘플링 및 적분 회로, 샘플 및 홀드 회로, 아날로그-투-디지털 변환기, 및 컨트롤러를 포함한다. 상기 픽셀 어레이는 로우들 및 컬럼들로 배치되고, 리셋 성분을 나타내는 제1 아날로그 신호 및 사용자의 지문에 상응하는 제2 아날로그 신호를 교번하여 생성하는 복수의 단위 픽셀들을 포함한다. 상기 오프셋 제거 회로는 복수의 컬럼 라인들을 통해 상기 복수의 단위 픽셀들과 연결되고, 오프셋 제어 신호가 비활성화되는 경우, 상기 복수의 컬럼 라인들 각각을 통해 수신되는 상기 제1 아날로그 신호 및 상기 제2 아날로그 신호를 적분 신호로서 출력하고, 상기 오프셋 제어 신호가 활성화되는 경우, 미리 정해진 전압 레벨을 갖는 제1 오프셋 제거 신호 및 제2 오프셋 제거 신호를 상기 적분 신호로서 출력한다. 상기 상관 이중 샘플링 및 적분 회로는 상기 적분 신호에 대해 상관 이중 샘플링 및 적분 동작을 누적적으로 수행하여 누적 신호를 생성한다. 상기 샘플 및 홀드 회로는 홀드 신호에 기초하여 상기 누적 신호를 샘플링하여 샘플링 신호로서 출력한다. 상기 아날로그-투-디지털 변환기는 상기 샘플링 신호에 대해 아날로그-투-디지털 변환을 수행하여 디지털 신호를 생성한다. 상기 컨트롤러는 상기 오프셋 제어 신호 및 상기 홀드 신호를 생성한다.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 전자 장치는 지문 감지 센서 및 어플리케이션 프로세서를 포함한다. 상기 지문 감지 센서는 복수의 제1 시간 구간들 동안 사용자의 지문 패턴을 나타내는 아날로그 신호를 적분 신호로서 생성하고, 상기 복수의 제1 시간 구간들 사이에 존재하는 적어도 하나의 제2 시간 구간 동안 미리 정해진 전압 레벨을 갖는 오프셋 제거 신호를 상기 적분 신호로서 생성하고, 상기 복수의 제1 시간 구간들 및 상기 적어도 하나의 제2 시간 구간 동안 상기 적분 신호에 대해 상관 이중 샘플링 및 적분 동작을 누적적으로 수행하여 누적 신호를 생성하고, 상기 누적 신호에 기초하여 디지털 신호를 생성한다. 상기 어플리케이션 프로세서는 상기 디지털 신호에 기초하여 상기 사용자를 인증한다.

일 실시예에 있어서, 상기 지문 감지 센서는, 픽셀 어레이, 오프셋 제거 회로, 상관 이중 샘플링 및 적분 회로, 샘플 및 홀드 회로, 아날로그-투-디지털 변환기, 및 컨트롤러를 포함할 수 있다. 상기 픽셀 어레이는 로우들 및 컬럼들로 배치되고, 상기 사용자의 지문을 감지하여 상기 아날로그 신호를 생성하는 복수의 단위 픽셀들을 포함할 수 있다. 상기 오프셋 제거 회로는 복수의 컬럼 라인들을 통해 상기 복수의 단위 픽셀들로부터 상기 아날로그 신호를 수신하고, 오프셋 제어 신호에 기초하여 상기 아날로그 신호 및 상기 오프셋 제거 신호 중의 하나를 상기 적분 신호로서 출력할 수 있다. 상기 상관 이중 샘플링 및 적분 회로는 상기 적분 신호에 대해 상관 이중 샘플링 및 적분 동작을 누적적으로 수행하여 상기 누적 신호를 생성할 수 있다. 상기 샘플 및 홀드 회로는 홀드 신호에 응답하여 상기 누적 신호를 샘플링하여 샘플링 신호로서 출력할 수 있다. 상기 아날로그-투-디지털 변환기는 상기 샘플링 신호에 대해 아날로그-투-디지털 변환을 수행하여 상기 디지털 신호를 생성할 수 있다. 상기 컨트롤러는 상기 오프셋 제어 신호 및 상기 홀드 신호를 생성할 수 있다.

본 발명의 실시예들에 따른 지문 감지 센서는 상대적으로 적은 사이즈를 유지하면서도 센싱 성능을 효과적으로 향상시킬 수 있다.

또한, 본 발명의 실시예들에 따른 지문 감지 센서는 복수의 단위 픽셀들에 포함되는 증폭기의 출력단에서 발생하는 열 잡음(thermal noise) 및 불규칙 잡음(random noise)을 효과적으로 제거 또는 감소할 수 있다.

도 1은 본 발명의 일 실시예에 따른 지문 감지 센서를 나타내는 블록도이다.
도 2는 도 1의 지문 감지 센서에 포함되는 픽셀 어레이의 일 예를 나타내는 단면도이다.
도 3은 도 1의 지문 감지 센서에 포함되는 단위 픽셀의 일 예를 나타내는 회로도이다.
도 4는 선택 로우에 포함되는 선택 단위 픽셀의 동작을 설명하기 위한 타이밍도이다.
도 5는 도 1의 지문 감지 센서에 포함되는 상관 이중 샘플링 및 적분 회로의 동작을 설명하기 위한 도면이다.
도 6은 도 1의 지문 감지 센서에 포함되는 오프셋 제거 회로의 일 예를 나타내는 블록도이다.
도 7은 도 6의 오프셋 제거 회로의 동작을 설명하기 위한 타이밍도이다.
도 8은 도 1의 지문 감지 센서에 포함되는 상관 이중 샘플링 및 적분 회로의 일 예를 나타내는 블록도이다.
도 9는 도 8의 상관 이중 샘플링 및 적분 회로에 포함되는 적분기의 동작을 설명하기 위한 타이밍도이다.
도 10은 도 1의 지문 감지 센서에 포함되는 상관 이중 샘플링 및 적분 회로의 다른 예를 나타내는 블록도이다.
도 11은 도 1의 지문 감지 센서에 포함되는 상관 이중 샘플링 및 적분 회로의 또 다른 예를 나타내는 블록도이다.
도 12는 도 11의 상관 이중 샘플링 및 적분 회로에 포함되는 적분기의 동작을 설명하기 위한 타이밍도이다.
도 13은 도 1의 지문 감지 센서에 포함되는 상관 이중 샘플링 및 적분 회로의 또 다른 예를 나타내는 블록도이다.
도 14는 본 발명의 일 실시예에 따른 전자 장치를 나타내는 블록도이다.
도 15는 도 14의 전자 장치가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 지문 감지 센서를 나타내는 블록도이다.

도 1을 참조하면, 지문 감지 센서(10)는 픽셀 어레이(100), 오프셋 제거 회로(300), 상관 이중 샘플링 및 적분 회로(CDS_INT)(400), 샘플 및 홀드 회로(SHA)(500), 아날로그-투-디지털 변환기(ADC)(600), 및 컨트롤러(700)를 포함한다.

픽셀 어레이(100)는 로우들 및 컬럼들로 배치되는 복수의 단위 픽셀들(P)(200)을 포함한다.

컨트롤러(700)는 공통 전압(VCM) 및 감지 전압(VD)을 복수의 단위 픽셀들(200) 각각에 제공한다. 또한, 컨트롤러(700)는 선택 제어 신호(SEL), 제1 스위치 신호(SWS1), 및 제2 스위치 신호(SWS2)를 사용하여 로우 단위로 픽셀 어레이(100)의 동작을 제어한다.

픽셀 어레이(100)의 상부에 손가락이 접촉되는 경우, 픽셀 어레이(100)에 포함되는 복수의 단위 픽셀들(200) 각각은 상부에 위치하는 손가락의 지문 패턴을 감지하여 아날로그 신호(AS1, AS2)를 생성한다. 일 실시예에 있어서, 복수의 단위 픽셀들(200)은 로우 단위로 리셋 성분을 나타내는 제1 아날로그 신호(AS1) 및 상부에 위치하는 손가락의 지문에 상응하는 제2 아날로그 신호(AS2)를 교번하여 복수의 컬럼 라인들(COL1, COL2, ..., COLn)을 통해 출력할 수 있다. 여기서, n은 양의 정수를 나타낸다.

도 2는 도 1의 지문 감지 센서에 포함되는 픽셀 어레이의 일 예를 나타내는 단면도이다.

도 2를 참조하면, 픽셀 어레이(100)에 포함되는 복수의 단위 픽셀들(200) 각각은 반도체 기판(101)의 상부에 형성되는 감지 전극(sensing electrode)(210) 및 반도체 기판(101)에 형성되는 신호 생성 회로(SG)(220)를 포함할 수 있다. 복수의 단위 픽셀들(200) 각각에 포함되는 감지 전극(210)은 상응하는 신호 생성 회로(220)와 전기적으로 연결될 수 있다.

일 실시예에 있어서, 감지 전극(210)은 금속 물질을 포함하는 금속판(metal plate)으로 구현될 수 있다.

픽셀 어레이(100)는 반도체 기판(101)의 상부에 형성되고, 복수의 단위 픽셀들(200) 각각의 감지 전극(210)을 감싸는 절연층(230)을 더 포함할 수 있다. 일 실시예에 있어서, 감지 전극(210)의 상부에 형성되는 절연층(230)의 일 부분은 유리(glass)로 형성될 수 있다.

도 2는 픽셀 어레이(100)에 포함되는 절연층(230)의 상부에 손가락이 접촉된 상태를 나타낸다.

픽셀 어레이(100)의 상부에 손가락이 접촉되는 경우, 상기 손가락은 하나의 전극으로서 동작할 수 있다. 따라서 복수의 단위 픽셀들(200) 각각에 포함되는 감지 전극(210)은 상기 손가락과 함께 감지 커패시터(D_C)를 형성할 수 있다.

일반적으로 사람의 손가락에 존재하는 지문은 융(ridge) 및 골(valley)을 통해 형성되는 고유한 패턴을 갖는다.

따라서, 도 2에 도시된 바와 같이, 지문의 융이 위치하는 지점의 단위 픽셀(200)에 포함되는 감지 전극(210)과 손가락 사이의 거리는 지문의 골이 위치하는 지점의 단위 픽셀(200)에 포함되는 감지 전극(210)과 손가락 사이의 거리보다 작을 수 있다.

커패시터의 커패시턴스는 두 전극 사이의 거리에 반비례하므로, 지문의 융이 위치하는 지점의 단위 픽셀(200)에 포함되는 감지 전극(210)에 의해 형성되는 감지 커패시터(D_C)의 커패시턴스는 지문의 골이 위치하는 지점의 단위 픽셀(200)에 포함되는 감지 전극(210)에 의해 형성되는 감지 커패시터(D_C)의 커패시턴스보다 클 수 있다.

복수의 단위 픽셀들(200) 각각에 포함되는 신호 생성 회로(220)는 리셋 성분을 나타내는 제1 아날로그 신호(AS1) 및 상응하는 감지 전극(210)에 의해 형성되는 감지 커패시터(D_C)의 커패시턴스에 비례하는 크기를 갖는 제2 아날로그 신호(AS2)를 교번하여 생성할 수 있다.

도 3은 도 1의 지문 감지 센서에 포함되는 단위 픽셀의 일 예를 나타내는 회로도이다.

도 1의 픽셀 어레이(100)에 포함되는 복수의 단위 픽셀들(200) 각각은 도 3에 도시된 단위 픽셀(200)로 구현될 수 있다.

도 3을 참조하면, 단위 픽셀(200)은 감지 전극(210) 및 신호 생성 회로(220)를 포함할 수 있다.

도 3에 도시된 바와 같이, 단위 픽셀(200)에 포함되는 감지 전극(210)은 픽셀 어레이(100)의 상부에 접촉되는 손가락과 함께 감지 커패시터(D_C)를 형성할 수 있다.

신호 생성 회로(220)는 제1 스위치(221), 제2 스위치(222), 제3 스위치(223), 증폭기(224), 피드백 커패시터(225), 및 선택 스위치(226)를 포함할 수 있다.

증폭기(224)는 양의 입력 단자, 음의 입력 단자, 및 출력 단자를 포함할 수 있다. 증폭기(224)의 상기 양의 입력 단자는 컨트롤러(700)로부터 제공되는 공통 전압(VCM)을 수신할 수 있다.

제1 스위치(221)는 컨트롤러(700)로부터 제공되는 제1 스위치 신호(SWS1)에 응답하여 턴온될 수 있다. 제1 스위치(221)는 턴온되는 경우 컨트롤러(700)로부터 제공되는 감지 전압(VD)을 감지 전극(210)에 제공할 수 있다.

제2 스위치(222)는 증폭기(224)의 상기 음의 입력 단자와 감지 전극(210) 사이에 연결될 수 있다. 제2 스위치(222)는 컨트롤러(700)로부터 제공되는 제2 스위치 신호(SWS2)에 응답하여 턴온될 수 있다. 제2 스위치(222)가 턴온되는 경우, 감지 전극(210)은 증폭기(224)의 상기 음의 입력 단자에 연결될 수 있다.

일 실시예에 있어서, 증폭기(224)의 증폭 정도를 증가시키기 위해, 감지 전압(VD)은 증폭기(224)가 사용하는 전원 전압 보다 높은 전압 레벨을 가질 수 있다. 또한, 제1 스위치 신호(SWS1) 및 제2 스위치 신호(SWS2)는 활성화 상태에서 감지 전압(VD)과 동일하거나 감지 전압(VD) 보다 큰 전압 레벨을 가질 수 있다.

피드백 커패시터(225)는 증폭기(224)의 상기 음의 입력 단자와 증폭기(224)의 상기 출력 단자 사이에 연결될 수 있다.

제3 스위치(223)는 증폭기(224)의 상기 음의 입력 단자와 증폭기(224)의 상기 출력 단자 사이에 연결될 수 있다. 즉, 제3 스위치(223)는 피드백 커패시터(225)와 병렬적으로 연결될 수 있다. 제3 스위치(223)는 컨트롤러(700)로부터 제공되는 제1 스위치 신호(SWS1)에 응답하여 턴온될 수 있다. 따라서 제3 스위치(223)가 턴온되는 경우, 피드백 커패시터(225)는 리셋될 수 있다.

선택 스위치(226)는 증폭기(224)의 상기 출력 단자와 상응하는 컬럼 라인(COLk) 사이에 연결될 수 있다. 여기서, k는 n 이하의 양의 정수를 나타낸다. 선택 스위치(226)는 컨트롤러(700)로부터 제공되는 선택 제어 신호(SEL)에 응답하여 턴온될 수 있다. 선택 스위치(226)가 턴온되는 경우, 증폭기(224)의 상기 출력 단자를 통해 출력되는 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)는 상응하는 컬럼 라인(COLk)을 통해 오프셋 제거 회로(300)에 제공될 수 있다. 반면에, 선택 스위치(226)가 턴오프되는 경우, 신호 생성 회로(220)는 상응하는 컬럼 라인(COLk)으로부터 차단될 수 있다.

일 실시예에 있어서, 제1 스위치(221), 제2 스위치(222), 제3 스위치(223), 및 선택 스위치(226)는 MOS(Metal Oxide Semiconductor) 트랜지스터로 구현될 수 있다.

이하, 도 1 내지 3을 참조하여 픽셀 어레이(1000)의 동작에 대해 설명한다.

픽셀 어레이(100)의 상부에 손가락이 접촉되는 경우, 컨트롤러(700)는 픽셀 어레이(100)에 포함되는 복수의 로우들 중의 하나를 선택 로우로서 결정할 수 있다.

컨트롤러(700)는 상기 선택 로우를 제외한 나머지 로우들에 포함되는 단위 픽셀들(200) 각각에 비활성화된 선택 제어 신호(SEL), 비활성화된 제1 스위치 신호(SWS1), 및 비활성화된 제2 스위치 신호(SWS2)를 제공할 수 있다. 따라서 상기 선택 로우를 제외한 나머지 로우들에 포함되는 단위 픽셀들(200) 각각에 포함되는 선택 스위치(226), 제1 스위치(221), 제2 스위치(222), 및 제3 스위치(223)는 턴오프될 수 있다. 따라서, 도 3을 참조하면, 상기 선택 로우를 제외한 나머지 로우들에 포함되는 단위 픽셀들(200) 각각에 포함되는 신호 생성 회로(220)는 상응하는 컬럼 라인(COLk)으로부터 차단될 수 있다.

한편, 컨트롤러(700)는 상기 선택 로우에 포함되는 선택 단위 픽셀들 각각에 활성화된 선택 제어 신호(SEL)를 제공할 수 있다.

상기 선택 단위 픽셀에 포함되는 선택 스위치(226)는 활성화된 선택 제어 신호(SEL)에 응답하여 턴온되므로, 상기 선택 단위 픽셀에 포함되는 증폭기(224)의 상기 출력 단자는 선택 스위치(226)를 통해 상응하는 컬럼 라인(COLk)에 연결될 수 있다.

도 4는 선택 로우에 포함되는 선택 단위 픽셀의 동작을 설명하기 위한 타이밍도이다.

도 4에 도시된 바와 같이, 픽셀 어레이(100)에 포함되는 상기 복수의 로우들 중의 하나가 상기 선택 로우로서 선택되는 동안, 즉, 상기 선택 로우에 포함되는 상기 선택 단위 픽셀에 활성화된 선택 제어 신호(SEL)가 인가되는 동안, 리셋 구간(RST_P) 및 탐지 구간(DT_P)은 교번하여 복수 회 반복될 수 있다.

도 4를 참조하면, 컨트롤러(700)는 리셋 구간(RST_P) 동안 상기 선택 단위 픽셀에 활성화된 제1 스위치 신호(SWS1) 및 비활성화된 제2 스위치 신호(SWS2)를 제공할 수 있다. 따라서 리셋 구간(RST_P) 동안 상기 선택 단위 픽셀에 포함되는 제1 스위치(221) 및 제3 스위치(223)는 턴온되고, 제2 스위치(222)는 턴오프될 수 있다.

제1 스위치(221)는 턴온되므로, 컨트롤러(700)로부터 제공되는 감지 전압(VD)은 상기 선택 단위 픽셀에 포함되는 감지 전극(210)에 인가될 수 있다. 따라서 상기 선택 단위 픽셀에 포함되는 감지 전극(210)과 손가락에 의해 형성되는 감지 커패시터(D_C)는 감지 전압(VD)에 의해 충전될 수 있다.

한편, 제3 스위치(223)는 턴온되므로, 피드백 커패시터(225)는 리셋될 수 있다. 또한, 증폭기(224)의 상기 양의 입력 단자에는 공통 전압(VCM)이 인가되므로, 증폭기(224)의 상기 음의 입력 단자의 전압은 공통 전압(VCM)과 실질적으로 동일할 수 있다. 따라서 증폭기(224)의 상기 출력 단자의 전압(VOUT)은 공통 전압(VCM)에 상응할 수 있다.

따라서 상기 선택 단위 픽셀은 리셋 구간(RST_P) 동안 상응하는 컬럼 라인(COLk)을 통해 공통 전압(VCM)을 제1 아날로그 신호(AS1)로서 출력할 수 있다.

이후, 컨트롤러(700)는 감지 구간(DT_P) 동안 상기 선택 단위 픽셀에 비활성화된 제1 스위치 신호(SWS1) 및 활성화된 제2 스위치 신호(SWS2)를 제공할 수 있다. 따라서 감지 구간(DT_P) 동안 상기 선택 단위 픽셀에 포함되는 제1 스위치(221) 및 제3 스위치(223)는 턴오프되고, 제2 스위치(222)는 턴온될 수 있다.

따라서 상기 선택 단위 픽셀에 포함되는 감지 전극(210)과 손가락에 의해 형성되는 감지 커패시터(D_C)에 충전된 전하는 피드백 커패시터(225)로 분산될 수 있다.

따라서 감지 구간(DT_P) 동안 증폭기(224)의 상기 출력 단자의 전압(VOUT)은 아래 [수학식1]과 같이 표현될 수 있다.

[수학식 1]

VOUT = VCM - (Cfp/Cfb)*(VD - VCM)

여기서, Cfp는 상기 선택 단위 픽셀에 포함되는 감지 전극(210)과 손가락에 의해 형성되는 감지 커패시터(D_C)의 커패시턴스를 나타내고, Cfb는 피드백 커패시터(225)의 커패시턴스를 나타낸다.

따라서 상기 선택 단위 픽셀은 감지 구간(DT_P) 동안 상응하는 컬럼 라인(COLk)을 통해 상기 [수학식1]에 따른 증폭기(224)의 상기 출력 단자의 전압(VOUT)을 제2 아날로그 신호(AS2)로서 출력할 수 있다.

상기 [수학식1]에 표현된 바와 같이, 상기 선택 단위 픽셀이 감지 구간(DT_P) 동안 출력하는 제2 아날로그 신호(AS2)는 상기 선택 단위 픽셀에 포함되는 감지 전극(210)과 손가락에 의해 형성되는 감지 커패시터(D_C)의 커패시턴스(Cfp)에 비례하는 크기를 가질 수 있다.

도 4에 도시된 바와 같이, 컨트롤러(700)는 픽셀 어레이(100)에 포함되는 상기 복수의 로우들 중의 하나를 상기 선택 로우로서 선택한 후, 리셋 구간(RST_P) 및 탐지 구간(DT_P)을 교번하여 복수 회 반복하므로, 상기 선택 단위 픽셀은 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)를 교번하여 복수 회 출력할 수 있다.

이후, 컨트롤러(700)는 픽셀 어레이(100)에 포함되는 상기 복수의 로우들을 하나의 로우 단위로 순차적으로 이동하면서 상기 선택 로우로서 결정하고, 상기 선택 로우에 대해 도 4를 참조하여 상술한 바와 같은 동작을 반복적으로 수행함으로써, 픽셀 어레이(100)는 로우 단위로 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)를 출력할 수 있다.

상술한 바와 같이, 지문의 융이 위치하는 지점의 단위 픽셀(200)에 포함되는 감지 전극(210)과 손가락에 의해 형성되는 감지 커패시터(D_C)의 커패시턴스는 지문의 골이 위치하는 지점의 단위 픽셀(200)에 포함되는 감지 전극(210)과 손가락에 의해 형성되는 감지 커패시터(D_C)의 커패시턴스보다 크므로, 지문의 융이 위치하는 지점의 단위 픽셀(200)로부터 생성되는 제2 아날로그 신호(AS2)의 크기는 지문의 골이 위치하는 지점의 단위 픽셀(200)로부터 생성되는 제2 아날로그 신호(AS2)의 크기보다 클 수 있다. 따라서 지문 감지 센서(10)는 복수의 단위 픽셀들(200) 각각으로부터 생성되는 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)의 차이에 기초하여 손가락의 지문 패턴을 결정할 수 있다.

그러나, 일반적으로, 지문의 융이 위치하는 지점의 단위 픽셀(200)에 포함되는 감지 전극(210)과 손가락에 의해 형성되는 감지 커패시터(D_C)의 커패시턴스와 지문의 골이 위치하는 지점의 단위 픽셀(200)에 포함되는 감지 전극(210)과 손가락에 의해 형성되는 감지 커패시터(D_C)의 커패시턴스의 차이는 미세하므로, 지문의 융이 위치하는 지점의 단위 픽셀(200)로부터 생성되는 제2 아날로그 신호(AS2)의 크기와 지문의 골이 위치하는 지점의 단위 픽셀(200)로부터 생성되는 제2 아날로그 신호(AS2)의 크기의 차이 역시 크지 않다.

따라서, 지문 감지 센서(10)는 상관 이중 샘플링 및 적분 회로(400)를 사용하여 복수의 단위 픽셀들(200) 각각으로부터 복수 회 생성되는 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)에 대해 상관 이중 샘플링 및 적분 동작을 누적적으로 수행하여 누적 신호(ACCS)를 생성하고, 복수의 단위 픽셀들(200) 각각에 상응하는 누적 신호(ACCS)의 크기에 기초하여 손가락의 지문 패턴을 결정할 수 있다.

도 5는 도 1의 지문 감지 센서에 포함되는 상관 이중 샘플링 및 적분 회로의 동작을 설명하기 위한 도면이다.

도 5에서, 제1 누적 신호(ACCS_R)는 지문의 융이 위치하는 지점의 단위 픽셀(200)로부터 생성되는 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)에 대해 상관 이중 샘플링 및 적분 동작을 누적적으로 수행하여 생성되는 누적 신호(ACCS)를 나타내고, 제2 누적 신호(ACCS_V)는 지문의 골이 위치하는 지점의 단위 픽셀(200)로부터 생성되는 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)에 대해 상관 이중 샘플링 및 적분 동작을 누적적으로 수행하여 생성되는 누적 신호(ACCS)를 나타낸다.

도 5에 도시된 바와 같이, 상관 이중 샘플링 및 적분 회로(400)가 수행하는 상관 이중 샘플링 및 적분 동작의 횟수가 증가함에 따라, 지문의 융이 위치하는 지점의 단위 픽셀(200)에 상응하는 제1 누적 신호(ACCS_R)와 지문의 골이 위치하는 지점의 단위 픽셀(200)에 상응하는 제2 누적 신호(ACCS_V)의 차이(dACCS)는 증가할 수 있다. 그러나 상관 이중 샘플링 및 적분 회로(400)가 수행하는 상관 이중 샘플링 및 적분 동작의 횟수가 증가함에 따라, 지문 패턴 결정과는 무관한 오프셋 성분(OFFSET)은 제1 누적 신호(ACCS_R)와 제2 누적 신호(ACCS_V)의 차이(dACCS)보다 더욱 크게 증가할 수 있다.

상관 이중 샘플링 및 적분 회로(400)로부터 생성되는 누적 신호(ACCS)는 상관 이중 샘플링 및 적분 회로(400)가 출력할 수 있는 최대값(MAX)보다 클 수 없으므로, 상관 이중 샘플링 및 적분 회로(400)가 수행할 수 있는 상관 이중 샘플링 및 적분 동작의 횟수는 오프셋 성분(OFFSET)으로 인해 제한될 수 있다. 상관 이중 샘플링 및 적분 회로(400)가 수행할 수 있는 상관 이중 샘플링 및 적분 동작의 횟수를 증가시키기 위해 상관 이중 샘플링 및 적분 회로(400)가 출력할 수 있는 최대값(MAX)을 증가시키기는 경우, 상관 이중 샘플링 및 적분 회로(400)의 크기가 증가될 수 있다.

그러나, 후술하는 바와 같이, 본 발명에 따른 지문 감지 센서(10)는 픽셀 어레이(100)와 상관 이중 샘플링 및 적분 회로(400) 사이에 연결되는 오프셋 제거 회로(300)를 통해 상관 이중 샘플링 및 적분 회로(400)의 크기 증가 없이 상관 이중 샘플링 및 적분 회로(400)가 수행할 수 있는 상관 이중 샘플링 및 적분 동작의 횟수를 효과적으로 증가시킬 수 있다.

다시 도 1을 참조하면, 오프셋 제거 회로(300)는 복수의 컬럼 라인들(COL1, COL2, ..., COLn)을 통해 복수의 단위 픽셀들(200)로부터 아날로그 신호(AS1, AS2)를 수신하고, 컨트롤러(700)로부터 오프셋 제어 신호(OOS) 및 오프셋 제거 신호(OCS1, OCS2)를 수신한다. 오프셋 제거 회로(300)는 오프셋 제어 신호(OOS)에 기초하여 아날로그 신호(AS1, AS2) 및 오프셋 제거 신호(OCS1, OCS2) 중의 하나를 적분 신호로서 출력한다.

일 실시예에 있어서, 오프셋 제어 신호(OOS)가 비활성화되는 경우, 오프셋 제거 회로(300)는 복수의 컬럼 라인들(COL1, COL2, ..., COLn) 각각을 통해 순차적으로 수신되는 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)를 상기 적분 신호로서 출력할 수 있다. 반면에, 오프셋 제어 신호(OOS)가 활성화되는 경우, 오프셋 제거 회로(300)는 복수의 컬럼 라인들(COL1, COL2, ..., COLn) 각각으로부터 제1 아날로그 신호(AS1)가 제공되는 동안 제1 오프셋 제거 신호(OCS1)를 상기 적분 신호로서 출력하고 복수의 컬럼 라인들(COL1, COL2, ..., COLn) 각각으로부터 제2 아날로그 신호(AS2)가 제공되는 동안 제2 오프셋 제거 신호(OCS2)를 상기 적분 신호로서 출력할 수 있다.

일 실시예에 있어서, 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)는 미리 정해진 전압 레벨을 가질 수 있다.

도 4를 참조하여 상술한 바와 같이, 제1 아날로그 신호(AS1)는 제1 전압 레벨을 갖고, 제2 아날로그 신호(AS2)는 상기 제1 전압 레벨보다 낮은 제2 전압 레벨을 가질 수 있다. 이 경우, 제1 오프셋 제거 신호(OCS1)는 상기 제2 전압 레벨보다 낮은 제3 전압 레벨을 갖고, 제2 오프셋 제거 신호(OCS2)는 상기 제1 전압 레벨보다 높은 제4 전압 레벨을 가질 수 있다.

도 6은 도 1의 지문 감지 센서에 포함되는 오프셋 제거 회로의 일 예를 나타내는 블록도이고, 도 7은 도 6의 오프셋 제거 회로의 동작을 설명하기 위한 타이밍도이다.

도 6을 참조하면, 오프셋 제거 회로(300)는 스위칭 회로(310) 및 복수의 멀티플렉서들(320-1, 320-2, ..., 320-n)을 포함할 수 있다.

스위칭 회로(310)는 컨트롤러(700)로부터 제1 위상 신호(PS1), 제2 위상 신호(PS2), 제1 오프셋 제거 신호(OCS1), 및 제2 오프셋 제거 신호(OCS2)를 수신할 수 있다. 스위칭 회로(310)는 제1 위상 신호(PS1)가 활성화되는 경우 제1 오프셋 제거 신호(OCS1)를 출력하고, 제2 위상 신호(PS2)가 활성화되는 경우 제2 오프셋 제거 신호(OCS2)를 출력할 수 있다.

일 실시예에 있어서, 스위칭 회로(310)는 제1 오프셋 스위치(311) 및 제2 오프셋 스위치(312)를 포함할 수 있다. 제1 오프셋 스위치(311)는 제1 위상 신호(PS1)에 응답하여 턴온되어 제1 오프셋 제거 신호(OCS1)를 복수의 멀티플렉서들(320-1, 320-2, ..., 320-n) 각각에 제공할 수 있다. 제2 오프셋 스위치(312)는 제2 위상 신호(PS2)에 응답하여 턴온되어 제2 오프셋 제거 신호(OCS2)를 복수의 멀티플렉서들(320-1, 320-2, ..., 320-n) 각각에 제공할 수 있다.

복수의 멀티플렉서들(320-1, 320-2, ..., 320-n) 각각은 복수의 컬럼 라인들(COL1, COL2, ..., COLn) 각각과 연결될 수 있다. 복수의 멀티플렉서들(320-1, 320-2, ..., 320-n) 각각은 오프셋 제어 신호(OOS)가 비활성화되는 경우 상응하는 컬럼 라인(COLk)을 통해 수신되는 신호를 상기 적분 신호로서 출력하고, 오프셋 제어 신호(OOS)가 활성화되는 경우 스위칭 회로(310)로부터 수신되는 신호를 상기 적분 신호로서 출력할 수 있다.

도 7에 도시된 바와 같이, 컨트롤러(700)는 오프셋 제어 신호(OOS)를 활성화시키는 경우, 픽셀 어레이(100)가 제1 아날로그 신호(AS1)를 출력하는 시간 구간 동안 제1 위상 신호(PS1)를 활성화시키고 픽셀 어레이(100)가 제2 아날로그 신호(AS2)를 출력하는 시간 구간 동안 제2 위상 신호(PS2)를 활성화시킬 수 있다.

따라서, 오프셋 제어 신호(OOS)가 비활성화되는 경우, 복수의 멀티플렉서들(320-1, 320-2, ..., 320-n) 각각은 상응하는 컬럼 라인(COLk)을 통해 수신되는 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)를 상기 적분 신호로서 출력할 수 있다. 반면에, 오프셋 제어 신호(OOS)가 활성화되는 경우, 복수의 멀티플렉서들(320-1, 320-2, ..., 320-n) 각각은 상응하는 컬럼 라인(COLk)으로부터 제1 아날로그 신호(AS1)가 제공되는 동안 제1 오프셋 제거 신호(OCS1)를 상기 적분 신호로서 출력하고 상응하는 컬럼 라인(COLk)으로부터 제2 아날로그 신호(AS2)가 제공되는 동안 제2 오프셋 제거 신호(OCS2)를 상기 적분 신호로서 출력할 수 있다.

일 실시예에 있어서, 도 7에 도시된 바와 같이, 컨트롤러(700)는 오프셋 제거 회로(300)가 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)를 순차적으로 1회 출력한 이후 오프셋 제어 신호(OOS)를 비활성화시킬 수 있다.

다시 도 1을 참조하면, 상관 이중 샘플링 및 적분 회로(400)는 컨트롤러(700)로부터 제공되는 기준 전압(VREF), 제3 스위치 신호(SWS3), 제4 스위치 신호(SWS4), 및 리셋 신호(RSTS)에 기초하여 오프셋 제거 회로(300)로부터 수신되는 상기 적분 신호에 대해 상관 이중 샘플링 및 적분 동작을 누적적으로 수행하여 누적 신호(ACCS)를 생성한다.

도 8은 도 1의 지문 감지 센서에 포함되는 상관 이중 샘플링 및 적분 회로의 일 예를 나타내는 블록도이다.

도 8을 참조하면, 상관 이중 샘플링 및 적분 회로(400a)는 오프셋 제거 회로(300)에 포함되는 복수의 멀티플렉서들(320-1, 320-2, ..., 320-n) 각각에 대응되는 복수의 적분기들(410a-1~410a-n)을 포함할 수 있다.

복수의 적분기들(410a-1~410a-n) 각각은 증폭기(411), 저장 커패시터(421), 제1 적분 스위치(422), 제2 적분 스위치(423), 누적 커패시터(424), 및 리셋 스위치(425)를 포함할 수 있다.

증폭기(411)는 양의 입력 단자, 음의 입력 단자, 및 출력 단자를 포함할 수 있다. 증폭기(411)의 상기 양의 입력 단자는 컨트롤러(700)로부터 제공되는 기준 전압(VREF)을 수신할 수 있다.

저장 커패시터(421)는 상응하는 멀티플렉서(320-k)와 제1 노드(N1) 사이에 연결될 수 있다.

제1 적분 스위치(422)는 컨트롤러(700)로부터 제공되는 제3 스위치 신호(SWS3)에 응답하여 턴온될 수 있다. 제1 적분 스위치(422)는 턴온되는 경우 컨트롤러(700)로부터 제공되는 기준 전압(VREF)을 제1 노드(N1)에 제공할 수 있다.

제2 적분 스위치(423)는 증폭기(411)의 상기 음의 입력 단자와 제1 노드(N1) 사이에 연결될 수 있다. 제2 적분 스위치(423)는 컨트롤러(700)로부터 제공되는 제4 스위치 신호(SWS4)에 응답하여 턴온될 수 있다.

일 실시예에 있어서, 제3 스위치 신호(SWS3) 및 제4 스위치 신호(SWS4)는 서로 오버랩되지 않으면서 교번하여 활성화될 수 있다.

누적 커패시터(424)는 증폭기(411)의 상기 음의 입력 단자와 증폭기(411)의 상기 출력 단자 사이에 연결될 수 있다.

리셋 스위치(425)는 증폭기(411)의 상기 음의 입력 단자와 증폭기(411)의 상기 출력 단자 사이에 연결될 수 있다. 즉, 리셋 스위치(425)는 누적 커패시터(424)와 병렬적으로 연결될 수 있다. 리셋 스위치(425)는 컨트롤러(700)로부터 제공되는 리셋 신호(RSTS)에 응답하여 턴온될 수 있다. 따라서 리셋 스위치(425)가 턴온되는 경우, 누적 커패시터(424)는 리셋될 수 있다.

일 실시예에 있어서, 제1 적분 스위치(422), 제2 적분 스위치(423), 및 리셋 스위치(425)는 MOS(Metal Oxide Semiconductor) 트랜지스터로 구현될 수 있다.

도 8에 도시된 적분기(410a-k)의 증폭 게인(gain)은 (Cs/Ca)로 표현될 수 있다. 여기서, Cs는 저장 커패시터(421)의 커패시턴스를 나타내고, Ca는 누적 커패시터(424)의 커패시턴스를 나타낸다.

도 9는 도 8의 상관 이중 샘플링 및 적분 회로에 포함되는 적분기의 동작을 설명하기 위한 타이밍도이다.

도 8 및 9를 참조하면, 컨트롤러(700)는 픽셀 어레이(100)에 포함되는 복수의 로우들 중의 새로운 로우를 상기 선택 로우로서 결정하는 경우, 리셋 신호(RSTS)를 활성화시킴으로써 복수의 적분기들(410a-1~410a-n) 각각을 초기화할 수 있다.

이후, 컨트롤러(700)는 복수의 컬럼 라인들(COL1, COL2, ..., COLn) 각각으로부터 제1 아날로그 신호(AS1)가 출력되는 동안 제3 스위치 신호(SWS3)를 활성화시키고 제4 스위치 신호(SWS4)를 비활성화시킬 수 있다. 또한, 컨트롤러(700)는 복수의 컬럼 라인들(COL1, COL2, ..., COLn) 각각으로부터 제2 아날로그 신호(AS2)가 출력되는 동안 제3 스위치 신호(SWS3)를 비활성화시키고 제4 스위치 신호(SWS4)를 활성화시킬 수 있다.

따라서 적분기(410a-k)는 상응하는 멀티플렉서(320-k)로부터 제공되는 상기 적분 신호에 대해 상관 이중 샘플링 및 적분 동작을 수행하여 누적 신호(ACCS)를 생성할 수 있다.

상술한 바와 같이, 제1 아날로그 신호(AS1)는 상기 제1 전압 레벨을 갖고, 제2 아날로그 신호(AS2)는 상기 제1 전압 레벨보다 낮은 상기 제2 전압 레벨을 갖는 반면에, 제1 오프셋 제거 신호(OCS1)는 상기 제2 전압 레벨보다 낮은 상기 제3 전압 레벨을 갖고, 제2 오프셋 제거 신호(OCS2)는 상기 제1 전압 레벨보다 높은 상기 제4 전압 레벨을 가질 수 있다.

따라서, 도 9에 도시된 바와 같이, 상응하는 멀티플렉서(320-k)로부터 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)가 상기 적분 신호로서 출력되는 경우, 적분기(410a-k)가 상기 적분 신호에 대해 상관 이중 샘플링 및 적분 동작을 수행함에 따라 누적 신호(ACCS)의 크기는 증가할 수 있다. 이에 반해, 상응하는 멀티플렉서(320-k)로부터 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)가 상기 적분 신호로서 출력되는 경우, 적분기(410a-k)가 상기 적분 신호에 대해 상관 이중 샘플링 및 적분 동작을 수행하면 누적 신호(ACCS)의 크기는 감소할 수 있다.

이 때, 적분기(410a-k)의 증폭 게인(gain)은 (Cs/Ca)이므로, 적분기(410a-k)가 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)에 대해 상관 이중 샘플링 및 적분 동작을 수행하는 경우, 누적 신호(ACCS)의 크기는 제1 오프셋 제거 신호(OCS1)의 크기와 제2 오프셋 제거 신호(OCS2)의 크기의 차이의 (Cs/Ca)배 만큼 감소할 수 있다.

일 실시예에 있어서, 컨트롤러(700)는 주기적으로 오프셋 제어 신호(OOS)를 활성화시킬 수 있다. 이 경우, 복수의 멀티플렉서들(320-1, 320-2, ..., 320-n) 각각은 주기적으로 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2) 대신에 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)를 출력하므로, 상관 이중 샘플링 및 적분 회로(400a)에 포함되는 복수의 적분기들(410a-1~410a-n) 각각은 주기적으로 누적 신호(ACCS)로부터 제1 오프셋 제거 신호(OCS1)의 크기와 제2 오프셋 제거 신호(OCS2)의 크기의 차이의 (Cs/Ca)배에 상응하는 크기의 오프셋 신호를 제거할 수 있다.

따라서 상관 이중 샘플링 및 적분 회로(400a)의 크기 증가 없이, 누적 신호(ACCS)의 크기가 최대값(MAX)에 도달할 때까지 상관 이중 샘플링 및 적분 회로(400a)가 수행할 수 있는 상관 이중 샘플링 및 적분 동작의 횟수는 효과적으로 증가될 수 있다.

실시예에 따라서, 컨트롤러(700)는 상관 이중 샘플링 및 적분 회로(400a)로부터 생성되는 누적 신호(ACCS)의 크기가 문턱 크기보다 큰 경우 오프셋 제어 신호(OOS)를 활성화시킬 수도 있다.

도 10은 도 1의 지문 감지 센서에 포함되는 상관 이중 샘플링 및 적분 회로의 다른 예를 나타내는 블록도이다.

도 10을 참조하면, 상관 이중 샘플링 및 적분 회로(400b)는 오프셋 제거 회로(300)에 포함되는 복수의 멀티플렉서들(320-1, 320-2, ..., 320-n) 각각에 대응되는 복수의 적분기들(410b-1~410b-n)을 포함할 수 있다.

도 10의 상관 이중 샘플링 및 적분 회로(400b)에 포함되는 적분기(410b-k)는 도 8의 상관 이중 샘플링 및 적분 회로(400a)에 포함되는 적분기(410a-k)에서 오프셋 조절 스위치(426) 및 오프셋 조절 커패시터(427)를 더 포함한다는 것을 제외하고는 도 8의 상관 이중 샘플링 및 적분 회로(400a)에 포함되는 적분기(410a-k)와 동일하다.

오프셋 조절 스위치(426)는 상응하는 멀티플렉서(320-k)와 제2 노드(N2) 사이에 연결되고, 오프셋 제어 신호(OOS)에 응답하여 턴온될 수 있다.

오프셋 조절 커패시터(427)는 제2 노드(N2)와 제1 노드(N1) 사이에 연결될 수 있다.

상응하는 멀티플렉서(320-k)는 오프셋 제어 신호(OOS)가 활성화되는 경우 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)를 상기 적분 신호로서 출력하므로, 오프셋 조절 스위치(426)는 적분기(410b-k)가 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)에 대해 상관 이중 샘플링 및 적분 동작을 수행하는 경우 턴온되어 오프셋 조절 커패시터(427)와 저장 커패시터(421)를 병렬로 연결시킴으로써 저장 커패시터(421)의 유효 커패시턴스를 증가시킬 수 있다.

따라서 적분기(410b-k)가 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)에 대해 상관 이중 샘플링 및 적분 동작을 수행하는 경우 적분기(410b-k)의 증폭 게인은 ((Cs+Co)/Ca)로 증가될 수 있다. 여기서, Co는 오프셋 조절 커패시터(427)의 커패시턴스를 나타낸다.

따라서 도 10의 상관 이중 샘플링 및 적분 회로(400b)에 포함되는 적분기(410b-k)가 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)에 대해 상관 이중 샘플링 및 적분 동작을 수행함으로써 누적 신호(ACCS)로부터 제거하는 오프셋 신호의 크기는 도 8의 상관 이중 샘플링 및 적분 회로(400a)에 포함되는 적분기(410a-k)가 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)에 대해 상관 이중 샘플링 및 적분 동작을 수행함으로써 누적 신호(ACCS)로부터 제거하는 오프셋 신호의 크기보다 증가될 수 있다.

일 실시예에 있어서, 오프셋 조절 커패시터(427)의 커패시턴스는 컨트롤러(700)로부터 제공되는 오프셋 조절 신호(OAS)에 기초하여 가변될 수 있다. 이 경우, 컨트롤러(700)는 오프셋 조절 신호(OAS)의 크기를 제어함으로써 적분기(410b-k)가 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)에 대해 상관 이중 샘플링 및 적분 동작을 수행함으로써 누적 신호(ACCS)로부터 제거하는 오프셋 신호의 크기를 조절할 수 있다.

도 11은 도 1의 지문 감지 센서에 포함되는 상관 이중 샘플링 및 적분 회로의 또 다른 예를 나타내는 블록도이다.

도 11을 참조하면, 상관 이중 샘플링 및 적분 회로(400c)는 오프셋 제거 회로(300)에 포함되는 복수의 멀티플렉서들(320-1, 320-2, ..., 320-n) 각각에 대응되는 복수의 적분기들(410c-1~410c-n)을 포함할 수 있다.

복수의 적분기들(410c-1~410c-n) 각각은 증폭기(412), 제1 저장 커패시터(421), 제1 적분 스위치(422), 제2 적분 스위치(423), 제1 누적 커패시터(424), 제1 리셋 스위치(425), 제2 저장 커패시터(431), 제3 적분 스위치(432), 제4 적분 스위치(433), 제2 누적 커패시터(434), 및 제2 리셋 스위치(435)를 포함할 수 있다.

증폭기(412)는 제1 입력 단자, 제2 입력 단자, 제1 출력 단자 및 제2 출력 단자를 포함하고, 컨트롤러(700)로부터 제공되는 기준 전압(VREF)에 기초하여 동작할 수 있다. 증폭기(412)는 상기 제1 출력 단자를 통해 양의 누적 신호(ACCS_P)를 생성하고, 상기 제2 출력 단자를 통해 음의 누적 신호(ACCS_N)를 출력할 수 있다.

제1 저장 커패시터(421)는 상응하는 멀티플렉서(320-k)와 제1 노드(N1) 사이에 연결될 수 있다.

제2 저장 커패시터(431)는 상응하는 멀티플렉서(320-k)와 제2 노드(N2) 사이에 연결될 수 있다.

제1 저장 커패시터(421)의 커패시턴스 및 제2 저장 커패시터(431)의 커패시턴스는 서로 동일할 수 있다.

제2 적분 스위치(423)는 증폭기(412)의 상기 제1 입력 단자와 제1 노드(N1) 사이에 연결될 수 있다. 제2 적분 스위치(423)는 컨트롤러(700)로부터 제공되는 제4 스위치 신호(SWS4)에 응답하여 턴온될 수 있다.

제3 적분 스위치(432)는 컨트롤러(700)로부터 제공되는 제4 스위치 신호(SWS4)에 응답하여 턴온될 수 있다. 제3 적분 스위치(432)는 턴온되는 경우 컨트롤러(700)로부터 제공되는 기준 전압(VREF)을 제2 노드(N2)에 제공할 수 있다.

제4 적분 스위치(433)는 증폭기(412)의 상기 제2 입력 단자와 제2 노드(N2) 사이에 연결될 수 있다. 제4 적분 스위치(433)는 컨트롤러(700)로부터 제공되는 제3 스위치 신호(SWS3)에 응답하여 턴온될 수 있다.

제1 누적 커패시터(424)는 증폭기(412)의 상기 제1 입력 단자와 증폭기(412)의 상기 제1 출력 단자 사이에 연결될 수 있다.

제1 리셋 스위치(425)는 증폭기(412)의 상기 제1 입력 단자와 증폭기(412)의 상기 제1 출력 단자 사이에 연결될 수 있다. 즉, 제1 리셋 스위치(425)는 제1 누적 커패시터(424)와 병렬적으로 연결될 수 있다. 제1 리셋 스위치(425)는 컨트롤러(700)로부터 제공되는 리셋 신호(RSTS)에 응답하여 턴온될 수 있다. 따라서 제1 리셋 스위치(425)가 턴온되는 경우, 제1 누적 커패시터(424)는 리셋될 수 있다.

제2 누적 커패시터(434)는 증폭기(412)의 상기 제2 입력 단자와 증폭기(412)의 상기 제2 출력 단자 사이에 연결될 수 있다.

제2 리셋 스위치(435)는 증폭기(412)의 상기 제2 입력 단자와 증폭기(412)의 상기 제2 출력 단자 사이에 연결될 수 있다. 즉, 제2 리셋 스위치(435)는 제2 누적 커패시터(434)와 병렬적으로 연결될 수 있다. 제2 리셋 스위치(435)는 컨트롤러(700)로부터 제공되는 리셋 신호(RSTS)에 응답하여 턴온될 수 있다. 따라서 제2 리셋 스위치(435)가 턴온되는 경우, 제2 누적 커패시터(434)는 리셋될 수 있다.

제1 누적 커패시터(424)의 커패시턴스 및 제2 누적 커패시터(434)의 커패시턴스는 서로 동일할 수 있다.

일 실시예에 있어서, 제1 적분 스위치(422), 제2 적분 스위치(423), 제3 적분 스위치(432), 제4 적분 스위치(433), 제1 리셋 스위치(425), 및 제2 리셋 스위치(435)는 MOS(Metal Oxide Semiconductor) 트랜지스터로 구현될 수 있다.

도 11에 도시된 적분기(410c-k)의 증폭 게인(gain)은 (Cs/Ca)로 표현될 수 있다. 여기서, Cs는 제1 저장 커패시터(421) 및 제2 저장 커패시터(431)의 커패시턴스를 나타내고, Ca는 제1 누적 커패시터(424) 및 제2 누적 커패시터(434)의 커패시턴스를 나타낸다.

도 12는 도 11의 상관 이중 샘플링 및 적분 회로에 포함되는 적분기의 동작을 설명하기 위한 타이밍도이다.

도 11 및 12를 참조하면, 컨트롤러(700)는 픽셀 어레이(100)에 포함되는 복수의 로우들 중의 새로운 로우를 상기 선택 로우로서 결정하는 경우, 리셋 신호(RSTS)를 활성화시킴으로써 복수의 적분기들(410c-1~410c-n) 각각을 초기화할 수 있다.

따라서 적분기(410c-k)는 상응하는 멀티플렉서(320-k)로부터 제공되는 상기 적분 신호에 대해 상관 이중 샘플링 및 적분 동작을 수행하여 양의 누적 신호(ACCS_P) 및 음의 누적 신호(ACCS_N)를 생성할 수 있다.

따라서, 도 12에 도시된 바와 같이, 상응하는 멀티플렉서(320-k)로부터 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)가 상기 적분 신호로서 출력되는 경우, 적분기(410c-k)가 상기 적분 신호에 대해 상관 이중 샘플링 및 적분 동작을 수행함에 따라 증폭기(412)의 상기 제1 출력 단자로부터 출력되는 양의 누적 신호(ACCS_P)의 크기는 증가하고 증폭기(412)의 상기 제2 출력 단자로부터 출력되는 음의 누적 신호(ACCS_N)의 크기는 감소할 수 있다. 이에 반해, 상응하는 멀티플렉서(320-k)로부터 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)가 상기 적분 신호로서 출력되는 경우, 적분기(410c-k)가 상기 적분 신호에 대해 상관 이중 샘플링 및 적분 동작을 수행하면 양의 누적 신호(ACCS_P)의 크기는 감소하고 음의 누적 신호(ACCS_N)의 크기는 증가할 수 있다.

일 실시예에 있어서, 컨트롤러(700)는 주기적으로 오프셋 제어 신호(OOS)를 활성화시킬 수 있다. 이 경우, 복수의 멀티플렉서들(320-1, 320-2, ..., 320-n) 각각은 주기적으로 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2) 대신에 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)를 출력하므로, 상관 이중 샘플링 및 적분 회로(400c)에 포함되는 복수의 적분기들(410c-1~410c-n) 각각은 주기적으로 양의 누적 신호(ACCS_P) 및 음의 누적 신호(ACCS_N)로부터 소정의 크기의 오프셋 신호를 제거할 수 있다.

따라서 상관 이중 샘플링 및 적분 회로(400c)의 크기 증가 없이, 양의 누적 신호(ACCS_P) 및 음의 누적 신호(ACCS_N)의 크기가 최대값(MAX)에 도달할 때까지 상관 이중 샘플링 및 적분 회로(400c)가 수행할 수 있는 상관 이중 샘플링 및 적분 동작의 횟수는 효과적으로 증가될 수 있다.

실시예에 따라서, 컨트롤러(700)는 상관 이중 샘플링 및 적분 회로(400c)로부터 생성되는 양의 누적 신호(ACCS_P) 및 음의 누적 신호(ACCS_N)의 크기가 문턱 크기보다 큰 경우 오프셋 제어 신호(OOS)를 활성화시킬 수도 있다.

도 13은 도 1의 지문 감지 센서에 포함되는 상관 이중 샘플링 및 적분 회로의 또 다른 예를 나타내는 블록도이다.

도 13을 참조하면, 상관 이중 샘플링 및 적분 회로(400d)는 오프셋 제거 회로(300)에 포함되는 복수의 멀티플렉서들(320-1, 320-2, ..., 320-n) 각각에 대응되는 복수의 적분기들(410d-1~410d-n)을 포함할 수 있다.

도 13의 상관 이중 샘플링 및 적분 회로(400d)에 포함되는 적분기(410d-k)는 도 11의 상관 이중 샘플링 및 적분 회로(400c)에 포함되는 적분기(410c-k)에서 제1 오프셋 조절 스위치(426), 제1 오프셋 조절 커패시터(427), 제2 오프셋 조절 스위치(436), 및 제2 오프셋 조절 커패시터(437)를 더 포함한다는 것을 제외하고는 도 11의 상관 이중 샘플링 및 적분 회로(400c)에 포함되는 적분기(410c-k)와 동일하다.

제1 오프셋 조절 스위치(426)는 상응하는 멀티플렉서(320-k)와 제3 노드(N3) 사이에 연결되고, 오프셋 제어 신호(OOS)에 응답하여 턴온될 수 있다.

제1 오프셋 조절 커패시터(427)는 제3 노드(N3)와 제1 노드(N1) 사이에 연결될 수 있다.

제2 오프셋 조절 스위치(436)는 상응하는 멀티플렉서(320-k)와 제4 노드(N4) 사이에 연결되고, 오프셋 제어 신호(OOS)에 응답하여 턴온될 수 있다.

제2 오프셋 조절 커패시터(437)는 제4 노드(N4)와 제2 노드(N2) 사이에 연결될 수 있다.

제1 오프셋 조절 커패시터(427)의 커패시턴스 및 제2 오프셋 조절 커패시터(437)의 커패시턴스는 서로 동일할 수 있다.

상응하는 멀티플렉서(320-k)는 오프셋 제어 신호(OOS)가 활성화되는 경우 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)를 상기 적분 신호로서 출력하므로, 제1 오프셋 조절 스위치(426) 및 제2 오프셋 조절 스위치(436)는 적분기(410d-k)가 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)에 대해 상관 이중 샘플링 및 적분 동작을 수행하는 경우 턴온되어 제1 오프셋 조절 커패시터(427)와 제1 저장 커패시터(421)를 병렬로 연결시키고 제2 오프셋 조절 커패시터(437)와 제2 저장 커패시터(431)를 병렬로 연결시킴으로써 제1 저장 커패시터(421) 및 제2 저장 커패시터(431)의 유효 커패시턴스를 증가시킬 수 있다.

따라서 적분기(410d-k)가 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)에 대해 상관 이중 샘플링 및 적분 동작을 수행하는 경우 적분기(410d-k)의 증폭 게인은 ((Cs+Co)/Ca)로 증가될 수 있다. 여기서, Co는 제1 오프셋 조절 커패시터(427) 및 제2 오프셋 조절 커패시터(437)의 커패시턴스를 나타낸다.

따라서 도 13의 상관 이중 샘플링 및 적분 회로(400d)에 포함되는 적분기(410d-k)가 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)에 대해 상관 이중 샘플링 및 적분 동작을 수행함으로써 양의 누적 신호(ACCS_P) 및 음의 누적 신호(ACCS_N)로부터 제거하는 오프셋 신호의 크기는 도 11의 상관 이중 샘플링 및 적분 회로(400c)에 포함되는 적분기(410c-k)가 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)에 대해 상관 이중 샘플링 및 적분 동작을 수행함으로써 양의 누적 신호(ACCS_P) 및 음의 누적 신호(ACCS_N)로부터 제거하는 오프셋 신호의 크기보다 증가될 수 있다.

일 실시예에 있어서, 제1 오프셋 조절 커패시터(427)의 커패시턴스 및 제2 오프셋 조절 커패시터(437)의 커패시턴스는 컨트롤러(700)로부터 제공되는 오프셋 조절 신호(OAS)에 기초하여 가변될 수 있다. 이 경우, 컨트롤러(700)는 오프셋 조절 신호(OAS)의 크기를 제어함으로써 적분기(410d-k)가 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)에 대해 상관 이중 샘플링 및 적분 동작을 수행함으로써 양의 누적 신호(ACCS_P) 및 음의 누적 신호(ACCS_N)로부터 제거하는 오프셋 신호의 크기를 조절할 수 있다.

다시 도 1을 참조하면, 샘플 및 홀드 회로(500)는 컨트롤러(700)로부터 제공되는 홀드 신호(HS)에 응답하여 상관 이중 샘플링 및 적분 회로(400)로부터 출력되는 누적 신호(ACCS)를 샘플링하여 샘플링 신호(SAMS)로서 출력할 수 있다.

아날로그-투-디지털 변환기(600)는 컨트롤러(700)로부터 제공되는 제1 제어 신호(CON1)에 기초하여 샘플 및 홀드 회로(500)로부터 로우 단위로 제공되는 샘플링 신호(SAMS)에 대해 순차적으로 아날로그-투-디지털 변환을 수행하여 디지털 신호들(DS)을 생성할 수 있다.

따라서 디지털 신호들(DS)은 픽셀 어레이(100)의 상부에 접촉된 손가락에 존재하는 지문의 패턴을 나타낼 수 있다.

도 1 내지 13을 참조하여 상술한 바와 같이, 본 발명에 따른 지문 감지 센서(10)에 있어서, 오프셋 제거 회로(300)는 픽셀 어레이(100)로부터 제공되는 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)를 상기 적분 신호로서 출력하다가, 주기적으로 또는 상관 이중 샘플링 및 적분 회로(400)로부터 생성되는 누적 신호(ACCS)의 크기가 문턱 크기 이상인 경우 픽셀 어레이(100)로부터 제공되는 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2) 대신에 제1 오프셋 제거 신호(OCS1) 및 제2 오프셋 제거 신호(OCS2)를 상기 적분 신호로서 출력할 수 있다. 따라서 상관 이중 샘플링 및 적분 회로(400)는 주기적으로 또는 상관 이중 샘플링 및 적분 회로(400)로부터 생성되는 누적 신호(ACCS)의 크기가 문턱 크기 이상인 경우 누적 신호(ACCS)로부터 오프셋 신호를 제거할 수 있다.

따라서 상관 이중 샘플링 및 적분 회로(400)의 크기 증가 없이 상관 이중 샘플링 및 적분 회로(400)가 수행할 수 있는 상관 이중 샘플링 및 적분 동작의 횟수는 증가되므로, 지문 감지 센서(10)의 센싱 성능은 효과적으로 향상될 수 있다.

또한, 상관 이중 샘플링 및 적분 회로(400)는 상기 적분 신호에 대해 증가된 횟수로 상관 이중 샘플링 및 적분 동작을 수행하여 누적 신호(ACCS)를 생성하므로, 복수의 단위 픽셀들(200)에 포함되는 증폭기(224)의 출력단에서 발생하는 열 잡음(thermal noise) 및 불규칙 잡음(random noise)은 효과적으로 제거 또는 감소될 수 있다.

도 14는 본 발명의 일 실시예에 따른 전자 장치를 나타내는 블록도이다.

도 14를 참조하면, 전자 장치(900)는 지문 감지 센서(910), 어플리케이션 프로세서(920), 저장 장치(STORAGE DEVICE)(930), 메모리 장치(MEMORY DEVICE)(940), 입출력 장치(950), 및 전원 장치(960)를 포함한다. 또한, 도 14에는 도시되지 않았지만, 전자 장치(900)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.

지문 감지 센서(910)는 사용자의 지문을 감지하고, 상기 감지된 지문을 나타내는 디지털 신호를 생성한다. 일 실시예에 있어서, 지문 감지 센서(910)는 복수의 제1 시간 구간들 동안 사용자의 지문 패턴을 나타내는 아날로그 신호를 적분 신호로서 생성하고, 상기 복수의 제1 시간 구간들 사이에 존재하는 적어도 하나의 제2 시간 구간 동안 미리 정해진 전압 레벨을 갖는 오프셋 제거 신호를 상기 적분 신호로서 생성할 수 있다. 지문 감지 센서(910)는 상기 복수의 제1 시간 구간들 및 상기 적어도 하나의 제2 시간 구간 동안 상기 적분 신호에 대해 상관 이중 샘플링 및 적분 동작을 누적적으로 수행하여 누적 신호를 생성한 후, 상기 누적 신호에 기초하여 상기 디지털 신호를 생성할 수 있다.

지문 감지 센서(910)는 도 1에 도시된 지문 감지 센서(10)로 구현될 수 있다. 도 1의 지문 감지 센서(10)의 구성 및 동작에 대해서는 도 1 내지 13을 참조하여 상세히 설명하였으므로, 여기서는 지문 감지 센서(910)에 대한 상세한 설명은 생략한다.

어플리케이션 프로세서(920)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 실시예에 따라, 어플리케이션 프로세서(920)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 어플리케이션 프로세서(920)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 실시예에 따라, 어플리케이션 프로세서(920)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.

저장 장치(930)는 전자 장치(900)를 부팅하기 위한 부트 이미지를 저장할 수 있다. 예를 들어, 저장 장치(930)는 플래시 메모리 장치(flash memory device), 솔리드 스테이트 드라이브(Solid State Drive; SSD) 등과 같은 비휘발성 메모리 장치를 포함할 수 있다.

메모리 장치(940)는 전자 장치(900)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(940)는 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM), 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 등과 같은 휘발성 메모리 장치를 포함할 수 있다.

입출력 장치(950)는 터치패드, 키패드, 입력 버튼 등과 같은 입력 수단 및 디스플레이, 스피커 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(960)는 전자 장치(900)의 동작에 필요한 동작 전압을 공급할 수 있다.

일 실시예에 있어서, 어플리케이션 프로세서(920)는 지문 감지 센서(910)로부터 제공되는 상기 디지털 신호에 기초하여 현재 사용자가 허용된 사용자인지 여부를 인증할 수 있다. 예를 들어, 저장 장치(930)는 전자 장치(900)의 허용된 사용자의 지문 패턴을 나타내는 디지털 데이터를 미리 저장할 수 있다. 어플리케이션 프로세서(920)는 지문 감지 센서(910)로부터 상기 현재 사용자의 지문 패턴을 나타내는 상기 디지털 신호를 수신하는 경우, 상기 디지털 신호와 저장 장치(930)에 저장된 상기 디지털 데이터를 비교하여 상기 현재 사용자가 허용된 사용자인지 여부를 인증할 수 있다.

실시예에 따라, 전자 장치(900)는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템, 랩탑 컴퓨터(laptop computer) 등과 같은 임의의 모바일 장치일 수 있다.

도 15는 도 14의 전자 장치가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.

도 14 및 15를 참조하면, 스마트폰(900a)에 포함되는 지문 감지 센서(FS)(910)는 도 1 내지 13을 참조하여 상술한 바와 같은 동작을 수행하여 현재 사용자의 지문 패턴을 나타내는 디지털 신호를 생성할 수 있다.

어플리케이션 프로세서(920)는 지문 감지 센서(910)로부터 제공되는 상기 디지털 신호와 저장 장치(930)에 미리 저장된 허용된 사용자의 지문 패턴을 나타내는 디지털 데이터가 서로 일치하는지 여부에 기초하여 상기 현재 사용자가 허용된 사용자인지 여부를 판단할 수 있다.

도 15에는 지문 감지 센서(910)가 스마트폰(900a)의 전면 하단에 위치하는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않으며, 지문 감지 센서(910)는 스마트폰(900a)의 임의의 위치에 위치할 수 있다.

본 발명은 지문 감지 센서를 구비하는 임의의 전자 장치에 유용하게 이용될 수 있다. 예를 들어, 본 발명은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 디지털 TV(Digital Television) 등에 적용될 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

10: 지문 감지 센서 100: 픽셀 어레이
200: 단위 픽셀 300: 오프셋 제거 회로
400: 상관 이중 샘플링 및 적분 회로
500: 샘플 및 홀드 회로 600: 아날로그-투-디지털 변환기
700: 컨트롤러 900: 전자 장치

Claims

로우들 및 컬럼들로 배치되고, 사용자의 지문을 감지하여 아날로그 신호를 생성하는 복수의 단위 픽셀들을 포함하는 픽셀 어레이;
복수의 컬럼 라인들을 통해 상기 복수의 단위 픽셀들로부터 상기 아날로그 신호를 수신하고, 오프셋 제어 신호에 기초하여 상기 아날로그 신호 및 오프셋 제거 신호 중의 하나를 적분 신호로서 출력하는 오프셋 제거 회로;
상기 적분 신호에 대해 상관 이중 샘플링 및 적분 동작을 누적적으로 수행하여 누적 신호를 생성하는 상관 이중 샘플링 및 적분 회로;
홀드 신호에 응답하여 상기 누적 신호를 샘플링하여 샘플링 신호로서 출력하는 샘플 및 홀드 회로;
상기 샘플링 신호에 대해 아날로그-투-디지털 변환을 수행하여 디지털 신호를 생성하는 아날로그-투-디지털 변환기; 및
상기 오프셋 제어 신호 및 상기 홀드 신호를 생성하는 컨트롤러를 포함하는 지문 감지 센서.
제1 항에 있어서, 상기 복수의 단위 픽셀들 각각은 상응하는 컬럼 라인을 통해 리셋 성분을 나타내는 제1 아날로그 신호 및 상기 사용자의 지문에 상응하는 제2 아날로그 신호를 교번하여 복수 회 출력하는 지문 감지 센서.
제2 항에 있어서, 상기 오프셋 제거 회로는,
상기 오프셋 제어 신호가 비활성화되는 경우, 상기 복수의 컬럼 라인들 각각을 통해 수신되는 상기 제1 아날로그 신호 및 상기 제2 아날로그 신호를 상기 적분 신호로서 출력하고,
상기 오프셋 제어 신호가 활성화되는 경우, 상기 복수의 컬럼 라인들 각각으로부터 상기 제1 아날로그 신호가 제공되는 동안 제1 오프셋 제거 신호를 상기 적분 신호로서 출력하고, 상기 복수의 컬럼 라인들 각각으로부터 상기 제2 아날로그 신호가 제공되는 동안 제2 오프셋 제거 신호를 상기 적분 신호로서 출력하는 지문 감지 센서.
제3 항에 있어서, 상기 제1 아날로그 신호는 제1 전압 레벨을 갖고, 상기 제2 아날로그 신호는 상기 제1 전압 레벨보다 낮은 제2 전압 레벨을 갖고, 상기 제1 오프셋 제거 신호는 상기 제2 전압 레벨보다 낮은 제3 전압 레벨을 갖고, 상기 제2 오프셋 제거 신호는 상기 제1 전압 레벨보다 높은 제4 전압 레벨을 갖는 지문 감지 센서.
제3 항에 있어서, 상기 컨트롤러는 상기 상관 이중 샘플링 및 적분 회로로부터 생성되는 상기 누적 신호의 크기가 문턱 크기보다 큰 경우 상기 오프셋 제어 신호를 활성화시키는 지문 감지 센서.
제2 항에 있어서, 상기 오프셋 제거 회로는,
상기 복수의 컬럼 라인들 각각에 대응되는 복수의 멀티플렉서들; 및
상기 컨트롤러로부터 제1 위상 신호 및 제2 위상 신호를 수신하고, 상기 제1 위상 신호가 활성화되는 경우 제1 오프셋 제거 신호를 출력하고, 상기 제2 위상 신호가 활성화되는 경우 제2 오프셋 제거 신호를 출력하는 스위칭 회로를 포함하고,
상기 복수의 멀티플렉서들 각각은, 상기 오프셋 제어 신호가 비활성화되는 경우 상응하는 컬럼 라인을 통해 수신되는 상기 제1 아날로그 신호 및 상기 제2 아날로그 신호를 상기 적분 신호로서 출력하고, 상기 오프셋 제어 신호가 활성화되는 경우 상기 스위칭 회로의 출력 신호를 상기 적분 신호로서 출력하는 지문 감지 센서.
제6 항에 있어서, 상기 상관 이중 샘플링 및 적분 회로는, 상기 복수의 멀티플렉서들 각각에 대응되는 복수의 적분기들을 포함하고, 상기 복수의 적분기들 각각은,
상응하는 멀티플렉서와 제1 노드 사이에 연결되는 저장 커패시터;
제1 스위치 신호에 응답하여 턴온되어 기준 전압을 상기 제1 노드에 제공하는 제1 적분 스위치;
음의 입력 단자, 상기 기준 전압이 인가되는 양의 입력 단자, 및 출력 단자를 포함하는 증폭기;
상기 제1 노드와 상기 음의 입력 단자 사이에 연결되고, 제2 스위치 신호에 응답하여 턴온되는 제2 적분 스위치;
상기 음의 입력 단자와 상기 출력 단자 사이에 연결되는 누적 커패시터; 및
상기 음의 입력 단자와 상기 출력 단자 사이에 연결되고, 리셋 신호에 응답하여 턴온되는 리셋 스위치를 포함하는 지문 감지 센서.
제7 항에 있어서, 상기 복수의 적분기들 각각은,
상기 상응하는 멀티플렉서와 제2 노드 사이에 연결되고, 상기 오프셋 제어 신호에 응답하여 턴온되는 오프셋 조절 스위치; 및
상기 제2 노드와 상기 제1 노드 사이에 연결되는 오프셋 조절 커패시터를 더 포함하는 지문 감지 센서.
제6 항에 있어서, 상기 상관 이중 샘플링 및 적분 회로는, 상기 복수의 멀티플렉서들 각각에 대응되는 복수의 적분기들을 포함하고, 상기 복수의 적분기들 각각은,
상응하는 멀티플렉서와 제1 노드 사이에 연결되는 제1 저장 커패시터;
상기 상응하는 멀티플렉서와 제2 노드 사이에 연결되는 제2 저장 커패시터;
제1 입력 단자, 제2 입력 단자, 제1 출력 단자 및 제2 출력 단자를 포함하고, 상기 기준 전압에 기초하여 동작하는 증폭기;
제1 스위치 신호에 응답하여 턴온되어 기준 전압을 상기 제1 노드에 제공하는 제1 적분 스위치;
상기 제1 노드와 상기 제1 입력 단자 사이에 연결되고, 제2 스위치 신호에 응답하여 턴온되는 제2 적분 스위치;
상기 제2 스위치 신호에 응답하여 턴온되어 상기 기준 전압을 상기 제2 노드에 제공하는 제3 적분 스위치;
상기 제2 노드와 상기 제2 입력 단자 사이에 연결되고, 상기 제1 스위치 신호에 응답하여 턴온되는 제4 적분 스위치;
상기 제1 입력 단자와 상기 제1 출력 단자 사이에 연결되는 제1 누적 커패시터;
상기 제1 입력 단자와 상기 제1 출력 단자 사이에 연결되고, 리셋 신호에 응답하여 턴온되는 제1 리셋 스위치;
상기 제2 입력 단자와 상기 제2 출력 단자 사이에 연결되는 제2 누적 커패시터; 및
상기 제2 입력 단자와 상기 제2 출력 단자 사이에 연결되고, 상기 리셋 신호에 응답하여 턴온되는 제2 리셋 스위치를 포함하는 지문 감지 센서.
복수의 제1 시간 구간들 동안 사용자의 지문 패턴을 나타내는 아날로그 신호를 적분 신호로서 생성하고, 상기 복수의 제1 시간 구간들 사이에 존재하는 적어도 하나의 제2 시간 구간 동안 미리 정해진 전압 레벨을 갖는 오프셋 제거 신호를 상기 적분 신호로서 생성하고, 상기 복수의 제1 시간 구간들 및 상기 적어도 하나의 제2 시간 구간 동안 상기 적분 신호에 대해 상관 이중 샘플링 및 적분 동작을 누적적으로 수행하여 누적 신호를 생성하고, 상기 누적 신호에 기초하여 디지털 신호를 생성하는 지문 감지 센서; 및
상기 디지털 신호에 기초하여 상기 사용자를 인증하는 어플리케이션 프로세서를 포함하는 전자 장치.