KR20170010515A - 적분기 및 sar adc를 포함하는 반도체 장치 - Google Patents

Abstract

반도체 장치 및 그의 동작 방법이 제공된다. 반도체 장치는, 제1 동작 모드에서 하나 이상의 커패시터를 포함하는 커패시터 모듈을 이용하여 신호를 입력받아 제1 아날로그 신호를 생성하는 적분기, 제2 동작 모드에서 상기 제1 아날로그 신호를 제공받아 상기 커패시터 모듈을 이용하여 상기 제1 아날로그 신호를 제1 디지털 신호로 변환하고 제1 레지듀 신호(residue signal) 를 생성하는 SAR ADC(Successive Approximation Register Analog to Digital Converter) 및 상기 커패시터 모듈과 병렬로 연결되고, 상기 제2 동작 모드에서 상기 ADC로부터 상기 제1 레지듀 신호를 수신하고, 상기 제1 동작 모드에서 상기 제1 레지듀 신호를 상기 적분기에 제공하는 레지듀 커패시터를 포함한다.

Description

적분기 및 SAR ADC를 포함하는 반도체 장치{ Semiconductor device comprising Successive Approximation Register Analog to Digital Converter and Integrator}

본 발명은 반도체 장치에 관한 것이며, 더욱 구체적으로, 적분기 및 SAR ADC를 포함하는 반도체 장치에 관한 것이다.

아날로그-디지털 변환기(ADC; Analog to Digital Converter)는 아날로그 신호의 각 신호 레벨들을 나타내는 디지털 코드들의 시퀀스를 발생하는 데 사용된다.

최근에는 반복적으로 디지털-아날로그 변환을 수행하여 데이터를 비교하고 디지털 코드의 비트들을 결정하는 연속 근사(Sucessive Approximation) 방식이 사용되고 있다.

본 발명이 해결하고자 하는 기술적 과제는 적분기와 커패시터 모듈을 공유하는 SAR ADC를 포함하는 반도체 장치를 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치는, 제1 동작 모드에서 하나 이상의 커패시터를 포함하는 커패시터 모듈을 이용하여 신호를 입력받아 제1 아날로그 신호를 생성하는 적분기, 제2 동작 모드에서 상기 제1 아날로그 신호를 제공받아 상기 커패시터 모듈을 이용하여 상기 제1 아날로그 신호를 제1 디지털 신호로 변환하고 제1 레지듀 신호(residue signal) 를 생성하는 SAR ADC(Successive Approximation Register Analog to Digital Converter) 및 상기 커패시터 모듈과 병렬로 연결되고, 상기 제2 동작 모드에서 상기 ADC로부터 상기 제1 레지듀 신호를 수신하고, 상기 제1 동작 모드에서 상기 제1 레지듀 신호를 상기 적분기에 제공하는 레지듀 커패시터를 포함한다.

본 발명의 몇몇 실시예에서, 상기 적분기는 상기 SAR ADC에 의해 생성된 제1 레지듀 신호를 입력받아 제2 아날로그 신호를 생성하고, 상기 SAR ADC는 상기 제2 아날로그 신호를 제2 디지털 신호로 변환할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 디지털 신호와 상기 제2 디지털 신호를 병합하여 출력 신호를 생성하는 출력부를 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 디지털 신호의 비트 수와 상기 제2 디지털 신호의 비트 수는 서로 다를 수 있다.

본 발명의 몇몇 실시예에서, 상기 ADC는 상기 제2 아날로그를 제공받아 제2 레지듀 신호를 더 생성할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 동작 모드에서 폐쇄되어 상기 제1 레지듀 신호를 상기 레지듀 커패시터로부터 상기 적분기에 제공하고, 상기 제2 동작 모드에서 개방되어 상기 제1 레지듀 신호를 상기 레지듀 커패시터에 유지하는 스위치를 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 하나 이상의 커패시터는 제1 커패시터 및 상기 제1 커패시터와 병렬로 연결된 제2 커패시터를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 및 제2 커패시터는 동일한 커패시턴스를 가질 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 커패시터의 커패시턴스는 상기 제1 커패시터의 커패시턴스의 2 배일 수 있다.

본 발명의 몇몇 실시예에서, 상기 레지듀 커패시터는 상기 적분기와 피드백 연결될 수 있다.

본 발명의 몇몇 실시예에서, 상기 ADC는 상기 적분기로부터 제공받은 제1 아날로그 신호를 기준 전압과 비교하는 비교기 및 상기 비교기의 출력을 제공받고 상기 제1 레지듀 신호를 상기 레지듀 커패시터에 제공하는 컨트롤러 로직을 포함할 수 있다.

본 발명의 몇몇 실시예서, 상기 커패시터 모듈은 상기 하나 이상의 커패시터 각각에 연결된 하나 이상의 스위치를 포함하고, 상기 컨트롤러 로직은 상기 스위치를 개폐하여 상기 하나 이상의 커패시터를 참조 전압에 접속시킬 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 장치는 제1 동작 모드에서 하나 이상의 커패시터를 포함하는 커패시터 모듈을 이용하여 신호를 입력받아 제1 아날로그 신호를 생성하는 적분기, 제2 동작 모드에서 상기 제1 아날로그 신호를 제공받아 상기 커패시터 모듈을 이용하여 상기 제1 아날로그 신호를 제1 디지털 신호로 변환하고 레지듀 신호(residue signal) 를 생성하는 SAR ADC 및 상기 제2 동작 모드에서 상기 SAR ADC로부터 상기 레지듀 신호를 수신하고, 상기 제1 동작 모드에서 상기 레지듀 신호를 상기 적분기에 제공하는 레지듀 커패시터를 제어하는 컨트롤러를 포함한다.

본 발명의 몇몇 실시예에서, 상기 커패시터 모듈은 상기 하나 이상의 커패시터 모듈과 연결되어, 상기 제1 동작 모드 또는 상기 제2 동작 모드에 따라 개폐하는 하나 이상의 스위치를 포함하고, 상기 컨트롤러는 상기 하나 이상의 스위치를 제어할 수 있다.

본 발명의 몇몇 실시예에서, 상기 레지듀 커패시터는 스위치를 통해 상기 적분기의 입력단과 연결되고, 상기 컨트롤러는 상기 스위치를 제어할 수 있다.

본 발명의 몇몇 실시예에서, 상기 레지듀 커패시터는 상기 커패시터 모듈과 병렬로 연결될 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 구동 방법은 제1 동작 모드에서 하나 이상의 커패시터를 포함하는 커패시터 모듈을 이용하여 입력 신호를 적분하여 제1 아날로그 신호를 생성하고,

제2 동작 모드에서 상기 제1 아날로그 신호를 제공받아 상기 커패시터 모듈을 이용하여 상기 제1 아날로그 신호를 제1 디지털 신호로 변환하고, 제1 레지듀 신호를 생성하고, 상기 제1 레지듀 신호를 레지듀 커패시터를 이용하여 샘플링하여 제2 아날로그 신호를 생성하고, 상기 제2 아날로그 신호를 상기 커패시터 모듈을 이용하여 디지털 신호를 생성한다.

본 발명의 몇몇 실시예에서, 상기 제1 아날로그 신호를 상기 제1 디지털 신호로 변환하는 것은, 상기 커패시터 모듈에 포함된 하나 이상의 커패시터를 참조 전압에 순차적으로 접속시키는 것을 포함할 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

도 1는 본 발명의 일 실시예에 따른 반도체 장치의 블록도이다.
도 2는 도 1의 반도체 장치의 상세 블록도이다.
도 3 내지 6은 본 발명의 일 실시예에 따른 반도체 장치의 동작을 설명하기 위한 도면들이다.
도 7 내지 도 8은 본 발명의 일 실시예에 따른 반도체 장치의 동작을 설명하기 위한 타이밍도이다.
도 9는 본 발명의 다른 실시예에 따른 반도체 장치의 블록도이다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 장치의 블록도이다.
도 11는 본 발명의 몇몇 실시예에 따른 반도체 장치를 포함하는 SoC의 블록도이다.
도 12는 본 발명의 실시예들에 따른 반도체 장치 및 SoC를 포함하는 전자 시스템의 블록도이다
도 13 내지 도 15는 본 발명의 몇몇 실시예들에 따른 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.

비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

도 1은 본 발명의 일 실시예에 따른 반도체 장치의 블록도이고, 도 2는 도 1의 반도체 장치의 상세 블록도이다.

도 1 및 2를 참조하면, 본 발명의 일 실시예에 다른 반도체 장치(1)는 적분기(100), 앰프(10), 커패시터 모듈(20), SAR ADC(Successive Approximation Register Analog to Digital Converter)(30) 및 출력부(40)을 포함한다.

적분기(100)는 전류 적분기로서, 회로 외부로부터 입력(IN)을 제공받을 수 있다. 즉, 제1 스위치(SW1)가 폐쇄되어 입력(IN)이 인가되면, 입력 신호의 전류를 미리 정해진 시간 동안 적분하여 출력을 생성할 수 있다.

앰프(10)는 입력 신호(IN)를 제공받아, 출력을 출력 단자(Q4)에 제공한다. 본 발명의 몇몇 실시예에서, 앰프(10)는 연산 증폭기(operational amplifier)를 포함할 수 있으나, 이에 제한되는 것은 아니다. 이하에서, 앰프(10)은 두 개의 입력단과 한 개의 출력단을 갖는 연산 증폭기로 설명한다.

커패시터 모듈(20)은 앰프(10)과 SAR ADC(30)에 각각 연결되어, 타이밍을 달리하여 앰프(10) 또는 SAR ADC(30)에 연결될 수 있다. 즉, 커패시터 모듈(20)은 앰프(10)와 SAR ADC(30)에 의하여 공유될 수 있다.

커패시터 모듈(20)이 앰프(10)에 연결되어 동작하는 경우, 커패시터 모듈(20)은 적분기(100)의 커패시터 모듈(20)으로 사용되어, 입력 전류를 충전하여 앰프(10)의 출력 단자(Q4)에 제공할 수 있다.

또, 커패시터 모듈(20)이 SAR ADC(30)에 연결되는 경우, SAR ADC(30)에 비교 디지털 신호를 제공하는 DAC의 역할을 할 수 있다 즉, 커패시터 모듈(20)이 포함하는 스위치(sw5_1 ~ sw5_3)을 개폐하여, SAR ARC(30)의 비교기(31)에 입력을 제공할 수 있다. 이러한 커패시터 모듈 및 SAR ARC(30)의 동작에 대한 자세한 설명은 후술한다.

본 발명의 몇몇 실시예에서, 적분기(100)가 전류 적분을 수행하는 경우, 적분 시간을 증가시키기 위해서 적분기에 연결된 커패시터의 커패시턴스를 증가시킬 필요가 있다. 일반적으로 집적 회로에 형성된 커패시터의 커패시턴스가 증가할수록, 커패시터가 회로 내 차지하는 면적은 커진다. 따라서 큰 적분 시간을 보장할 수 있는 적분기의 커패시터 모듈은 많은 면적을 차지한다.

또한 SAR ADC의 동작과 관련하여, 높은 해상도의 SAR ADC를 구현하기 위해서는 많은 수의 커패시터가 필요할 수 있다. 이에 따라, SAR ADC에 사용되는 커패시터에 의해 차지되는 면적은 그만큼 증가하게 된다.

본 발명의 실시예에 따른 반도체 장치(1)에서, 적분기(100)와 SAR ADC(30)가 커패시터 모듈(20)을 공유할 수 있다. 따라서 적분기(100)와 SAR ADC(30)가, 각각에 포함된 커패시터 모듈을 별도로 생성함에 따라 발생할 수 있는 회로 면적의 증가를 방지할 수 있다. 이러한 회로 면적의 축소로 인해, 본 발명의 실시예에 따른 반도체 장치의 제조 비용 및 제조 난이도가 감소할 수 있고, 반도체 장치가 동작 시 소모되는 전력 또한 감소할 수 있다.

커패시터 모듈(30)은 제1 내지 제3 커패시터(C1 ~ C3)와, 이들의 연결을 제어하는 복수의 스위치(sw3, sw4_1~3, sw5_1~3)를 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

다시 말해서, 적분기(100)의 적분 시간을 증가시키기 위하여, 더 많은 커패시터가 커패시터 모듈(30)에 포함되도록 하여 커패시턴스를 증가시킬 수 있음은 물론이다.

또한, SAR ADC(30)가 수행하는 아날로그-디지털 변환 과정에서, 변환된 디지털 회로의 해상도를 증가시키기 위하여 커패시터 모듈(30)에 포함된 커패시터의 수를 증가시킬 수 있다.

제1 내지 제3 커패시터(C1 ~ C3)는, 제1 동작 모드에서, 앰프(10)의 입력 단자(Q1)와 출력 단자(Q4)에 피드백 연결되고, 적분기(100)의 동작 시 전하를 충전할 수 있다.

또한 제1 내지 제3 커패시터(C1~C3)는 제2 동작 모드에서, 제5 스위치(sw5_1~3)에 의하여 기준 전압(Vref)에 연결되고, SAR ADC(30)에 의하여 입력 신호(IN)의 아날로그-디지털 변환에 사용될 수 있다.

제1 내지 제3 커패시터(C1~C3)는 서로 병렬 연결될 수 있다. 본 발명의 일 실시예에 따른 반도체 장치(1)에서, 제1 내지 제3 커패시터 (C1~C3)의 커패시턴스는 동일할 수 있다.

복수의 커패시터(C1 ~ C3)와 연결된 스위치(sw4_1~3, sw5_1~3)는 복수의 커패시터(C1 ~ C3)가 비교기(31) 또는 기준 전압(Vref) 중 어느 하나에 연결되도록 구성될 수 있다.

스위치(sw4-1~3, sw5_1~3)는 예를 들어, 멀티플렉서(multiplexer) 형태로 구현될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

SAR ADC(30)는 연속 근사(Successive Approximation) 방식을 통해 아날로그 신호를 변환할 수 있다.

구체적으로, SAR ADC(30)은 제1 아날로그 신호를 입력받고, 연속 근사 방식을 통해 k비트(여기서 k는 예를 들어, 자연수) 디지털 신호(D1)의 각 비트들을 결정한 후, 이를 출력할 수 있다.

레지듀 커패시터(Cres)는 앰프(10)의 입력단(Q1)과 출력단(Q4)에 피드백 연결되고, 커패시터 모듈(30)과 병렬 연결될 수 있다. 레지듀 커패시터(Cres)는 아날로그-디지털 변환 과정에서 생성된 레지듀 신호(RES)를 수신하여, 앰프(10)에 의하여 증폭된 레지듀 신호(RES)를 유지(hold)하는 기능을 수행할 수 있다. 보다 자세한 레지듀 커패시터(Cres)의 동작은 후술한다.

출력부(40)는 SAR ADC(30)로부터 출력된 디지털 신호(D)를 병합하여 N비트(여기서 N은, 예를 들어 자연수)의 출력 신호(DOUT)를 생성한다.

본 발명의 몇몇 실시예에서, 하나의 입력 신호(IN)에 대하여 2번 아날로그-디지털 변환을 수행하기 위하여 SAR ADC가 2번 반복하여 동작할 수 있다. 그 경우, 생성된 2 개의 디지털 신호(D1, D2)를 병합하여 출력 신호(DOUT)를 생성할 수 있다.

다만, 이러한 동작은 예시에 불과하고, 입력된 아날로그 신호를 k번에 나누어 아날로그-디지털 변환을 수행하기 위해 SAR ADC가 k번 동작하는 경우에, 생성된 k 개의 디지털 신호를 병합할 수 있음은 물론이다.

출력부(40)는 예를 들어, DCL(Digital error Correction Logic)을 포함할 수 있으나 이에 제한되는 것은 아니다. DCL은 아날로그-디지털 변환 과정에서 생기는 오류를 보정한 후, 출력 신호(DOUT)을 출력할 수 있다. DCL의 오류 보정 방법은 당해 기술 분야의 통상의 지식을 가진 자라면 그 개념을 이애하고 있을 것이므로 더 자세한 설명은 생략한다.

도 3 내지 도 6는, 본 발명의 일 실시예에 따른 반도체 장치의 동작을 설명하기 위한 블록도이고, 도 7 내지 도 8은 본 발명의 일 실시예에 다른 반도체 장치의 동작을 설명하기 위한 타이밍도이다.

도 3 및 도 7을 참조하면, 제1 동작 모드에서, SAR 로직(32)에 의하여 적분 신호(QIN)가 인가되고, 적분기(100)에 의하여 입력 신호(IN)의 적분 동작이 개시될 수 있다.

커패시터 모듈(20)은 적분기(100)에 의하여 사용될 수 있다. 즉, 제1 스위치(SW1)가 폐쇄되어 입력 신호(IN)가 적분기(100)에 제공될 수 있다. 적분기(100)는 입력 신호(IN)를 커패시터 모듈(20)을 이용하여 전류 적분하여 제1 아날로그 신호를 생성하고, 이를 앰프(10)의 출력 단자(Q4)에 제공할 수 있다.

제1 아날로그 신호는, 일시적으로 저장되어, 이후 진행될 제2 동작 모드의 아날로그-디지털 변환 과정에서 비교기(31)에 제공될 수 있다. 제1 아날로그 신호를 일시적으로 저장하는 것은, 예를 들어, 별도의 커패시터(미도시)와 같은 에너지 저장 소자일 수 있다.

제1 동작 모드에서, 제2 스위치 및 제3 스위치(SW2, SW3)는 각각 앰프의 입력 단자(Q1)와 레지듀 노드(Q2)에 접속되어, 커패시터 모듈(20)이 앰프(10)의 입력 단자(Q1)에 연결되도록 할 수 있다. 또한, 제4 스위치(sw4_1 ~ 3)는 폐쇄되고, 제5 스위치(sw5_1~3)는 개방되어, 커패시터 모듈(20)이 앰프(10)의 출력 단자(Q4)에 연결되도록 할 수 있다.

따라서, 커패시터 모듈(20)은 제1 동작 모드에서 앰프(10)의 입력 단자(Q1) 및 출력 단자(Q4)에 피드백 연결되어 입력 신호(IN)을 적분하여 저장할 수 있다.

도 4 및 도 7을 참조하면, 제2 동작 모드에서, SAR ADC(30)는 제공된 제1 아날로그 신호를 제1 디지털 신호(D1)로 변환할 수 있다.

구체적으로, 제2 동작모드에서, 변환신호(ADC)가 인가되고, SAR 로직(SAR LOGIC)은 제5 스위치(sw5_1~3)을 순차적으로 참조 전압(Vref)에 접속시킬 수 있다.

비교기(31)는 일 단에 접속된 비교기(31)의 입력 단자(Q3)의 전압과 타 단에 접속된 비교 전압(Vp)과 비교한 후, 출력값(COMP)을 SAR 로직(SAR LOGIC)에 제공할 수 있다.

여기서, 비교 전압(Vp)은 제1 동작 모드에서 생성된 제1 아날로그 신호일 수 있다.

SAR 로직(SAR LOGIC)은 비교기(31)의 출력(COMP)에 따라 제1 디지털 신호(D1)의 각 자릿수를 결정하고, 이를 출력부(40)에 출력할 수 있다. 출력부(40)는 제공받은 제1 디지털 신호(D1)를 일시적으로 저장하고, 이후에 생성된 디지털 신호와 병합하여 출력 신호(DOUT)를 생성할 수 있다.

도 5 및 도 8을 참조하면, 아날로그-디지털 변환 과정에서 생성된 제1 레지듀 신호(RES1)가 레지듀 커패시터(Cres)에 의하여 샘플링되고, 홀드(hold)될 수 있다.

일반적으로, 파이프라인(pipeline) ADC와 같이 복수의 단계를 거치는 아날로그-디지털 변환에서 먼저 MSB(Most Significant Bit)을 결정하고, 그 다음 자릿수의 비트를 결정한다. 이 과정에서 레지듀 신호가 다음 단계의 아날로그-디지털 변환을 수행하기 위해 이전 단계에서 생성된다.

본 발명의 실시예에 따른 반도체 장치(1)에서, 예시적으로 6bit의 해상도를 갖고, 3단계의 아날로그-디지털 변환 과정을 갖는 SAR ADC를 상정한다.

다시 도 8을 참조하면, 입력 전압(Vin)이 인가되었을 때, 입력 전압(Vin)의 전압 레벨은 "10" 단계에 위치할 수 있다. 제1 스테이지에서 아날로그-디지털 변환을 수행하여 제1 디지털 신호(D1)를 "10"로 생성한 후, 두 번째 스테이지에서, 제1 레지듀 신호(RES1)를 "01" 단계로 샘플링한다.

이후 제2 스테이지에서, 제1 레지듀 신호(RES1)에 대하여 아날로그-디지털 변환을 수행하여 제2 디지털 신호(D2)를 "01"로 생성하고, 제2 레지듀 신호(RES2)를 다시 "10" 단계로 샘플링한다.

마지막으로 제3 스테이지에서 제2 레지듀 신호(RES2)에 대하여 아날로그-디지털 변환을 수행하여 제3 디지털 신호(D3)를 "10"으로 생성한다.

본 발명의 실시예에 따른 반도체 장치에서, 3 개의 스테이지의 아날로그-디지털 변환은 3개의 ADC를 필요로 하는 것이 아닌 하나의 SAR-ADC(30)에 의하여 수행될 수 있다.

앰프(10)에 피드백 연결된 레지듀 커패시터(Cres)에 제1 레지듀 신호(RES1)가 수신되어 제2 아날로그 신호로 샘플링될 수 있고, 이는 다시 비교기(31)에 제공되어 기준 전압(Vp)과의 비교 동작이 수행된다.

본 발명의 실시예에 따른 반도체 장치에서, 앰프(10)에 피드백 연결된 레지듀 커패시터(Cres)를 이용하여 레지듀 신호를 생성하기 때문에, 다음 단계의 아날로그-디지털 변환을 수행하는 것은 별도의 ADC가 필요하지 않을 수 있다. 따라서 반도체 장치(1)가 집적 회로 내에 차지하는 면적이 감소할 수 있다.

도 6을 참조하면, 제1 내지 제3 커패시터(C1~C3)는 제3 스위치(SW3)에 의하여 충전 전압(VQ)에 접속되고, 다음 단계의 아날로그-디지털 변환을 위하여 충전될 수 있다. 이 과정에서 제1 레지듀 신호(RES1)의 전압 레벨은, 레지듀 커패시터(Cres)에 의해 여전히 유지된다.

다시 도 4 및 도 7을 참조하면, 다시 제2 동작 모드가 개시되고, 도 5의 제1 레지듀 신호(RES1)가 샘플링되어 생성된 제2 아날로그 신호가 비교기(31)에 제공될 수 있다.

또한, 제1 내지 제3 커패시터가 순차적으로 기준 전압(Vref)에 접속되어 다음 단계의 아날로그-디지털 변환이 수행되고, 제2 디지털 신호(D2)가 생성될 수 있다.

제1 디지털 신호(D1)와 제2 디지털 신호(D2)의 비트수는 동일할 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 즉, 서로 다른 아날로그-디지털 변환 단계에서 서로 다른 비트수의 디지털 신호가 생성될 수 있다.

출력부(40)는 제1 디지털 신호(D1)와 제2 디지털 신호(D2)를 병합하여 출력 신호(DOUT)를 생성할 수 있다. 출력부가 DCL로 기능하는 경우에는 출력 신호(DOUT)의 에러 보정을 수행할 수 있다.

본 발명의 실시예에 따른 반도체 장치(1)에 의하여, 도 8에서 설명한 것과 같이 3단계의 아날로그-디지털 변환을 수행할 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 즉, 더욱 정밀한 해상도의 아날로그-디지털 변환을 수행하기 위하여 보다 많은 단계의 아날로그-디지털 변환을 수행하여 디지털 출력 신호의 비트 수 N을 증가시킬 수 있다.

이 때, 변환에 사용되는 커패시터 모듈(20)에 포함된 커패시터의 수를 증가시킬 수 있으나, 이는 커패시터 모듈(20)이 집적 회로에서 차지하는 면적을 증가시키게 된다.

따라서 본 발명의 실시예에 따라 피드백 연결된 레지듀 커패시터(Cres)와, 이에 의하여 샘플링되는 레지듀 신호를 이용한 다단계 아날로그-디지털 변환을 수행하는 경우, 동일한 SAR-ADC 유닛에서 아날로그-디지털 변환을 수행함으로써 커패시터 모듈(20)의 면적을 작게 유지함과 동시에 고해상도의 아날로그-디지털 변환을 수행할 수 있다.

또한, 아날로그-디지털 변환을 수행하는 단계의 수와, 커패시터 모듈(20)에 포함된 커패시터의 수는, 반도체 장치의 설계 의도에 따라 얼마든지 달라질 수 있다. 적은 면적을 차지하는 집적 회로가 필요한 경우, 커패시터 모듈(20)가 작은 수의 커패시터를 포함하도록 하고, SAR-ADC(30)에 의하여 수행되는 아날로그-디지털 변환의 단계의 수를 증가시킬 수도 있다.

도 9는 본 발명의 다른 실시예에 따른 반도체 장치의 블록도이다. 이하에서는 앞서의 실시예와 동일한 부분에 대한 설명은 생략하고 차이점을 설명한다.

반도체 장치(2)는 앞선 실시예와 다른 형태의 커패시터 모듈(21)을 포함할 수 있다. 즉, 커패시터 모듈(21)에 포함된 커패시터(C4~C6)의 커패시턴스는 각각 C, 2C, 4C와 같이 2배씩 증가할 수 있다. 이러한 커패시터 구성을 가짐으로써, 커패시터 모듈(21)는 이진 가중(binary weighted) 커패시터일 수 있다.

비록 도 9에서 커패시터 모듈(21)은 3개의 커패시터를 포함하는 것으로 도시되어 있으나, 본 발명이 이에 제한되는 것은 아니다. 즉, 커패시터 모듈(21)은 m(m은 자연수)개의 커패시터 모듈을 포함할 수 있다. 이 때, m번째 커패시터의 커패시턴스는 2^m-1C일 수 있다.

도 10은 본 발명의 또 다른 실시예에 따른 반도체 장치의 블록도이다. 이하에서도 앞서의 실시예와 동일한 부분에 대한 설명은 생략하고 차이점을 위주로 설명한다.

도 10을 참조하면, 반도체 장치(3)는 입력 신호(IN1, IN2)의 차동(differential) 신호를 이용하여 아날로그-디지털 변환을 수행할 수 있다. 즉, 적분기(110)는 입력 신호(IN1, IN2)의 차동 신호를 제공받아 아날로그 신호를 생성하고, 이를 SAR ADC에 제공할 수 있다.

앰프(15)는 입력 신호(IN1, IN2)의 차동 신호를 증폭하는 차동 앰프(differential amplifier)일 수 있다. 이러한 차동 앰프의 동작에 관하여는 당해 기술분야의 통상의 지식을 가진다면 쉽게 이해할 수 있을 것이므로 생략한다.

도 11은 본 발명의 몇몇 실시예에 따른 반도체 장치를 포함하는 SoC 의 블록도이다.

도 11을 참조하면, SoC(1000)는 어플리케이션 프로세서(1001)와, DRAM(1060)을 포함할 수 있다.

어플리케이션 프로세서(1001)는 중앙처리부(1010), 멀티미디어 시스템(1020), 멀티레벨 연결 버스(1030), 메모리 시스템(1040), 주변 회로(1050)을 포함할 수 있다.

중앙처리부(1010)는 SoC(1000)의 구동에 필요한 연산을 수행할 수 있다. 본 발명의 몇몇 실시예에서, 중앙처리부(1010)는 복수의 코어를 포함하는 멀티 코어 환경으로 구성될 수 있다.

멀티미디어 시스템(1020)은, SoC시스템(1000)에서 각종 멀티미디어 기능을 수행하는데 이용될 수 있다. 이러한 멀티미디어 시스템(1020)은 3D 엔진(3D engine) 모듈, 비디오 코덱(video codec), 디스플레이 시스템(display system), 카메라 시스템(camera system), 포스트-프로세서(post -processor) 등을 포함할 수 있다.

멀티레벨 연결 버스(1030)는, 중앙처리부(1010), 멀티미디어 시스템(1020), 메모리 시스템(1040), 및 주변 회로(1050)가 서로 데이터 통신을 하는데 이용될 수 있다. 본 발명의 몇몇 실시예에서, 이러한 멀티레벨 연결 버스(1030)는 다층 구조를 가질 수 있다. 구체적으로, 이러한 멀티레벨 연결 버스(1030)의 예로는 다층 AHB(multi-layer Advanced High-performance Bus), 또는 다층 AXI(multi-layer Advanced eXtensible Interface)가 이용될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

메모리 시스템(1040)은, 어플리케이션 프로세서(1001)가 외부 메모리(예를 들어, DRAM(1060))에 연결되어 고속 동작하는데 필요한 환경을 제공할 수 있다. 본 발명의 몇몇 실시예에서, 메모리 시스템(1040)은 외부 메모리(예를 들어, DRAM(1060))를 컨트롤하기 위한 별도의 컨트롤러(예를 들어, DRAM 컨트롤러)를 포함할 수도 있다.

주변 회로(1050)는, SoC시스템(1000)이 외부 장치(예를 들어, 메인 보드)와 원활하게 접속되는데 필요한 환경을 제공할 수 있다. 이에 따라, 주변 회로(1050)는 SoC시스템(1000)에 접속되는 외부 장치가 호환 가능하도록 하는 다양한 인터페이스를 구비할 수 있다.

DRAM(1060)은 어플리케이션 프로세서(1001)가 동작하는데 필요한 동작 메모리로 기능할 수 있다. 본 발명의 몇몇 실시예에서, DRAM(1060)은, 도시된 것과 같이 어플리케이션 프로세서(1001)의 외부에 배치될 수 있다. 구체적으로, DRAM(1060)은 어플리케이션 프로세서(1001)와 PoP(Package on Package) 형태로 패키징될 수 있다.

이러한 SoC(1000)의 구성 요소 중 적어도 하나는 앞서 설명한 본 발명의 실시예들에 따른 반도체 장치를 채용할 수 있다.

도 12는 본 발명의 실시예들에 따른 반도체 장치 및 SoC를 포함하는 전자 시스템의 블록도이다.

도 12를 참조하면, 본 발명의 실시예에 따른 전자 시스템(1100)은 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다. 컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및/또는 인터페이스(1140)는 버스(1150)를 통하여 서로 결합될 수 있다. 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다.

컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치등을 포함할 수 있다. 기억 장치(1130)는 데이터 및/또는 명령어등을 저장할 수 있다. 인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(1140)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(1140)는 안테나 또는 유무선 트랜시버등을 포함할 수 있다.

도시하지 않았지만, 전자 시스템(1100)은 컨트롤러(1110)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램 등을 더 포함할 수도 있다. 이 때 이러한 동작 메모리로서, 앞서 설명한 본 발명의 실시예에 따른 반도체 장치가 채용되어 제품 신뢰성을 향상시킬 수 있다.

또한, 앞서 설명한 본 발명의 실시예에 따른 반도체 장치는, 기억 장치(1130) 내에 제공되거나, 컨트롤러(1110), 입출력 장치(1120, I/O) 등의 일부로 제공될 수 있다.

전자 시스템(1100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.

도 13 내지 도 15는 본 발명의 몇몇 실시예들에 따른 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템들이다.

도 13은 태블릿 PC(1200)을 도시한 도면이고, 도 14는 노트북(1300)을 도시한 도면이며, 도 15는 스마트폰(1400)을 도시한 것이다. 본 발명의 실시예들에 따른 반도체 장치 중 적어도 하나는 이러한 태블릿 PC(1200), 노트북(1300), 스마트폰(1400) 등에 사용될 수 있다.

또한, 본 발명의 몇몇 실시예들에 따른 반도체 장치의 제조 방법을 통해 제조된 반도체 장치는, 예시하지 않는 다른 집적 회로 장치에도 적용될 수 있음은 당업자에게 자명하다.

즉, 이상에서는 본 실시예에 따른 반도체 시스템의 예로, 태블릿 PC(1200), 노트북(1300), 및 스마트폰(1400)만을 들었으나, 본 실시예에 따른 반도체 시스템의 예가 이에 제한되는 것은 아니다.

본 발명의 몇몇 실시예에서, 반도체 시스템은, 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 무선 전화기(wireless phone), 모바일 폰(mobile phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player) 등으로 구현될 수도 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

10: 앰프 20: 커패시터 모듈
30: SAR ADC 40: 출력부
100: 적분기

Claims (10)

1. 제1 동작 모드에서 하나 이상의 커패시터를 포함하는 커패시터 모듈을 이용하여 신호를 입력받아 제1 아날로그 신호를 생성하는 적분기;
   제2 동작 모드에서 상기 제1 아날로그 신호를 제공받아 상기 커패시터 모듈을 이용하여 상기 제1 아날로그 신호를 제1 디지털 신호로 변환하고 제1 레지듀 신호(residue signal) 를 생성하는 SAR ADC(Successive Approximation Register Analog to Digital Converter); 및
   상기 커패시터 모듈과 병렬로 연결되고, 상기 제2 동작 모드에서 상기 ADC로부터 상기 제1 레지듀 신호를 수신하고, 상기 제1 동작 모드에서 상기 제1 레지듀 신호를 상기 적분기에 제공하는 레지듀 커패시터를 포함하는 반도체 장치.
2. 제 1항에 있어서,
   상기 적분기는 상기 SAR ADC에 의해 생성된 제1 레지듀 신호를 입력받아 제2 아날로그 신호를 생성하고,
   상기 SAR ADC는 상기 제2 아날로그 신호를 제2 디지털 신호로 변환하는 반도체 장치.
3. 제 2항에 있어서,
   상기 제1 디지털 신호와 상기 제2 디지털 신호를 병합하여 출력 신호를 생성하는 출력부를 더 포함하는 반도체 장치.
4. 제 2항에 있어서,
   상기 제1 디지털 신호의 비트 수와 상기 제2 디지털 신호의 비트 수는 서로 다른 반도체 장치.
5. 제 1항에 있어서,
   상기 하나 이상의 커패시터는 제1 커패시터 및 상기 제1 커패시터와 병렬로 연결된 제2 커패시터를 포함하는 반도체 장치.
6. 제 1항에 있어서,
   상기 레지듀 커패시터는 상기 적분기와 피드백 연결되는 반도체 장치.
7. 제 1항에 있어서,
   상기 ADC는 상기 적분기로부터 제공받은 제1 아날로그 신호를 기준 전압과 비교하는 비교기 및 상기 비교기의 출력을 제공받고 상기 제1 레지듀 신호를 상기 레지듀 커패시터에 제공하는 컨트롤러 로직을 포함하는 반도체 장치.
8. 제1 동작 모드에서 하나 이상의 커패시터를 포함하는 커패시터 모듈을 이용하여 신호를 입력받아 제1 아날로그 신호를 생성하는 적분기;
   제2 동작 모드에서 상기 제1 아날로그 신호를 제공받아 상기 커패시터 모듈을 이용하여 상기 제1 아날로그 신호를 제1 디지털 신호로 변환하고 레지듀 신호(residue signal) 를 생성하는 SAR ADC; 및
   상기 제2 동작 모드에서 상기 SAR ADC로부터 상기 레지듀 신호를 수신하고, 상기 제1 동작 모드에서 상기 레지듀 신호를 상기 적분기에 제공하는 레지듀 커패시터를 제어하는 컨트롤러를 포함하는 반도체 장치.
9. 제 8항에 있어서,
   상기 커패시터 모듈은 상기 하나 이상의 커패시터 모듈과 연결되어, 상기 제1 동작 모드 또는 상기 제2 동작 모드에 따라 개폐하는 하나 이상의 스위치를 포함하고,
   상기 컨트롤러는 상기 하나 이상의 스위치를 제어하는 반도체 장치.
10. 제 8항에 있어서,
    상기 레지듀 커패시터는 스위치를 통해 상기 적분기의 입력단과 연결되고,
    상기 컨트롤러는 상기 스위치를 제어하는 반도체 장치.

Images