JP6179718B2 - サンプルホールド回路 - Google Patents

Description

本発明は、信号検出回路などに用いられるサンプルホールド回路に関するものである。

従来、フォトダイオードによって生成された光電流をオペアンプと積分容量によって構成された電流電圧変換回路による光電変換回路を用いて検出することが知られている。光電変換回路は、入射した光量に応じた電圧を生成し、その電圧を後段の増幅回路によって増幅して出力電圧を得ている。この電流電圧変換回路は、その入出力間を短絡するリセットスイッチを有しており、都度スイッチを短絡し、積分容量に蓄積された電荷をリセットすることで入射光の検出時間を制御している。
このような光電変換回路には、サンプルホールド回路を備えることが従来知られている。サンプルホールド回路によって、光電変換回路は、入力信号に対して蓄積・出力を相補的に行うことが出来る。サンプルホールド回路は、特許文献１に記載されており、光電変換回路にサンプルホールド回路を用いることは特許文献２に記載されている。
特許文献１には、アナログ電圧のサンプリングとサンプル・ホールドとのタイミングを独立に設定できるサンプル・ホールド回路が開示されている。このサンプル・ホールド回路は、第１のモジュールがサンプリング動作を実行している間第２のモジュールがホールド動作を実行し、第１のモジュールがホールド動作を実行している間前記第２のモジュールがサンプリング動作を実行する。従って、アナログ電圧は、常時いずれかのモジュールによりホールドされており、アナログ電圧処理回路は任意のタイミングでアナログ電圧データの処理を開始することができる。
特許文献２には、 消費電流をあまり大きくしないでも暗い場合にも十分な分解能を有する光検出装置が開示されている。この光検出装置は、フォトダイオードに発生した電荷を一定時間蓄積し、蓄積した電荷をアンプで増幅して、出力を得る電荷蓄積方式を用いるようにし、さらに、蓄積時間を切り替えることで、回路の出力が照度の対数を区分的に直線で近似した特性となる。暗い場合にも十分な分解能を有することが可能である。

特開平５−８９６９５号公報 特開２０１０−２７１１９４号公報

従来、サンプルホールド回路は、例えば、信号検出回路に接続して用いられる。ここでは信号検出回路として、光検出手段により検出された光電流を入射した光量に応じた電圧に変換する光電変換回路を説明する。即ち、この光電変換回路は、フォトダイオードなどの光信号検出手段と、この検出手段により検出した信号に応じて生成された電流を電圧に変換する電流電圧変換回路と、電流電圧変換回路をリセット状態にするスイッチと、電流電圧変換回路の出力電圧を増幅する増幅回路と、この増幅回路の出力に対して蓄積および出力を相補的に行うサンプルホールド回路と、出力端子とを備えている。

サンプルホールド回路は、一対の回路からなり、増幅回路の出力に対して蓄積・出力を相補的に行う。その入力は、増幅回路の出力に接続され、当該出力は、出力アンプを介して信号検出回路の出力端子に接続されている。一対の回路は、並列接続された第１の回路と第２の回路からなる。第１の回路は、一方の電極が接地され、他方の電極が入力側（増幅回路の出力側に接続される）の入力スイッチと接続し、出力側（出力アンプの入力側に接続される）の出力スイッチと接続する第１容量を有し、第２の回路は、一方の電極が接地され、他方の電極が入力側（増幅回路の出力側に接続される）の入力スイッチと接続し、出力側（出力アンプの前記入力側に接続される）の出力スイッチと接続する第２容量を有する。

従来のサンプルホールド回路は、検出信号の蓄積および出力を並列に接続された２つの容量によって相補的に行っているため、ある時点での入射した光量に応じた電圧は、どちらか一方の容量のみに蓄積され、そして後段に接続される出力アンプへ出力される。この場合、出力アンプの入力ゲート容量に起因して、サンプルホールド回路の出力と出力アンプからの出力信号では誤差が生じる。従って、出力アンプの入力ゲート容量による影響を減ずることが必要であるという問題があった。
本発明は、このような事情によりなされたものであり、サンプルホールド回路から出力される信号電圧が後段出力アンプに入力する際に、出力アンプの入力ゲート容量に起因して出力信号に誤差が生じるのを減じたサンプルホールド回路を提供する。

本発明のサンプルホールド回路の一態様は、入力端子及び出力端子を有し、信号電圧の保持及び出力を行うサンプルホールド回路であって、前記入力端子及び前記出力端子との間に並列に接続された第１のサンプリング手段及び第２のサンプリング手段と、前記入力端子に現れる第１の信号電圧を、第１のタイミング（ｔ１）で前記第１及び第２のサンプリング手段に保持させ、前記第１のサンプリング手段に保持された前記第１の信号電圧を次の第２のタイミング（ｔ２）で前記出力端子に出力させると共に、前記第２のタイミング（ｔ２）より後の第３のタイミング（ｔ３）で前記第２のサンプリング手段に保持された前記第１の信号電圧を前記出力端子に出力させるタイミング制御回路とを有することを特徴としている。

また、本発明のサンプルホールド回路の一態様は、請求項１に記載のサンプルホールド回路において、前記入力端子及び前記出力端子との間で前記第１のサンプリング手段及び前記第２のサンプリング手段に対して並列に接続した第３のサンプリング手段を更に有し、前記タイミング制御回路は、前記第１の入力電圧より後に現れる第２の入力電圧を、前記第１及び第３のサンプリング手段に対し、前記第３のタイミング（ｔ３）で保持させ前記第３のタイミング（ｔ３）より後の第４のタイミング（ｔ４）及びその後の第５のタイミング（ｔ５）で順に前記出力端子に出力させるように制御することを特徴としている。

また、本発明のサンプルホールド回路の一態様は、請求項１に記載のサンプルホールド回路において、前記入力端子及び前記出力端子との間で前記第１のサンプリング手段及び前記第２のサンプリング手段に対して並列に接続した第３のサンプリング手段及び第４のサンプリング手段を更に有し、前記タイミング制御回路は、前記第１の入力電圧より後に現れる第２の入力電圧を、前記第３及び第４のサンプリング手段に対し、前記第２（ｔ２）及び／又は第３のタイミング（ｔ３）で保持させ前記第３のタイミング（ｔ３）より後の第４のタイミング（ｔ４）及びその後の第５のタイミング（ｔ５）で順に前記出力端子に出力させるように制御することを特徴としている。

本発明のサンプルホールド回路は、入力する信号電圧を２組の容量に同時に保持し、それらを連続した別々のタイミングで出力するため、１回目の出力の際に、サンプルホールド回路の後段のアンプのゲート容量の電荷が調整され、２回目の出力で入力する信号電圧に応じた電圧になるために、後段アンプの入力ゲート容量の影響を受けない出力が得られる。

実施例１に係る信号検出回路を説明する回路ブロック図。 実施例１に係る光電変換回路におけるサンプルホールド回路を説明する回路図。 図２のサンプルホールド回路を構成するサンプリング手段の動作を説明する図。 実施例２に係るサンプルホールド回路のサンプリング手段及び出力回路を説明する回路図。 図４のサンプルホールド回路を構成するサンプリング手段の動作を説明する図。 実施例３に係るサンプルホールド回路のサンプリング手段及び出力回路を説明する回路図。 図６のサンプルホールド回路を構成するサンプリング手段の動作を説明する図。

以下、実施例を参照して発明の実施の形態を説明する。

図１乃至図３を参照して実施例１を説明する。なお、図３におけるスイッチを表す数字部分の空欄は、ＯＦＦ（開放）を表す。
信号検出回路は、図１に示すように、シリコン半導体などのＩＣチップ１０に形成される。この信号検出回路は、検出した信号に応じて生成された電流を電圧に変換する電流電圧変換回路２と、電流電圧変換回路２の出力を入力するサンプルホールド回路１と、このサンプルホールド回路１の出力を入力する出力回路３とを備えている。サンプルホールド回路１は、入力端子及び出力端子を有し、信号電圧の保持及び出力を行い、前記入力端子及び前記出力端子との間に並列に接続された少なくとも一対のサンプリング手段５と、このサンプリング手段を制御するタイミング制御手段４とを備えている。

前記信号検出回路は、例えば、図２に示すように、光検出手段により検出された光電流を入射した光量に応じた電圧に変換する光電変換回路に適用される。即ち、この光電変換回路は、サンプルホールド回路１と、フォトダイオード等の光信号検出手段６と、検出した信号に応じて生成された電流を電圧に変換する電流電圧変換回路２と、電流電圧変換回路１をリセット状態にするリセットスイッチ９と、電流電圧変換回路２の出力電圧を増幅する増幅回路７と、サンプルホールド回路１の出力を入力する出力回路３と、出力回路３の出力電圧を入力する出力端子（ＯＵＴ）８とを備えている。

電流電圧変換回路２は、第１入力端（＋）、第２入力端（−）及び出力端を有するオペアンプ１３、第２入力端及び出力端に両端が接続された容量Ｃ、及び容量Ｃに並列接続され、電流電圧変換回路１をリセット状態にするリセットスイッチ９を有し、オペアンプ１３の第１入力端（＋）には基準電圧Ｖrefが入力し、第２入力端（−）には光信号検出手段６の出力電圧が入力する。
増幅回路７は、第１入力端（＋）、第２入力端（−）及び出力端を有するオペアンプ１４、オペアンプ１３の出力端とオペアンプ１４の第２入力端（−）との間に接続された抵抗Ｒ１、及びオペアンプ１４の第２入力端（−）及び出力端の間に接続された抵抗Ｒ２から構成され、オペアンプ１４の第１入力端（＋）には基準電圧Ｖrefが入力し、第２入力端（−）にはオペアンプ１３の出力が抵抗Ｒ１を介して入力する。

出力回路３は、第１入力端（＋）、第２入力端（−）及び出力端を有するオペアンプ１５からなり、第１入力端（＋）は、サンプルホールド回路１の出力と接続され、第２入力端（−）は、出力端に接続され、出力端は、出力端子（ＯＵＴ）８に接続されている。
サンプルホールド回路１は、タイミング制御回路４とサンプリング手段５とから構成されている。サンプリング手段５は、第１のサンプリング手段５１及び第２のサンプリング手段５２から構成されている。
サンプリング手段は、入力側に形成され、増幅回路７の出力を制御する入力側スイッチと、出力回路３を構成するオペアンプ１５の第１入力端（＋）に接続され、出力を制御する出力側スイッチと、これら入力側スイッチ及び出力側スイッチ間に一端が接続され、他端が接地された容量とを備えている。ここで用いられる第１のサンプリング手段５１は、入力側スイッチ１１、出力側スイッチ１２、容量Ｃ１からなり、第２のサンプリング手段５２は、入力側スイッチ２１、出力側スイッチ２２、容量Ｃ２からなる。

次に、図３を参照してサンプルホールド回路の動作を説明する。
サンプルホールド回路は、入力する信号電圧を２組の容量に同時に保持し、それらを連続した別々のタイミングで出力する。その結果、１回目の出力の際に、サンプルホールド回路１の後段のオペアンプ１５の入力ゲート容量の電荷が調整され、２回目の出力で入力する信号電圧に応じた電圧になる。このような調整によって、サンプルホールド回路１は、後段のオペアンプ１５の入力ゲート容量の影響を受けない出力が得られる。
図３において、タイミング制御回路４から送られる制御信号は、所定のタイミング（ｔ１、ｔ２、ｔ３、・・・）で発信されてサンプリング手段５のスイッチを制御する。サンプルホールド回路１に入力する信号電圧は、制御信号のスイッチ（１１、１２、２１、２２）操作によって、サンプリング手段５の容量（Ｃ１、Ｃ２）に蓄えられ（信号蓄積先）、あるいは出力回路３に出力される（出力先）。

最初のタイミングｔ１では第１のサンプリング手段５１の入力側スイッチ１１（以下、スイッチ１１）及び第２のサンプリング手段５２の入力側スイッチ２１（以下、スイッチ２１）が短絡（ＯＮ）され、他のスイッチ（１２、２２）は、開放（ＯＦＦ）状態のままである（タイミングｔ１前は、全て開放（ＯＦＦ）状態のままである）。タイミングｔ１において、サンプルホールド回路１に入力した信号電圧は、第１のサンプリング手段５１の容量Ｃ１及び第２のサンプリング手段５２の容量Ｃ２に蓄積される。そして、このタイミングでは出力しない。
次のタイミングｔ２では第１のサンプリング手段５１の出力側スイッチ１２（以下、スイッチ１２）が短絡（ＯＮ）され、スイッチ１１、２１が開放（ＯＦＦ）される。第２のサンプリング手段５２の出力側スイッチ２２（以下、スイッチ２２）は、開放（ＯＦＦ）状態のままである。スイッチ１２の短絡（ＯＮ）によって、容量Ｃ１に蓄積された電荷が出力される。これは、サンプリング手段５に含まれる２つの容量Ｃ１、Ｃ２に同時に蓄えられた電荷を２回に分けて行う出力の内の第１回目の出力である。

次のタイミングｔ３では、スイッチ２２が短絡（ＯＮ）され、スイッチ１２は、開放（ＯＦＦ）される。スイッチ１１、２１は開放（ＯＦＦ）状態のままである。スイッチ２２の短絡（ＯＮ）によって、容量Ｃ２に蓄積された電荷が出力される。これは、サンプリング手段５に含まれる２つの容量Ｃ１、Ｃ２に同時に蓄えられた電荷を２回に分けて行う出力の内の第２回目の出力である。１回目の出力の際に、サンプルホールド回路１の後段のオペアンプ１５のゲート容量の電荷が調整される。そして、２回目の出力で入力する信号電圧に応じた電圧レベルになるためにアンプの入力ゲート容量の影響を受けない出力が得られる。
次のタイミングｔ４−ｔ６は、次の信号電圧（第２の信号電圧）の入力動作であって、タイミングｔ１−ｔ３の繰り返しの動作である。タイミングｔ７は、第３の信号電圧の入力動作である。

以上の様に、図１に示したタイミング制御回路は、入力された第１の信号電圧を、第１のタイミング（ｔ１）で第１及び第２のサンプリング手段に保持させ、第１のサンプリング手段に保持された前記第１の信号電圧を次の第２のタイミング（ｔ２）で出力させると共に、第２のタイミング（ｔ２）より後の第３のタイミング（ｔ３）で第２のサンプリング手段に保持された前記第１の信号電圧を出力させる。本実施例のサンプルホールド回路は、入力する信号電圧を２組の容量に同時に保持し、それらを連続した別々のタイミングで出力するため、１回目の出力の際に、サンプルホールド回路の後段のアンプのゲート容量の電荷が調整され、２回目の出力で入力する信号電圧に応じた電圧になるために、後段アンプの入力ゲート容量の影響を受けない出力が得られる。

次に、図４及び図５を参照して実施例２を説明する。なお、図５におけるスイッチを表す数字部分の空欄は、ＯＦＦ（開放）を表す。
サンプルホールド回路１は、タイミング制御回路４とサンプリング手段５とから構成されている（図１参照）。そして、この実施例におけるサンプリング手段５は、第１のサンプリング手段５１、第２のサンプリング手段５２及び第３のサンプリング手段５３から構成されている。
第１のサンプリング手段５１及び第２のサンプリング手段５２は、図２と同じであり、第３のサンプリング手段５３は、入力側スイッチ３１、出力側スイッチ３２、容量Ｃ３からなる。スイッチ３１は、入力側に形成され、増幅回路７の出力を制御し、スイッチ３２は、出力を制御し、容量Ｃ３は、これらスイッチ３１、３２間に一端が接続され、他端が接地されている。スイッチ１２、２２、３２は、出力回路３のオペアンプ１５の第１入力端（＋）に接続され、出力回路３は、出力端子（ＯＵＴ）８に接続されている。

次に、図５を参照してサンプルホールド回路の動作を説明する。
サンプルホールド回路は、入力する信号電圧を２組の容量に同時に保持し、それらを連続した別々のタイミングで出力する。その結果、１回目の出力の際に、サンプルホールド回路１の後段のオペアンプ１５の入力ゲート容量の電荷が調整され、２回目の出力で入力する信号電圧に応じた電圧になる。このような調整によって、サンプルホールド回路１は、後段のオペアンプ１５の入力ゲート容量の影響を受けない出力が得られる。
図５において、タイミング制御回路４から送られる制御信号（図１参照）は、所定のタイミング（ｔ１、ｔ２、ｔ３、・・・）で発信されてサンプリング手段４のスイッチを制御する。サンプルホールド回路１に入力する信号電圧は、制御信号によるスイッチ（１１、１２、２１、２２、３１，３２）操作によって、サンプリング手段５の容量（Ｃ１、Ｃ２、Ｃ３）に蓄えられ（信号蓄積先）、あるいは出力回路３に出力される（出力先）。

最初のタイミングｔ１ではスイッチ１１及びスイッチ２１が短絡（ＯＮ）され、他のスイッチ（１２、２２、３１、３２）は、開放（ＯＦＦ）状態のままである（タイミングｔ１前は、全て開放（ＯＦＦ）状態のままである）。タイミングｔ１において、サンプルホールド回路１に入力した第１の信号電圧は、容量Ｃ１及び容量Ｃ２に蓄積される。そして、このタイミングでは出力しない。
次のタイミングｔ２ではスイッチ１２が短絡（ＯＮ）され、スイッチ１１、２１が開放（ＯＦＦ）され、スイッチ２２、３１、３２）は、開放（ＯＦＦ）状態のままである。スイッチ１２の短絡（ＯＮ）によって、容量Ｃ１に蓄積された第１の信号電圧が出力される。これは、サンプリング手段５に含まれる２つの容量Ｃ１、Ｃ２に同時に蓄えられた第１の信号電圧を２回に分けて行う出力の内の第１回目の出力である。

次のタイミングｔ３ではスイッチ１２が開放（ＯＦＦ）され、スイッチ２２が短絡（ＯＮ）され、スイッチ１１及びスイッチ３１が短絡（ＯＮ）され、スイッチ２１及びスイッチ３２が開放（ＯＦＦ）状態のままである。このタイミングにおいて、スイッチ２２の短絡（ＯＮ）によって、第１の信号電圧の第２回目の出力が行われ、同時に、スイッチ１１及びスイッチ３１の短絡（ＯＮ）によって、次の第２の信号電圧の入力が行われ、容量Ｃ１及び容量Ｃ３に蓄積される。
次のタイミングｔ４ではスイッチ１２が短絡（ＯＮ）され、スイッチ１１、２２、３１が開放（ＯＦＦ）され、スイッチ２１、３２）は、開放（ＯＦＦ）状態のままである。スイッチ１２の短絡（ＯＮ）によって、容量Ｃ１に蓄積された第２の信号電圧が出力される。これは、サンプリング手段５に含まれる２つの容量Ｃ１、Ｃ３に同時に蓄えられた第２の信号電圧を２回に分けて行う出力の内の第１回目の出力である。

次のタイミングｔ５ではスイッチ１２が開放され、スイッチ３２が短絡（ＯＮ）され、スイッチ１１及びスイッチ２１が短絡（ＯＮ）され、スイッチ２２及びスイッチ３１が開放（ＯＦＦ）状態のままである。このタイミングにおいて、スイッチ３２の短絡（ＯＮ）によって、第２の信号電圧の第２回目の出力が行われ、同時に、スイッチ１１及びスイッチ２１の短絡（ＯＮ）によって、次の第３の信号電圧の入力が行われ、容量Ｃ１及び容量Ｃ２に蓄積される。
次のタイミングｔ６ではスイッチ１２が短絡（ＯＮ）され、スイッチ１１、２１、３２が開放（ＯＦＦ）され、スイッチ２２、３１）は、開放（ＯＦＦ）状態のままである。スイッチ１２の短絡（ＯＮ）によって、容量Ｃ１に蓄積された第３の信号電圧が出力される。これは、サンプリング手段５に含まれる２つの容量Ｃ１、Ｃ２に同時に蓄えられた第３の信号電圧を２回に分けて行う出力の内の第１回目の出力である。

次のタイミングｔ７ではスイッチ１２が開放され、スイッチ２２が短絡（ＯＮ）され、スイッチ１１及びスイッチ３１が短絡（ＯＮ）され、スイッチ２１及びスイッチ３２が開放（ＯＦＦ）状態のままである。このタイミングにおいて、スイッチ２２の短絡（ＯＮ）によって、第３の信号電圧の第２回目の出力が行われ、同時に、スイッチ１１及びスイッチ３１の短絡（ＯＮ）によって、次の第４の信号電圧の入力が行われ、容量Ｃ１及び容量Ｃ３に蓄積される。
以上のように、タイミング制御回路は、入力される第１の信号電圧より後に現れる第２の信号電圧を、第１及び第３のサンプリング手段に対し、第３のタイミング（ｔ３）で保持させ、第３のタイミング（ｔ３）より後の第４のタイミング（ｔ４）及びその後の第５のタイミング（ｔ５）で順に出力させるように制御する。
この実施例においても、サンプルホールド回路は、入力する信号電圧を２つの容量に同時に保持し、それらを連続した別々のタイミングで出力するため、後段アンプの入力ゲート容量の影響を受けない出力が得られる。更に、１動作で信号電圧の蓄積及び出力を同時に行うことができるので実施例１より処理が迅速になる。また、ある１つの容量から信号電圧が出力されている間に、他の容量には次の信号電圧が蓄積されるという状態が繰り返されるので、離散的ではなく、連続して出力が出ている状態とすることができる。

次に、図６及び図７を参照して、実施例３を説明する。なお、図７におけるスイッチを表す数字部分の空欄は、ＯＦＦ（開放）を表す。
サンプルホールド回路１は、タイミング制御回路４とサンプリング手段５とから構成されている（図１参照）。そして、図６に示すように、この実施例におけるサンプリング手段５は、第１のサンプリング手段５１、第２のサンプリング手段５２、第３のサンプリング手段５３及び第４の第４のサンプリング手段５４から構成されている。
第１のサンプリング手段５１、第２のサンプリング手段５２及び第３のサンプリング手段５３は、図４と同じであり、第４のサンプリング手段５４は、入力側スイッチ４１、出力側スイッチ４２、容量Ｃ４からなる。スイッチ４１は、入力側に形成され、増幅回路７の出力を制御し、スイッチ４２は、出力を制御し、容量Ｃ４は、これらスイッチ４１、４２間に一端が接続され、他端が接地されている。スイッチ１２、２２、３２、４２は、出力回路３のオペアンプ１５の第１入力端（＋）に接続され、出力回路３は、出力端子（ＯＵＴ）８に接続されている。

次に、図７を参照してサンプルホールド回路の動作を説明する。
サンプルホールド回路は、入力する信号電圧を２組の容量に同時に保持し、それらを連続した別々のタイミングで出力する。その結果、１回目の出力の際に、サンプルホールド回路１の後段のオペアンプ１５の入力ゲート容量の電荷が調整され、２回目の出力で入力する信号電圧に応じた電圧になる。このような調整によって、サンプルホールド回路１は、後段のオペアンプ１５の入力ゲート容量の影響を受けない出力が得られる。
図７において、タイミング制御回路４から送られる制御信号（図１参照）は、所定のタイミング（ｔ１、ｔ２、ｔ３、・・・）で発信されてサンプリング手段４のスイッチを制御する。サンプルホールド回路１に入力する信号電圧は、制御信号によるスイッチ（１１、１２、２１、２２、３１、３２）操作によって、サンプリング手段４の容量（Ｃ１、Ｃ２、Ｃ３、Ｃ４）に蓄えられ（信号蓄積先）、あるいは出力回路３に出力される（出力先）。

最初のタイミングｔ１ではスイッチ１１及びスイッチ２１が短絡（ＯＮ）され、他のスイッチ（１２、２２、３１、３２、４１、４２）は、開放（ＯＦＦ）状態のままである（タイミングｔ１前は、全て開放（ＯＦＦ）状態のままである）。タイミングｔ１において、サンプルホールド回路１に入力した第１の信号電圧は、容量Ｃ１及び容量Ｃ２に蓄積される。そして、このタイミングでは出力しない。
次のタイミングｔ２ではスイッチ１２、３１、４１が短絡（ＯＮ）され、スイッチ１１、２１が開放（ＯＦＦ）され、スイッチ２２、３２、４２は、開放（ＯＦＦ）状態のままである。スイッチ１２の短絡（ＯＮ）によって、容量Ｃ１に蓄積された第１の信号電圧が出力される。これは、サンプリング手段５に含まれる２つの容量Ｃ１、Ｃ２に同時に蓄えられた第１の信号電圧を２回に分けて行う出力の内の第１回目の出力である。同時に、スイッチ３１、４１の短絡（ＯＮ）によって、次の第２の信号電圧が入力し、容量Ｃ３及びＣ４に蓄積される。

次のタイミングｔ３ではスイッチ１２が開放（ＯＦＦ）され、スイッチ２２が短絡（ＯＮ）され、スイッチ１１、２１、３２及び４２が開放（ＯＦＦ）状態のままである。このタイミングにおいて、スイッチ２２の短絡（ＯＮ）によって、第１の信号電圧の第２回目の出力が容量Ｃ２から行われる。なお、タイミングｔ２におけるスイッチ３１及び４１の短絡は、少なくとも一方をこのタイミングｔ３で行うことが出来る。
次のタイミングｔ４ではスイッチ１２及びスイッチ４２が開放（ＯＦＦ）状態のままであり、スイッチ１１、スイッチ２１及びスイッチ３２が短絡（ＯＮ）され、スイッチ２２が開放（ＯＦＦ）される。このタイミングにおいて、スイッチ３２の短絡（ＯＮ）によって、第２の信号電圧の第１回目の出力が行われ、同時に、スイッチ１１及びスイッチ２１の短絡（ＯＮ）によって、次の第３の信号電圧の入力が行われ、容量Ｃ１及び容量Ｃ２に蓄積される。

次のタイミングｔ５ではスイッチ３２が開放（ＯＦＦ）され、スイッチ４２が短絡（ＯＮ）され、スイッチ３１及びスイッチ４１が短絡（ＯＮ）され、スイッチ１２、２２、３１及びスイッチ４１１が開放（ＯＦＦ）状態のままである。このタイミングにおいて、スイッチ４２の短絡（ＯＮ）によって、第２の信号電圧の第２回目の出力が容量Ｃ４行われる。なお、タイミングｔ４におけるスイッチ１１及び２１の短絡は、少なくとも一方をこのタイミングｔ５で行うことが出来る。
次のタイミングｔ６ではスイッチ１２、３１、４１が短絡（ＯＮ）され、スイッチ１１、２１、４２が開放（ＯＦＦ）され、スイッチ２２、３２は、開放（ＯＦＦ）状態のままである。スイッチ１２の短絡（ＯＮ）によって、容量Ｃ１に蓄積された第３の信号電圧が出力される。これは、サンプリング手段５に含まれる２つの容量Ｃ１、Ｃ２に同時に蓄えられた第１の信号電圧を２回に分けて行う出力の内の第１回目の出力である。同時に、スイッチ３１、４１の短絡（ＯＮ）によって、次の第４の信号電圧が入力し、容量Ｃ３及びＣ４に蓄積される。

次のタイミングｔ７ではスイッチ１２が開放（ＯＦＦ）され、スイッチ２２が短絡（ＯＮ）され、スイッチ１１、２１及びスイッチ３２が開放（ＯＦＦ）状態のままである。このタイミングにおいて、スイッチ２２の短絡（ＯＮ）によって、第３の信号電圧の第２回目の出力が容量Ｃ２から行われる。なお、タイミングｔ６におけるスイッチ３１及び４１の短絡は、少なくとも一方をこのタイミングｔ３で行うことが出来る。
この実施例においても、サンプルホールド回路は、入力する信号電圧を２つの容量に同時に保持し、それらを連続した別々のタイミングで出力するため、後段アンプの入力ゲート容量の影響を受けない出力が得られる。更に、１動作で信号電圧の蓄積及び出力を同時に行うことができるので実施例１より処理が迅速になる。また、ある１つの容量から信号電圧が出力されている間に、他の容量には次の信号電圧が蓄積されるという状態が繰り返されるので、離散的ではなく、連続して出力が出ている状態とすることができる。

１・・・サンプルホールド回路
２・・・電流電圧変換回路
３・・・出力回路
４・・・タイミング制御回路
５、５１−５４・・・サンプリング手段
６・・・光信号検出手段
７・・・増幅回路
８・・・出力端子（ＯＵＴ）
９・・・リセットスイッチ
１０・・・ＩＣチップ
１１、１２、２１、２２、３１、３２、４１、４２・・・スイッチ
１３−１５・・・オペアンプ

Claims (3)

1. 入力端子及び出力端子を有し、信号電圧の保持及び出力を行うサンプルホールド回路であって、前記入力端子及び前記出力端子との間に並列に接続された第１のサンプリング手段及び第２のサンプリング手段と、前記入力端子に現れる第１の信号電圧を、第１のタイミング（ｔ１）で前記第１及び第２のサンプリング手段に保持させ、前記第１のサンプリング手段に保持された前記第１の信号電圧を次の第２のタイミング（ｔ２）で前記出力端子に出力させると共に、前記第２のタイミング（ｔ２）より後の第３のタイミング（ｔ３）で前記第２のサンプリング手段に保持された前記第１の信号電圧を前記出力端子に出力させるタイミング制御回路とを有することを特徴とするサンプルホールド回路。
2. 前記入力端子及び前記出力端子との間で前記第１のサンプリング手段及び前記第２のサンプリング手段に対して並列に接続した第３のサンプリング手段を更に有し、前記タイミング制御回路は、前記第１の信号電圧より後に現れる第２の信号電圧を、前記第１及び第３のサンプリング手段に対し、前記第３のタイミング（ｔ３）で保持させ前記第３のタイミング（ｔ３）より後の第４のタイミング（ｔ４）及びその後の第５のタイミング（ｔ５）で順に前記出力端子に出力させるように制御することを特徴とする請求項１記載のサンプルホールド回路。
3. 前記入力端子及び前記出力端子との間で前記第１のサンプリング手段及び前記第２のサンプリング手段に対して並列に接続した第３のサンプリング手段及び第４のサンプリング手段を更に有し、前記タイミング制御回路は、前記第１の信号電圧より後に現れる第２の信号電圧を、前記第３及び第４のサンプリング手段に対し、前記第２（ｔ２）及び／又は第３のタイミング（ｔ３）で保持させ前記第３のタイミング（ｔ３）より後の第４のタイミング（ｔ４）及びその後の第５のタイミング（ｔ５）で順に前記出力端子に出力させるように制御することを特徴とする請求項１記載のサンプルホールド回路。
   
   
   
   
   
   
   

Images