JP6100443B2 - Cmos撮像センサのために適合された増幅器 - Google Patents

Cmos撮像センサのために適合された増幅器 Download PDF

Info

Publication number
JP6100443B2
JP6100443B2 JP2016541719A JP2016541719A JP6100443B2 JP 6100443 B2 JP6100443 B2 JP 6100443B2 JP 2016541719 A JP2016541719 A JP 2016541719A JP 2016541719 A JP2016541719 A JP 2016541719A JP 6100443 B2 JP6100443 B2 JP 6100443B2
Authority
JP
Japan
Prior art keywords
amplifier
filter capacitor
time period
buffer amplifier
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016541719A
Other languages
English (en)
Other versions
JP2016541209A (ja
Inventor
フォーラー、ボーイド
ドゥ、フン・ティー.
リウ、シンチャオ
Original Assignee
ビーエイイー・システムズ・イメージング・ソリューションズ、インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ビーエイイー・システムズ・イメージング・ソリューションズ、インコーポレイテッド filed Critical ビーエイイー・システムズ・イメージング・ソリューションズ、インコーポレイテッド
Publication of JP2016541209A publication Critical patent/JP2016541209A/ja
Application granted granted Critical
Publication of JP6100443B2 publication Critical patent/JP6100443B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Amplifiers (AREA)

Description

[0001] 低い照度レベルで動作するよう設計されたCMOSイメージセンサーは、非常に低いノイズの読出し回路を必要とする。CMOS撮像センサは、典型的に、複数の列と行として構成された画素センサの2次元アレイからなる。各画素センサは、フォトダイオードと、イメージ露光の間にフォトダイオードによって蓄積された電荷を、行における画素センサの全てによって共有される読出し増幅器によって読み出される電圧に変換する読出し回路を含む。各列における画素センサは、行読出し増幅器を用いて並列に読み出される。低ノイズを維持するために、画素センサにおける読出し回路への光電荷の転送とその電荷の読出しとの間の時間は、このフェーズの間、画素センサにおいてノイズが蓄積するので、可能な限り小さくなければならない。
[0002] 行読出し増幅器におけるノイズを制限するために、典型的に、低帯域幅増幅器が利用される。増幅器の帯域幅が低ければ低いほど、増幅器からの読出しノイズはより低くなる。しかしながら、読出し増幅器の帯域幅を低くすることは、低減された帯域幅の増幅器が安定化するのにより長くかかるので、読出し増幅器に現在取り付けられている画素を読み出すために必要とされる時間の増加に帰結する。それ故、読出し時間と読出しノイズとの間にはトレードオフがある。従って、行読出し増幅器におけるノイズを低減することは、低照度センサにおいて課題を残している。
[0003] 本発明は行読出し増幅器とそれを用いる方法とを含む。行読出し増幅器は、増幅器信号出力を有する信号増幅器と、第1のフィルタキャパシタと、バッファ増幅器入力とバッファ増幅器出力を有するバッファ増幅器と、スイッチネットワークとを含む。スイッチネットワークは、第1の時間期間の間、増幅器信号出力をバッファ増幅器入力に、バッファ増幅器出力を第1のフィルタキャパシタに接続し、第2の時間期の間、増幅器信号出力は、直接に第1のフィルタに接続される。
[0004] 本発明の1つの態様において、信号増幅器は、第1のフィルタキャパシタに直接に接続されたとき、第1の時定数で第1のフィルタキャパシタを充電する。第1の時間期間は第1の時定数の5倍より小さい。
[0005] 本発明の他の態様において、行読出し増幅器は、バッファ増幅器入力とバッファ増幅器出力とが所定の閾値より小さくなるまで異なるとき、第1の時間期間から第2の時間期間に切り替わる。本発明の他の態様において、第1と第2の時間期間は、持続時間において固定である。
[0006] 行読出し増幅器は、ビットラインコンダクタと、複数の画素センサ、各画素センサはワード選択信号に応答してビットラインコンダクタに接続される、と、本発明に従った行読出し増幅器とを含む撮像アレイにおいて使用されるために適合される。
[0007] 図1は、画素センサの行において1つの画素センサに接続された先行技術の読出し増幅器を示す。 [0008] 図2は、従来の読出し増幅器を介して、図1に示された画素の読出しのためのタイミング図を示す。 [0009] 図3は、本発明に従った行読出し増幅器の概略図である。 [0010] 図4は、図3に示された種々の信号についてのタイミング図である。 [0011] 図5は、第1のフィルタキャパシタの充電を加速するためにより高い利得の増幅器を利用する本発明の実施形態を示す。
詳細な説明
[0012] 本発明がその効果を与える方法が、画素センサの行における1つの画素センサに接続された先行技術の読出し増幅器30を示す図1を参照して、より容易に理解され得る。ビットライン27に接続された特定の画素センサが、対応するワード(Word)ライン28上の信号によって決定される。画素センサ21は、典型的に、イメージ露光の間に電荷を蓄積するフォトダイオード22を含む。イメージ露光の終わりに、フローティング・ディフュージョン・ノード23が、リセット(Reset)ライン上の信号を用いてゲート24を閉じることによってVrにリセットされる。リセット動作の後のフローティング・ディフュージョン・ノード(floating diffusion node)23上の電圧は、ソースフォロワ(source follower)26と行読出し増幅器30とを介して計測され、行読出し増幅器30におけるキャパシタC31上のサンプルおよびホールド回路に蓄えられる。
[0013] この電圧計測の後、ゲート25は、Tx上の信号に応答して導通状態に置かれる。フローティング・ディフュージョン・ノード23上の正の電位が、フォトダイオード22上の電荷の全てがフローティング・ディフュージョン・ノード23に転送されるようにさせる。転送された電荷は、リセット電位に対して、フローティング・ディフュージョン・ノード23の電位における減少の結果となる。フローティング・ディフュージョン・ノード23は、次に、行読出し回路30によって計測され、キャパシタ32上のサンプルおよびホールド回路に蓄えられる。そして、キャパシタ31と32上の電圧の差が、露光の間にフォトダイオードによって生成された電荷を決定するために用いられる。
[0014] ここで、従来の読出し増幅器を介した、図1に示された画素の読出しのためのタイミング図である図2を参照する。行読出し増幅器30は、典型的に、CinとフィードバックキャパシタCから構成される容量性トランスインピーダンス増幅器35を含む。ビットライン27上の電圧を測定する前に、容量性トランスインピーダンス増幅器35の入力と出力は、閉スイッチ34によってショートされている。容量性トランスインピーダンス増幅器35の利得は、典型的には30のオーダーである、キャパシタCinとCのキャパシタンスの比である。キャパシタ37は、容量性トランスインピーダンス増幅器35の帯域幅を設定する。キャパシタ37がローパスフィルタの時定数を設定するので、キャパシタ37を増加させることで、電圧測定におけるノイズを減少させる。しかし、容量性トランスインピーダンス増幅器35がキャパシタ37を充電しなければならないので、容量性トランスインピーダンス増幅器35の出力が安定する時間も、キャパシタ37によって決定される。この遅い上昇時間が、画素が読み出され得る速度を制限する。
[0015] 本発明は、フィルタキャパシタのための充電サイクルの初期の部分の間にキャパシタのためのより高い充電電流を与えることによって、大きなフィルタキャパシタを用いるが、行増幅器の読出し時間を減少させる。キャパシタ上の電位がその最終値に近づいたら、追加の充電電流が除かれ、行読出し増幅器が充電動作を終えることを可能にされる。追加の増幅が除かれるとき、フィルタキャパシティ上の電位がその最終値近くにあるので、その最終値に安定する時間が減らされ、故に、読出し時間を増加させることなく、より大きなキャパシタが利用され得る。
[0016] ここで、図3と4を参照する。図3は、本発明に従った、行読出し増幅器50の概略図であり、図4は、図3に示された種々の信号のためのタイミング図である。以下の議論を簡略化するために、行読出し増幅器30について図2に示されたものに類似の機能を務める行読出し増幅器50の要素は、同じ番号指定が与えられ、ここではさらに議論されない。行読出し増幅器50において、キャパシタC52が図1のフィルタキャパシタ37の機能を務めるが、C52のキャパシタンスはキャパシタ37のそれより数倍大きい。行読出し増幅器50を用いる読出し動作は、2つのフェーズで起こっているものとして見られ得る。第1のフェーズにおいて、測定されるべき電圧はCinに転送され、Sによって操作されるスイッチは閉じられる。図を簡略化するために、S信号を生成するコントローラと種々のスイッチへのその接続は省略されている。結果として、行読出し増幅器35の出力Vout1は、キャパシタC52を充電するバッファ増幅器51に経路をとる。バッファ増幅器51は1の利得を有し、故に、キャパシタC52上の電圧はVout1に従う。しかし、高電流利得故、Vout2でのノイズレベルは、Vout1でのそれらよりもかなり高い。また、キャパシタC54が行読出し増幅器30におけるキャパシタ37よりもずっと小さいので、Vout1が平衡に到達する時間は、行読出し回路50においてかなり減らされることが付記されるべきである。
[0017] 第1のフェーズの終わりにおいて、C52上の電圧Vout2は、ほぼVout1になる。電圧の差は、バッファ増幅器51からの増加されたノイズと、理想的な1の利得に対するバッファ増幅器の利得における任意の小さな差の結果である。一般に、バッファ増幅器51の利得は、ほぼ1に等しく設定される。利得の1から異なり得る量は、許容され得るキャパシタC52上の電位のミスマッチの程度に依存する。任意のミスマッチは、Sが開かれた後にキャパシタC52がVout1に到達するために必要とされる時間における増加の結果となる。平行に到達するために求められる追加の時間の量は、一般に、特定の用途に依存する。平衡時間がバッファ増幅器51のないときに求められるそれよりも小さければ、先行技術上での改良が得られる。
[0018] 第2のフェーズの間、Sによって操作されるスイッチが開かれ、バッファ51が動作不可にされる。故に、容量性トランスインピーダンス増幅器35の出力は、キャパシタC52に直接接続される。そして、Vout1とVout2との間の電圧の任意の差は、容量性トランスインピーダンス増幅器35によって除かれる。加えて、キャパシタ52にけるノイズレベルは、キャパシタC52とC54のキャパシタンスの合計によって特徴づけられるノイズレベルである。
[0019] 上記の実施形態において、ユニット利得バッファ増幅器は、読出しの第1フェーズの間、フィルタキャパシタの充電レートを加速するために用いられる。しかし、フィルタキャパシタの充電を加速するために、より高い利得ファクタがコンパレータと共に利用される実施形態も構成され得る。ここで、フィルタキャパシタの充電を加速するためにより高い利得の増幅器を利用する本発明の実施形態を示す図5を参照する。以下の議論を簡略化するために、図3について上述された機能と類似の機能を与える行読出し増幅器70の要素は同じ番号指定を与えられ、ここでは詳細に議論されない。行読出し増幅器70において、増幅器71は、読出し動作の第1のフェーズの間、フィルタキャパシタC72を充電する。増幅器71の利得は、フィルタキャパシタC72の初期の充電を更に加速するために、1より大きい。コンパレータ74は、容量性トランスインピーダンス増幅器35の出力とキャパシタC72との間の電圧差をモニタする。モニタされた電圧差が所定の閾値より小さい場合、スイッチコントローラ73がS信号の状態を変更し、増幅器71はもはやキャパシタC72に接続されない。そして、増幅器71を介して前充電することなく容量性トランスインピーダンス増幅器35の最終出力電圧にフィルタキャパシタC72を充電するのに必要な時間よりもかなり少ない時間で、低ノイズを与えるために、フィルタキャパシタC72の最後の充電は、容量性トランスインピーダンス増幅器35によって与えられる。電圧がキャパシタC72で安定化するとき、コントローラ73は、サンプルスイッチの一方を閉じ、サンプルおよびホールドキャパシタC31またはC32の対応する一方上で、キャパシタC72上の電圧を捉える。
[0020] また、図5に示されたコンパレータ構成は、ユニット利得バッファ増幅器をもった実施形態においても利用され得ることが付記されるべきである。ユニット利得増幅器を利用する上述の実施形態において、フェーズの持続時間は、所定の時間値によって設定される。しかし、図5に示されたものに類似のコンパレータ構成は、また、第1と第2のフェーズの間で行読出し増幅器が切り替わる時間を決定するためにユニット利得増幅器とともに利用され得る。この構成は、低減された読出し時間、または、より大きなフィルタキャパシタが用いられることを可能にすることによるより低いノイズを提供し得る。しかし、そのような実施形態は、コンパレータを実装するために追加のトランジスタを必要とし、故に、行読出し増幅器のために利用可能なスペースが限られている場合、課題を提起する。この点について、撮像アレイは数千のそのような読出し増幅器を有し得、故に、行読出し増幅器あたり数個のトランジスタでさえも、撮像アレイのコストにおける相当な増加を提示し得ることが付記されるべきである。
[0021] 本発明の上述の実施形態は、発明の様々な態様を示すために提供される。しかし、異なる特定の実施形態に示される本発明の異なる態様は、本発明の他の実施形態を提供するために組み合され得ることが理解されるべきである。加えて、本発明への様々な変更が、以上の記載および添付の図面から明らかになるであろう。従って、本発明は、以下の特許請求の範囲の範囲によってのみ限定されるべきである。
以下、本願出願時の特許請求の範囲に記載の発明を付記する。
[C1]
増幅器信号出力を有する信号増幅器と、
第1のフィルタキャパシタと、
バッファ増幅器入力とバッファ増幅器出力とを有するバッファ増幅器と、
スイッチネットワークと、を備えた装置であり、
前記スイッチネットワークは、第1の時間期間の間、前記増幅器信号出力を前記バッファ増幅器入力に、前記バッファ増幅器出力を前記第1のフィルタキャパシタに接続し、第2の時間期間の間、前記増幅器信号出力を前記第1のフィルタキャパシタに直接接続する、装置。
[C2]
前記信号増幅器は、前記第1のフィルタキャパシタに直接接続されたとき、第1の時定数で前記第1のフィルタキャパシタを充電し、
前記第1の時間期間は、前記第1の時定数の5倍よりも小さい、[C1]に記載の装置。
[C3]
前記バッファ増幅器は、1にほぼ等しい利得を有する、[C1]に記載の装置。
[C4]
前記装置は、更に、前記バッファ増幅器入力とバッファ増幅器出力との間の差を測定するコントローラを備え、
前記コントローラは、前記さが所定の閾値より小さいとき、前記装置を、前記第1の時間期間から前記第2の時間期間に切り替えさせる、[C1]に記載の装置。
[C5]
前記第1の時間期間と前記第2の時間期間は固定される、[C1]に記載の装置。
[C6]
前記バッファ増幅器出力は、前記第2の時間期間の間、前記第1のフィルタキャパシタから切り離される、[C1]に記載の装置。
[C7]
前記信号増幅器は、1より大きい利得を有する容量性トランスインピーダンス増幅器を備える、[C1]に記載の装置。
[C8]
前記第1のフィルタキャパシタは第1のフィルタキャパシタキャパシタンスによって特徴づけられ、
前記信号増幅器は、第2のフィルタキャパシタキャパシタンスによって特徴づけられる第2のフィルタキャパシタを備え、
第2のフィルタキャパシタは前記増幅器信号出力に接続され、前記第2のフィルタキャパシタキャパシタンスは前記第1のフィルタキャパシタキャパシタンスの5倍より小さいことを特徴とする、[C1]に記載の装置。
[C9]
ビットラインコンダクタと、
複数の画素センサと、各画素センサは、ワード選択信号に応答して前記ビットラインコンダクタに接続される、
前記ビットラインコンダクタに接続された行増幅器と、を備えた撮像アレイであって、
前記行増幅器は、
増幅器信号出力を有する信号増幅器と、
第1のフィルタキャパシタと、
バッファ増幅器入力とバッファ増幅器出力とを有するバッファ増幅器と、
スイッチネットワークと、を備え、
前記スイッチネットワークは、第1の時間期間の間、前記増幅器信号出力を前記バッファ増幅器入力に、前記バッファ増幅器出力を前記第1のフィルタキャパシタに接続し、第2の時間期間の間、前記増幅器信号出力を前記第1のフィルタキャパシタに直接接続する、撮像アレイ。
[C10]
前記信号増幅器は、前記第1のフィルタキャパシタに直接接続されたとき、第1の時定数で前記第1のフィルタキャパシタを充電し、
前記第1の時間期間は、前記第1の時定数の5倍よりも小さい、[C9]に記載の撮像アレイ。
[C11]
前記バッファ増幅器出力は、前記第2の時間期間の間、前記第1のフィルタキャパシタから切り離される、[C9]に記載の撮像アレイ。
[C12]
前記信号増幅器は、1より大きい利得を有する容量性のトランスインピーダンス増幅器を備える、[C9]に記載の撮像アレイ。
[C13]
前記第1のフィルタキャパシタは第1のフィルタキャパシタキャパシタンスによって特徴づけられ、
前記信号増幅器は、第2のフィルタキャパシタキャパシタンスによって特徴づけられる第2のフィルタキャパシタを備え、
前記第2のフィルタキャパシタは前記増幅器信号出力に接続され、前記第2のフィルタキャパシタキャパシタンスは前記第1のフィルタキャパシタキャパシタンスの5倍より小さいことを特徴とする、[C9]に記載の撮像アレイ。
[C14]
前記第1のフィルタキャパシタは第1のフィルタキャパシタキャパシタンスによって特徴づけられ、
前記撮像アレイは、更に、サンプルスイッチとホールドキャパシタとを備えるサンプルおよびホールド回路を備え、
前記サンプルスイッチは、制御信号に応答して、前記第1のフィルタキャパシタを前記ホールドキャパシタに接続し、
前記ホールドキャパシタは、前記第1のフィルタキャパシタキャパシタンスの5倍よりも小さいキャパシタンスによって特徴づけられる、[C9]に記載の撮像アレイ。

Claims (17)

  1. 増幅器信号出力を有する信号増幅器と、
    第1のフィルタキャパシタと、
    バッファ増幅器入力とバッファ増幅器出力とを有するバッファ増幅器と、
    スイッチネットワークと、
    を備えた装置であり、
    前記第1のフィルタキャパシタは第1のターミナルと第2のターミナルを有し、前記第2のターミナルはグランドに接続され、
    前記スイッチネットワークは、第1の時間期間の間、第1の直流経路によって前記増幅器信号出力を前記バッファ増幅器入力に、および、第2の直流経路によって前記バッファ増幅器出力を前記第1のフィルタキャパシタの前記第1のターミナルに接続し、
    前記スイッチネットワークは、第2の時間期間の間、第3の直流経路によって前記増幅器信号出力を前記第1のフィルタキャパシタの前記第1のターミナルに直接接続する、
    装置。
  2. 前記信号増幅器は、前記第1のフィルタキャパシタに直接接続されたとき、第1の時定数で前記第1のフィルタキャパシタを充電し、
    前記第1の時間期間は、前記第1の時定数の5倍よりも小さい、請求項1に記載の装置。
  3. 前記バッファ増幅器は、1にほぼ等しい利得を有する、請求項1に記載の装置。
  4. 前記装置は、更に、前記バッファ増幅器入力とバッファ増幅器出力との間の差を測定するコントローラを備え、
    前記コントローラは、前記差が所定の閾値より小さいとき、前記装置を、前記第1の時間期間から前記第2の時間期間に切り替えさせる、
    請求項1に記載の装置。
  5. 前記バッファ増幅器は、1より大きい利得を有する、請求項4に記載の装置。
  6. 前記第1の時間期間と前記第2の時間期間は固定される、請求項1に記載の装置。
  7. 前記バッファ増幅器出力は、前記第2の時間期間の間、前記第1のフィルタキャパシタから切り離される、請求項1に記載の装置。
  8. 前記信号増幅器は、1より大きい利得を有する容量性トランスインピーダンス増幅器を備える、請求項1に記載の装置。
  9. 前記第1のフィルタキャパシタは第1のフィルタキャパシタキャパシタンスによって特徴づけられ、
    前記信号増幅器は、第2のフィルタキャパシタキャパシタンスによって特徴づけられる第2のフィルタキャパシタを備え、
    前記第2のフィルタキャパシタは前記増幅器信号出力と前記グランドとの間に接続される、請求項1に記載の装置。
  10. ビットラインと
    複数の画素センサと、ここにおいて、各画素センサは、ワード選択信号に応答して前記ビットラインに接続されており、
    前記ビットラインに接続された行増幅器と、
    を備えた撮像アレイであって、
    前記行増幅器は、
    増幅器信号出力を有する信号増幅器と、
    第1のフィルタキャパシタと、
    バッファ増幅器入力とバッファ増幅器出力とを有するバッファ増幅器と、
    スイッチネットワークと、
    を備え、
    前記第1のフィルタキャパシタは第1のターミナルと第2のターミナルを有し、前記第2のターミナルはグランドに接続され、
    前記スイッチネットワークは、第1の時間期間の間、第1の直流経路によって前記増幅器信号出力を前記バッファ増幅器入力に、および、第2の直流経路によって前記バッファ増幅器出力を前記第1のフィルタキャパシタの前記第1のターミナルに接続し、
    前記スイッチネットワークは、第2の時間期間の間、第3の直流経路によって前記増幅器信号出力を前記第1のフィルタキャパシタの前記第1のターミナルに直接接続する、
    撮像アレイ。
  11. 前記信号増幅器は、前記第1のフィルタキャパシタに直接接続されたとき、第1の時定数で前記第1のフィルタキャパシタを充電し、
    前記第1の時間期間は、前記第1の時定数の5倍よりも小さい、
    請求項10に記載の撮像アレイ。
  12. 前記バッファ増幅器出力は、前記第2の時間期間の間、前記第1のフィルタキャパシタから切り離される、請求項10に記載の撮像アレイ。
  13. 前記信号増幅器は、1より大きい利得を有する容量性のトランスインピーダンス増幅器を備える、請求項10に記載の撮像アレイ。
  14. 前記第1のフィルタキャパシタは第1のフィルタキャパシタキャパシタンスによって特徴づけられ、
    前記信号増幅器は、第2のフィルタキャパシタキャパシタンスによって特徴づけられる第2のフィルタキャパシタを備え、
    前記第2のフィルタキャパシタは前記増幅器信号出力と前記グランドとの間に接続される、
    請求項10に記載の撮像アレイ。
  15. 前記第1のフィルタキャパシタは第1のフィルタキャパシタキャパシタンスによって特徴づけられ、
    前記撮像アレイは、更に、サンプルスイッチとホールドキャパシタとを備えるサンプルおよびホールド回路を備え、
    前記サンプルスイッチは、制御信号に応答して、前記第1のフィルタキャパシタを前記ホールドキャパシタに接続し、
    前記ホールドキャパシタは、前記第1のフィルタキャパシタキャパシタンスの5倍よりも小さいキャパシタンスによって特徴づけられる、
    請求項10に記載の撮像アレイ。
  16. 前記行増幅器は、更に、前記バッファ増幅器入力とバッファ増幅器出力との間の差を測定するコントローラを備え、
    前記コントローラは、前記差が所定の閾値より小さいとき、前記行増幅器を、前記第1の時間期間から前記第2の時間期間に切り替えさせる、
    請求項10に記載の撮像アレイ。
  17. 前記バッファ増幅器は、1より大きい利得を有する、請求項16に記載の撮像アレイ。
JP2016541719A 2013-09-13 2014-08-27 Cmos撮像センサのために適合された増幅器 Active JP6100443B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/026,855 2013-09-13
US14/026,855 US9374545B2 (en) 2013-09-13 2013-09-13 Amplifier adapted for CMOS imaging sensors
PCT/US2014/052865 WO2015038336A1 (en) 2013-09-13 2014-08-27 Amplifier adapted for cmos imaging sensors

Publications (2)

Publication Number Publication Date
JP2016541209A JP2016541209A (ja) 2016-12-28
JP6100443B2 true JP6100443B2 (ja) 2017-03-22

Family

ID=52666160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016541719A Active JP6100443B2 (ja) 2013-09-13 2014-08-27 Cmos撮像センサのために適合された増幅器

Country Status (9)

Country Link
US (1) US9374545B2 (ja)
EP (1) EP3044872B1 (ja)
JP (1) JP6100443B2 (ja)
CN (1) CN105706361B (ja)
CA (1) CA2924244C (ja)
ES (1) ES2750613T3 (ja)
HK (1) HK1223747A1 (ja)
IL (1) IL244551A (ja)
WO (1) WO2015038336A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6355387B2 (ja) * 2014-03-31 2018-07-11 キヤノン株式会社 撮像装置及び撮像システム
US10469776B2 (en) 2016-04-04 2019-11-05 Prophesee Sample and hold based temporal contrast vision sensor
US10145734B2 (en) * 2016-08-22 2018-12-04 Semiconductor Components Industries, Llc Methods and apparatus for a light sensor
JP6949368B2 (ja) * 2016-12-05 2021-10-13 株式会社テックイデア A/d変換器およびこれを用いたセンサ装置
EP3556089B1 (en) * 2016-12-19 2023-02-01 BAE Systems Imaging Solutions Inc. Global shutter scheme that reduces the effects of dark current
CN110832847B (zh) * 2017-06-29 2022-07-12 Bae系统成像解决方案有限公司 适用于cmos成像传感器的超低噪声放大器
TWI709895B (zh) * 2020-01-14 2020-11-11 大陸商北京集創北方科技股份有限公司 類比前端電路、生物特徵採集電路、觸控檢測電路及資訊處理裝置
WO2024145329A1 (en) * 2022-12-29 2024-07-04 BAE Systems Imaging Solutions Inc. Column readout amplifier for image sensors

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL82194A (en) 1986-04-23 1992-03-29 Rosemount Inc Measurement circuit
JPH0550833U (ja) * 1991-12-02 1993-07-02 株式会社ケンウッド 周波数シンセサイザチューナ
JP3277056B2 (ja) 1993-12-09 2002-04-22 シャープ株式会社 信号増幅回路及びこれを用いた画像表示装置
JP3351192B2 (ja) * 1995-07-12 2002-11-25 富士ゼロックス株式会社 画像読取信号処理装置
JP4035194B2 (ja) * 1996-03-13 2008-01-16 キヤノン株式会社 X線検出装置及びx線検出システム
US5892540A (en) * 1996-06-13 1999-04-06 Rockwell International Corporation Low noise amplifier for passive pixel CMOS imager
IL134026A (en) 2000-01-13 2005-11-20 Visonic Ltd Circuitry for signal measurement
JP3984808B2 (ja) * 2000-09-07 2007-10-03 キヤノン株式会社 信号処理装置及びそれを用いた撮像装置並びに放射線撮像システム
US6459078B1 (en) * 2000-12-04 2002-10-01 Pixel Devices International, Inc. Image sensor utilizing a low FPN high gain capacitive transimpedance amplifier
DE10134680A1 (de) 2001-07-20 2003-02-06 Endress & Hauser Gmbh & Co Kg Schaltungsanrdnung für einen kapazitiven Sensor
JP4804254B2 (ja) * 2006-07-26 2011-11-02 キヤノン株式会社 光電変換装置及び撮像装置
JP2008078894A (ja) * 2006-09-20 2008-04-03 Canon Inc 光電変換装置
CN101523273B (zh) * 2006-10-19 2012-02-01 夏普株式会社 显示装置
FR2920590B1 (fr) * 2007-08-28 2009-11-20 New Imaging Technologies Sas Pixel actif cmos a tres grande dynamique de fonctionnement
US8063964B2 (en) * 2007-11-20 2011-11-22 Altasens, Inc. Dual sensitivity image sensor
CN102113216B (zh) 2008-08-11 2013-08-21 夏普株式会社 电容负载驱动电路和具备该电容负载驱动电路的显示装置
JP2010146526A (ja) * 2008-12-22 2010-07-01 Panasonic Corp 基準電圧発生回路
CN101902583B (zh) * 2009-05-26 2013-03-13 英属开曼群岛商恒景科技股份有限公司 影像传感器及具有高转换增益的低噪声像素读出电路
JP2011124786A (ja) * 2009-12-10 2011-06-23 Nikon Corp 固体撮像素子
US8411184B2 (en) * 2009-12-22 2013-04-02 Omnivision Technologies, Inc. Column output circuits for image sensors
JP5693146B2 (ja) * 2010-10-29 2015-04-01 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法

Also Published As

Publication number Publication date
EP3044872B1 (en) 2019-08-14
US9374545B2 (en) 2016-06-21
CA2924244C (en) 2017-01-03
EP3044872A4 (en) 2017-05-17
IL244551A0 (en) 2016-04-21
US20150076321A1 (en) 2015-03-19
CN105706361B (zh) 2017-07-04
CN105706361A (zh) 2016-06-22
ES2750613T3 (es) 2020-03-26
IL244551A (en) 2017-05-29
EP3044872A1 (en) 2016-07-20
JP2016541209A (ja) 2016-12-28
CA2924244A1 (en) 2015-03-19
HK1223747A1 (zh) 2017-08-04
WO2015038336A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
JP6100443B2 (ja) Cmos撮像センサのために適合された増幅器
JP6911128B2 (ja) 拡張されたダイナミックレンジを備えたイメージングアレイ
US9781278B2 (en) Solid-state image sensor and image reading apparatus
CN106470322B (zh) 减轻图像传感器的列固定图案噪声的读出电路
US9571775B1 (en) Image sensor power supply rejection ratio improvement through ramp generator in continuous time readout circuitry
US9029752B2 (en) Solid state imaging apparatus including reference signal generator with a slope converting circuit
US9736411B2 (en) Image sensor pixel having multiple sensing node gains
US10170514B2 (en) Image sensor
US7791664B1 (en) Methods for reading a pixel and for writing to a pixel and a device having pixel reading capabilities and pixel writing capabilities
TWI586172B (zh) 用於影像感測器之讀出電路及影像系統
TW201644267A (zh) 經由斜波產生器之影像感測器電源供應抑制比雜訊減少
CN109906605B (zh) 摄像装置和电子设备
EP3871407B1 (en) Ultra-high dynamic range cmos sensor
US10863130B2 (en) Backside illuminated global shutter imaging array
US11252353B2 (en) Ultra-low noise amplifier adapted for CMOS imaging sensors
CN112969042A (zh) 运算电路和图像传感器的读出电路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170222

R150 Certificate of patent or registration of utility model

Ref document number: 6100443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250