JP3984808B2 - 信号処理装置及びそれを用いた撮像装置並びに放射線撮像システム - Google Patents
信号処理装置及びそれを用いた撮像装置並びに放射線撮像システム Download PDFInfo
- Publication number
- JP3984808B2 JP3984808B2 JP2001268965A JP2001268965A JP3984808B2 JP 3984808 B2 JP3984808 B2 JP 3984808B2 JP 2001268965 A JP2001268965 A JP 2001268965A JP 2001268965 A JP2001268965 A JP 2001268965A JP 3984808 B2 JP3984808 B2 JP 3984808B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- operational amplifier
- output
- input terminal
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/195—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a two-dimensional array or a combination of two-dimensional arrays
Description
【発明の属する技術分野】
本発明は信号転送装置及びそれを用いた撮像装置並びに放射線撮像システムに関し、特に医療や内部非破壊検査の為のX線検出器や、複写機、ファクシミリなど事務機器等の画像入力部として適用することができる光電変換装置に好適に用いられるものである。
【0002】
【従来の技術】
医療診断に用いられる放射線撮像装置は現在、放射線を人体に曝射させ、透過した放射線を蛍光体により可視光に変換し、フィルムに露光させるいわゆるフィルム方式が主流である。
【0003】
しかしながら、現像処理工程を要する従来のフィルム方式では得られない画像情報取得の即時性からくる診断効率の向上や、記録、管理ならびに遠隔医療診断に必要な画像伝送の容易性などの理由から近年、“X線画像情報のディジタル化”の要求が高まりつつあり、最近ではCCD固体撮像素子やアモルファスシリコン光電変換素子をフィルムの代わりに用いたX線撮像装置が提案されてきている。
【0004】
図29は、特開平9−307698号公報に記載されているX線撮像装置に適用可能な2次元光電変換装置の一例を示す図である。
【0005】
図29において、101は光電変換回路部を示しており、110は入射した光を信号電荷に変換する受光領域、111は受光領域110で光電変換された信号電荷を蓄積する電極間容量、S1-1〜S3-3はそれぞれが受光領域110と電極間容量111を有する光電変換素子、M1、M2、M3はマトリクス信号配線、T1-1〜T3-3は光電変換素子S1-1〜S3-3で形成された信号電荷をマトリクス信号配線M1、M2、M3に転送するスイッチング素子、G1、G2、G3はスイッチング素子T1-1〜T3-3を駆動させるゲート駆動配線、C1、C2、C3は各マトリクス信号配線M1、M2、M3の負荷容量である。又、102はゲート駆動配線G1〜G3に駆動用信号を印加するゲート線駆動用回路部としてのシフトレジスタである。又、107は光電変換素子のバイアス電源である。
【0006】
103はマトリクス信号配線M1〜M3より転送された並列信号を直列信号に変換して出力する読み出し用回路部を示しておりSRES1、SRES2、SRES3は各負荷容量C1、C2、C3のリセットスイッチ、CRESはSRES1、SRES2、SRES3に印加する制御信号、A1〜A3は各マトリクス信号配線M1〜M3が正転入力端子に接続され各マトリクス信号配線からの出力信号をインピーダンス変換するバッファアンプ、Sn1〜Sn3はバッファアンプA1〜A3を通して出力された出力信号をサンプリングするサンプリングスイッチ、SMPLはサンプリングスイッチSn1〜Sn3に印加する電圧パルス、CL1〜CL3はサンプリングコンデンサ、B1〜B3はサンプリングされた出力信号が正転入力端子に入力されインピーダンス変換するバッファアンプ、Sr1〜Sr3はバッファアンプB1〜B3の出力を直列信号として順次読み出す読み出し用スイッチ、104は読み出し用スイッチ駆動用回路部としてのシフトレジスタ、105は出力バッファアンプである。
【0007】
106はアナログ信号をデジタル信号に変換するA/D変換回路部である。
【0008】
なお、図29では簡単の為に3×3=9画素の2次元光電変換装置を表しているが、実際の光電変換装置はその用途により更に多画素で構成される。
【0009】
図30は、図29の光電変換装置の動作を説明するタイミングチャートである。
【0010】
光電変換素子S1-1〜S3-3で光電変換された信号電荷は光電変換素子内の電極間容量111に一定期間蓄積される。その後、シフトレジスタ102よりゲート駆動配線G1に転送用の第1の電圧パルスをt1時間印加すると、スイッチング素子T1-1〜T1-3がONし、第1行の光電変換素子S1-1〜S1-3に蓄積されていた信号電荷はマトリクス信号配線M1,M2,M3の負荷容量C1、C2、C3に各々転送され、負荷容量C1、C2、C3それぞれに信号電荷が転送された後の電位をそれぞれV1、V2、V3とすると、電位V1、V2、V3は信号電荷量に応じて異なる。図30では各信号電荷量が異なった場合を示している。ここまでの動作を転送動作という。
【0011】
マトリクス信号配線M1〜M3の信号電荷はそれぞれ読み出し用回路部103内のバッファアンプA1〜A3によりインピーダンス変換される。その後、サンプリングスイッチSn1〜Sn3が図中に示されるSMPLパルスによりt2時間だけONし、サンプリングコンデンサCL1〜CL3に信号電荷は転送される。この動作をサンプリング動作という。
【0012】
続いて、順次シフトレジスタ104からの読み出しパルスSp1〜Sp3により読み出し用スイッチSr1〜Sr3が順次t3時間ずつONすることにより、サンプリングコンデンサCL1〜CL3に転送されていた並列の信号電荷が各バッファアンプB1〜B3によりインピーダンス変換された後、最終出力アンプ105から直列信号として読み出され、さらにA/D変換回路部106でデジタル化される。この動作を読み出し動作という。
【0013】
その後、リセットスイッチSRES1〜SRES1に制御信号CRESをt4時間印加して負荷容量C1〜C3をリセットし、次行の読み出し動作に備える。この動作をリセット動作という。
【0014】
以下同様に、シフトレジスタ102よりゲート駆動配線G2,G3を順次駆動することにより、光電変換素子S2-1〜S3-3の全画素データが繰り返し読み出される。
【0015】
図29で示したマトリクス信号配線M1〜M3の各々の負荷容量C1〜C3は、実際はスイッチング素子T1-1〜T3-3のゲート電極と信号配線M1〜M3側の電極との交差部で形成される電極間容量(Cgs)で構成される。例えば、負荷容量C1は信号配線M1に接続されている3個のスイッチング素子T1-1、T2-1、T3-1のCgsの和になる。負荷容量C2,C3についても同様である。すなわち、2次元光電変換回路部の画素配列をm行×n列とすると、マトリクス信号配線Mi(i=1〜n)の負荷容量値Ci(i=1〜n)は以下の一般式で表される。
【0016】
Ci=Cgs×m (1)
光電変換素子内の電極間容量111に蓄積された信号電荷は、前述の転送動作によって各マトリクス信号配線Mi(i=1〜n)の負荷容量Ci(i=1〜n)に転送される。この時、負荷容量Ciの電位Viは、光電変換素子内の電極間容量をCs、信号電荷をQiとすると、
Vi=Qi/(Cs+Ci)=Qi/(Cs+mCgs) (2)
となる。転送前の電極間容量Csの電位Vsは、
Vs=Qi/Cs (3)
であるから、転送後の信号電圧Viはマトリクス信号配線の負荷容量Ciの分小さくなる。光電変換回路部101のサイズにもよるが、Cgs自体はそれなりに小さく、また図29の例の様に画素配列が3×3のように小さければ負荷容量Ciの影響は小さいが、画素数が増えてくると無視できなくなる。例えば、医療用の放射線撮像装置の光電変換回路部の大きさは、肺部を撮影する装置を例にとると、40cm×40cm程度必要とされており、仮に100μmの画素ピッチで形成すると、画素数は4000×4000=1600万と膨大な数になる。ここで、前記特開平9−307698号公報に記述されているスイッチング素子をアモルファスシリコンTFTで形成した場合の一般的な数値としてCs=3pF,Cgs=0.05pFを用いると、電位Vsと電位Viの比は
Vs:Vi=1/Cs:1/(Cs+4000Cgs)=1:1/68 (4)
となり、負荷容量が支配的になるのが分かる。このように転送動作により信号電荷の電位が圧縮されることは、その後の読み出し動作においてS/N的に不利になる。
【0017】
すなわち、図29の読み出し用回路部103において、サンプリングスイッチSn1〜Sn3以降の電圧ノイズをVn(VnはサンプリングスイッチSn1〜Sn3と読み出しスイッチSr1〜Sr3のON抵抗に起因する熱雑音およびバッファアンプB1〜B3と出力アンプ105の雑音の2乗平均で表される。)とすると、S/N比はVi/Vnであるから、仮に転送動作で信号電圧が圧縮されなかった場合と比べると、約36dBもS/Nを劣化させることが分かる。なお、読み出し用回路部103では、上記Vnの他にリセットスイッチSRES1〜SRES3のON抵抗に起因する熱雑音とバッファアンプA1〜A3の雑音も存在するが、これらはViと等価であるので、上記S/Nの議論では省略している。
【0018】
このS/Nの問題を改善できる光電変換装置を図31に示す。図31において、R7及びR8は抵抗素子、D1〜D3はマトリクス信号配線M1〜M3が正転入力端子に接続され各マトリクス信号配線からの出力信号を抵抗R7、R8で決定される増幅率Gで増幅する非反転増幅器である。
【0019】
又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0020】
図31は図29と同様に、光電変換回路部101が3×3=9画素で構成されている例である。図29との相違点は、読み出し用回路部103において各マトリクス信号配線M1〜M3に接続されたバッファアンプA1〜A3が、抵抗R7,R8で決定される増幅率Gを有する非反転増幅器D1〜D3に変更されている点である。
【0021】
同様にS/Nを議論すると、光電変換された信号電荷Qiは各マトリクス信号配線M1〜M3の負荷容量C1〜C3に転送され、負荷容量C1〜C3の電位V1〜V3は図29と同様、(2)式で表される値になる。ここで、図31の場合は非反転増幅器D1〜D3によって正転入力端子に接続された負荷容量C1〜C3の信号電圧V1〜V3はG倍に増幅されて出力される。すなわち、画素構成がm行×n列の2次元光電変換装置として一般化すると、出力電圧Vout は以下のように表される。
【0022】
なお、ここで非反転増幅器D1〜D3の増幅率Gを例えば次式のように設定すると
G=1+(R8/R7)=1+(mCgs/Cs) (6)
出力電圧Vout は(7)式のように(3)式と等しくなる。
【0023】
Vout =Qi/Cs=Vs (7)
すなわち、(2)式と比較すると転送動作による信号電圧の圧縮の問題が解消され、S/Nが改善されることが分かる。なお、増幅率Gはここでは説明を簡単にする為に(6)式で表されるような値を用いたが、増幅率はG>1であれば値は任意でよい。また、Gは可能な限り大きい値を取る方がS/Nに有利であることは明らかである。
【0024】
【発明が解決しようとする課題】
しかしながら、上記図31の例には同じ読み出し用回路部を異なる画素配列の2次元光電変換回路部と組み合わせて使用する際、その汎用性の点で改善の余地がある。すなわち、読み出し用回路部103を光電変換素子部が同一で等しい光電変換効率を有する(同一光量に対し等しい信号電荷Qiを発生)が、画素配列がk行×l列とm行×n列の異なる2種類の光電変換回路部に対して適用する場合、(5)式によれば各々出力電圧は
Vout =G×Qi/(Cs+kCgs) (8)
Vout'=G×Qi/(Cs+mCgs) (9)
と、マトリクス信号配線の負荷容量値が異なる分、大小異なる信号出力を示すことになる。このことは、例えば従来のフィルム方式のX線撮影装置では、撮影する部位によってフィルムサイズを変更した場合でも、フィルム感度とX線曝射量が同じなら、同じダイナミックレンジやS/Nが得られ、極めて汎用性が高いのに対し、機種によりそれら光電変換装置の性能に差が生じる為に、画素配列の異なる機種毎に適切な固定の増幅率Gを有する専用の読み出し用回路部を準備しておくか、機種毎に増幅率Gを回路的に設定する手段を設ける必要があることを意味している。前者の場合は、将来製品化されるものも含めて、あらゆる機種に対して個別の読み出し用回路部を準備することは事実上不可能であり、また不経済である。後者についても回路が複雑になるなどコストアップの要因となる。
【0025】
又、上述した課題とは別に、従来より知られた演算増幅器では、その反転入力端子と出力端子との間に積分容量を設ける場合、その積分容量のリセット時間を十分に短くすることが困難であり、信号転送装置の動作スピードを向上させるためには、更なる改良の余地がある。
【0026】
本発明の目的は、汎用性の高い信号転送装置及びそれを用いた撮像装置並びに放射線撮像システムを提供することにある。
【0027】
加えて本発明の別の目的は、S/Nに優れ、かつ読み出しスピードを高速化し、光電変換回路部の多画素化に好適な信号転送装置、信号処理装置及びそれを用いた撮像装置並びに放射線撮像システムを提供することにある。
【0028】
【課題を解決するための手段】
本発明の信号転送装置は、複数の信号源に接続される複数の端子と、前記複数の端子から入力される信号を直列信号に変換して出力する読み出し用回路部と、を有する信号転送装置において、前記読み出し用回路部は、前記各端子に接続された第1演算増幅器と、該第1演算増幅器の出力を受ける第2演算増幅器と、該第2演算増幅器を介して出力された出力信号をサンプリングするサンプリングスイッチと、サンプリングされた前記出力信号を蓄えるサンプリング容量と、蓄えられた前記出力信号を前記サンプリング容量から直列信号として順次読み出す読み出し用スイッチと、第3演算増幅器と、を有しており、前記第1演算増幅器は、対応する前記端子に接続された反転入力端子と、基準電圧が供給される正転入力端子と、出力端子と、を備え、前記第1演算増幅器の該反転入力端子と該出力端子との間に、積分容量とリセットスイッチとが並列に接続されており、前記第3演算増幅器は、前記読み出し用スイッチを介して前記サンプリング容量に接続された反転入力端子と、基準電圧が供給される正転入力端子と、出力端子と、を備え、前記第3演算増幅器の該反転入力端子と該出力端子との間には積分容量とリセットスイッチとが並列に接続されていることを特徴とする。
【0029】
又、本発明の信号転送装置は、演算増幅器を有する信号転送装置において、前記演算増幅器は、対応する前記端子に接続された反転入力端子と、基準電圧が供給される正転入力端子と、出力端子と、を備え、前記演算増幅器の該反転入力端子と該出力端子との間に、積分容量とリセットスイッチとが並列に接続されており、前記演算増幅器の位相補償容量を充放電するスイッチング回路と、前記演算増幅器の前記リセットスイッチの動作に応じて前記スイッチング回路を制御する制御回路と、が設けられていることを特徴とする。
【0030】
本発明の撮像装置は、入射した光又は放射線のうち少なくともいずれか一方を電気信号に変換する変換素子を有する回路部と、前記回路部からの信号を転送する信号転送回路部と、を具備する撮像装置において、前記信号転送回路部は、前記回路部に接続された第1演算増幅器と、該第1演算増幅器の出力を受ける第2演算増幅器と、該第2演算増幅器を介して出力された出力信号をサンプリングするサンプリングスイッチと、サンプリングされた前記出力信号を蓄えるサンプリング容量と、蓄えられた前記出力信号を前記サンプリング容量から直列信号として順次読み出す読み出し用スイッチと、第3演算増幅器と、を有しており、前記第1演算増幅器は、前記回路部に接続された反転入力端子と、基準電圧が供給される正転入力端子と、出力端子と、を備え、前記第1演算増幅器の該反転入力端子と該出力端子との間に、積分容量とリセットスイッチとが並列に接続されており、前記第3演算増幅器は、前記読み出し用スイッチを介して前記サンプリング容量に接続された反転入力端子と、基準電圧が供給される正転入力端子と、出力端子と、を備え、前記第3演算増幅器の該反転入力端子と該出力端子との間には積分容量とリセットスイッチとが並列に接続されていることを特徴とする。
【0032】
本発明においては、前記信号配線は前記演算増幅器の反転入力端子に接続されているので、その電位は演算増幅器の正転入力端子電圧に等しくなる。従って前記信号源からの出力された信号電荷は前記演算増幅器の反転入力端子と出力端子との間に接続された前記積分容量に蓄積され、その出力電圧は信号電荷量と前記積分容量の容量値で一義的に決まる。よって、前記演算増幅器の出力電圧は前記信号配線の負荷容量の大小には依存しないので、例えば、様々な画素配列を有する光電変換回路部に汎用的に適用することが可能となる。
【0033】
又、第1演算増幅器から出力された信号電荷はさらに別の演算増幅器に入力されるので、出力された信号電荷を適宜用途に応じて例えばインピーダンス変換すること又は、他の演算増幅器に入力させることでその信号を増幅させることも可能となる。
【0034】
また、本発明においては、演算増幅器の位相補償容量を充放電するスイッチング回路を、リセットスイッチの動作に応じて、制御することにより、積分容量の高速リセットが可能となる。
【0035】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて詳細に説明する。
【0036】
(第1実施形態)
図1は本発明の第1実施形態による信号転送装置の回路図である。図1において、112は信号源に接続される複数の信号配線と接続される複数の端子、103は端子112を介して転送された並列信号を直列信号に変換して出力する読み出し用回路部、E1〜E3は各端子112に接続された複数の演算増幅器において、前記端子112に対して初段である第1演算増幅器、Cf1は第1演算増幅器E1〜E3の反転入力端子と出力端子との間に接続された第1積分容量、SRES1〜SRES3は各第1積分容量Cf1の第1リセットスイッチ、CRESはSRES1、SRES2、SRES3に印加する制御信号、VREF1は第1演算増幅器E1〜E3の正転入力端子が設定された第1基準電圧、Sn1〜Sn3は第1演算増幅器E1〜E3を通して出力された出力信号をサンプリングするサンプリングスイッチ、SMPLはサンプリングスイッチSn1〜Sn3に印加する電圧パルス、CL1〜CL3はサンプリングコンデンサ、B1〜B3はサンプリングコンデンサCL1〜CL3に蓄積された信号電荷をインピーダンス変換するバッファアンプ、Sr1〜Sr3はバッファアンプB1〜B3の出力を直列信号として順次読み出す読み出し用スイッチ、104は読み出し用スイッチ駆動用回路部(シフトレジスタ:SR2)、105は出力バッファアンプ、113は出力バッファアンプ105から出力された出力信号を用途に応じて他の回路に接続させるための端子である。
【0037】
又、106はA/D変換回路部であり、本実施形態においては読み出し用回路部103からの出力信号はA/D変換回路部に接続されているがその限りではない。例えば、A/D変換回路部106が読み出し用回路部103の中に含まれて構成され、端子113を介して処理回路例えばメモリ等に接続されることできる。
【0038】
又、本発明の信号転送装置は以下に述べる撮像装置に好適に用いることができ、信号転送装置の動作については、これを用いた撮像装置を例に挙げて後述するものとする。
【0039】
(第2実施形態)
図2は本発明の第2実施形態による撮像装置の回路図である。図2において、101は光電変換回路部を示しており、110は入射した光を信号電荷に変換する受光領域、111は受光領域110で光電変換された信号電荷を蓄積する電極間容量、S1-1〜S3-3はそれぞれが受光領域110と電極間容量111を有する光電変換素子、M1、M2、M3は信号配線としてのマトリクス信号配線、T1- 1〜T3-3は光電変換素子S1-1〜S3-3で形成された信号電荷をマトリクス信号配線M1,M2,M3に転送するスイッチング素子、G1、G2、G3はスイッチング素子T1-1〜T3-3を駆動させるゲート駆動配線、C1、C2、C3は各マトリクス信号配線M1、M2、M3の負荷容量である。光電変換素子としては例えば、水素化非晶質シリコン膜を用いたMIS型或いはPIN型の薄膜光電変換素子、単結晶シリコンを用いたPNフォトダイオードなどが挙げられる。スイッチング素子としては、非晶質シリコン、多結晶シリコン、単結晶シリコンなどを用いた薄膜トランジスタや、周知のMOSトランジスタを用いることができる。
【0040】
102はゲート駆動配線G1〜G3に駆動用信号を印加する駆動用回路部(シフトレジスタ:SR1)である。103は読み出し用回路部である。又、107は光電変換素子のバイアス電源である。
【0041】
光電変換素子やスイッチング素子を薄膜素子で形成した場合には、駆動用回路部は単結晶シリコンを用いた少なくとも1個のLSIチップで構成するとよく、読み出し用回路部も同様にトランジスタ単結晶シリコンを用いた少なくとも1個のLSIチップで構成するとよい。
【0042】
なお、図2では簡単の為に3×3=9画素の2次元光電変換装置を表しているが、実際の撮像装置はその用途により更に多画素で構成される。
【0043】
又、本実施形態では各マトリクス信号配線M1〜M3には、(E1、B1)、(E2、B2)、(E3、B3)のように各2個の演算増幅器が接続されているが、その数は適宜決まるものであり、本実施形態の数に限定されず、他の演算増幅器があってもよい。
【0044】
以下、全ての実施形態において演算増幅器の数は実施形態の限定されず、図示されている以外に回路内に他の演算増幅器があってもよい。
【0045】
図3は、本実施形態の撮像装置の動作を説明するタイミングチャートである。図3において、まずゲート線駆動用回路部102であるところのシフトレジスタSR1よりゲート駆動配線G1に転送用の第1の電圧パルスがt1時間印加されると、スイッチング素子T1-1 ,T1-2 ,T1-3 がONし、第1行の光電変換素子S1-1 ,S1-2 ,S1-3 とマトリクス信号配線M1〜M3が導通する。マトリクス信号配線M1〜M3は各第1演算増幅器E1〜E3の反転入力端子(−)に接続されているので、各マトリクス信号配線M1〜M3の各電位V1〜V3は正転入力端子電圧VREF1に等しい。従って上記転送動作によって光電変換素子S1-1 ,S1-2 ,S1-3 の信号電荷は各積分積分容量Cf1に転送され、第1演算増幅器E1〜E3の出力電圧Vo1〜Vo3は各信号電荷量をQi(i=1〜3)とすると以下のように変化する。
【0046】
Voi=VREF1−Qi/Cf1 (i=1〜3) (10)
上記(10)式と前記(5)式を比較すると明らかなように、本発明による撮像装置の出力電圧は前記マトリクス信号配線の負荷容量C1〜C3に依存しない。ここで例えば積分容量Cf1の容量値を光電変換素子内の電極間容量Csと等しくおくと出力電圧は(11)式となり、信号成分Qi/Cs=Vsは(7)式と等しくなる。すなわち上記構成においても前述の後段ノイズに対するS/Nは劣化することは無い。
【0047】
Voi=VREF1−Qi/Cs=VREF1−Vs (11)
なお、ここでは簡単の為にCf1=Csとしたが、これには限らない。例えばCf1<Csであれば信号電圧は更に大きくなり、前述の後段ノイズに対するS/Nは更に有利になる。
【0048】
以後の動作は図30で示した従来例と同様であり、サンプリングスイッチSn1〜Sn3がSMPLパルスによりt2時間ONし、サンプリングコンデンサCL1〜CL3に信号は転送される。続いて、順次読み出し用スイッチ駆動用回路部104であるところのシフトレジスタSR2からの読み出しパルスSp1〜Sp3により読み出し用スイッチSr1〜Sr3が順次t3時間ずつONすることにより、各バッファアンプB1〜B3を介して出力バッファアンプ105から直列信号として読み出され、A/D変換回路部106でデジタル化される。その後、リセットスイッチSRES1〜SRES3に制御信号CRESをt4時間印加して積分容量Cf1をリセットし、次行の読み出し動作に備える。以下同様に、シフトレジスタ102よりゲート駆動配線G2,G3を順次駆動することにより、光電変換素子S2-1 〜S3-3 の全画素データを繰り返し読み出す。
【0049】
以上説明したように、本実施形態によれば、マトリクス信号配線M1〜M3が第1演算増幅器E1〜E3の反転入力端子に接続されることで、各マトリクス信号配線M1〜M3の負荷容量C1〜C3に依存せず、さらに信号電荷は積分容量Cf1に転送されるので、読み出し用回路部103は様々な画素配列を有する光電変換回路部に共通に適用することができる。
【0050】
又、本実施形態によれば第1演算増幅器から出力された信号電荷はさらに別の演算増幅器(本実施形態においてはバッファアンプB1〜B3)に入力されるので、出力された信号電荷を適宜用途に応じてインピーダンス変換することが可能となった。又、バッファアンプB1〜B3以外にも、例えば他の演算増幅器を配置させることで、第1演算増幅器から出力された信号電荷を増幅させることも可能となった。
【0051】
以上の実施形態及び以下にのべる各実施形態を含めて、本発明に用いられる信号源としては、光及び/又は放射線を受けて電荷を発生する変換素子や、熱を感知して信号を発するセンサ、音を感知して信号を発するセンサ等が挙げられる。
【0052】
撮像装置のように、信号源としては、光及び/又は放射線を受けて電荷を発生する変換素子を用いる場合には、変換素子を有する回路部として、CMOS型、CCD型、バイポーラ型、或いは薄膜型のイメージセンサを用いることができる。
【0053】
X線のような放射線の像を撮像する場合には、放射線を受けて可視光を放出する蛍光体やシンチレータなどと呼ばれる発光体を、光電変換素子と組み合わせて撮像装置を構成することもできる。具体的には、沃化セシウムやガドリニウム硫化酸化物などの発光体を、薄膜光電変換素子と薄膜トランジスタを有する画素アレイが形成された回路基板上に設けて、放射線撮像装置を構成することができる。
【0054】
本発明の撮像装置および放射線撮像システムにおける放射線とはX線やα,β,γ線等を含み、光とは光電変換素子により検出可能な波長領域の電磁波であり、可視光を含む。
【0055】
(第3実施形態)
図4は本発明の第3実施形態を示す信号転送装置の回路図である。図4において、R9、R10、R11及びR12は抵抗素子、K1、K2、K3は第1演算増幅器E1、E2、E3からの出力信号が抵抗素子R9を介して反転入力端子に接続されるとともに反転入力端子と出力端子との間には抵抗素子R10が接続された第2演算増幅器、VREF2'は第2演算増幅器E1〜E3の正転入力端子に抵抗素子R11及びR12を介して設定された第2基準電圧である。この構成においては、第2演算増幅器の正転入力端子には基準電源VREF2'を抵抗素子R11とR12で分圧した電圧が印加されることとなる。又、第2演算増幅器K1〜K3の増幅率Hは抵抗素子R9及びR10によって決まる値である。
【0056】
又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0057】
又、本発明の信号転送装置は以下に述べる撮像装置に好適に用いることができ、信号転送装置の動作については、これを用いた撮像装置を例に挙げて後述するものとする。
【0058】
(第4実施形態)
図5は本発明の第4実施形態による撮像装置の回路図である。図5では簡単の為に3×3=9画素の2次元光電変換装置を表しているが、実際の撮像装置はその用途により更に多画素で構成される。又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0059】
図5に示す回路構成が図2の回路構成と異なるのは、第1演算増幅器E1〜E3とバッファアンプB1〜B3と間に増幅率Hを有する反転演算増幅器K1〜K3を形成したことと、反転演算増幅器を複数段設けたことである。
【0060】
本実施形態の構成を用いることで、各マトリクス信号配線M1〜M3の負荷容量C1〜C3に依存せずに、さらに第1演算増幅器E1〜E3からの出力信号を増幅させて出力させる撮像装置を提供できることが可能となった。
【0061】
(第5実施形態)
図6は本発明の第5実施形態を示す信号転送装置の回路図である。図6において、CC1〜CC3は第1演算増幅器E1〜E3の出力端子とサンプリングスイッチSn1〜Sn3との間に信号の交流成分のみを通過させる容量素子、F1〜F3は反転入力端子に各容量素子CC1〜CC3が接続された第2演算増幅器、Cf2は第2演算増幅器F1〜F3の反転入力端子と出力端子との間にそれぞれ接続された第2積分容量、Sd1、Sd2、Sd3は各積分容量Cf2をリセットする第2リセットスイッチ、DRESは第2リセットスイッチSd1〜Sd3を制御するパルス信号、VREF2は第2演算増幅器F1〜F3の正転入力端子に設定された基準電圧である。
【0062】
又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0063】
又、本発明の信号転送装置は以下に述べる撮像装置に好適に用いることができ、信号転送装置の動作については、これを用いた撮像装置を例に挙げて後述するものとする。
【0064】
(第6実施形態)
図7は本発明の第6実施形態による撮像装置の回路図である。図7では簡単の為に3×3=9画素の2次元光電変換装置を表しているが、実際の撮像装置はその用途により更に多画素で構成される。
【0065】
又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0066】
図7に示す回路構成が図5の回路構成と異なるのは、図5の第2演算増幅器K1〜K3を構成する抵抗素子R9、R10のかわりに容量素子CC1〜CC3が配置されて第2演算増幅器F1〜F3が形成されていることである。図7では、容量素子CC1〜CC3の一方の電極は第1演算増幅器E1〜E3の出力端子に、もう一方の電極は第2演算増幅器F1〜F3の反転入力端子(−)に接続されている。
【0067】
図8は本発明の図7の撮像装置の第1演算増幅器E1〜E3から第2演算増幅器F1〜F3までと第2リセットスイッチSd1〜Sd3の動作を説明するタイミングチャートである。
【0068】
ある行の読み出しが終了し、次の行の読み出しに備えるリセット動作では制御信号CRESが印加され、第1リセットスイッチSRES1〜SRES3がONし、第1積分容量Cf1の両端がショートされることにより、第1の積分コンデンサCf1に蓄積されていた前の行の信号電荷はリセットされる。この時、第1演算増幅器E1〜E3は電圧ホロワとして動作するので、その出力端子P1の電位はVREF1となる。しかし、この時の出力電圧はリセットスイッチSRES1〜SRES3のON抵抗による熱雑音によってゆらぎを生じており、このゆらぎはリセット期間が終了し第1リセットスイッチSRES1〜SRES3がOFFした瞬間に第1積分容量Cf1に蓄積され、いわゆるKTCノイズとして残留する。KTCノイズRn(Vrms)は第1積分容量Cf1の容量値にのみ依存し、以下の式で表わされる。
【0069】
Rn=(KT/Cf1)1/2 (12)
ここで、Kはボルツマン定数、Tは絶対温度、Cf1は第1積分容量の容量値である。一方、KTCノイズは光電変換素子S1-1 〜S3-3 の電極間容量Csからスイッチング素子T1-1 〜T3-3 により信号電荷を転送する際にもスイッチング素子のON抵抗に起因する熱雑音により発生し、信号電荷に重畳して転送される。ここで例えば前記第1実施形態のようにCf1=Csとおくと両者のノイズ量は等しくなり、第1積分容量Cf1のリセットノイズ(KTCノイズ)は無視できない。Cf1>Csとすれば第1積分容量Cf1のリセットノイズ自体は小さくなるが、この時は信号電圧Qi/Cf1も小さくなってしまうのでS/Nは改善されない。図8の波形P1(出力端子P1の波形)において、制御信号CRESがOFFした後の第1基準電圧VREF1からのずれ量(図8ではエラーと記載)はこの第1積分容量Cf1のリセットノイズによるものである。
【0070】
一方、第2演算増幅器F1〜F3の反転入力端子(−)と出力端子との間に接続されたリセットスイッチSd1〜Sd3はパルス信号DRESにより制御され、パルス信号DRESは制御信号CRESとほぼ同時にONし、制御信号CRESより遅れてOFFする。パルス信号DRESが印加されている期間はリセットスイッチSd1〜Sd3がONして第2積分容量Cf2をリセットし、第2演算増幅器F1〜F3は電圧ホロワ動作をし、その出力端子P2の電位はVREF2となる。制御信号CRESがOFFした直後もパルス信号DRESはONしているので出力端子P2の電位は変化せず、DC成分である第1積分容量Cf1のリセットノイズは容量素子CC1〜CC3に蓄積される。パルス信号DRESがOFFしてもこの状態は保持され、しかる後次行の転送動作によりゲート駆動パルスG2が印加され、信号電荷が第1積分容量Cf1に転送されるのに応じて、第2演算増幅器F1〜F3の出力電圧P2(出力端子P2の出力電圧)は変化する。この時の出力端子P1,P2の電位(P1,P2として示す)は各々次式で表される。
【0071】
ここで(13)式には第1積分容量Cf1のリセットノイズRnを付加してある。
【0072】
上記(13),(14)式を比較すると、第2演算増幅器F1〜F3の出力電圧には信号の交流成分のみが現れ、第1積分容量Cf1のリセットノイズがキャンセルされることが分かる。また、(14)式より明らかなように、信号電圧は容量素子CC1〜CC3と第2の積分容量Cf2の比でゲインがかかる。ここでCCi(i=1〜3)>Cf2としておけばサンプリングスイッチSn1〜Sn3以降のノイズに対するS/Nは更に有利になる。なお、出力電圧P2(出力端子P2の電圧)には実際は第2積分容量Cf2のリセットノイズ(KTCノイズ)が重畳されるが、そのノイズ量は入力に換算するとCf2/CCiになるのに加え、前述のように第2演算増幅器F1〜F3のゲインは容量の比でのみ決まるので第2積分容量Cf2の容量値を第1積分容量Cf1に比べ十分大きくすることが可能であり、その結果、第2積分容量Cf2のリセットノイズは無視することができる。よって(14)式ではこれを省略している。
【0073】
その後の動作については図3と同様であるので説明を省略する。
【0074】
以上説明したように、本実施形態によれば、読み出し用回路部103において第1演算増幅器E1〜E3の出力端子とサンプリングスイッチSn1〜Sn3との間に信号の交流成分のみを通過させる容量素子CC1〜CC3と第2演算増幅器F1〜F3を接続し、第2演算増幅器F1〜F3の反転入力端子と出力端子との間に第2リセットスイッチSd1〜Sd3を配置させることにより、信号電荷が転送される第1積分容量Cf1のリセットノイズを除去することができるので、高S/Nの光電変換装置が提供できる。
【0075】
ここで、本発明の第4実施形態と第6実施形態を比較すると、第4実施形態で示した構成もそれ自体有効ではあるが、以下1)及び2)に示す理由により、図7の第2演算増幅器F1〜F3のように、抵抗素子ではなく容量素子によって信号を伝達する構成の演算増幅器の方が好適な構成である。
【0076】
1) 図7の構成だとCF1のリセットノイズが除去できる。
【0077】
図5より明らかなように初段の第1演算増幅器E1〜E3の出力は抵抗素子R9を介して次段の第2演算増幅器K1〜K3に接続されているので、直流成分が通過可能である。したがって、(13)式に示したように初段の演算増幅器E1〜E3の出力に重畳された第1積分容量Cf1のリセットノイズRnもまた、次段の第2演算増幅器K1〜K3で増幅されてしまうのでS/N的に不利であり、別途ノイズキャンセル回路が必要となる。
【0078】
Rn = (KT/Cf1)1/2 (12)
P1 = VREF1 − Qi/Cf1 + Rn (13)
(13)式で示した初段の第1演算増幅器E1〜E3の出力電圧P1は図5、図7においてそれぞれ次段の第2演算増幅器K1〜K3及びF1〜F3により以下のように増幅される。
【0079】
すなわち図7の構成では次段の演算増幅器F1〜F3の出力電圧P2は
P2 = VREF2 + (Qi/Cf1)×(CCi/Cf2) (i=1〜3) (14)
一方、図5の構成では次段の第2演算増幅器K1〜K3の出力電圧P2はR11、R12がおのおのR9、R10と等しいとすると
P2 = (R10/R9)×(VREF2' − VREF1) + (R10/R9)×(Qi/Cf1 + Rn) (15)
と表される。(14)、(15)式を比較すると図5の構成では積分容量Cf1のリセットノイズRnがゲイン倍(R10/R9)されて出力に現れてしまうことが分かる。
また、(14)、(15)式において
CCi/Cf2 = R10/R9 (i=1〜3) (16)
VREF2 = (R10/R9)×(VREF2' − VREF1) (17)
となるよう容量値、抵抗値および基準電圧VREF2'を決定すると同一信号電荷Qiに対し等しい出力電圧が得られる。図9、図10はおのおの図5、図7に図示した初段の第1演算増幅器E1〜E3の出力P1と、それぞれの次段の第2演算増幅器K1〜K3及びF1〜F3からの出力電圧P2を図示した図である。
【0080】
2) 図7の構成だと任意の信号レベルによっても系の消費電流が変化しない。
【0081】
図5の構成では初段の第1演算増幅器E1〜E3の出力端子と次段の第2演算増幅器K1〜K3の反転入力端子との間に接続された抵抗R9の両端の電位差によりこれを流れる電流値が変化する。すなわち、次段の第2演算増幅器K1〜K3の反転入力端子電圧は正転入力端子電圧と等しく、第2基準電圧VREF2'を抵抗R11とR12で分圧した電圧が常に印加されており変化しない。一方、抵抗R9の他端の電圧は(13)式のごとく信号電荷Qiによって変化するため抵抗R9を流れる信号電流成分i9は
i9 = (1/R9)×(Qi/Cf1) (18)
と表される。これは例えば撮像装置において、撮影する像が明るい場合はシステムの消費電流が増加し、暗い像の場合は減少することを意味する。
【0082】
本実施形態では簡単のために3×3画素の場合を示してあるが、前述した医療用X線撮像装置では、4000列ものマトリクス信号配線を有している。この為、1マトリクス信号配線当りの電流変化は軽微でも全体では大きな電流変化となるので好ましくない。
【0083】
以上説明したように、複数の演算増幅器を従属接続して信号電荷を増幅する場合、本発明第6実施形態のように各々の反転演算増幅器を、容量素子を介して接続し、電荷の移動により信号伝達せしめることが有効である。なお、上記例では2段の反転演算増幅器を従属接続した例を用いて説明したが、従属接続する反転演算増幅器の数はこれに限らない。
【0084】
(第7実施形態)
図11は本発明の第7実施形態を示す信号転送装置の回路図である。図11において、R1〜R3は第1演算増幅器E1〜E3と容量素子CC1〜CC3との間に配置された抵抗素子、R4〜R6はサンプリングスイッチSn1〜Sn3とサンプリングコンデンサCL1〜CL3との間に配置された抵抗素子である。
【0085】
又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0086】
又、本発明の信号転送装置は以下に述べる撮像装置に好適に用いることができ、信号転送装置の動作については、これを用いた撮像装置を例に挙げて後述するものとする。
【0087】
(第8実施形態)
図12は本発明の第2実施形態による撮像装置の回路図である。図12において、図7と異なる点は抵抗素子R1〜R3と、抵抗素子R4〜R6を配置した点である。
【0088】
一般にランダムノイズは様々な周波数成分を有するノイズの集まりと定義することができ、観測される総ノイズ量は単位周波数当たり平均値からのゆらぎを系の通過帯域で積分した値となる。従って必要以上、すなわち光電変換によって得られた信号電荷の転送に十分な通過帯域よりも高い周波数帯域を有する検出系は系のS/Nを悪化させることがある。
【0089】
図12において、第1演算増幅器E1〜E3のノイズは演算増幅器自体の帯域制限を受けてその出力に現れるが、このノイズはまず、第1リセットスイッチSRES1〜S RES3 がOFFした瞬間に容量素子CC1〜CC3に終端される。そして信号電荷が転送される際、再度信号電圧に重畳して更に第2演算増幅器F1〜F3の帯域制限を受けた後、サンプリングコンデンサCL1〜CL3に蓄積される。上記事象は各独立事象であるからサンプリングコンデンサCL1〜CL3上には第1演算増幅器E1〜E3のノイズの√2倍のノイズ電荷が蓄積されることになる。また、第2演算増幅器F1〜F3のノイズも自身の帯域制限を受けてサンプリングコンデンサCL1〜CL3に終端される。これらサンプリングコンデンサCL1〜CL3上に蓄積されるノイズ量は第1演算増幅器E1〜E3および第2演算増幅器F1〜F3の帯域が、上記信号の通過帯域に関して最適に設計されていればそれでよいが、実際演算増幅器を設計、製造する場合、簡単な構成で精度良く所望の帯域を有するよう作り込むことは容易ではない。そこで本実施形態においては、抵抗素子R1〜R3と容量素子CC1〜CC3で所望のカットオフ周波数fc1(Hz)を有する第1のローパスフィルタを構成し、第1演算増幅器E1〜E3の帯域を制限している。また、抵抗素子R4〜R6とサンプリングコンデンサCL1〜CL3とで所望のカットオフ周波数fc2(Hz)を有する第2のローパスフィルタを構成し、第2演算増幅器F1〜F3の帯域を制限している。ここでカットオフ周波数fc1,fc2は各々以下の式で表される。
【0090】
fc1=1/(2πCCi・Ri) (i=1〜3) (19)
fc2=1/(2πCLi・Rj) (i=1〜3,j=4〜6)(20)
以上説明したように、本実施形態によれば、抵抗素子の挿入により容量素子と1次のローパスフィルタを容易に構成でき、各演算増幅器の高周波ノイズ成分を遮断することができるので、回路の複雑化無しに高S/Nの光電変換装置を提供することが可能となる。
【0091】
(第9実施形態)
前述したKTCノイズや、演算増幅器を構成するトランジスタ素子や抵抗素子が発生する熱雑音は絶対温度Tに依存する。また、周囲温度が上昇すると光電変換回路部において暗電流成分が増加し固定パターンノイズとなって、共にS/Nを劣化させる要因となることが知られている。従って、装置自身の消費電力を抑え発熱を最小限に留めることが求められる。ここで、前述の4000×4000画素を有する胸部X線撮像装置を例にとると、マトリクス信号配線が4000列分ある為これに接続される演算増幅器の総数は膨大な数に及び、読み出し用回路部103が光電変換装置の主たる発熱源となり、これの省電力化が要求される。
【0092】
図13は本発明の第9実施形態を示す信号転送装置の回路図である。図13において、H1は読み出し用スイッチSr1〜Sr3の共通出力が反転入力端子に接続された第3演算増幅器、Cf3は第3演算増幅器H1の反転入力端子と出力端子との間に接続された第3積分容量、St1は積分容量Cf3をリセットする第3リセットスイッチ、Sx1はリセットスイッチSt1を制御する駆動パルス、VREF3は第3演算増幅器H1の正転入力端子に設定された第3基準電圧である。
【0093】
又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0094】
又、本発明の信号転送装置は以下に述べる撮像装置に好適に用いることができ、信号転送装置の動作については、これを用いた撮像装置を例に挙げて後述するものとする。
【0095】
(第10実施形態)
図14は本発明の第10実施形態による撮像装置の回路図である。又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0096】
図14において、図12と異なる点は、サンプリングコンデンサCL1〜CL3の直後に接続されたバッファアンプB1〜B3が削除され、サンプリングコンデンサCL1〜CL3が直接読み出し用スイッチSr1〜Sr3に接続されて、各マトリクス信号配線M1〜M3に接続され信号を並列処理するブロックの演算増幅器の数が各ラインあたり3個から2個に削減されている点と、読み出し用スイッチSr1〜Sr3後の最終出力バッファアンプ105が第3演算増幅器H1に置き換わっている点である。
【0097】
上記構成により、1ラインあたり1個演算増幅器が削減されるので、例えば胸部X線撮像装置を例にあげると、都合4000個のアナログ演算増幅器が削減されることになり、省電力の効果が大きい。
【0098】
本実施形態によるサンプリング以降の読み出し動作について、図15のタイミングチャートを用いて説明する。なお、サンプリング以前の動作については図8を示した第6実施形態と同じであるので、説明を省略する。
【0099】
第3リセットスイッチSt1は駆動パルスSx1により読み出し用読み出しパルスSp1〜Sp3の各読み出しパルス間にt5時間ずつONし、第3積分容量Cf3をリセットする。第3リセットスイッチSt1がONしている期間第3演算増幅器H1はバッファアンプとして動作するので、その出力電圧Vout は第3基準電圧VREF3と等しくなる。サンプリング動作が終了後読み出し動作に入り、第1の読み出しパルスSp1が印加されサンプリングコンデンサCL1に蓄積された信号電荷が第3積分容量Cf3に読み出される。第1の信号電荷の読み出しが終了すると、一旦第3リセットスイッチSt1がONし第3の積分容量Cf3がリセットされる。次に第2の読み出しパルスSp2によりサンプリングコンデンサCL2に蓄積された第2の信号が再び第3積分容量Cf3に読み出され、以下この動作を繰り返す。この時の出力電圧Vout は以下の式で表わされる。
【0100】
上式において、第2項が信号成分であり、Qiは光電変換素子S1-1 〜S3-3 で発生した信号電荷である。上式第1項は暗時の出力電圧レベルを示すが、第2基準電圧VREF2、第3基準電圧VREF3の選択はダイナミックレンジの許す範囲で任意である。例えばVREF2=VREF3とすれば第1項はVREF3となり(21)式はシンプルにすることができる。また、上式から明らかなように第3演算増幅器H1においても第3積分容量Cf3とサンプリングコンデンサCLiの比Cf3/CLiでゲインをかけることが可能である。
【0101】
以上説明したように、本実施形態によれば読み出し用回路部において、サンプリングコンデンサCLiが直接読み出し用スイッチに接続され、かつ読み出し用スイッチの共通出力から演算増幅器の積分容量に信号を読み出すので、各マトリクス信号配線に接続され信号を並列処理するブロックの演算増幅器の数が削減され、低消費電力の撮像装置が提供可能となる。
【0102】
(第11実施形態)
図16は本発明の第11実施形態を示す信号転送装置の回路図である。図16において、Cf10は第1演算増幅器E1〜E3に接続された第1積分容量Cf1と並列に接続された積分容量としての積分コンデンサ、Sgは積分コンデンサCf10をON、OFFするためのスイッチ、GAINはスイッチSgを制御する外部制御信号である。
【0103】
又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0104】
又、本発明の信号転送装置は以下に述べる撮像装置に好適に用いることができ、信号転送装置の動作については、これを用いた撮像装置を例に挙げて後述するものとする。
【0105】
(第12実施形態)
図17は本発明の第12実施形態による撮像装置の回路図である。又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0106】
図17において、図14と異なる点は第1演算増幅器E1〜E3に接続された積分容量Cf1と並列に積分コンデンサCf10と外部制御信号GAINによってON、OFFするスイッチSgとが接続されている点である。
【0107】
従って、本実施形態において他の実施形態と異なるのは、積分コンデンサCf10とスイッチSgは信号ゲインを可変せしめるよう作用する点である。すなわち、外部制御信号GAINによりSgがON、OFFした時の第1演算増幅器E1〜E3の出力電圧Voi、Voi'(i=1〜3)は信号電荷をQiとすると、おのおの以下のように表される。
【0108】
両式を比較すると明らかなようにスイッチSgがONした時は積分容量Cf1と積分コンデンサCf10が並列接続されるので同一信号電荷Qiに対して第1演算増幅器E1〜E3でインピーダンス変換された信号電圧は小さくなるので信号ゲインの変更が可能となる。
【0109】
本実施形態で示したように信号ゲインを可変せしめる機能はダイナミックレンジを広く使う上で有効である。すなわち、例えばより高精細な光電変換装置では画素サイズが小さくなるため信号電荷も小さくならざるを得ないが、その場合は外部制御信号GAINによって信号ゲインが高くなるよう設定すれば、A/D変換回路部106の入力ダイナミックレンジをフルに使用することができる。これにより本実施形態による読み出し用回路部103は画素配列のみならず画素サイズの異なる光電変換装置へも汎用的に適用可能となる。
【0110】
又、各光電変換素子はその製造工程でのバラツキなどによって光電変換出力に個体差を生じるが、本実施形態による光電変換装置は読み出し用回路部103内に外部からの信号によりそのゲインが制御できるので、容易に出力バラツキを補正することができ、補正のための外部部品の低減や歩留まりの向上によってコストダウンを図ることができる。
【0111】
本実施形態では簡単のためにスイッチSgと積分コンデンサCf10を1対としゲイン切り替えを2段階としたがこれには限らない。スイッチと容量素子を複数用意し、複数の外部制御信号でゲインを制御すればより精細なゲイン調整が可能となる。
【0112】
又、本実施形態では第1演算増幅器E1〜E3のみ可変ゲインとしたが、第2演算増幅器F1〜F3及び第3演算増幅器H1でも同様の構成にてゲインを可変せしめることが可能であり同様の効果が得られる。
【0113】
(第13実施形態)
画素配列が増し光電変換部が多画素化してくると、ある一定時間内に全画素の読み出しをしようとする場合各画素の読み出しに要する時間が短縮される。例えば前述の4000×4000画素を有する胸部X線撮像装置で、静止撮影画像を1秒あたり1フレーム読み出す場合を考えると、1画素の読み出しに許される時間は1/(4000×4000)=62.5×10-9秒と極めて短時間であることが分かる。一般には全画素をシリアル出力するのではなく、例えば全画素を4分割(2000×2000画素単位)などし、これを並列処理して各画素の読み出し速度を下げるような工夫もされているが、より高精細の静止画像出力や高フレームレートの動画像出力に対応し、医療用X線ディジタルカメラの特徴のひとつである“即時性”を活かす為には、上記分割処理と併せて各画素の読み出し速度自体を向上することが重要となる。
【0114】
前記第9実施形態においてはサンプリングコンデンサCLiから信号を読み出す演算増幅器が第3演算増幅器H1の1個のみである為、1画素あたりの読み出しには読み出し用パルスSp1〜Sp3の各ON時間t3に加えて、次の信号を読み出す為に第3積分容量Cf3をリセットする為に第3リセットスイッチSt1がONする時間t5が必要である。ここで、ON時間t3はサンプリングコンデンサCL1〜CL3から第3積分容量Cf3に転送された電荷量に対し第3演算増幅器H1が十分応答するのに必要な時間であり、第3演算増幅器H1の性能で決まる。一方、時間t5は第3積分容量Cf3上の電荷を放電する為に必要な時間であり、前の電荷を十分リセットするにはt5≧5τ(τは第3積分容量Cf3の容量値と第3リセットスイッチSt1のON抵抗との積で決まる時定数である。)なる時間が必要となる。1例として第3積分容量Cf3の容量値を10pF、第3リセットスイッチSt1のON抵抗を1kΩとすると、時定数τは10×10-9秒であり、第3積分容量Cf3のリセットに必要な時間t5はこの5倍の50×10-9秒となる。従って上述の4000×4000画素の出力を1秒間でシリアル読み出しするのに残された時間t3は62.5×10-9−50×10-9=12.5×10-9秒となり非常に高速に動作する第3演算増幅器H1を用意しなければならない。ここで、時定数を小さくする為に第3積分容量Cf3の容量値を小さくする、例えば1pFにすることも考えられるが、第3積分容量Cf3の容量値を小さくすることはこれのリセットノイズ(KTCノイズ)を増加させることになり好ましくない。また、第3リセットスイッチSt1のON抵抗を小さくすることにも限界がある。以上説明したように、前記第9実施形態は多画素、高速読み出しが要求されるシステムにおいては改善が望まれる。
【0115】
図18は上記の点を鑑み、本発明の第7実施形態を示す信号転送装置の回路図である。
【0116】
図18において、H1は読み出し用スイッチSr1及びSr3の共通出力が反転入力端子に接続された前記第9実施形態における第3演算増幅器H1と同様の構成である第3演算増幅器、H2は読み出し用スイッチSr2及びSr4の共通出力が反転入力端子に接続された第3演算増幅器、Cf3'は第3演算増幅器H2の反転入力端子と出力端子との間に接続された第3積分容量、St2は第3積分容量Cf3'をリセットするリセットスイッチ、Sx2はリセットスイッチSt2を制御する駆動パルス、VREF3は第3演算増幅器H1、H2の正転入力端子に設定された第3基準電圧、Sc1は第3演算増幅器H1とA/D変換回路部106とを接続させる出力選択スイッチ、Ls1は出力選択スイッチSc1を制御する駆動パルス、Sc2は第3演算増幅器H2とA/D変換回路部106とを接続させる出力選択スイッチ、Ls2は出力選択スイッチSc2を制御する駆動パルスである。
【0117】
又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0118】
又、本発明の信号転送装置は以下に述べる撮像装置に好適に用いることができ、信号転送装置の動作については、これを用いた撮像装置を例に挙げて後述するものとする。
【0119】
(第14実施形態)
図19は本発明の第14実施形態による撮像装置の回路図である。又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0120】
図19において、図14と異なる点はサンプリングコンデンサCL1〜CL4から信号を読み出す読み出し用スイッチSr1〜Sr4が1列置きに第3演算増幅器H1及び第3演算増幅器H2に接続されている点と、第3演算増幅器H1、H2の出力が出力選択スイッチSc1、Sc2に各々接続され、出力選択スイッチSc1、Sc2の他方の端子が共通接続されてA/D変換回路部106に入力されている点である。
【0121】
図20は本実施形態のサンプリング以降の動作を説明するタイミングチャートである。サンプリング以前の動作については図8で示した第6実施形態と同様であるので、重複説明を省略する。
【0122】
サンプリング動作が終了後読み出し動作に入ると、まず、第1の読み出しパルスSp1が印加されサンプリングコンデンサCL1に蓄積された信号が第3演算増幅器H1の第3積分容量Cf3に読み出される。この時、第3演算増幅器H2の第3積分容量Cf3'のリセットスイッチSt2は駆動パルスSx2によりONしており、この第3積分容量Cf3'はリセット状態にある。又、第3演算増幅器H1,H2の出力端子に各々接続された出力選択スイッチSc1,Sc2は駆動パルスLs1,Ls2により出力選択スイッチSc1がON、出力選択スイッチSc2がOFFしており、この結果、第3演算増幅器H1の出力が選択されてA/D変換回路部106へ入力される。第1の信号の読み出しが終了すると、第3積分容量Cf3及びCf3'のリセットスイッチSt1,St2および出力選択スイッチSc1,Sc2の駆動パルスSx1,Sx2,Ls1,Ls2は各々極性が反転し、第3演算増幅器H1がリセット状態に入り、サンプリングコンデンサCL3からの第3の信号読み出しに備えると共に、A/D変換回路部106へは第3演算増幅器H2が選択されて導通状態となる。そこへ第2の読み出しパルスSp2によりサンプリングコンデンサCL2に蓄積された第2の信号が第3演算増幅器H2の第3積分コンデンサCf3'に読み出され信号が出力される。
【0123】
以下この動作を繰り返し、各画素の信号は1列置きに第3演算増幅器H1,H2の2つの経路を通って交互に出力される。この為、A/D変換回路部106に入力されるシリアル出力には積分容量のリセット期間t5は現れず、画素単位の読み出しに必要な時間はt3のみとなり、非常に高速な演算増幅器を準備する必要は無くなる。なお、本実施形態では読み出し経路を2系統としたが、これには限られず、必要に応じて3系統以上としてもよいことは勿論である。
【0124】
以上説明したように、本実施形態によればサンプリング以降の読み出し経路を複数用意することによって、一方の演算増幅器の出力期間には他方の演算増幅器はリセット状態にし、次の信号の読み出しに備えることができるので、信号出力は間欠の無い高速読み出しが可能となる。
【0125】
又、本実施形態においては、駆動パルスSx1及びSx2が交互にON、OFFを繰り返し、さらに駆動パルスLs1、Ls2によって出力選択スイッチSc1及びSc2を交互に選択することで第3演算増幅器H1、H2からの信号をA/D変換回路部106に交互に信号を出力する構成となっているが、その方法はこの限りではない。
【0126】
例えば、駆動パルスSx1及びSx2を同時にONさせて、駆動パルスLs1、Ls2のみで出力選択スイッチSc1及びSc2を交互に制御することでもA/D変換回路部106に交互に信号を出力させることは可能である。
【0127】
しかしながら、駆動パルスSx1とSx2が同時にonし、信号が同時に伝送されると、第3演算増幅器H1、H2の出力もまた同時に変化する。これを出力選択スイッチLs1とLs2で切り替えてA/D変換回路部106へ出力するということは、Sp1とSp2がONしてから、第3の演算増幅器H1、H2の出力がA/D変換回路部106に取り込まれるまでの時間に差が出ることになる。読出し速度が速いと、例えばLs1が先にONすると、第3演算増幅器H1の出力は十分に所望の電圧に到達する前にA/D変換回路部106に取り込まれてしまい、第3演算増幅器H2はその後さらに時間が経過し、所望の電圧に到達してから取り込まれることになり、結果仮に第3演算増幅器H1、H2の信号が同じであっても、絵としては縞模様が出ることが考えられる。
【0128】
よって、年々速い読み出し速度が求められるので、駆動パルスSx1及びSx2を交互にONさせている本実施形態の方が好ましい。
【0129】
(第15実施形態)
図21は本発明の信号転送装置を構成する演算増幅器において、信号電荷の読み出しスピードを向上させた好適な演算増幅器を有する信号転送装置の回路図である。
【0130】
図21において、3は演算増幅器、C3は演算増幅器3内に配置された位相補償容量、SW3は位相補償容量C3をスイッチングするスイッチ、Q1〜Q13はトランジスタ、4は第1導電型のトランジスタQ13と第2導電型のトランジスタQ11、Q12よりなるレベルシフト回路とQ13のソース電極と位相補償容量C3とスイッチSW3より構成されたスイッチング回路、5はスイッチング回路4を制御する制御回路、6はスイッチング回路4の制御回路5の一部を構成する奇数段のインバータ遅延回路、7はスイッチング回路4の制御回路5の一部を構成する2入力AND回路、50は演算増幅器3の正転入力端子、60は演算増幅器3の反転入力端子、I1は定電流源、Vv1、Vv2、Vv3は定電圧源である。
【0131】
ここで、スイッチング回路4を構成するトランジスタQ12のゲートは基準電圧を供給するところの電源VREF1に接続されている。インバータ遅延回路6と2入力AND回路の一方の入力端子にはリセットスイッチSRES1を駆動するところの制御信号CRESが、2入力AND回路の他方の入力端子にはインバータ遅延回路6の出力がおのおの接続されている。
【0132】
なお、制御手段5のインバータ遅延回路6を1乃至2以上のシフトレジスタより構成し、最終段のシフトレジスタの反転出力端子を制御回路5の論理積ゲートの入力端子に接続するようにしても良い。また、制御回路5のインバータ遅延回路をRC回路等の時定数回路及びそれに直列に接続されるインバータより構成し、インバータの出力端子を制御手段5の論理積ゲートの入力端子に接続するようにしても良い。
【0133】
又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0134】
又、本発明の信号転送装置は以下に述べる撮像装置に好適に用いることができ、信号転送装置の動作については、これを用いた撮像装置を例に挙げて後述するものとする。
【0135】
(第16実施形態)
図22は本発明の第16実施形態による撮像装置の回路図である。又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0136】
図22においてC1-1、C2-1、C3-1は各光電変換素子S1-1、S2-1、S3-1の電極間容量111の各容量値であり、Q1-1、Q2-1、Q3-1は各光電変換素子S1-1、S2-1、S3-1で光電変換され電極間容量111に蓄積された信号電荷である。
【0137】
又、図22では本明細書における他の実施形態と比べやすいように、演算増幅器3として例えば図14で用いられている第1演算増幅器E1のように光電変換素子S1-1、S2-1、S3-1に対して初段の演算増幅器を配置しているが、本発明の演算増幅器の配置箇所はこれに限定されない。例えば、図14で図示されている第2演算増幅器F1〜F3及び/又は、第3演算増幅器H1等にも適用できる。
【0138】
ここで、本発明の撮像装置の動作について図23を用いて説明する。
【0139】
まず、受光領域としての光電変換素子S1-1、S2-1、S3-1において光電変換の結果得られた信号電荷は光電変換素子内の電極間容量111に一定期間蓄積される(図23には図示していない)。
【0140】
その後シフトレジスタ102より第1の転送パルスがスイッチT1-1にt1時間印加されると光電変換素子S1-1と演算増幅器3の反転入力端子とが導通し、信号電荷Q1-1が第1積分容量Cf1に転送され演算増幅器3の出力が変化して出力信号を後段の処理回路へ伝達する(読み出し動作)。
【0141】
さらに、次の光電変換素子S2-1を読み出すために前画素の信号電荷を蓄積した第1積分容量Cf1をリセットする必要がある。そこで、制御信号CRESを印加することでリセットスイッチSRES1がONすると演算増幅器3の差動入力トランジスタのうちQ1がONしQ2がOFFするので、位相補償容量C3はバイアス電流2Iで充電されるが、本実施形態ではこれに加え第1リセットスイッチSRES1の制御信号CRESがHiになると同時に制御手段5の出力がHiになってスイッチSW3がONしQ13のソース電極と位相補償容量C3とが導通する。これにより位相補償容量C3はトランジスタQ13の出力インピーダンスおよびスイッチSW3のON抵抗と位相補償容量C3の容量値で決まる時定数τ3によっても充電される。またトランジスタQ13の出力インピーダンスおよびスイッチSW3のON抵抗はおのおのサイズを大きくすることが可能なので、時定数τ3は充分小さくすることができ演算増幅器3のスルーレートは向上する。
【0142】
しかる後インバータ遅延回路6による遅延時間t3を経ると制御回路5の出力はLoとなるのでスイッチSW3がOFFし演算増幅器3はバッファアンプ動作にはいる。ここで前記レベルシフト回路を構成するトランジスタQ12とQ13の各ゲート−ソース間電圧が等しくなるようトランジスタサイズおよび定電流源であるトランジスタQ11の電流値を調整しておけば、位相補償容量C3の電位は演算増幅器3がバッファアンプ動作をした時の値に等しくなるので強制リセット期間t3の後、速やかに演算増幅器3の出力電圧はVREF1に安定し、リセット時間t2の短縮が可能となる。
【0143】
その後リセット期間が終了すると読み出し動作にはいり、光電変換装置101の次画素の信号電荷がシフトレジスタ102とスイッチング素子T2-1 により第1積分容量Cf1に読み出される。
【0144】
本実施形態では演算増幅器3の位相補償容量C3をスイッチング回路4により強制的に充電せしめるので充電過渡電流I"が発生するが、C3の電位が所望の電位VREF1に到達するまでの期間、すなわち最大t3時間に限られるので消費電力の増大を必要最低限に抑えることが可能となった。
【0145】
(第17実施形態)
図24は本発明の信号転送装置を構成する演算増幅器において、信号電荷の読み出しスピードを向上させた好適な演算増幅器を有する信号転送装置の回路図である。
【0146】
図24において、7はコンパレータ、8はラッチ回路、Q14は定電流源であるところの第2導電型のトランジスタ、10はトランジスタQ14とスイッチSW3で構成された演算増幅器3の位相補償容量C3を充電するスイッチング回路、9はスイッチング回路10を制御するコンパレータ7とラッチ回路8より構成された制御回路である。又、コンパレータ7の反転入力端子には演算増幅器3の出力端子が、正転入力端子には基準電圧VREF1がおのおの接続されている。一方ラッチ回路8のデータ入力端子には電源、クロック入力端子にはリセットスイッチSRES1を駆動するところの制御信号CRES、リセット端子には前記コンパレータ7の出力端子がおのおの接続され、正転データ出力端子はスイッチSW3を駆動する。
【0147】
又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0148】
本実施形態の特徴は、リセット時において、スイッチSW3がONしてバイアス電流2Iに加え定電流I'"もさらに加わって位相補償容量C3を充電することである。
【0149】
又、本発明の信号転送装置は以下に述べる撮像装置に好適に用いることができ、信号転送装置の動作については、これを用いた撮像装置を例に挙げて後述するものとする。
【0150】
(第18実施形態)
図25は本発明の第18実施形態による撮像装置の回路図である。又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0151】
図25において、図22と異なる点はスイッチング回路10を制御する制御回路をコンパレータ7とラッチ回路8より構成したことである。
【0152】
又、図25では本明細書における他の実施形態と比べやすいように、演算増幅器3として例えば図14で用いられている第1演算増幅器E1のように光電変換素子S1-1、S2-1、S3-1に対して初段の演算増幅器を配置しているが、本発明の演算増幅器の配置箇所はこれに限定されない。例えば、図14で図示されている第2演算増幅器F1〜F3及び/又は、第3演算増幅器H1等にも適用できる。
【0153】
ここで、本発明の撮像装置の動作について図26を用いて説明する。
【0154】
まず、受光領域としての光電変換素子S1-1、S2-1、S3-3において光電変換の結果得られた信号電荷は光電変換素子内の電極間容量111に一定期間蓄積される(図25には図示していない)。
【0155】
その後シフトレジスタ102より第1の転送パルスがスイッチT1-1にt1時間印加されると光電変換素子S1-1と演算増幅器3の反転入力端子とが導通し、信号電荷Q1-1が第1積分容量Cf1に転送され演算増幅器3の出力が変化して出力信号を後段の処理回路へ伝達する(読み出し動作)。
【0156】
さらに、次の光電変換素子S2-1を読み出すために前画素の信号電荷を蓄積した第1積分容量Cf1をリセットする必要がある。そこで、制御信号CRESを印加させることでリセットスイッチSRES1をONさせる。その瞬間、演算増幅器E1の出力は前画素の信号出力状態すなわちVREF1よりも低い状態にあるのでコンパレータ7の出力はHiとなっているためラッチ回路8はイネーブルとなり制御信号CRESがHiになると同時に出力データはHiとなってスイッチSW3がONしトランジスタQ14と位相補償容量C3とが導通する。これにより位相補償容量C3はQ14が供給する定電流I'"でも充電されるので演算増幅器3のスルーレートは向上する。
【0157】
1/SR(t/V)=C3/(2I+I"') (24)
しかる後位相補償容量C3が充電され演算増幅器3の出力電圧がリセット期間バッファアンプとして動作する時の所望の電圧VREF1を超えた瞬間コンパレータ7の出力はLoに反転するのでラッチ回路8はリセット状態となり、スイッチSW3がOFFし演算増幅器3はバッファアンプ動作にはいり安定する。
【0158】
その後リセット期間が終了すると読み出し動作にはいり、光電変換装置101の次画素の信号電荷がシフトレジスタ102とスイッチング素子T2-1により積分コンデンサCf1に読み出される。
【0159】
本実施形態ではスイッチング回路10により供給される定電流I'"によって演算増幅器3の位相補償容量C3が強制的に充電されるが、これは演算増幅器3の出力電圧が所望の電位VREF1に到達するまでの期間に限られ、またコンパレータ7自身の消費電流はバイアス電流Iに比べて小さくできるので消費電力の増大を低く抑えつつリセット時間t2の短縮が可能となった。
【0160】
次に、本発明の一実施形態による放射線撮像システムについて説明する。前述した各実施形態による撮像装置はこの撮像装置として用いることができる。
【0161】
図27(a)は本発明による放射線撮像装置としてのX線検出装置の実装例の模式的構成図、図27(b)は図27(a)のA−A'線における模式的断面図である。
【0162】
6011は非晶質シリコン光電変換素子と非晶質シリコンTFT(共に図示されていない)が複数個形成されたセンサ基板(a−Siセンサ基板)、SR1はシフトレジスタ、6010はシフトレジスタSR1と検出用集積回路ICが実装されたフレキシブル回路基板、PCB1はフレキシブル回路基板6010によってa−Siセンサ基板6011と接続された回路基板、PCB2も同様にフレキシブル回路基板6010によってa−Siセンサ基板6011と接続された回路基板であり、上述した本発明の信号転送装置を有するLSIチップ(IC)が、こちらのフレキシブル回路基板に実装されている。6012はa−Siセンサ基板6011複数枚が接着された大型の光電変換装置を構成する基台、6014はメモリ、6013はメモリ6014をX線から保護するための鉛板、6018は処理回路、6019はコネクタ、6020は全体を収納するカーボンファイバー製のケース、6030はa−Siセンサ基板6011に入射されるX線を可視光に変換するためのシンチレーターである。シンチレーター6030としては例えばCsIが蒸着されている。
【0163】
図28は本発明の放射線撮像システムとしてのX線診断システムを示しており、前述した撮像装置の応用例を示したものである。
【0164】
図28において、6050はX線チューブ、6060はX線チューブから発生されたX線、6040は撮像装置としてのイメージセンサ、6061は患者あるいは被験者、6062は被験者6061の胸部、6070は画像処理を行うイメージプロセッサ、6080及び6081はディスプレイ、6090は電話回線などの伝送手段、6100はフィルムプロセッサ、6110は記録手段としてのフィルムである。
【0165】
図28で図示されているX線診断システムの動作の流れとは、X線チューブ6050で発生したX線6060は患者あるいは被験者6061の胸部6062を透過し、シンチレーターを上部に実装した光電変換装置からなるイメージセンサ6040に入射する。この入射したX線には患者6061の体内部の情報が含まれている。X線の入射に対応してシンチレーターは発光し、これを光電変換して、電気的情報を得る。この情報はデジタルに変換されイメージプロセッサ6070により画像処理され制御室のディスプレイ6080で観察できる。
【0166】
又、この情報は電話回線6090等の伝送手段により遠隔地へ転送でき、別の場所のドクタールームなどディスプレイ6081に表示もしくは光ディスク等の記録手段に記録することができ、遠隔地の医師が診断することも可能である。またフィルムプロセッサ6100によりフィルム6110等の記録手段に記録することもできる。
【0167】
(比較例)
本発明の第16実施形態及び第18実施形態の比較例として以下2つの比較例1、2をあげる。
【0168】
図32は比較例1の撮像装置の回路図である。図33は比較例1である図32の動作を説明するタイミングチャートである。
【0169】
図34は比較例2の撮像装置の回路図である。図35は比較例2である図34の動作を説明するタイミングチャートである。
【0170】
比較例1が第16実施形態及び第18実施形態と異なる点は、第16実施形態及び第18実施形態で配置されているスイッチング回路4及び制御回路5、スイッチング回路9及び制御回路10を比較例1は配置していない構成という点である。
【0171】
図32において、V1はバイアス電源107の電圧値である。
【0172】
又、同じ符号を付した部分については前述してあり、その説明は省略する。
【0173】
ここで、図33を用いて図32の撮像装置の動作を説明する。
【0174】
まず、光電変換素子S1-1〜S3-1において光電変換の結果得られた信号電荷Q1-1〜Q3-1は光電変換素子内の電極間容量111にそれぞれ一定期間蓄積される。
【0175】
その後シフトレジスタ102より第1の転送パルスがスイッチT1-1にt1時間印加されると第1の光電変換素子S1-1と演算増幅器3の反転入力端子とが導通し、信号電荷Q1-1が積分容量Cf1に転送され演算増幅器3の出力が変化して信号を後段の処理回路へ伝達する(読み出し動作)。
【0176】
この時の演算増幅器3の出力電圧Voは以下の式で与えられる。
【0177】
Vo=VREF1−Q1-1/Cf1 (25)
同時に、演算増幅器3は反転演算増幅器であるから電極間容量上の電荷は容量値をC1-1とすると(26)式で示される値に初期化される。
【0178】
Qo=C1-1×(VREF1−V11) (26)
次にリセットスイッチSRES1が制御信号CRESによってt2時間ONして積分容量Cf1の両端をショートすることで前画素の信号電荷Q1-1をリセットし次画素の信号電荷の読み出しに備える(リセット動作)。
【0179】
この時演算増幅器3はバッファアンプとして動作するので、出力電圧Voは
Vo=VREF1 (27)
となる。
【0180】
再びシフトレジスタ102により第2の転送パルスがスイッチT2-1に印加されると新たに第2の光電変換素子S2-1の信号電荷Q2-1が積分容量Cf1に読み出される。以下リセット、読み出しの動作を順次繰り返すことにより全画素の信号電荷の読み出しが完了する。
【0181】
(25)式より明らかなように演算増幅器3の出力電圧Voは各光電変換素子S1-1〜S3-1で光電変換された信号電荷量Q1-1〜Q3-1に応じて変化する。図33は各信号電荷量が異なった場合を示し、また各光電変換素子S1-1〜S3-1は均一であり、したがってその電極間容量値C1-1〜C3-1はおのおの等しいとしている。
【0182】
すなわち、nを任意の整数とすると、多画素の撮像装置において、
C1-1=C2-1=…=Cn-1 (28)
が成立する。
【0183】
そこで、図32で示した撮像装置の全画素の読み出しに必要な時間Ttotalは光電変換素子S1-1〜S3-1における信号電荷の蓄積時間t0と全画素数分の信号電荷の転送時間t1と積分容量Cf1のリセット時間t2の総和で表される。
【0184】
Ttotal=t0+(t1+t2)×n (29)
(29)式において蓄積時間t0は全画素一括での蓄積が可能なので画素総数nによらないが、信号電荷の転送およびリセット時間t1、t2は画素毎に必要なため、例えば2次元光電変換装置などのように画素が多画素化してくると全体の処理時間が増加してしまうことから、動画像など高速な信号処理が必要な光電変換装置の読み出し回路ではこれらの時間の短縮が要求される。
【0185】
一方、比較例2である図34は図32で示した撮像装置において一般的に用いられる演算増幅器3の内部回路を合わせて示した図である。図35はそのタイミングチャートである。
【0186】
次に、図34を用いてリセット時の演算増幅器3の動作を説明する。
【0187】
一般に差動入力トランジスタ対を構成する第1導電型のトランジスタQ1、Q2のゲート電位が変化するとそのドレイン電流は以下のように変化する。
【0188】
IQ1=I+ΔI (30)
IQ2=I−ΔI (31)
Q1、Q2のドレインは定電流源を構成する第2導電型のトランジスタQ3、Q4のドレインとおのおの接続され、その差電流が第2導電型のゲート接地トランジスタQ5、Q6へ入力される。Q5を通過した電流は第1導電型トランジスタQ7〜Q10で構成されるカレントミラー回路に入力され、この出力電流すなわちQ8のドレイン電流とQ6を通過した電流との差電流が位相補償容量C3を充放電することで出力電圧を変化せしめる。
【0189】
IQ8=I’−(I+ΔI) (32)
IQ6=I’−(I−ΔI) (33)
IQ6−IQ8=2ΔI (34)
出力電圧の変化は反転入力端子であるところのQ2のゲート電極へフィードバックされΔI=0となるよう安定する。
【0190】
リセットスイッチSRES1がONするとその瞬間出力端子は前画素の信号出力状態にあるので(25)式に示したようにトランジスタQ2のゲート電位はQ1のゲート電位よりも低くなるためQ1はONしQ2はOFFする。これにより生じるQ1、Q2のドレイン電流変化は、
ΔI=I (35)
となるから位相補償容量C3は差動対Q1、Q2のバイアス電流2Iで充電され、出力電圧を1V変化せしめるのに必要な時間、すなわち演算増幅器3のスルーレートSRの逆数は(36)式のように表される。
【0191】
1/SR(t/V)=C3/2I (36)
したがってリセット時間t2には(36)式に最大信号電圧Vsigmaxを乗じた時間が最低必要になる。
【0192】
t2≫Vsigmax/SR
=Vsigmax×(C3/2I) (37)
(37)式よりリセット時間t2を短縮するには位相補償容量値C3を小さくするか、バイアス電流値2Iを大きくすればよいことがわかる。しかしながら、リセット時、演算増幅器3はバッファアンプとなるので位相補償容量値を小さくすると系が不安定になってしまう。そのためリセット時でも安定するようC3は比較的大きい値が通常用いられるが、これを充電しスルーレートSRを高めるには大きなバイアス電流値が必要となる。このバイアス電流はリセット期間のみならず読み出し期間も消費されるDC電流となるので、システム全体の消費電力の増大につながり好ましくなかった。
【0193】
そこで消費電力の増大を抑えつつ、また位相補償容量値を減少させ系を不安定にさせることなくリセット時間t2を短縮し、信号電荷の読み出しスピードを向上させた信号電荷の読み出し回路が求められた。
【0194】
信号電荷Q1-1〜Q3-1を積分容量Cf1へ転送するのに必要な時間t1は通常転送スイッチT1-1〜T3-1の転送効率、すなわちスイッチT1-1〜T3-1のON抵抗Ronと演算増幅器3の入力容量C0と積分容量Cf1の和との積で決まる時定数τ1から決定される。すなわち転送スイッチT1-1〜T3-1は通常TFTなどで構成されるが、これらは画素毎に設けられるのでON抵抗を低くする為にスイッチのサイズを大きくすると画素の開口率が下がり感度が低下するといった問題が生じるので、ON抵抗の低減には限界がある。したがって十分な転送効率を確保するには、
t1≫5τ1 (38)
τ1=Ron×(C0+Cf1) (39)
程度の時間が必要である。
【0195】
一方、リセット時、積分容量Cf1はリセットスイッチSRES1がONすることでスイッチSRES1のON抵抗とCf1との時定数τ2でリセットされるが、スイッチSRES1のON抵抗は十分小さくすることが可能であるためこの場合時定数τ2はt2を決定する支配的な要因とはならず、リセット時間t2は通常演算増幅器3の応答速度で決定される。
【0196】
第16実施形態及び第18実施形態においては、演算増幅器3の位相補償容量C3を充放電するスイッチング回路はリセット期間、すなわち信号電荷を読み出す容量素子を前記第スイッチング素子がONしてリセットする期間の中で、前記制御回路によって決まる期間ONすることにより強制的に位相補償容量を充放電しこの電位を所望の電位へ到達せしめるよう動作するので、比較例1、2と比べて好適な演算増幅器である。
【0197】
【発明の効果】
以上説明したように、本発明によれば、読み出し用回路部の信号出力電圧は信号配線の負荷容量の大小に依存せず、さらには、読み出し用回路部の初段の第1演算増幅器から出力された信号をさらに演算増幅器に入力させることにより、出力された信号電荷を適宜用途に応じて例えばインピーダンス変換すること又は、他の演算増幅器に入力させることでその信号を増幅させることも可能となった信号転送装置の提供が可能となる。
【0198】
又、本発明によれば、読み出し用回路部の第1演算増幅器の出力端子に直列接続された容量素子が信号の交流成分のみを通過せしめるよう作用するので、例えばリセット動作時に発生するKTCノイズがキャンセルされた高S/Nの光電変換装置及び信号レベルによって消費電流が変化しない信号転送装置の提供が可能となる。
【0199】
又、本発明によれば、読み出し用回路部の第1演算増幅器に直列接続された抵抗素子と容量素子によってローパスフィルタを形成することにより信号通過帯域以上の高周波領域のノイズ成分を遮断するので、高S/Nの信号転送装置の提供が可能となる。
【0200】
又、本発明によれば、読み出し用回路部のシリアル変換出力を司る演算増幅器は、サンプリングコンデンサに蓄積された信号電荷を直接積分コンデンサに読み出すので、シリアル変換に必要とされる演算増幅器の数を削減でき、システムの低消費電力化が実現されると共に、発熱によって暗電力成分が増し固定パターンノイズが増加することの少ない、高S/Nの信号転送装置の提供が可能となる。
【0201】
又、本発明によれば、読み出し用回路部のシリアル変換出力を司る演算増幅器を複数用意することにより高速な読み出しが可能となり、高精細静止画像出力や動画像出力に適した信号転送装置の提供が可能となる。
【0202】
又、本発明によれば、読み出し用回路部に外部からの制御信号により増幅率を変更する手段を有するので信号出力のゲイン補正が可能となり、信号電荷量が異なる様々な用途において十分なダイナミックレンジを保有する汎用性の極めて高い光電変換装置の提供が可能となる。また、光電変換素子の出力バラツキを補正し、均一な出力を有する信号転送装置の安価での提供が可能となる。
【0203】
又、本発明による信号電荷の読み出し回路は、反転演算増幅器と前記演算増幅器の反転入力端子と出力端子との間に接続された信号電荷を読み出す積分容量をリセットする期間に、前記演算増幅器の位相補償容量を強制的に充放電するためのスイッチング回路と、前記スイッチング回路を制御する制御回路とを有するのでリセット時間の短縮が可能となり、例えば動画像を扱う2次元光電変換装置など多画素で、高速な信号読み出しが必要な光電変換装置に好適な信号転送装置の提供が可能となる。
【0204】
本発明によれば、読み出し用回路部の信号出力電圧は信号配線の負荷容量の大小に依存せず、さらには、読み出し用回路部の初段の第1演算増幅器から出力された信号をさらに演算増幅器に入力させることにより、出力された信号電荷を適宜用途に応じて例えばインピーダンス変換すること又は、他の演算増幅器に入力させることでその信号を増幅させることも可能となった撮像装置の提供が可能となる。
【0205】
又、本発明によれば、読み出し用回路部の第1演算増幅器の出力端子に直列接続された容量素子が信号の交流成分のみを通過せしめるよう作用するので、例えばリセット動作時に発生するKTCノイズがキャンセルされた高S/Nの光電変換装置及び信号レベルによって消費電流が変化しない撮像装置の提供が可能となる。
【0206】
又、本発明によれば、読み出し用回路部の第1演算増幅器に直列接続された抵抗素子と容量素子によってローパスフィルタを形成することにより信号通過帯域以上の高周波領域のノイズ成分を遮断するので、高S/Nの撮像装置の提供が可能となる。
【0207】
又、本発明によれば、読み出し用回路部のシリアル変換出力を司る演算増幅器は、サンプリングコンデンサに蓄積された信号電荷を直接積分コンデンサに読み出すので、シリアル変換に必要とされる演算増幅器の数を削減でき、システムの低消費電力化が実現されると共に、発熱によって暗電力成分が増し固定パターンノイズが増加することの少ない、高S/Nの撮像装置の提供が可能となる。
【0208】
又、本発明によれば、読み出し用回路部のシリアル変換出力を司る演算増幅器を複数用意することにより高速な読み出しが可能となり、高精細静止画像出力や動画像出力に適した撮像装置の提供が可能となる。
【0209】
又、本発明によれば、読み出し用回路部に外部からの制御信号により増幅率を変更する手段を有するので信号出力のゲイン補正が可能となり、信号電荷量が異なる様々な用途において十分なダイナミックレンジを保有する汎用性の極めて高い光電変換装置の提供が可能となる。また、光電変換素子の出力バラツキを補正し、均一な出力を有する撮像装置の安価での提供が可能となる。
【0210】
又、本発明による信号電荷の読み出し回路は、反転演算増幅器と前記演算増幅器の反転入力端子と出力端子との間に接続された信号電荷を読み出す積分容量をリセットする期間に、前記演算増幅器の位相補償容量を強制的に充放電するためのスイッチング回路と、前記スイッチング回路を制御する制御回路とを有するのでリセット時間の短縮が可能となり、例えば動画像を扱う2次元光電変換装置など多画素で、高速な信号読み出しが必要な光電変換装置に好適な撮像装置の提供が可能となる。
【図面の簡単な説明】
【図1】本発明の第1実施形態信号転送装置の回路図である。
【図2】本発明の第2実施形態による撮像装置の回路図である。
【図3】本発明の第2実施形態による撮像装置の動作を説明するタイミングチャートである。
【図4】本発明の第3実施形態による信号転送装置の回路図である。
【図5】本発明の第4実施形態による撮像装置の回路図である。
【図6】本発明の第5実施形態によるの信号転送装置の回路図である。
【図7】本発明の第6実施形態による撮像装置の回路図である。
【図8】本発明の第6実施形態による撮像装置の動作を説明するタイミングチャートである。
【図9】本発明の図5に係る反転演算増幅器の出力電圧を説明する図である。
【図10】本発明の図7に係る反転演算増幅器の出力電圧を説明する図である。
【図11】本発明の第7実施形態による信号転送装置の回路図である。
【図12】本発明の第8実施形態による撮像装置の回路図である。
【図13】本発明の第9実施形態による信号転送装置の回路図である。
【図14】本発明の第10実施形態による撮像装置の回路図である。
【図15】本発明の第10実施形態による撮像装置の動作を説明するタイミングチャートである。
【図16】本発明の第11実施形態によるの信号転送装置の回路図である。
【図17】本発明の第12実施形態による撮像装置の回路図である。
【図18】本発明の第13実施形態による信号転送装置の回路図である。
【図19】本発明の第14実施形態による撮像装置の回路図である。
【図20】本発明の第14実施形態による撮像装置の動作を説明するタイミングチャートである。
【図21】本発明の第15実施形態による信号転送装置の回路図である。
【図22】本発明の第16実施形態による撮像装置の回路図である。
【図23】本発明の第16実施形態による撮像装置の動作を説明するタイミングチャートである。
【図24】本発明の第17実施形態による信号転送装置の回路図である。
【図25】本発明の第18実施形態による撮像装置の回路図である。
【図26】本発明の第18実施形態による撮像装置の動作を説明するタイミングチャ−トである。
【図27】(a)は本発明による放射線撮像装置の実装例の模式的構成図、(b)は図27(a)のA−A’線における模式的断面図である。
【図28】本発明による放射線撮像装置の放射線撮像システムへの応用例を示したものである。
【図29】第1の従来例である光電変換装置の回路図である。
【図30】第1の従来例である光電変換装置の動作を説明するタイミングチャートである。
【図31】第2の従来例である光電変換装置の回路図である。
【図32】比較例1である撮像装置の回路図である。
【図33】比較例1である撮像装置の動作を説明するタイミングチャートである。
【図34】比較例2である撮像装置の回路図である。
【図35】比較例2である撮像装置の動作を説明するタイミングチャートである。
【符号の説明】
101 光電変換回路部
102 駆動用回路部
103 読み出し用回路部
104 読み出し用スイッチ駆動用回路部
105 出力バッファアンプ
106 A/D変換回路部
107 バイアス電源
110 受光領域
111 電極間容量
112 端子
113 端子
B1〜B3 バッファアンプ
C1〜C3 負荷容量
Cf1 第1積分容量
CL1〜CL3 サンプリングコンデンサ
CRES 制御信号
E1〜E3 第1演算増幅器
G1〜G3 ゲート駆動配線
SMPL 電圧パルス
S1-1〜S3-3 光電変換素子
Sn1〜Sn3 サンプリングスイッチ
Sr1〜Sr3 読み出し用スイッチ
SRES1〜SRES3 第1リセットスイッチ
T1-1〜T3-3 スイッチング素子
VREF1 第1基準電圧
M1〜M3 マトリクス信号配線
Claims (14)
- 複数の信号源に接続される複数の端子と、
前記複数の端子から入力される信号を直列信号に変換して出力する読み出し用回路部と、を有する信号転送装置において、
前記読み出し用回路部は、前記端子に接続された第1演算増幅器と、該第1演算増幅器の出力を受ける第2演算増幅器と、該第2演算増幅器を介して出力された出力信号をサンプリングするサンプリングスイッチと、サンプリングされた前記出力信号を蓄えるサンプリング容量と、蓄えられた前記出力信号を前記サンプリング容量から直列信号として順次読み出す読み出し用スイッチと、第3演算増幅器と、を有しており、
前記第1演算増幅器は、対応する前記端子に接続された反転入力端子と、基準電圧が供給される正転入力端子と、出力端子と、を備え、前記第1演算増幅器の該反転入力端子と該出力端子との間に、積分容量とリセットスイッチとが並列に接続されており、
前記第3演算増幅器は、前記読み出し用スイッチを介して前記サンプリング容量に接続された反転入力端子と、基準電圧が供給される正転入力端子と、出力端子と、を備え、
前記第3演算増幅器の該反転入力端子と該出力端子との間には積分容量とリセットスイッチとが並列に接続されていることを特徴とする信号転送装置。 - 請求項1に記載の信号転送装置において、前記第2演算増幅器は、基準電圧が供給される正転入力端子と、前記第1演算増幅器の出力を受ける反転入力端子と、出力端子と、を有することを特徴とする信号転送装置。
- 請求項2に記載の信号転送装置において、前記第2演算増幅器の前記反転入力端子と前記出力端子との間には、積分容量とリセットスイッチが並列に接続されていることを特徴とする信号転送装置。
- 請求項1に記載の信号転送装置において、前記第1演算増幅器の前記出力端子と前記第2演算増幅器の前記反転入力端子との間に容量素子が配置されていることを特徴とする信号転送装置。
- 請求項1に記載の信号転送装置において、前記サンプリング容量は、前記読み出し用スイッチにより複数の共通出力線のいずれかに接続され、前記サンプリング容量に蓄積された前記出力信号が該複数の共通出力線のいずれかに接続された前記第3演算増幅器の前記反転入力端子に入力されることを特徴とする信号転送装置。
- 請求項1に記載の信号転送装置において、前記第1演算増幅器の位相補償容量を充放電するスイッチング回路と、前記第1演算増幅器の前記リセットスイッチの動作に応じて該スイッチング回路を制御する制御回路と、が設けられていることを特徴とする信号転送装置。
- 入射した光又は放射線のうち少なくともいずれか一方を電気信号に変換する変換素子を有する回路部と、
前記回路部からの信号を転送する信号転送回路部と、を具備する撮像装置において、
前記信号転送回路部は、前記回路部に接続された第1演算増幅器と、該第1演算増幅器の出力を受ける第2演算増幅器と、該第2演算増幅器を介して出力された出力信号をサンプリングするサンプリングスイッチと、サンプリングされた前記出力信号を蓄えるサンプリング容量と、蓄えられた前記出力信号を前記サンプリング容量から直列信号として順次読み出す読み出し用スイッチと、第3演算増幅器と、を有しており、
前記第1演算増幅器は、前記回路部に接続された反転入力端子と、基準電圧が供給される正転入力端子と、出力端子と、を備え、前記第1演算増幅器の該反転入力端子と該出力端子との間に、積分容量とリセットスイッチとが並列に接続されており、
前記第3演算増幅器は、前記読み出し用スイッチを介して前記サンプリング容量に接続された反転入力端子と、基準電圧が供給される正転入力端子と、出力端子と、を備え、前記第3演算増幅器の該反転入力端子と該出力端子との間には積分容量とリセットスイッチとが並列に接続されていることを特徴とする撮像装置。 - 請求項7に記載の撮像装置において、前記第2演算増幅器は、基準電圧が供給される正転入力端子と、前記第1演算増幅器の出力を受ける反転入力端子と、出力端 子と、を有し、前記第2演算増幅器の前記反転入力端子と前記出力端子との間には、積分容量とリセットスイッチとが並列に接続されていることを特徴とする撮像装置。
- 請求項8に記載の撮像装置において、前記第1演算増幅器の前記出力端子と前記第2演算増幅器の該反転入力端子との間に容量素子が配置されていることを特徴とする撮像装置。
- 請求項7乃至9のいずれか1項に記載の撮像装置において、前記サンプリングスイッチと前記サンプリング容量との間に抵抗素子が配置されたことを特徴とする撮像装置。
- 請求項7に記載の撮像装置において、前記サンプリング容量は、前記読み出し用スイッチにより複数の共通出力線のいずれかに接続され、前記サンプリング容量に蓄積された前記出力信号が該複数の共通出力線のいずれかに接続された前記第3演算増幅器の前記反転入力端子に入力されることを特徴とする撮像装置。
- 請求項7乃至11のいずれか1項に記載の撮像装置において、前記回路部は、薄膜光電変換素子及び薄膜スイッチング素子を有することを特徴とする撮像装置。
- 請求項7乃至12のいずれか1項に記載の撮像装置において、前記回路部は、光電変換素子と、放射線を受けて光を放出する発光体とを有することを特徴とする撮像装置。
- 請求項13に記載の撮像装置と、
前記撮像装置からの信号を処理する信号処理手段と、
前記信号処理手段からの信号を記録するための記録手段と、
前記信号処理手段からの信号を表示するための表示手段と、
前記信号処理手段からの信号を伝送するための伝送処理手段と、
前記放射線を発生させるための放射線源とを具備することを特徴とする放射線撮像システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001268965A JP3984808B2 (ja) | 2000-09-07 | 2001-09-05 | 信号処理装置及びそれを用いた撮像装置並びに放射線撮像システム |
US09/947,711 US6538591B2 (en) | 2000-09-07 | 2001-09-07 | Signal transfer apparatus, and imaging apparatus and radiation image pick-up system using it |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000271952 | 2000-09-07 | ||
JP2000-308076 | 2000-10-06 | ||
JP2000308076 | 2000-10-06 | ||
JP2000-271952 | 2000-10-06 | ||
JP2001268965A JP3984808B2 (ja) | 2000-09-07 | 2001-09-05 | 信号処理装置及びそれを用いた撮像装置並びに放射線撮像システム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006148153A Division JP4411295B2 (ja) | 2000-09-07 | 2006-05-29 | 信号処理装置及びそれを用いた撮像装置並びに放射線撮像システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002199292A JP2002199292A (ja) | 2002-07-12 |
JP3984808B2 true JP3984808B2 (ja) | 2007-10-03 |
Family
ID=27344572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001268965A Expired - Fee Related JP3984808B2 (ja) | 2000-09-07 | 2001-09-05 | 信号処理装置及びそれを用いた撮像装置並びに放射線撮像システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US6538591B2 (ja) |
JP (1) | JP3984808B2 (ja) |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6778123B1 (en) * | 1999-12-21 | 2004-08-17 | Micron Technology, Inc. | Calibration of A/D converters by reusing capacitors used for sampling |
AU2002303217A1 (en) * | 2001-03-30 | 2002-10-21 | Micron Technology, Inc. | Readout of array-based analog data in semiconductor-based devices |
US6567028B2 (en) * | 2001-10-12 | 2003-05-20 | Micron Technology, Inc. | Reference voltage stabilization in CMOS sensors |
JP4147094B2 (ja) * | 2002-11-22 | 2008-09-10 | キヤノン株式会社 | 放射線撮像装置及び放射線撮像システム |
TW594634B (en) * | 2003-02-21 | 2004-06-21 | Toppoly Optoelectronics Corp | Data driver |
EP1652307A4 (en) * | 2003-07-14 | 2006-11-22 | Univ Rochester | SIGMA-DELTA ANALOGUE / DIGITAL CONVERTER CONCEPT WITH MULTIPLEXED INPUT SEPARATION FOR ANALOGUE / DIGITAL PIXEL LEVEL CONVERSION |
JP4274533B2 (ja) * | 2003-07-16 | 2009-06-10 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
US7274397B2 (en) * | 2003-08-11 | 2007-09-25 | Micron Technology, Inc. | Image sensor with active reset and randomly addressable pixels |
US7083147B2 (en) * | 2004-03-11 | 2006-08-01 | The Boeing Company | Modularized insulation, systems, apparatus, and methods |
JP4469638B2 (ja) | 2004-03-12 | 2010-05-26 | キヤノン株式会社 | 読み出し装置及び画像撮影装置 |
JP4074599B2 (ja) | 2004-03-26 | 2008-04-09 | シャープ株式会社 | 増幅型固体撮像装置 |
US7550732B2 (en) * | 2004-09-30 | 2009-06-23 | Fujifilm Corporation | Radiation image detector |
JP2007229368A (ja) * | 2006-03-03 | 2007-09-13 | Shimadzu Corp | 光または放射線検出装置及びこれを備えた光または放射線撮像装置 |
US7450050B2 (en) * | 2006-04-05 | 2008-11-11 | Snowbush, Inc. | Switched-capacitor reset architecture for opamp |
JP4898522B2 (ja) * | 2006-04-21 | 2012-03-14 | キヤノン株式会社 | 撮像装置、放射線撮像システム、及び、撮像装置の制御方法 |
JP4781985B2 (ja) | 2006-12-13 | 2011-09-28 | 浜松ホトニクス株式会社 | 固体撮像装置 |
US7961127B2 (en) * | 2007-07-23 | 2011-06-14 | Micron Technology, Inc. | Variable gain stage having same input capacitance regardless of the stage gain |
JP5094498B2 (ja) | 2008-03-27 | 2012-12-12 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
JP5274098B2 (ja) * | 2008-04-30 | 2013-08-28 | キヤノン株式会社 | 撮像装置、放射線撮像システム、その制御方法及びプログラム |
JP5335318B2 (ja) * | 2008-08-18 | 2013-11-06 | キヤノン株式会社 | 光センサ、測定装置及びカメラシステム |
WO2010148060A1 (en) | 2009-06-17 | 2010-12-23 | The Regents Of The University Of Michigan | Photodiode and other sensor structures in flat-panel x-ray imagers and method for improving topological uniformity of the photodiode and other sensor structures in flat-panel x-ray imagers based on thin-film electronics |
JP4854769B2 (ja) | 2009-06-30 | 2012-01-18 | キヤノン株式会社 | 撮像装置、撮像システム及びそれらの制御方法 |
EP2290403A1 (en) * | 2009-08-28 | 2011-03-02 | Paul Scherrer Institut | X-ray detector with integrating readout chip for single photon resolution |
CN102103212B (zh) * | 2009-12-18 | 2015-05-06 | Ge医疗系统环球技术有限公司 | 模数转换方法和x射线图像探测器及x光机 |
JP5475574B2 (ja) | 2010-07-02 | 2014-04-16 | 富士フイルム株式会社 | 放射線検出素子、及び放射線画像撮影装置 |
JP5751766B2 (ja) | 2010-07-07 | 2015-07-22 | キヤノン株式会社 | 固体撮像装置および撮像システム |
JP5697371B2 (ja) | 2010-07-07 | 2015-04-08 | キヤノン株式会社 | 固体撮像装置および撮像システム |
JP5656484B2 (ja) | 2010-07-07 | 2015-01-21 | キヤノン株式会社 | 固体撮像装置および撮像システム |
JP5885401B2 (ja) | 2010-07-07 | 2016-03-15 | キヤノン株式会社 | 固体撮像装置および撮像システム |
JP5643555B2 (ja) | 2010-07-07 | 2014-12-17 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
JP5599681B2 (ja) * | 2010-08-31 | 2014-10-01 | 富士フイルム株式会社 | 放射線画像撮影装置 |
TWI451758B (zh) * | 2011-04-07 | 2014-09-01 | Elan Microelectronics Corp | Active image sensing circuit and its sensing method |
JP5858652B2 (ja) | 2011-06-08 | 2016-02-10 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置の駆動方法 |
WO2013125113A1 (ja) * | 2012-02-22 | 2013-08-29 | 富士フイルム株式会社 | 放射線画像撮影制御装置、放射線画像撮影システム、放射線画像撮影装置の制御方法、及び放射線画像撮影制御プログラム |
WO2013125111A1 (ja) * | 2012-02-22 | 2013-08-29 | 富士フイルム株式会社 | 放射線画像撮影制御装置、放射線画像撮影システム、放射線画像撮影装置の制御方法、及び放射線画像撮影制御プログラム |
JP6041500B2 (ja) * | 2012-03-01 | 2016-12-07 | キヤノン株式会社 | 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法 |
JP5895650B2 (ja) * | 2012-03-28 | 2016-03-30 | ソニー株式会社 | 撮像装置および撮像表示システム |
IN2012DE01202A (ja) | 2012-04-18 | 2015-10-16 | Cypress Semiconductor Corp | |
US9621822B2 (en) | 2012-10-04 | 2017-04-11 | Sony Corporation | Imaging unit and imaging method |
US9374545B2 (en) * | 2013-09-13 | 2016-06-21 | BAE Systems Imaging Solutions Inc. | Amplifier adapted for CMOS imaging sensors |
JP6525576B2 (ja) * | 2014-12-17 | 2019-06-05 | キヤノン株式会社 | 制御装置、制御システム、制御方法、医用画像撮影装置、医用画像撮影システム、撮影制御方法およびプログラム |
JP6813572B2 (ja) * | 2016-04-28 | 2021-01-13 | 株式会社堀場製作所 | 放射線検出装置及び放射線検出用信号処理装置 |
US11322635B2 (en) * | 2016-11-11 | 2022-05-03 | Hamamatsu Photonics K.K. | Light detection device |
US10419701B2 (en) * | 2017-06-26 | 2019-09-17 | Facebook Technologies, Llc | Digital pixel image sensor |
US10686996B2 (en) | 2017-06-26 | 2020-06-16 | Facebook Technologies, Llc | Digital pixel with extended dynamic range |
US10598546B2 (en) | 2017-08-17 | 2020-03-24 | Facebook Technologies, Llc | Detecting high intensity light in photo sensor |
US11906353B2 (en) | 2018-06-11 | 2024-02-20 | Meta Platforms Technologies, Llc | Digital pixel with extended dynamic range |
US11463636B2 (en) | 2018-06-27 | 2022-10-04 | Facebook Technologies, Llc | Pixel sensor having multiple photodiodes |
US10897586B2 (en) | 2018-06-28 | 2021-01-19 | Facebook Technologies, Llc | Global shutter image sensor |
US11956413B2 (en) | 2018-08-27 | 2024-04-09 | Meta Platforms Technologies, Llc | Pixel sensor having multiple photodiodes and shared comparator |
JP6809519B2 (ja) * | 2018-08-31 | 2021-01-06 | Tdk株式会社 | 抵抗素子アレイ回路、抵抗素子アレイ回路ユニットおよび赤外線センサ |
US11595602B2 (en) | 2018-11-05 | 2023-02-28 | Meta Platforms Technologies, Llc | Image sensor post processing |
US11218660B1 (en) | 2019-03-26 | 2022-01-04 | Facebook Technologies, Llc | Pixel sensor having shared readout structure |
US11943561B2 (en) | 2019-06-13 | 2024-03-26 | Meta Platforms Technologies, Llc | Non-linear quantization at pixel sensor |
US11936998B1 (en) | 2019-10-17 | 2024-03-19 | Meta Platforms Technologies, Llc | Digital pixel sensor having extended dynamic range |
CN111190214B (zh) * | 2020-01-06 | 2021-08-31 | 江苏赛诺格兰医疗科技有限公司 | 一种pet探测器的读出电路及探测器 |
CN113312940A (zh) * | 2020-02-26 | 2021-08-27 | 北京小米移动软件有限公司 | 光传感器模组、光感数据获取方法、电子设备、存储介质 |
US11902685B1 (en) | 2020-04-28 | 2024-02-13 | Meta Platforms Technologies, Llc | Pixel sensor having hierarchical memory |
US11910114B2 (en) | 2020-07-17 | 2024-02-20 | Meta Platforms Technologies, Llc | Multi-mode image sensor |
US11956560B2 (en) | 2020-10-09 | 2024-04-09 | Meta Platforms Technologies, Llc | Digital pixel sensor having reduced quantization operation |
US11812187B2 (en) | 2021-05-28 | 2023-11-07 | Varex Imaging Corporation | Combined imaging array and strip |
US11750944B2 (en) | 2021-05-28 | 2023-09-05 | Varex Imaging Corporation | Pixel noise cancellation system |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2593987B1 (fr) | 1986-01-24 | 1989-08-04 | Thomson Csf | Dispositif photosensible a l'etat solide |
JPS62172866A (ja) | 1986-01-27 | 1987-07-29 | Canon Inc | 画像読取り装置 |
JPS62172859A (ja) | 1986-01-27 | 1987-07-29 | Canon Inc | 画像読取り装置 |
EP0292253B1 (en) * | 1987-05-22 | 1992-03-18 | Oki Electric Industry Company, Limited | Contact-type image scanner |
JP2680002B2 (ja) | 1987-11-14 | 1997-11-19 | キヤノン株式会社 | 光電変換装置 |
JP2929550B2 (ja) | 1989-06-07 | 1999-08-03 | キヤノン株式会社 | 光センサ及び画像読取装置 |
US5233442A (en) | 1989-06-07 | 1993-08-03 | Canon Kabushiki Kaisha | Photosensor and image reading device with improved correction means for signal correction and image reading method |
JP2911519B2 (ja) | 1990-02-06 | 1999-06-23 | キヤノン株式会社 | 光電変換装置 |
JP2991354B2 (ja) | 1990-11-07 | 1999-12-20 | キヤノン株式会社 | 画像読取装置およびそれを備えた画像情報処理装置 |
JP3189990B2 (ja) | 1991-09-27 | 2001-07-16 | キヤノン株式会社 | 電子回路装置 |
US5812109A (en) | 1994-08-23 | 1998-09-22 | Canon Kabushiki Kaisha | Image input/output apparatus |
JP3565453B2 (ja) | 1994-08-23 | 2004-09-15 | キヤノン株式会社 | 画像入出力装置 |
US5493423A (en) * | 1994-10-28 | 1996-02-20 | Xerox Corporation | Resettable pixel amplifier for an image sensor array |
JPH08242334A (ja) | 1995-03-02 | 1996-09-17 | Canon Inc | 画像読取装置 |
JP3183390B2 (ja) | 1995-09-05 | 2001-07-09 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像装置 |
US6127684A (en) | 1996-02-26 | 2000-10-03 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and driving method of the apparatus |
JP4035194B2 (ja) | 1996-03-13 | 2008-01-16 | キヤノン株式会社 | X線検出装置及びx線検出システム |
US5841180A (en) | 1996-03-27 | 1998-11-24 | Canon Kabushiki Kaisha | Photoelectric conversion device, method of driving photoelectric conversion device, and system having the device |
JP4100739B2 (ja) | 1996-10-24 | 2008-06-11 | キヤノン株式会社 | 光電変換装置 |
JP3847889B2 (ja) | 1997-04-08 | 2006-11-22 | キヤノン株式会社 | 光電変換装置 |
JP3636579B2 (ja) | 1997-11-04 | 2005-04-06 | キヤノン株式会社 | 光電変換装置、光電変換装置の駆動方法及びその光電変換装置を有するシステム |
US6300615B1 (en) | 1998-08-31 | 2001-10-09 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
-
2001
- 2001-09-05 JP JP2001268965A patent/JP3984808B2/ja not_active Expired - Fee Related
- 2001-09-07 US US09/947,711 patent/US6538591B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6538591B2 (en) | 2003-03-25 |
JP2002199292A (ja) | 2002-07-12 |
US20020050940A1 (en) | 2002-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3984808B2 (ja) | 信号処理装置及びそれを用いた撮像装置並びに放射線撮像システム | |
JP4469638B2 (ja) | 読み出し装置及び画像撮影装置 | |
JP4035194B2 (ja) | X線検出装置及びx線検出システム | |
JP4565044B2 (ja) | 撮像装置および撮像システム | |
JP5664175B2 (ja) | 固体撮像装置とその駆動方法、及び電子機器 | |
US20090218476A1 (en) | Radiation image pickup apparatus, its control method, and radiation image pickup system | |
JP5096946B2 (ja) | 固体撮像装置 | |
JP2012019057A (ja) | 固体撮像装置および撮像システム | |
JP4597171B2 (ja) | 光電変換装置、x線撮像装置、及び該装置を有するシステム | |
JP5155759B2 (ja) | 固体撮像装置 | |
JP4912990B2 (ja) | 固体撮像装置 | |
JP4872017B2 (ja) | 撮像装置、その駆動方法、放射線撮像装置及びそれを用いた放射線撮像システム | |
KR100464813B1 (ko) | 전하량검출회로 및 이를 사용한 2차원화상센서 | |
JP4411295B2 (ja) | 信号処理装置及びそれを用いた撮像装置並びに放射線撮像システム | |
JP7170497B2 (ja) | 放射線撮像装置及び放射線撮像システム | |
JP6108936B2 (ja) | 撮像装置、撮像システム、撮像装置の駆動方法 | |
JP2008154957A (ja) | 撮像装置及びその駆動方法 | |
JP5028545B2 (ja) | 撮像装置、放射線撮像装置及びそれを用いた放射線撮像システム | |
US20040008813A1 (en) | Radiological imaging apparatus and radiological imaging method | |
JP4564702B2 (ja) | 撮像装置および撮像システム | |
JP4921581B2 (ja) | 撮像装置、放射線撮像装置及びそれを用いた放射線撮像システム | |
TWI458344B (zh) | Solid - state camera device and frame data correction method | |
JP5436639B2 (ja) | 固体撮像装置 | |
JP4599001B2 (ja) | 画像撮影装置および放射線撮像システム | |
JP7441032B2 (ja) | 放射線撮像装置および放射線撮像システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070709 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |