JP6911128B2 - 拡張されたダイナミックレンジを備えたイメージングアレイ - Google Patents

Description

[0001] 非常に低い光レベルを検出することができるＣＭＯＳイメージセンサが現在利用可能である。ノイズ除去の改善により、ごくわずかな電子であるノイズレベルを有する検出器がもたらされ、それにより個々の光子のカウントが可能性となった。そのようなセンサは極めて低い光で画像を提供することができるが、フォトダイオードは高い光レベルにおいて飽和する。ゆえに、そのようなセンサは限定されたダイナミックレンジを有する。

[0002] 複数のフォトダイオードを備えた画素センサがダイナミックレンジを拡張するために提案された。そのようなセンサでは、１つのフォトダイオードは低い光レベルに対して感度が高く、別のものは格段により低い光変換レートを有し、ゆえに低い光フォトダイオードが飽和したときに光測定値を提供するために使用されることができる。しかしながら、フォトダイオードは同一ではなく、それゆえに異なるスペクトル応答を有する可能性があるので、複数のフォトダイオードの使用により他の課題が生じる。

[0003] 本発明は、装置及びそれを使用するための方法を含む。本装置は、ビット線に接続された複数の画素センサを含み、各画素センサは光検出器を含み、光検出器は、フォトダイオードと、浮遊拡散ノードと、浮遊拡散ノードにおける電圧の単調関数である電圧を有する画素出力信号を生み出す、浮遊拡散ノードに接続されたバッファと、を含む。各画素センサはまた、行選択信号に応答して画素出力信号をビット線に接続するビット線ゲートと、リセット信号に応答して浮遊拡散ノードを第１のリセット電圧源に接続するリセットゲートと、第１の転送信号に応答してフォトダイオードを浮遊拡散ノードに接続する第１の転送ゲートと、第２の転送信号に応答してオーバーフローキャパシタを浮遊拡散ノードに接続する第２の転送ゲートを介して浮遊拡散ノードに接続されたオーバーフローキャパシタと、オーバーフロー転送ゲート信号に応答してフォトダイオードをオーバーフローキャパシタに接続するオーバーフロー転送ゲートと、を含む。

[0004] 本発明の一態様では、オーバーフロー転送ゲート信号は、フォトダイオードによって生成される電荷がオーバーフローしきい値を超えるとき、浮遊拡散ノードではなくオーバーフローキャパシタに電荷が流れるようにするレベルに調整される。

[0005] 本発明の別の態様では、バッファは、浮遊拡散ノードに接続されたゲートを有するソースフォロワを含む。

[0006] 本発明の別の態様では、装置は、第１の及び第２のサンプリング信号、リセット信号、第１の及び第２の転送信号、及びオーバーフロー転送ゲート信号を生成するコントローラを含む。本発明の別の態様では、コントローラは、画素センサの各々中のフォトダイオード及びオーバーフローキャパシタがリセット電圧にリセットされるようにする。

[0007] 本発明の別の態様では、コントローラは、フォトダイオードに当たる光によって生成される光電荷が、フォトダイオードが所定のレベルの記憶された光電荷に到達するまで最初にフォトダイオードに蓄積し、この所定のレベルを超えた如何なる超過した光電荷もオーバーフローキャパシタに記憶されるように、画素センサの各々中のフォトダイオードを浮遊拡散ノードから絶縁する。

[0008] 本発明の別の態様では、コントローラは、画素センサの各々について、露光期間の後にオーバーフローキャパシタに記憶された第１の光電荷と、フォトダイオードに記憶された第２の光電荷とを決定し、コントローラは、露光の間に各画素センサによって受光された光の量の測定を提供するために、第１の及び第２の光電荷を組み合わせる。

[0009] 本発明はまた、複数の画素センサを含むイメージングアレイを動作させる方法を含み、そこでは各画素センサが、露光の間にその画素センサ中のフォトダイオードに入射する光の強度を測定するフォトダイオードを含み、フォトダイオードは、露光の間に各フォトダイオードに記憶されることができる最大光電荷によって特徴付けられる。方法は、画素センサの各々においてオーバーフロー経路を設けること、オーバーフロー経路は、最大光電荷を超過した光電荷を収集する、と、露光の間にオーバーフロー経路を通過した収集された電荷を測定すること及び露光の後にフォトダイオードに記憶された光電荷を測定することと、画素センサに対応する露光についての画素強度の測定値に達するために、測定された収集された電荷と露光の後にフォトダイオードに記憶された光電荷とを組み合わせることと、を含む。

[0010] 本発明の別の態様では、画素センサの各々中のオーバーフロー経路を測定することは、露光に先立ってリセット電圧に事前充電されており、且つフォトダイオードにおける電圧がしきい値より低いときに電荷を通すオーバーフローゲートによってフォトダイオードに接続された、画素センサの各々中のキャパシタを含み、ここにおいて、露光の後に収集された電荷を測定することは、露光の後にキャパシタにおける電圧を測定することを含む。

[0011] 図１は、本発明の一実施形態による画素センサを利用するＣＭＯＳイメージングアレイの概略図である。 [0012] 図２は、本発明の一実施形態による画素センサを例示する。 [0013] 図３Ａは、読み出しサイクルの間の時間の関数として様々な制御電圧及び信号電圧を例示する。 [0014] 図３Ｂは、Ｖ_ｏｕｔｐが常にＶ_ｏｕｔｍより高いか又はＶ_ｏｕｔｍに等しい実施形態における制御信号タイミングを例示する。

詳細な説明

[0015] 本発明の一実施形態による画素センサを利用するＣＭＯＳイメージングアレイの概略図である図１を、これより参照する。イメージングアレイ４０は、画素センサ４１の長方形アレイから構成される。各画素センサは、フォトダイオード４６及びインタフェース回路４７を含む。インタフェース回路の詳細は特定の画素設計に依存する。しかしながら、全ての画素センサは、その画素センサをビット線４３に接続するために使用される行線４２に接続されたゲートを含む。任意の時間にイネーブルされる特定の行は、行デコーダ４５に入力される行アドレスによって決定される。行選択線は、フォトダイオード及びインタフェース回路構成がそこに構成される基板上の金属層において水平に走る導体の並列なアレイである。

[0016] ビット線の各々は、通常センス増幅器及び列デコーダを含む、列処理回路４４で終端する。ビット線は、フォトダイオード及びインタフェース回路構成がそこに構成される基板上の金属層において垂直に走る導体の並列なアレイである。各センス増幅器は、そのセンス増幅器によって処理されるビット線に現在接続されている画素によって生み出される信号を読み取る。センス増幅器は、アナログデジタルコンバータ（ＡＤＣ）を利用することによってデジタル出力信号を生成し得る。任意の所与の時間において、単一の画素センサがイメージングアレイから読み出される。読み出される特定の列は、その列からのセンス増幅器／ＡＤＣ出力をイメージングアレイの外部の回路構成に接続するために列デコーダによって利用される列アドレスによって決定される。制御信号の順位付け及び他の機能がコントローラ３０によって実施される。図面を単純化するために、コントローラ３０と様々な制御線との間の接続は図面からは省略されている。

[0017] 本発明の一実施形態による画素センサを例示する図２をこれより参照する。画素６０は、露光の間に光電荷を収集するフォトダイオード１１を含む。転送ゲート１２は、信号Ｔ_ｘ１に応答して、蓄積された電荷がフォトダイオード１１から浮遊拡散ノード１３に転送されることを可能にする。本説明の目的のために、浮遊拡散ノードは、パワーレールに関係しない、又は別の回路によって駆動されない電気的なノードであると定義される。浮遊拡散ノード１３は、キャパシタンスＣ_ＦＤを有する寄生キャパシタ１４によって特徴付けられる。収集された電荷は、浮遊拡散ノード１３の電圧を、転送に先立って設定されたリセット電圧値から変更する。浮遊拡散ノード電圧の減少量は、転送された光電荷の測定を提供する。

[0018] リセットゲート１６は、電荷が転送されることに先立って浮遊拡散ノード１３における電圧を設定するために、又は露光に先立ってフォトダイオード１１をリセットするために使用される。浮遊拡散ノード１３における電圧は、ソースフォロワトランジスタ１７によって増幅される。画素６０が読み出されるとき、ゲートトランジスタ１８における信号は、ソースフォロワトランジスタ１７の出力を、所与の列における全ての画素センサによって共有されるビット線１９に接続する。本説明の目的のために、ビット線は、画素センサの複数の列によって共有され、且つ転送ゲートを通してビット線に接続された画素センサ中の浮遊拡散ノードにおける電圧を示す電圧信号を搬送する導体であると定義される。

[0019] 各ビット線は列処理回路５５で終端する。列処理回路５５は、以下により詳細にそれらの機能が説明されるビット線増幅器５０及び２つのサンプルホールド回路を含む。第１のサンプルホールド回路はゲート２２及びキャパシタ２３を備え、第２のサンプルホールド回路はゲート２４及びキャパシタ２５を備える。これらのサンプルホールド回路の出力は、ビット線１９に現在接続されている画素センサについての出力値を提供するためにＡＤＣ５１によって処理される。サンプルホールド回路が使用される方法は、以下により詳細に説明される。

[0020] 画素６０はまた、フォトダイオード１１が飽和した後にフォトダイオード１１によって生成される光電荷を収集するオーバーフローキャパシタ６１を含む。露光の初めにおいて、フォトダイオード１１及びオーバーフローキャパシタ６１は、Ｖ_ｒによって決定されるリセット電圧に設定される。光電荷はフォトダイオード１１に蓄積し、フォトダイオード１１における電圧は、フォトダイオード１１が飽和するまで減少する。ゲート１５におけるゲート電圧によって決定される電圧で、超過した電荷が、ゲート１５を通して流れ、オーバーフローキャパシタ６１、キャパシタ１４（すなわち、浮遊拡散ノード１３の寄生キャパシタンス）及びゲート６２の寄生キャパシタンスの組合せへと流れ、それは露光の間中、伝導状態に留まる。ゆえに、露光の終わりにおいて、浮遊拡散ノード１３における電圧の、リセット電圧からの減少を測定することによって、如何なるオーバーフロー電荷も決定されることができる。

[0021] オーバーフロー電荷が測定された後に、浮遊拡散ノード１３は再度リセットされ、ゲート６２が非伝導状態に置かれる。次いで浮遊拡散ノード１３におけるリセット電圧が参照値を提供するために測定される。次いで、ゲート１２を開くこと、及び浮遊拡散ノード１３への電荷の転送により生じる浮遊拡散ノード１３における電圧の減少を測定することによって、フォトダイオード１１に留まる光電荷が決定される。

[0022] ノード２６における、ビット線増幅器５０からの出力電圧は、以下の説明ではＶ_ｏｕｔで示される。この出力電圧は、サンプルホールドキャパシタ２３及び２５において様々な時点で記憶される。記憶された電圧は、最終画像を構成する画素値を生成するために、図１に示されたコントローラ３０によって使用される。記憶されたアナログ電圧は、列デコード回路構成におけるＡＤＣによって、又はコントローラ３０の一部であるＡＤＣによって、デジタル化されることができる。図２に示される様々な制御信号は、コントローラ３０によって生成される。コントローラ３０と様々なゲートとの間の接続は、図面を単純化するために図面からは省略されている。

[0023] 画素露光が測定される方法がこれよりより詳細に説明される。露光は、３つのフェーズから成ると見なすことができる。第１のフェーズは、浮遊拡散ノード１３及びノード６６がＶ_ｒによって決定されるリセット電圧にリセットされる、リセット及び集積フェーズである。リセットの間、ゲート１２、１６、及び６２は伝導状態に置かれる。リセットの後、ゲート１２は非伝導状態に設定され、それによりフォトダイオード１１を浮遊拡散ノード１３から絶縁する。電荷は、フォトダイオード１１が浮遊拡散ノード１３から絶縁されているときに開始する露光の間にフォトダイオード１１に集積されるので、光電荷は最初、フォトダイオード１１において絶縁されている。しかしながら、フォトダイオード１１が飽和すると、フォトダイオード１１における電圧は、電荷がゲート１５を通して流れるポイントまで減少する。電荷がゲート１５を通して流れる電圧は、露光及び読み出しフェーズを通じて一定のままである信号Ｔ_ｘ２の電位によって決定される。

[0024] 露光期間の間、ゲート６２は伝導状態に留まり、ゆえにオーバーフロー電荷は、キャパシタ６１と、キャパシタ１４と、ゲート６２に関連する寄生キャパシタンスとの間で分配され、これらの３つのキャパシタは、浮遊拡散ノード１３と接地との間で効率的に並列に接続される。露光期間の終わりにおいて、フォトダイオードが飽和した画素センサについてのこれらの並列に接続されたキャパシタとフォトダイオード１１との間で、露光による光電荷が分割されている。オーバーフロー電荷フェーズと呼ばれる読み出しの第１のフェーズにおいて、浮遊拡散ノードにおける電圧が測定され、露光フェーズの初めにおけるリセット電圧と比較される。

[0025] ひとたびオーバーフロー電荷が測定されると、フォトダイオード電荷フェーズと呼ばれる読み出しの第２のフェーズが始まる。このフェーズでは、ゲート６２が非伝導状態に置かれ、浮遊拡散ノードがリセットされる。浮遊拡散ノード１３における電圧が読み取られ、次いでゲート１２が開かれてフォトダイオード１１に記憶された光電荷が浮遊拡散ノード１３に転送されることを可能にする。次いで浮遊拡散ノード１３における電圧が、浮遊拡散ノード１３に転送された光電荷の量を決定するために再度読み取られる。

[0026] 読み出しサイクルの間の時間の関数として様々な制御電圧及び信号電圧を例示する図３Ａをこれより参照する。最後の読み出しサイクルの後であって且つ現在の読み出しサイクルの前に、浮遊拡散ノード１３、キャパシタ６１、及びフォトダイオード１１は、これより読み出されることになる露光の初めにおいて全てリセットされた。このリセットは、ゲート１２、１６、及び６２を伝導状態に置き、続いてゲート１２及び１６を非伝導状態に置くことによって達成される。１つの例示的な実施形態では、このリセットが実施される時間は所望の露光の長さに依存する。

[0027] 読み出しフェーズは、オーバーフロー電荷フェーズ及びフォトダイオード電荷フェーズと呼ばれる２つのサブフェーズから成ると見なすことができる。オーバーフロー電荷フェーズの間、露光の間に蓄積されたオーバーフロー電荷が測定される。オーバーフロー電荷フェーズの後に、フォトダイオードに記憶された電荷がフォトダイオード電荷フェーズの間に測定される。各電荷は、浮遊拡散ノード１３がリセットされた後の浮遊拡散ノード１３における電圧と、関連する電荷が浮遊拡散ノード１３に転送された後の浮遊拡散ノード１３における電圧との間の差を計算することによって測定される。読み出しフェーズは、問題となっている画素が図３Ａに示されるようにＲ_ｓをｈｉｇｈに設定することによってビット線１９に接続されるとき、始まる。この時点において、浮遊拡散ノード１３における電位は、露光期間の間に蓄積したオーバーフロー電荷を既に反映したものである。オーバーフロー電荷フェーズの第１の部分において、浮遊拡散ノード１３における電圧は、図３Ａにおいて第１のサンプリング信号Ｓ_１がｈｉｇｈとなっていることで示されているように、ゲート２２を伝導状態に置くことによって、サンプルホールドキャパシタ２３においてキャプチャされる。オーバーフロー電荷は、浮遊拡散ノード１３がリセットされるときに、この電圧と浮遊拡散ノード１３におけるリセット電圧との間の差を測定することによって、決定される。ゆえに、オーバーフロー電荷フェーズの第２の部分において、浮遊拡散ノード１３及びキャパシタ６１は画素リセット制御Ｒ_ｐをｈｉｇｈにすることによってリセットされる。次いでリセット電圧が、第２のサンプリング信号Ｓ_２によって示されているようにサンプルホールドキャパシタ２５においてキャプチャされる。次いでサンプルホールドキャパシタ２３及び２５における電圧間の差が、露光の間のオーバーフロー電荷の測定値を提供するために、コントローラ３０の一部であるＡＤＣによってデジタル化される。

[0028] フォトダイオード電荷フェーズは、リセット後に浮遊拡散ノード１３を絶縁すること及び浮遊拡散ノード１３におけるリセット電位を測定することによって始まる。リセット電位は、サンプルホールドキャパシタ２３に記憶される。次いで、ゲート１２が伝導状態に置かれ、フォトダイオード１１からの電荷が浮遊拡散ノード１３に転送され、それは浮遊拡散ノード１３における電圧を低下させる。次いでこの電圧がサンプルホールドキャパシタ２５に記憶される。次いでサンプルホールドキャパシタ２３及び２５における電圧間の差が、露光の間にフォトダイオード１１に蓄積された電荷の測定を提供するためにコントローラ３０の一部であるＡＤＣによってデジタル化される。これらの電荷の合計は、ビット線に接続された画素センサに対応する画素信号を提供するために使用される。

[0029] 露光は、フォトダイオードに記憶された電荷が浮遊拡散ノードに転送されるまで止まないことに留意されたい。しかしながら、オーバーフロー電荷はこの時点に先立って測定される。ゆえに、オーバーフロー電荷の測定とフォトダイオードから浮遊拡散ノードへの電荷の転送との間の期間にオーバーフローする如何なる電荷も失われる。しかしながら、この失われる電荷は小さなものである、というのも、この時間期間は通常４マイクロ秒より短く、一方で動画における典型的な露光はおおよそ１７ミリ秒であるからである。

[0030] 上述したように、サンプルホールドキャパシタに記憶された電圧は、デジタル化されて互いから減算される必要がある。通常、読み出し時間を短縮するためにビット線ごとに１つのＡＤＣが存在する。イメージングアレイ中の画素センサの列の数は、数千単位である。ゆえに、列読み出し回路構成の複雑性を低減することは有益である。読み出し回路構成の複雑性を低減するための１つの方法は、減算ハードウェアをＡＤＣ機能と組み合わせることである。使用されることができるＡＤＣの１つの簡単な形式は、デジタルアナログコンバータ（ＤＡＣ）を駆動するレジスタを含むカウントアップＡＤＣである。カウンタは、ＤＡＣの出力が入力電圧を超えるまでクロックパルスをカウントする。通常、レジスタにおける初期値はゼロである。

[0031] 本発明の一態様では、カウンタは、ＤＡＣ出力が第１のアナログ入力を超えた後にのみ、ゼロの初期カウンタ値から開始してクロックパルスをカウントし、そのカウントは、ＤＡＣ出力が第２のアナログ入力を超えた後に停止する。この実施形態は、第２のアナログ入力のデジタル化を実施するために必要とされるデジタル化機能と減算機能との両方を同時に提供する。そのようなＡＤＣを利用するために、デジタル化されることになる値は、ＡＤＣ入力に経路付けられる際に、より低い電圧が常に指定の入力にあり、より高い電圧がもう一方の入力にあるようにされる必要がある。例えば、図２に示される実施形態では、ＡＤＣ５１がこのモードで動作するために、Ｖ_ｏｕｔｍはＶ_ｏｕｔｐより低いか又はＶ_ｏｕｔｐに等しいべきである。

[0032] そのようなインプリメンテーションにおける問題は、信号及びリセット電圧が上で説明された２つのフェーズにおいて生成される順序から生じる。この説明の目的のために、リセット電圧は基準電圧と呼ばれることになり、浮遊拡散ノードが基準電圧に設定された後に電荷を浮遊拡散ノードに転送することによって取得される減損したリセット電圧（the depleted reset voltage）は、信号電圧と呼ばれることになる。上述したように、オーバーフロー電荷フェーズについての信号電圧は、その電荷についての基準電圧の前に生成される。しかしながら、フォトダイオード電荷フェーズでは、基準電圧は信号電圧の前に生成される。

[0033] Ｖ_ｏｕｔｐが常にＶ_ｏｕｔｍより高いか又はＶ_ｏｕｔｍに等しい実施形態における制御信号タイミングを例示する図３Ｂをこれより参照する。この例示的な実施形態では、スイッチＳ_１及びＳ_２の役割が、オーバーフロー電荷フェーズと比較してフォトダイオード電荷フェーズにおいて逆転しており、ゆえに、基準電圧は常にキャパシタ２５に記憶され、一方で信号電圧は常にキャパシタ２３に記憶される。

[0034] 画素センサのダイナミックレンジの大幅な拡大を提供するために、ゲート６２の寄生キャパシタンス及びキャパシタ６１のキャパシタンスの合計は、浮遊拡散ノード１３のキャパシタンスに比べて著しく大きい必要がある。そのような大きなキャパシタンスを提供する代償は、露光がフォトダイオード１１におけるウェルの最大ストレージに近い露光範囲におけるノイズの増加である。ゲート６２の寄生キャパシタンス及びキャパシタ６１のキャパシタンスの合計をＣ’で示す。１つの例示的な実施形態では、Ｃ_ＦＤ＝４ｆＦであり、Ｃ’＝２８ｆＦであり、及び浮遊拡散ノードは１．２Ｖのフル電圧スウィングを有する。フォトダイオード電荷フェーズにおけるこの例示的な実施形態における読み出しノイズは、０．７ｅ−である。フォトダイオードが丁度飽和する露光におけるノイズは、約１６パーセント増加することが示され得る。しかしながら、画素センサのダイナミックレンジは１８ｄＢ増加する。キャパシタ６１のキャパシタンスを増加させることはさらにダイナミックレンジを増加させる。

[0035] 上で説明された実施形態は、浮遊拡散ノードにおける電圧に伴って変化する信号を生成する一方でビット線からの浮遊拡散ノードをバッファするために、各画素中のソースフォロワを利用する。浮遊拡散ノードにおける電圧の単調関数である画素出力信号を生成する増幅器又は他の回路によってソースフォロワが置き換えられる実施形態もまた、画素のサイズの増加が許容可能であるという条件で利用されることができる。本説明の目的のために、バッファという用語は、そのような増幅器又は他の回路並びにソースフォロワを含むように定義される。

[0036] 上で説明された本発明の実施形態は、本発明の様々な態様を例示するために提供されている。しかしながら、様々な特定の実施形態に示された本発明の様々な態様を組み合わせて、本発明の他の実施形態を提供することができることは理解されるべきである。加えて、本発明に対する様々な修正は、前述の説明及び添付の図面から明らかとなるであろう。したがって、本発明は、以下の請求項の適用範囲によってのみ限定されるものとする。
以下に、出願当初の特許請求の範囲に記載の事項を、そのまま、付記しておく。
［１］ ビット線に接続された複数の画素センサを備える装置であって、各画素センサが光検出器を備え、前記光検出器が、
フォトダイオードと、
浮遊拡散ノードと、
前記浮遊拡散ノードにおける電圧の単調関数である電圧を有する画素出力信号を生み出す前記浮遊拡散ノードに接続されたバッファと、
行選択信号に応答して、前記画素出力信号を前記ビット線に接続するビット線ゲートと、
リセット信号に応答して、前記浮遊拡散ノードを第１のリセット電圧源に接続するリセットゲートと、
第１の転送信号に応答して、前記フォトダイオードを前記浮遊拡散ノードに接続する第１の転送ゲートと、
第２の転送信号に応答して、オーバーフローキャパシタを前記浮遊拡散ノードに接続する第２の転送ゲートを介して前記浮遊拡散ノードに接続された前記オーバーフローキャパシタと、
オーバーフロー転送ゲート信号に応答して、前記フォトダイオードを前記オーバーフローキャパシタに接続するオーバーフロー転送ゲートと、
を備える、装置。
［２］ 前記フォトダイオードによって生成される電荷がオーバーフローしきい値を超えるとき、前記浮遊拡散ノードではなく前記オーバーフローキャパシタに電荷が流れるようにするレベルに前記オーバーフロー転送ゲート信号が調整される、［１］に記載の装置。
［３］ 前記バッファが前記浮遊拡散ノードに接続されたゲートを有するソースフォロワを備える、［１］に記載の装置。
［４］ 第１のサンプリング信号及び第２のサンプリング信号、前記リセット信号、前記第１の転送信号及び第２の転送信号、並びに前記オーバーフロー転送ゲート信号を生成するコントローラをさらに備える、［１］に記載の装置。
［５］ 前記コントローラが、前記画素センサの各々における前記フォトダイオード及び前記オーバーフローキャパシタがリセット電圧にリセットされるようにする、［４］に記載の装置。
［６］ 前記コントローラが、前記フォトダイオードに当たる光によって生成される光電荷が、前記フォトダイオードが所定のレベルの記憶された光電荷に到達するまで最初に前記フォトダイオードに蓄積し、この所定のレベルを超えた如何なる超過した光電荷も前記オーバーフローキャパシタに記憶されるように、前記画素センサの各々中の前記フォトダイオードを前記浮遊拡散ノードから絶縁する、［５］に記載の装置。
［７］ 前記コントローラが、前記画素センサの各々について、露光期間の後に前記オーバーフローキャパシタに記憶された第１の光電荷と、前記フォトダイオードに記憶された第２の光電荷とを決定し、前記コントローラが、露光の間に各画素センサによって受光された光の量の測定を提供するために、前記第１の及び第２の光電荷を組み合わせる、［６］に記載の装置。
［８］ 複数の画素センサを備えるイメージングアレイを動作させる方法であって、各画素センサが露光の間にその画素センサ中のフォトダイオードに入射する光の強度を測定する前記フォトダイオードを備え、前記フォトダイオードが、露光の間に各フォトダイオードに記憶されることができる最大光電荷によって特徴付けられ、前記方法が、
前記画素センサの各々中にオーバーフロー経路を設けることと、ここで、前記オーバーフロー経路は、前記最大光電荷を超過した光電荷を収集するものであり、
前記露光の間に前記オーバーフロー経路を通過した前記収集された電荷を測定すること及び前記露光の後に前記フォトダイオードに記憶された前記光電荷を測定することと、 前記画素センサに対応する前記露光についての画素強度の測定値に達するために、前記測定された収集された電荷と前記露光の後に前記フォトダイオードに記憶された前記光電荷とを組み合わせることと、
を備える、方法。
［９］ 前記画素センサの各々中の前記オーバーフロー経路を測定することは、前記露光に先立ってリセット電圧に事前充電されており、且つ前記フォトダイオードにおける電圧がしきい値より低いときに電荷を通すオーバーフローゲートによって前記フォトダイオードに接続された、前記画素センサの各々中のキャパシタを備え、前記露光の後に前記収集された電荷を測定することは、前記露光の後に前記キャパシタにおける電圧を測定することを備える、［８］に記載の方法。

Claims (7)

1. ビット線（４３，１９）に接続された複数の画素センサ（４１）を備える装置であって、各画素センサが光検出器（６０）を備え、前記光検出器が、
   フォトダイオード（１１）と、
   浮遊拡散ノード（１３）と、
   前記浮遊拡散ノードにおける電圧の単調関数である電圧を有する画素出力信号を生み出す前記浮遊拡散ノードに接続されたバッファ（１７）と、
   行選択信号に応答して、前記画素出力信号をビット線に接続するビット線ゲート（１８）と、
   リセット信号に応答して、前記浮遊拡散ノードを第１のリセット電圧源に接続するリセットゲート（１６）と、
   第１の転送信号に応答して、前記フォトダイオードを前記浮遊拡散ノードに接続する第１の転送ゲート（１２）と、
   前記浮遊拡散ノードに接続された第２の転送ゲート（６２）と、
   第２の転送信号に応答して、前記第２の転送ゲート（６２）を介して前記浮遊拡散ノードに接続されるオーバーフローキャパシタ（６１）と、
   オーバーフロー転送ゲート信号に応答して、前記フォトダイオードを前記オーバーフローキャパシタに接続するオーバーフロー転送ゲート（１５）と、
   第１のサンプリング信号及び第２のサンプリング信号、前記リセット信号、前記第１の転送信号及び第２の転送信号、並びに前記オーバーフロー転送ゲート信号を生成するように構成されたコントローラ（３０）と、
   を備え、
   前記コントローラ（３０）が、前記画素センサ（４１）の各々における前記フォトダイオード（１１）、前記浮遊拡散ノード（１３）、及び前記オーバーフローキャパシタ（６１）を、露光に先立ってリセット電圧にリセットさせるようにさらに構成されている、装置。
2. 前記フォトダイオード（１１）によって生成される電荷がオーバーフローしきい値を超えるとき、前記浮遊拡散ノード（１３）ではなく前記オーバーフローキャパシタ（６１）に電荷が流れるようにするレベルに前記オーバーフロー転送ゲート信号が調整される、請求項１に記載の装置。
3. 前記バッファ（１７）が前記浮遊拡散ノード（１３）に接続されたゲートを有するソースフォロワを備える、請求項１に記載の装置。
4. 前記コントローラ（３０）が、前記フォトダイオード（１１）に当たる光によって生成される光電荷が、前記フォトダイオードが所定のレベルの記憶された光電荷に到達するまで最初に前記フォトダイオードに蓄積し、この所定のレベルを超えた如何なる超過した光電荷も前記オーバーフローキャパシタ（６１）に記憶されるように、前記画素センサ（４１）の各々中の前記フォトダイオードを前記浮遊拡散ノード（１３）から絶縁する、請求項１に記載の装置。
5. 前記コントローラ（３０）が、前記画素センサ（４１）の各々について、露光期間の後に前記オーバーフローキャパシタ（６１）に記憶された第１の光電荷と、前記フォトダイオード（１１）に記憶された第２の光電荷とを決定し、前記コントローラが、露光の間に各画素センサによって受光された光の量の測定を提供するために、前記第１の及び第２の光電荷を組み合わせる、請求項４に記載の装置。
6. 複数の画素センサ（４１）を備えるイメージングアレイを動作させる方法であって、各画素センサが露光の間にその画素センサ中のフォトダイオード（１１）に入射する光の強度を測定する前記フォトダイオードと浮遊拡散ノード（１３）とを備え、前記フォトダイオードが、露光の間に各フォトダイオードに記憶されることができる最大光電荷によって特徴付けられ、前記方法が、
   前記画素センサの各々中にオーバーフロー経路を設けることと、ここで、前記オーバーフロー経路は、前記最大光電荷を超過した光電荷を収集するものであり、前記オーバーフロー経路は、前記フォトダイオードにオーバーフローゲートによって接続されたキャパシタを備え、
   前記露光に先立って前記フォトダイオード、前記浮遊拡散ノード、及び前記キャパシタをリセット電圧にセットすることと、
   前記フォトダイオードにおける電圧がしきい値より低いとき、前記オーバーフローゲートを介して電荷を通すことと、
   前記露光の間に前記オーバーフロー経路を通過した前記収集された電荷を測定すること及び前記露光の後に前記フォトダイオードに記憶された前記光電荷を測定することと、
   前記画素センサに対応する前記露光についての画素強度の測定値に達するために、前記測定された収集された電荷と前記露光の後に前記フォトダイオードに記憶された前記光電荷とを組み合わせることと、
   を備える、方法。
7. 前記オーバーフローゲート（１５）は前記フォトダイオードにおける電圧がしきい値より低いときに電荷を通し、前記露光の後に前記収集された電荷を測定することは、前記露光の後に前記キャパシタにおける電圧を測定することを備える、請求項６に記載の方法。

Images