JP6852168B2 - 裏面照射型グローバルシャッターイメージングアレイ - Google Patents
裏面照射型グローバルシャッターイメージングアレイ Download PDFInfo
- Publication number
- JP6852168B2 JP6852168B2 JP2019540376A JP2019540376A JP6852168B2 JP 6852168 B2 JP6852168 B2 JP 6852168B2 JP 2019540376 A JP2019540376 A JP 2019540376A JP 2019540376 A JP2019540376 A JP 2019540376A JP 6852168 B2 JP6852168 B2 JP 6852168B2
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- diffusion node
- pixel
- time
- pixel sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 30
- 238000009792 diffusion process Methods 0.000 claims description 118
- 238000012937 correction Methods 0.000 claims description 65
- 238000012546 transfer Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
- H04N25/533—Control of the integration time by using differing integration times for different sensor regions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/58—Control of the dynamic range involving two or more exposures
- H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
- H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/58—Control of the dynamic range involving two or more exposures
- H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
- H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
以下に、出願当初の特許請求の範囲に記載の事項を、そのまま、付記しておく。
[1] 画素センサの順序付けられたアレイを備える複数の画素センサを備え、各画素センサが、画素センサの前記順序付けられたアレイにおける位置によって特徴付けられる装置であって、該装置は、
主要フォトダイオードと、
補正フォトダイオードと、
を備え、
前記装置はさらに、コントローラを備え、前記コントローラは、
全ての前記複数の画素センサについて同じである第1の時間において、全ての前記主要フォトダイオードをリセットすることと、
前記第1の時間の後の、全ての前記画素センサについて同じである第2の時間において、全ての前記補正フォトダイオードをリセットすることと、
前記画素センサを連続的に読み出すことと、を行い、
前記複数の画素センサの各々は第3の時間において読み出され、前記第3の時間は前記複数の画素センサのうちの異なる画素センサについて異なり、且つ複数の画素センサの前記順序付けられたアレイにおける前記画素センサの位置に依存するものであり、
前記複数の画素センサの各々の前記読み出しは、
前記第3の時間と前記第2の時間との間にその画素センサの中の前記補正フォトダイオードに蓄積された補正電荷を測定することと、
前記第3の時間においてその画素センサの中の前記主要フォトダイオードに蓄積されたトータル電荷を測定することと、
前記第2の時間において前記主要フォトダイオードに蓄積された電荷を表す画素センサ露光値を計算することと、
を含む、装置。
[2] 前記補正フォトダイオードは第1の光変換効率によって特徴付けられ、前記主要フォトダイオードは第2の光変換効率によって特徴付けられ、前記第1の光変換効率は前記第2の光変換効率より低い、[1]に記載の装置。
[3] 前記主要フォトダイオードは、光を光電子に変換するシリコンの第1のエリアによって特徴付けられ、前記補正フォトダイオードは、光を光電子に変換するシリコンの第2のエリアによって特徴付けられ、シリコンの前記第1のエリアはシリコンの前記第2のエリアより大きい、[2]に記載の装置。
[4] 各画素センサが、
浮遊拡散ノードと、
第1の転送信号に応答して前記主要フォトダイオードを前記浮遊拡散ノードに接続する第1の転送ゲートと、
前記補正フォトダイオードを前記浮遊拡散ノードに接続する第2の転送ゲートと、
を備える、[1]に記載の装置。
[5] ビット線をさらに備え、各画素センサが、
増幅器出力における信号を生み出すために、前記浮遊拡散ノードにおける電圧を増幅する増幅器と、
行選択信号に応答して前記増幅器出力を前記ビット線に接続するビット線ゲートと、
リセット信号に応答して前記浮遊拡散ノードを第1のリセット電圧源に接続するリセットゲートと、
を備える、[4]に記載の装置。
[6] 前記主要フォトダイオード及び前記補正フォトダイオードが、それぞれ前記第1の転送ゲート及び前記第2の転送ゲートによって前記浮遊拡散ノードに対して並列に接続されている、[4]に記載の装置。
[7] 前記主要フォトダイオード及び前記補正フォトダイオードが、前記浮遊拡散ノードに対して直列に接続され、前記主要フォトダイオードが、前記第1の転送ゲートによって前記補正フォトダイオードに接続され、前記補正フォトダイオードが、前記第2の転送ゲートによって浮遊拡散ノードに接続されている、[4]に記載の装置。
[8] 前記コントローラが、前記浮遊拡散ノードをリセットすること及び前記浮遊拡散ノードをリセットした後に前記浮遊拡散ノードにおける第1の電圧を測定し、前記第3の時間において前記補正フォトダイオードを前記浮遊拡散ノードに接続した後に前記浮遊拡散ノードにおける第2の電圧を測定し、前記主要フォトダイオードが前記浮遊拡散ノードに接続された後に前記浮遊拡散ノードにおける第3の電圧を測定することによって、前記トータル電荷を測定する、[4]に記載の装置。
[9] 画素センサの順序付けられたアレイを備えるイメージングシステムを動作させるための方法であって、各画素センサが、画素センサの前記順序付けられたアレイにおける位置によって特徴付けられ、各画素センサが、画像露光の間に光を受光する主要フォトダイオードを備え、前記方法が、
第1の時間において全ての前記主要フォトダイオードをリセットすることと、
前記画像露光の終わりを示す第2の時間を定義することと、
画素センサの前記順序付けられたアレイにおける前記画素センサの位置に依存する第3の時間においてその画素センサの中の前記主要フォトダイオードに蓄積されたトータル電荷を連続的に測定することと、ここで、前記第3の時間は、前記複数の画素センサのうちの異なる画素センサについて異なるものであり、
前記第2の時間において前記主要フォトダイオードに蓄積されたグローバルシャッター電荷の推定値を取得するために、前記第2の時間と第3の時間との間の時間期間において前記主要フォトダイオードに蓄積された電荷についての前記トータル電荷を補正することと、
を備える、方法。
[10] 前記イメージングシステム中の各画素センサが補正フォトダイオードをさらに備え、前記方法が、
前記第2の時間において前記補正フォトダイオードをリセットすることと、
前記第3の時間において前記補正フォトダイオードにおける補正電荷を測定することと、
前記グローバルシャッター電荷を取得するために前記補正電荷に基づいて前記トータル電荷を補正することと、
を備える、[9]に記載の方法。
[11] 各画素センサが浮遊拡散ノードをさらに備え、前記複数の画素センサのうちの1つの画素センサについての前記グローバルシャッター電荷の推定値を取得することが、
前記第3の時間において前記画素センサのうちのその1つの画素センサの前記浮遊拡散ノードをリセットし、前記複数の画素センサのうちのその1つの画素センサの前記浮遊拡散ノードにおける第1の電圧を測定することと、
前記複数の画素センサのうちのその1つの画素センサの前記補正フォトダイオードを、前記複数の画素センサのうちのその1つの画素センサの前記浮遊拡散ノードに接続し、前記複数の画素センサのうちのその1つの画素センサの前記浮遊拡散ノードにおける第2の電圧を測定することと、
前記複数の画素センサのうちのその1つの画素センサの前記主要フォトダイオードを、前記複数の画素センサのうちのその1つの画素センサの前記浮遊拡散ノードに接続し、前記複数の画素センサのうちのその1つの画素センサの前記浮遊拡散ノードにおける第3の電圧を測定することと、
前記第1の電圧、第2の電圧、及び第3の電圧からの、前記複数の画素センサのうちの1つの画素センサについての前記グローバルシャッター電荷の前記推定値を決定することと、
を備える、[10]に記載の方法。
Claims (10)
- 画素センサの順序付けられたアレイを備える複数の画素センサを備え、各画素センサが、画素センサの前記順序付けられたアレイにおける位置によって特徴付けられる装置であって、各画素センサは、
主要フォトダイオードと、
補正フォトダイオードと、
を備え、
前記装置はさらに、コントローラを備え、前記コントローラは、
全ての前記複数の画素センサについて同じである第1の時間において、全ての前記主要フォトダイオードをリセットすることと、
前記第1の時間の後の、全ての前記画素センサについて同じである第2の時間において、全ての前記補正フォトダイオードをリセットすることと、
前記画素センサを連続的に読み出すことと、を行い、
前記複数の画素センサの各々は第3の時間において読み出され、前記第3の時間は前記複数の画素センサのうちの異なる画素センサについて異なり、且つ複数の画素センサの前記順序付けられたアレイにおける前記画素センサの位置に依存するものであり、
前記複数の画素センサの各々の前記読み出しは、
前記第3の時間と前記第2の時間との間にその画素センサの中の前記補正フォトダイオードに蓄積された補正電荷を測定することと、
前記第3の時間においてその画素センサの中の前記主要フォトダイオードに蓄積されたトータル電荷を測定することと、
前記第2の時間において前記主要フォトダイオードに蓄積された電荷を表す画素センサ露光値を計算することと、
を含む、装置。 - 前記補正フォトダイオードは第1の光変換効率によって特徴付けられ、前記主要フォトダイオードは第2の光変換効率によって特徴付けられ、前記第1の光変換効率は前記第2の光変換効率より低い、請求項1に記載の装置。
- 前記主要フォトダイオードは、光を光電子に変換するシリコンの第1のエリアによって特徴付けられ、前記補正フォトダイオードは、光を光電子に変換するシリコンの第2のエリアによって特徴付けられ、シリコンの前記第1のエリアはシリコンの前記第2のエリアより大きい、請求項2に記載の装置。
- 各画素センサが、
浮遊拡散ノードと、
第1の転送信号に応答して前記主要フォトダイオードを前記浮遊拡散ノードに接続する第1の転送ゲートと、
前記補正フォトダイオードを前記浮遊拡散ノードに接続する第2の転送ゲートと、
を備える、請求項1に記載の装置。 - ビット線をさらに備え、各画素センサが、
増幅器出力における信号を生み出すために、前記浮遊拡散ノードにおける電圧を増幅する増幅器と、
行選択信号に応答して前記増幅器出力を前記ビット線に接続するビット線ゲートと、
リセット信号に応答して前記浮遊拡散ノードを第1のリセット電圧源に接続するリセットゲートと、
を備える、請求項4に記載の装置。 - 前記主要フォトダイオード及び前記補正フォトダイオードが、それぞれ前記第1の転送ゲート及び前記第2の転送ゲートによって前記浮遊拡散ノードに対して並列に接続されている、請求項4に記載の装置。
- 前記主要フォトダイオード及び前記補正フォトダイオードが、前記浮遊拡散ノードに対して直列に接続され、前記主要フォトダイオードが、前記第1の転送ゲートによって前記補正フォトダイオードに接続され、前記補正フォトダイオードが、前記第2の転送ゲートによって浮遊拡散ノードに接続されている、請求項4に記載の装置。
- 前記コントローラが、前記浮遊拡散ノードをリセットすること及び前記浮遊拡散ノードをリセットした後に前記浮遊拡散ノードにおける第1の電圧を測定し、前記第3の時間において前記補正フォトダイオードを前記浮遊拡散ノードに接続した後に前記浮遊拡散ノードにおける第2の電圧を測定し、前記主要フォトダイオードが前記浮遊拡散ノードに接続された後に前記浮遊拡散ノードにおける第3の電圧を測定することによって、前記トータル電荷を測定する、請求項4に記載の装置。
- 画素センサの順序付けられたアレイを備えるイメージングシステムを動作させるための方法であって、各画素センサが、複数の画素センサの前記順序付けられたアレイにおける位置によって特徴付けられ、各画素センサが、画像露光の間に光を受光する主要フォトダイオードを備え、前記方法が、
第1の時間において全ての前記主要フォトダイオードをリセットすることと、
前記画像露光の終わりを示す第2の時間を定義することと、
画素センサの前記順序付けられたアレイにおける前記画素センサの位置に依存する第3の時間においてその画素センサの中の前記主要フォトダイオードに蓄積されたトータル電荷を連続的に測定することと、ここで、前記第3の時間は、前記複数の画素センサのうちの異なる画素センサについて異なるものであり、
前記第2の時間において前記主要フォトダイオードに蓄積されたグローバルシャッター電荷の推定値を取得するために、前記第2の時間と第3の時間との間の時間期間において前記主要フォトダイオードに蓄積された電荷についての前記トータル電荷を補正することと、を備え、
前記イメージングシステム中の各画素センサが補正フォトダイオードをさらに備え、前記方法が、
前記第2の時間において前記補正フォトダイオードをリセットすることと、
前記第3の時間において前記補正フォトダイオードにおける補正電荷を測定することと、
前記グローバルシャッター電荷を取得するために前記補正電荷に基づいて前記トータル電荷を補正することと、を備える、方法。 - 各画素センサが浮遊拡散ノードをさらに備え、前記複数の画素センサのうちの1つの画素センサについての前記グローバルシャッター電荷の推定値を取得することが、
前記第3の時間において前記画素センサのうちのその1つの画素センサの前記浮遊拡散ノードをリセットし、前記複数の画素センサのうちのその1つの画素センサの前記浮遊拡散ノードにおける第1の電圧を測定することと、
前記複数の画素センサのうちのその1つの画素センサの前記補正フォトダイオードを、前記複数の画素センサのうちのその1つの画素センサの前記浮遊拡散ノードに接続し、前記複数の画素センサのうちのその1つの画素センサの前記浮遊拡散ノードにおける第2の電圧を測定することと、
前記複数の画素センサのうちのその1つの画素センサの前記主要フォトダイオードを、前記複数の画素センサのうちのその1つの画素センサの前記浮遊拡散ノードに接続し、前記複数の画素センサのうちのその1つの画素センサの前記浮遊拡散ノードにおける第3の電圧を測定することと、
前記第1の電圧、第2の電圧、及び第3の電圧からの、前記複数の画素センサのうちの1つの画素センサについての前記グローバルシャッター電荷の前記推定値を決定することと、
を備える、請求項9に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2017/014983 WO2018140015A1 (en) | 2017-01-25 | 2017-01-25 | Backside illuminated global shutter imaging array |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020506608A JP2020506608A (ja) | 2020-02-27 |
JP6852168B2 true JP6852168B2 (ja) | 2021-03-31 |
Family
ID=62978120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019540376A Active JP6852168B2 (ja) | 2017-01-25 | 2017-01-25 | 裏面照射型グローバルシャッターイメージングアレイ |
Country Status (6)
Country | Link |
---|---|
US (1) | US10863130B2 (ja) |
EP (1) | EP3574645A4 (ja) |
JP (1) | JP6852168B2 (ja) |
CN (1) | CN110214444B (ja) |
CA (1) | CA3050423A1 (ja) |
WO (1) | WO2018140015A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220022019A (ko) | 2020-08-14 | 2022-02-23 | 삼성디스플레이 주식회사 | 입력 감지 방법 및 이를 포함하는 입력 감지 장치 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990084630A (ko) * | 1998-05-08 | 1999-12-06 | 김영환 | 씨모스 이미지 센서 및 그 구동 방법 |
JP2008028516A (ja) * | 2006-07-19 | 2008-02-07 | Olympus Corp | カメラシステム |
JP2008042298A (ja) * | 2006-08-02 | 2008-02-21 | Olympus Corp | 固体撮像装置 |
JP2008042714A (ja) * | 2006-08-09 | 2008-02-21 | Olympus Corp | 固体撮像装置 |
JP2008099066A (ja) * | 2006-10-13 | 2008-04-24 | Olympus Corp | 固体撮像装置 |
US20090108176A1 (en) * | 2007-10-24 | 2009-04-30 | Altasens, Inc. | Global shutter pixel circuit with transistor sharing for CMOS image sensors |
US8253810B2 (en) * | 2007-12-05 | 2012-08-28 | Aptina Imaging Corporation | Method, apparatus and system for image stabilization using a single pixel array |
US20100309340A1 (en) * | 2009-06-03 | 2010-12-09 | Border John N | Image sensor having global and rolling shutter processes for respective sets of pixels of a pixel array |
KR101703746B1 (ko) * | 2010-06-04 | 2017-02-08 | 삼성전자주식회사 | 빛 샘 보상을 하는 단위이미지센서, 상기 단위이미지센서로 구현된 이미지센서어레이 및 상기 이미지센서어레이의 빛 샘 보상방법 |
US9412782B2 (en) * | 2013-07-08 | 2016-08-09 | BAE Systems Imaging Solutions Inc. | Imaging array with improved dynamic range utilizing parasitic photodiodes within floating diffusion nodes of pixels |
JP6548372B2 (ja) * | 2014-01-28 | 2019-07-24 | キヤノン株式会社 | 固体撮像素子およびそれを用いた測距装置、撮像装置 |
KR102191245B1 (ko) * | 2014-06-20 | 2020-12-15 | 삼성전자주식회사 | 이미지 센서 구동 방법, 이를 채용한 이미지 센서 및 이를 포함하는 휴대용 전자 기기 |
-
2017
- 2017-01-25 EP EP17894149.8A patent/EP3574645A4/en not_active Ceased
- 2017-01-25 JP JP2019540376A patent/JP6852168B2/ja active Active
- 2017-01-25 CA CA3050423A patent/CA3050423A1/en not_active Abandoned
- 2017-01-25 WO PCT/US2017/014983 patent/WO2018140015A1/en unknown
- 2017-01-25 US US16/476,911 patent/US10863130B2/en active Active
- 2017-01-25 CN CN201780084510.3A patent/CN110214444B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
EP3574645A1 (en) | 2019-12-04 |
CA3050423A1 (en) | 2018-08-02 |
CN110214444B (zh) | 2022-02-08 |
US10863130B2 (en) | 2020-12-08 |
JP2020506608A (ja) | 2020-02-27 |
EP3574645A4 (en) | 2020-07-01 |
CN110214444A (zh) | 2019-09-06 |
WO2018140015A1 (en) | 2018-08-02 |
US20190335130A1 (en) | 2019-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6911128B2 (ja) | 拡張されたダイナミックレンジを備えたイメージングアレイ | |
WO2019036237A1 (en) | DETECTION CIRCUIT FOR PHOTO-SENSOR WITH STACKED SUBSTRATES | |
EP3556089B1 (en) | Global shutter scheme that reduces the effects of dark current | |
US7352400B2 (en) | Solid-state image pickup apparatus having a differential output | |
WO2013058147A1 (ja) | 撮像素子およびカメラシステム | |
JPWO2011096340A1 (ja) | 固体撮像装置、画素信号を読み出す方法、画素 | |
JP2013090233A (ja) | 撮像素子およびカメラシステム | |
US10128296B2 (en) | Imaging array with improved dynamic range utilizing parasitic photodiodes | |
US20150008307A1 (en) | Imaging Array with Improved Dynamic Range Utilizing Parasitic Photodiodes | |
US20170134677A1 (en) | Image pickup device, electronic apparatus, radiation detection apparatus and method for an image pickup device | |
JP6852168B2 (ja) | 裏面照射型グローバルシャッターイメージングアレイ | |
JP6775408B2 (ja) | 放射線撮像装置及び放射線撮像システム | |
US8817145B2 (en) | Hybrid CCD—CMOS camera adapted for forming images of moving scenes | |
US20130070134A1 (en) | Low Noise CMOS Pixel Array | |
US20180249106A1 (en) | Autofocus System for CMOS Imaging Sensors | |
WO2015078780A1 (en) | Active pixel sensor and analytical device using the same | |
KR102507138B1 (ko) | 소형 픽셀 높은 동적범위 픽셀 센서 | |
EP3445039A1 (en) | Detection circuit for photo sensor with stacked substrates | |
JP2005218052A (ja) | 光検出装置 | |
JP2017011514A (ja) | 固体撮像装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6852168 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |