JP2017118373A - 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 - Google Patents
固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 Download PDFInfo
- Publication number
- JP2017118373A JP2017118373A JP2015252947A JP2015252947A JP2017118373A JP 2017118373 A JP2017118373 A JP 2017118373A JP 2015252947 A JP2015252947 A JP 2015252947A JP 2015252947 A JP2015252947 A JP 2015252947A JP 2017118373 A JP2017118373 A JP 2017118373A
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal line
- vertical signal
- unit
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】垂直信号線の電位のセトリング時間をより確実に短縮し、画素信号の読出し速度の高速化を可能とした固体撮像素子、固体撮像素子の駆動方法及び電子機器を提供する。
【解決手段】光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素は、1個以上の単位画素で共有する垂直信号線32、単位画素を制御する画素制御線、単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給する第1の電流供給部34及び画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する第2の電流供給部60を備える。第2の電流供給部は、電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する。
【選択図】図3
【解決手段】光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素は、1個以上の単位画素で共有する垂直信号線32、単位画素を制御する画素制御線、単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給する第1の電流供給部34及び画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する第2の電流供給部60を備える。第2の電流供給部は、電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する。
【選択図】図3
Description
本開示は、固体撮像素子、固体撮像素子の駆動方法、及び、電子機器に関する。
固体撮像素子に対し、画素信号の読出し速度の高速化及び高精細化が望まれている。また、解像度の向上のために多画素化が望まれている。多画素化が進むと、垂直信号線(列信号線)に接続される画素の数が多くなるため垂直信号線の寄生容量が増加する。この垂直信号線の寄生容量の増加は、垂直信号線の電位のセトリング(静定/整定)時間の短縮化を妨げる。セトリング時間の短縮化は、画素信号の読出し速度の高速化を図る上で重要である。すなわち、固体撮像素子において、画素信号の読出し速度の高速化と多画素化とはトレードオフの関係にある。
従来、垂直信号線の電位のセトリング時間を短縮するために、垂直信号線の電位変動量に応じて垂直信号線に追加電流を供給するようにしていた(例えば、特許文献1参照)。垂直信号線の電位変動量に応じて垂直信号線に追加電流を流すことで、垂直信号線のスルーレートが向上するため、セトリング時間を短縮することができる。
また、垂直信号線の電位のセトリング時間を短縮するために、垂直信号線の電位を変化させる信号(リセット制御信号や転送制御信号)の後に、画素信号を読み出すタイミングで、垂直信号線に追加電流を供給するようにしていた(例えば、非特許文献1参照)。特許文献1に記載の従来技術と同様に、垂直信号線に追加電流を供給することで、垂直信号線のスルーレートが向上するため、セトリング時間を短縮することができる。
"A 3.7 M-Pixel 1300-fps CMOS Image Sensor With 5.0 G-Pixel/s High-Speed Readout Circuit"IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.50,NO.4, APRIL 201
特許文献1に記載の従来技術は、垂直信号線の電位の大振幅時には有用になる。しかしながら、追加電流の供給を停止したときや、画素制御線の電位の遷移に伴って発生するフィードスルーによってフローティング・ディフュージョンFD(電荷電圧変換部/電荷検出部)の電位が変動した後のセトリングが全体のセトリング時間を支配する場合には、セトリング時間の短縮効果が小さい。
非特許文献1に記載の従来技術にあっては、垂直信号線の電位が一旦セトリングしたとしても、追加電流の供給の停止に伴って、ソースフォロワを構成する増幅トランジスタのゲート−ソース間電圧Vgsが変化する。そして、ゲート−ソース間電圧Vgsが変化すると、改めて、垂直信号線の配線抵抗R及び寄生容量CのRC遅延の式で定まるセトリング時間だけ待つ必要がある。また、セトリング時間の短縮効果は、フローティング・ディフュージョンFDの電位の変化に伴う垂直信号線の電位変動が、追加電流の供給停止による垂直信号線の電位変動と比較して十分大きいときに限定される。フローティング・ディフュージョンFDの電位変化が小さい場合には、逆に、垂直信号線の電位のセトリング時間を延ばすことになる。
そこで、本開示は、垂直信号線の電位のセトリング時間をより確実に短縮し、画素信号の読出し速度の高速化を可能とした固体撮像素子、固体撮像素子の駆動方法、及び、当該固体撮像素子を有する電子機器を提供することを目的とする。
上記の目的を達成するための本開示の固体撮像素子は、
光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
1個以上の単位画素で共有する垂直信号線、
単位画素を制御する画素制御線、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給する第1の電流供給部、及び、
画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する第2の電流供給部を備え、
第2の電流供給部は、電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する。また、上記の目的を達成するための本開示の電子機器は、上記の構成の固体撮像素子を有する。
光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
1個以上の単位画素で共有する垂直信号線、
単位画素を制御する画素制御線、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給する第1の電流供給部、及び、
画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する第2の電流供給部を備え、
第2の電流供給部は、電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する。また、上記の目的を達成するための本開示の電子機器は、上記の構成の固体撮像素子を有する。
上記の目的を達成するための本開示の固体撮像素子は、
光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
1個以上の単位画素で共有する垂直信号線、及び、
単位画素を制御する画素制御線を備えており、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給するとともに、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する固体撮像素子の駆動に当たって、
電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する。
光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
1個以上の単位画素で共有する垂直信号線、及び、
単位画素を制御する画素制御線を備えており、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給するとともに、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する固体撮像素子の駆動に当たって、
電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する。
画素制御線の電位が遷移すると、それに伴って電荷検出部の電位が変動(変化)する。電荷検出部の電位が変動すると、垂直信号線の電位が変動する。そこで、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給し、その供給を電荷検出部の電位変動の発生タイミングに連動させて停止すると、垂直信号線の電位の変動を抑えることができる。
本開示によれば、電荷検出部の電位変動分に対応する電流の垂直信号線への供給を、電荷検出部の電位変動の発生タイミングに連動させて停止することで、垂直信号線の電位の変動を抑えることができる。これにより、垂直信号線の電位のセトリング時間をより確実に短縮できるため、画素信号の読出し速度の高速化が可能となる。
尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
以下、本開示の技術を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
1.本開示の固体撮像素子、その駆動方法、及び、電子機器、全般に関する説明
2.本開示の固体撮像素子
3.第1実施形態(追加電流が固定の例)
4.第2実施形態(追加電流が可変の例)
4−1.実施例1(追加電流の調整機構を画素列毎に実装する例)
4−2.実施例2(追加電流の調整機構を全画素列共通に実装する例)
4−3.実施例3(追加電流の調整機構を全画素列共通に実装する例)
5.第3実施形態(AD変換器を用いて追加電流の最適値を決定する例)
6.第4実施形態(電圧測定手段を用いて追加電流の最適値を決定する例)
7.変形例
8.本開示の電子機器(撮像装置の例)
1.本開示の固体撮像素子、その駆動方法、及び、電子機器、全般に関する説明
2.本開示の固体撮像素子
3.第1実施形態(追加電流が固定の例)
4.第2実施形態(追加電流が可変の例)
4−1.実施例1(追加電流の調整機構を画素列毎に実装する例)
4−2.実施例2(追加電流の調整機構を全画素列共通に実装する例)
4−3.実施例3(追加電流の調整機構を全画素列共通に実装する例)
5.第3実施形態(AD変換器を用いて追加電流の最適値を決定する例)
6.第4実施形態(電圧測定手段を用いて追加電流の最適値を決定する例)
7.変形例
8.本開示の電子機器(撮像装置の例)
<本開示の固体撮像素子、その駆動方法、及び、電子機器、全般に関する説明>
本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、単位画素について、光電変換によって得られた電荷を電荷検出部に転送する転送トランジスタを有する構成とし、画素制御線について、転送トランジスタを駆動する転送制御信号を伝送する構成とすることができる。このとき、第2の電流供給部について、転送制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する構成とすることができる。
本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、単位画素について、光電変換によって得られた電荷を電荷検出部に転送する転送トランジスタを有する構成とし、画素制御線について、転送トランジスタを駆動する転送制御信号を伝送する構成とすることができる。このとき、第2の電流供給部について、転送制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する構成とすることができる。
上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、単位画素について、電荷検出部をリセットするリセットトランジスタを有する構成とし、画素制御線について、リセットトランジスタを駆動するリセット制御信号を伝送する構成とすることができる。このとき、第2の電流供給部について、リセット制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する構成とすることができる。
更に、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、単位画素について、電荷検出部で変換された電圧を垂直信号線に読み出す増幅トランジスタを有する構成とすることができる。このとき、増幅トランジスタ及び第1の電流供給部は、電荷検出部で変換された電圧を垂直信号線の電位に変換するソースフォロワを構成する。また、第2の電流供給部について、電荷検出部の電位変動分と等価な、ソースフォロワのオーバードライブ電圧を、垂直信号線に電流を供給することによって生成する構成とすることができる。更に、第2の電流供給部について、垂直信号線に供給する電流が可変な構成とすることができる。
更に、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、画素制御線の電位の遷移に伴う電荷検出部の電位変動分と、第2の電流供給部からの垂直信号線への電流の供給に伴うソースフォロワのオーバードライブ電圧の変動分とを取得する取得手段を備える構成とすることができる。このとき、第2の電流供給部について、取得手段の取得結果に基づいて、垂直信号線に供給する電流を設定する構成とすることができる。また、取得手段は、特定の画素列の変動分又は複数の画素列の平均変動分として取得することが好ましい。
更に、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、第2の電流供給部について、電荷検出部の電位変動分とオーバードライブ電圧の変動分とが最も近くなる電流を、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流として設定する構成とすることができる。また、第2の電流供給部について、垂直信号線に供給する電流を調整する電流量調整信号をサンプリングする構成とすることができる。
更に、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、垂直信号線に接続された読出し回路部を備えている構成とすることができる。このとき、読出し回路部について、取得手段として機能する構成とすることができる。あるいは又、取得手段について、固体撮像素子外部又は内部に設けられた電圧測定手段から成る構成とすることができる。また、読出し回路部について、垂直信号線の電圧をサンプルホールドする構成とすることができる。読出し回路部については、単位画素から読み出されるアナログ画素信号をデジタル画素データに変換するアナログ−デジタル変換器を用いて構成することができる。
更に、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、第1の電流供給部の固定電位配線と第2の電流供給部の固定電位配線とが分離されていることが好ましい。
<本開示の固体撮像素子>
先ず、本開示の固体撮像素子の構成の概略について説明する。ここでは、本開示の固体撮像素子として、X−Yアドレス方式の固体撮像素子の一種であるCMOSイメージセンサを例に挙げて説明する。固体撮像素子は、所謂、平置構造であってもよいし、所謂、積層構造であってもよい。ここで、「平置構造」とは、単位画素が2次元マトリクス状に配列されて成る画素アレイ部の周辺回路、即ち、画素アレイ部の各単位画素を駆動する駆動部や、単位画素から読み出される信号に対して所定の信号処理を施す信号処理部などを、画素アレイ部と同じ半導体基板(半導体チップ)上に配置する構造である。また、「積層構造」とは、信号処理部などを、画素アレイ部とは別の半導体基板に搭載し、これらの半導体基板を積層した構造である。
先ず、本開示の固体撮像素子の構成の概略について説明する。ここでは、本開示の固体撮像素子として、X−Yアドレス方式の固体撮像素子の一種であるCMOSイメージセンサを例に挙げて説明する。固体撮像素子は、所謂、平置構造であってもよいし、所謂、積層構造であってもよい。ここで、「平置構造」とは、単位画素が2次元マトリクス状に配列されて成る画素アレイ部の周辺回路、即ち、画素アレイ部の各単位画素を駆動する駆動部や、単位画素から読み出される信号に対して所定の信号処理を施す信号処理部などを、画素アレイ部と同じ半導体基板(半導体チップ)上に配置する構造である。また、「積層構造」とは、信号処理部などを、画素アレイ部とは別の半導体基板に搭載し、これらの半導体基板を積層した構造である。
[システム構成]
図1は、本開示の固体撮像素子の構成の概略を示すシステム構成図である。図1に示すように、本開示の固体撮像素子10は、画素アレイ部11と、その周辺の駆動系及び信号処理系を有する。本例では、周辺の駆動系や信号処理系として、例えば、行走査部(垂直走査部)12、読出し回路部13、列走査部(水平走査部)15、水平出力線16、映像信号処理部17、及び、タイミング制御部18が設けられている。これらの駆動系及び信号処理系は、画素アレイ部11と同じ半導体基板(半導体チップ)30上に集積されている。
図1は、本開示の固体撮像素子の構成の概略を示すシステム構成図である。図1に示すように、本開示の固体撮像素子10は、画素アレイ部11と、その周辺の駆動系及び信号処理系を有する。本例では、周辺の駆動系や信号処理系として、例えば、行走査部(垂直走査部)12、読出し回路部13、列走査部(水平走査部)15、水平出力線16、映像信号処理部17、及び、タイミング制御部18が設けられている。これらの駆動系及び信号処理系は、画素アレイ部11と同じ半導体基板(半導体チップ)30上に集積されている。
このシステム構成において、タイミング制御部18は、例えば外部から入力される垂直同期信号VD、水平同期信号HD、マスタークロックMCK等に基づいて、行走査部12、読出し回路部13、及び、列走査部15などの動作の基準となるクロック信号や制御信号などを生成する。タイミング制御部18で生成されたクロック信号や制御信号などは、行走査部12、読出し回路部13、及び、列走査部15などに対してそれらの駆動信号として与えられる。
画素アレイ部11は、受光した光量に応じた光電荷を生成し、かつ、蓄積する光電変換素子を有する単位画素(以下、単に「画素」と記述する場合がある)20が行方向及び列方向に、即ち、行列状(2次元マトリクス状)に配列された構成となっている。ここで、行方向とは画素行における画素の配列方向を言い、列方向とは画素列における画素の配列方向を言う。
単位画素20は、裏面照射型の画素であってもよいし、表面照射型の画素であってもよい。ここで、「裏面照射型の画素」とは、配線層が配される側を表面側とするとき、その反対側、即ち裏面側から入射光を取り込む画素構造をいう。また、「表面照射型の画素」とは、配線層が配される表面側から入射光を取り込む画素構造をいう。
画素アレイ部11において、m行n列の画素配列に対して、画素行毎に画素制御線31(31_1〜31_m)が行方向に沿って配線されている画素制御線31は、単位画素20から信号を読み出す際の制御を行うための制御信号を伝送する。図1では、画素制御線31について1本の配線として図示しているが、1本に限られるものではない。画素制御線31_1〜31_mの各一端は、行走査部12の各行に対応した各出力端に接続されている。また、m行n列の画素配列に対して、画素列毎に垂直信号線32(32_1〜32_n)が列方向に沿って配線されている。垂直信号線32は、画素列毎に1個以上の単位画素20で共有される。
行走査部12は、シフトレジスタやアドレスデコーダなどによって構成されており、画素アレイ部11の各画素20を全画素同時あるいは行単位等で駆動する。この行走査部12はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の2つの走査系を有する構成となっている。読出し走査系は、単位画素20から信号を読み出すために、画素アレイ部11の単位画素20を行単位で順に選択走査する。単位画素20から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
この掃出し走査系による掃出し走査により、読出し行の単位画素20の光電変換素子から不要な電荷が掃き出されることによって当該光電変換素子がリセットされる。そして、この掃出し走査系によって不要電荷を掃き出す(リセットする)ことにより、所謂、電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する(光電荷の蓄積を開始する)動作のことを言う。
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素20における光電荷の露光期間となる。
読出し回路部13は、垂直信号線32(32_1〜32_n)の電圧をサンプルホールドする構成となっている。この読出し回路部13については、例えば、アナログ画素信号をデジタル画素データに変換するアナログ−デジタル変換器を用いて構成することができる。アナログ−デジタル変換器としては、アナログ−デジタル変換の際に、単位画素20のリセット動作時のノイズを除去するための相関二重サンプリング(Correlated Double Sampling:CDS)処理を行う構成のものを用いることができる。
図1において、列走査部15は、シフトレジスタやアドレスデコーダなどによって構成されており、読出し回路部13の列アドレスや列走査の制御を行う。この列走査部15による制御の下に、読出し回路部13においてアナログ−デジタル変換されたデジタル画素データは、順に水平出力線16に読み出され、映像信号処理部17に供給される。
映像信号処理部17は、読出し回路部13から読み出されたデジタルデータ(映像信号)に対して所定の信号処理を施した後、出力端子33から半導体基板30外へ撮像データとして出力する。
[単位画素の回路構成]
図2は、単位画素20の回路構成の一例を示す回路図である。図2に示すように、本例に係る単位画素20は、光電変換素子として例えばフォトダイオードPDを有している。単位画素20は、フォトダイオードPDに加えて、例えば、転送トランジスタ21、リセットトランジスタ22、増幅トランジスタ23、及び、選択トランジスタ24を有する構成となっている。
図2は、単位画素20の回路構成の一例を示す回路図である。図2に示すように、本例に係る単位画素20は、光電変換素子として例えばフォトダイオードPDを有している。単位画素20は、フォトダイオードPDに加えて、例えば、転送トランジスタ21、リセットトランジスタ22、増幅トランジスタ23、及び、選択トランジスタ24を有する構成となっている。
尚、ここでは、転送トランジスタ21、リセットトランジスタ22、増幅トランジスタ23、及び、選択トランジスタ24の4つのトランジスタとして、例えばN型MOSFETを用いている。但し、ここで例示した4つのトランジスタ21〜24の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
この単位画素20に対して、先述した画素制御線31(31_1〜31_m)として、複数の制御線311,312,313が同一画素行の各画素に対して共通に配線されている。複数の制御線311,312,313は、行走査部12の各画素行に対応した出力端に画素行単位で接続されている。行走査部12は、複数の制御線311,312,313に対して転送制御信号TRG、リセット制御信号RST、及び、選択制御信号SELを適宜出力する。
フォトダイオードPDは、アノード電極が低電位側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷(ここでは、光電子)に光電変換してその光電荷を蓄積する。フォトダイオードPDのカソード電極は、転送トランジスタ21を介して増幅トランジスタ23のゲート電極と電気的に接続されている。増幅トランジスタ23のゲート電極と電気的に繋がった領域は、フローティング・ディフュージョン(浮遊拡散領域/不純物拡散領域)FDである。フローティング・ディフュージョンFDは、電荷を電圧に変換する電荷検出部(電荷電圧変換部)である。
転送トランジスタ21は、フォトダイオードPDのカソード電極とフローティング・ディフュージョンFDとの間に接続されている。転送トランジスタ21のゲート電極には、高レベル(例えば、VDDレベル)がアクティブとなる転送制御信号TRGが行走査部12から制御線311を通して与えられる。転送トランジスタ21は、転送制御信号TRGに応答して導通状態となることで、フォトダイオードPDで光電変換され、蓄積された光電荷をフローティング・ディフュージョンFDに転送する。
リセットトランジスタ22は、ドレイン電極が電圧VDDのノード(電源線)に、ソース電極がフローティング・ディフュージョンFDにそれぞれ接続されている。リセットトランジスタ22のゲート電極には、高レベルがアクティブとなるリセット制御信号RSTが行走査部12から制御線312を通して与えられる。リセットトランジスタ22は、リセット制御信号RSTに応答して導通状態となり、フローティング・ディフュージョンFDの電荷を電圧VDDのノードに捨てることによってフローティング・ディフュージョンFDをリセットする。
増幅トランジスタ23は、ゲート電極がフローティング・ディフュージョンFDに、ドレイン電極が電圧VDDのノードにそれぞれ接続されている。この増幅トランジスタ23は、フォトダイオードPDでの光電変換によって得られる信号を読み出すソースフォロワの入力部となる。すなわち、増幅トランジスタ23は、ソース電極が選択トランジスタ24を介して垂直信号線32に接続される。そして、増幅トランジスタ23と、垂直信号線32の一端に接続される電流源34とは、フローティング・ディフュージョンFDの電圧を垂直信号線32の電位に変換するソースフォロワを構成している。
選択トランジスタ24は、例えば、ドレイン電極が増幅トランジスタ23のソース電極に、ソース電極が垂直信号線32にそれぞれ接続されている。選択トランジスタ24のゲート電極には、高レベルがアクティブとなる選択制御信号SELが行走査部12から制御線313を通して与えられる。選択トランジスタ24は、選択制御信号SELに応答して導通状態となることで、単位画素20を選択状態として増幅トランジスタ23から出力される信号を垂直信号線32に伝達する。
尚、選択トランジスタ24については、電圧VDDのノードと増幅トランジスタ23のドレイン電極との間に接続した回路構成を採ることも可能である。また、本例では、単位画素20の画素回路として、転送トランジスタ21、リセットトランジスタ22、増幅トランジスタ23、及び、選択トランジスタ24から成る、即ち4つのトランジスタ(Tr)から成る4Tr構成を例に挙げたが、これに限られるものではない。例えば、選択トランジスタ24を省略し、増幅トランジスタ23に選択トランジスタ24の機能を持たせた3Tr構成とすることもできるし、必要に応じて、トランジスタの数を増やした構成とすることもできる。
[垂直信号線の電位のセトリング時間]
上記の回路構成の単位画素20における、フローティング・ディフュージョンFDのリセット電位(リセットレベル)Vrstの読出し時及び信号電位(信号レベル)Vsigの読出し時の動作についてより具体的に説明する。
上記の回路構成の単位画素20における、フローティング・ディフュージョンFDのリセット電位(リセットレベル)Vrstの読出し時及び信号電位(信号レベル)Vsigの読出し時の動作についてより具体的に説明する。
(リセット電位Vrstの読出し)
フローティング・ディフュージョンFDのリセット電位Vrstの読出しは以下のようにして行われる。
1)リセット制御信号RSTが低レベルから高レベルに遷移することで、リセットトランジスタ22が導通状態となり、フローティング・ディフュージョンFDに対して、例えば電圧VDDのリセット電圧を印加する。
2)このリセット動作後、リセット制御信号RSTが高レベルから低レベルに遷移する際に、リセットトランジスタ22のフィードスルーによってフローティング・ディフュージョンFDの電位が変化する。
3)フローティング・ディフュージョンFDの電位の変化に伴って、垂直信号線32の電位も変化する。
4)このとき、垂直信号線32の配線抵抗Rと寄生容量CによるRC遅延により、垂直信号線(VSL)32の電位が安定(静定/整定)するまでのセトリング(以下、「VSLセトリング」と記述する場合がある)時間が必要となる。
フローティング・ディフュージョンFDのリセット電位Vrstの読出しは以下のようにして行われる。
1)リセット制御信号RSTが低レベルから高レベルに遷移することで、リセットトランジスタ22が導通状態となり、フローティング・ディフュージョンFDに対して、例えば電圧VDDのリセット電圧を印加する。
2)このリセット動作後、リセット制御信号RSTが高レベルから低レベルに遷移する際に、リセットトランジスタ22のフィードスルーによってフローティング・ディフュージョンFDの電位が変化する。
3)フローティング・ディフュージョンFDの電位の変化に伴って、垂直信号線32の電位も変化する。
4)このとき、垂直信号線32の配線抵抗Rと寄生容量CによるRC遅延により、垂直信号線(VSL)32の電位が安定(静定/整定)するまでのセトリング(以下、「VSLセトリング」と記述する場合がある)時間が必要となる。
(信号電位Vsigの読出し)
フローティング・ディフュージョンFDの信号電位Vsigの読出しは以下のようにして行われる。
1)転送制御信号TRGが低レベルから高レベルに遷移し、転送トランジスタ21が導通状態となり、フォトダイオードPDで得られた光電荷をフローティング・ディフュージョンFDに転送する。
2)フローティング・ディフュージョンFDにおいて、フォトダイオードPDから転送された光電荷が電圧に変換される。
3)光電荷の転送完了時に転送制御信号TRGが高レベルから低レベルに遷移する際に、転送トランジスタ21のフィードスルーによってフローティング・ディフュージョンFDの電位が変化する。
4)信号電位Vsigの読出し時も、リセット電位Vrstの読出し時と同様に、RC遅延のセトリングが必要になる。
フローティング・ディフュージョンFDの信号電位Vsigの読出しは以下のようにして行われる。
1)転送制御信号TRGが低レベルから高レベルに遷移し、転送トランジスタ21が導通状態となり、フォトダイオードPDで得られた光電荷をフローティング・ディフュージョンFDに転送する。
2)フローティング・ディフュージョンFDにおいて、フォトダイオードPDから転送された光電荷が電圧に変換される。
3)光電荷の転送完了時に転送制御信号TRGが高レベルから低レベルに遷移する際に、転送トランジスタ21のフィードスルーによってフローティング・ディフュージョンFDの電位が変化する。
4)信号電位Vsigの読出し時も、リセット電位Vrstの読出し時と同様に、RC遅延のセトリングが必要になる。
上述した単位画素20の回路動作において、リセットトランジスタ22や転送トランジスタ21のフィードスルーによる垂直信号線32の電位変動分をΔVFT(=最終的安定電圧との差分)とし、垂直信号線32の配線抵抗Rと寄生容量CによるRC遅延の時定数をτとする。すると、垂直信号線32の電位V(t)は、次式(1)で与えられる。
これに対し、リセットトランジスタ22や転送トランジスタ21のフィードスルーによる垂直信号線32の電位変動分ΔVFTを低減することにより、VSLセトリング時間を短縮することが可能となる。具体的には、初期値がΔVFTの場合、0.1ΔVFTにセトリングするための時間Tsettleは、次式(4)から2.3τとなる。
初期値の違いで、6.9τ→(6.9−2.3)τにセトリング時間が短縮することから、VSLセトリング時間の改善効果は2.3/6.9、即ち33.3%となる。
本開示の固体撮像素子10では、VSLセトリング時間が画素制御線31の電位の遷移で決まっている現状において、リセットトランジスタ22や転送トランジスタ21のフィードスルーによる垂直信号線32の電位変動分ΔVFTを低減し、VSLセトリング時間を短縮することを特徴としている。以下に、リセットトランジスタ22や転送トランジスタ21のフィードスルーによる垂直信号線32の電位変動分ΔVFTを低減する本開示の技術について具体的に説明する。
<第1実施形態>
第1実施形態に係る固体撮像素子の要部の回路構成を図3の回路図に示す。第1実施形態に係る要部の回路は、読出し回路部(カラム回路部)13内の一部の回路(以下、「カラム内回路」と記述する)13Aと、読出し回路部13に共通の回路(以下、「カラム用共通回路」と記述する)13Bとから成る電流生成回路である。カラム内回路13Aは、画素アレイ部11の各画素列に対して共通に一つ設けられても良いし、複数の画素列を単位としてその単位毎に設けられても良いし、あるいは、画素列毎に設けられてもよい。
第1実施形態に係る固体撮像素子の要部の回路構成を図3の回路図に示す。第1実施形態に係る要部の回路は、読出し回路部(カラム回路部)13内の一部の回路(以下、「カラム内回路」と記述する)13Aと、読出し回路部13に共通の回路(以下、「カラム用共通回路」と記述する)13Bとから成る電流生成回路である。カラム内回路13Aは、画素アレイ部11の各画素列に対して共通に一つ設けられても良いし、複数の画素列を単位としてその単位毎に設けられても良いし、あるいは、画素列毎に設けられてもよい。
図3において、図2にも示した電流源34は、単位画素20から垂直信号線32に画素信号を読み出すときに、垂直信号線32に電流I0を供給する第1の電流供給部(以下、「第1の電流供給部34」と記述する)である。第1の電流供給部34は、MOSトランジスタ51、MOSトランジスタ52、及び、電流源53によって構成されている。MOSトランジスタ51は、垂直信号線32の端部に直列に接続されている。MOSトランジスタ52は、ゲート電極とドレイン電極とが共通に接続された、ダイオード接続構成となっている。
そして、MOSトランジスタ51とMOSトランジスタ52とは、ゲート電極が共通に接続されてカレントミラー回路を構成している。電流源53は、MOSトランジスタ52に対して直列に接続されており、MOSトランジスタ52に所定の基準電流を供給する。これにより、電流源53がMOSトランジスタ52に供給する基準電流に応じた電流I0が垂直信号線32に流れることになる。
上記の構成の第1の電流供給部34において、MOSトランジスタ51がカラム内回路13Aに属し、MOSトランジスタ52と電流源53とがカラム用共通回路13Bに属することになる。
第1の電流供給部34とは別に、画素制御線32の電位の遷移に伴うフローティング・ディフュージョンFDの電位変動分に対応する電流を垂直信号線32に供給する第2の電流供給部60が設けられている。そして、第2の電流供給部60は、フローティング・ディフュージョンFDの電位変動の発生タイミングに連動させて垂直信号線32への電流の供給を停止することを特徴としている。ここで、フローティング・ディフュージョンFDは、フォトダイオードPDから転送された電荷を電圧に変換する電荷検出部(電荷電圧変換部)である。
第2の電流供給部60は、スイッチ素子61、MOSトランジスタ62、容量素子63、スイッチ素子64、MOSトランジスタ65、及び、電流源66によって構成されている。スイッチ素子61は、その一端が垂直信号線32の端部に接続されている。スイッチ素子61の他端には、MOSトランジスタ62のドレイン電極が接続されている。すなわち、MOSトランジスタ62は、スイッチ素子61を介して垂直信号線32の端部に接続されている。
容量素子63は、MOSトランジスタ62のゲート電極とソース電極との間に接続されている。スイッチ素子64は、その一端がMOSトランジスタ62のゲート電極に接続されている。容量素子63及びスイッチ素子64は、後述する追加電流αI0を調整する電流量調整信号(MOSトランジスタ62のバイアス電圧)をサンプリングする回路を構成している。スイッチ素子64の他端には、MOSトランジスタ65のゲート電極が接続されている。MOSトランジスタ65は、ゲート電極とドレイン電極とが共通に接続された、ダイオード接続構成となっている。そして、MOSトランジスタ62とMOSトランジスタ65とは、スイッチ素子64を介してゲート電極が選択的に接続されることによってカレントミラー回路を構成する。電流源66は、MOSトランジスタ52に対して直列に接続されており、MOSトランジスタ65に所定の基準電流を供給する。
スイッチ素子61は、ORゲート回路67から可変遅延回路68を介して印加される制御信号ΦBSTによりオン(閉)/オフ(開)の制御が行われる。ORゲート回路67は、フローティング・ディフュージョンFDの電位を変化させる駆動信号、例えばリセット制御信号RSTと転送制御信号TRGとを2入力としている。これにより、制御信号ΦBSTは、リセット制御信号RSTと転送制御信号TRGとに基づいて生成される。可変遅延回路68は、制御信号ΦBSTの発生タイミングを適宜調整可能である。スイッチ素子64は、制御信号ΦSHによってオン/オフの制御が行われる。制御信号ΦSHは、不図示の回路部において、制御信号ΦBSTの発生タイミングよりも所定の時間Tだけ早いタイミングで発生される。但し、スイッチ素子64及び制御信号ΦSHは、必須要件ではない。
リセット制御信号RST、転送制御信号TRG、制御信号ΦBST、及び、制御信号ΦSHのタイミング関係を図4Aのタイミング波形図に示す。
上記の構成の電流生成回路において、第1の電流供給部34は、単位画素20から垂直信号線32に画素信号を読み出すときに、電流源53の基準電流によって決まる電流I0を垂直信号線32に供給する。一例として、電流I0は4μA程度である。第2の電流供給部60は、電流I0に加えて、追加電流αI0を垂直信号線32に供給する。追加電流αI0は、画素制御線32の電位の遷移、即ち、リセット制御信号RST及び転送制御信号TRGの遷移に伴うフィードスルーによって生じる、フローティング・ディフュージョンFDの電位変化分に対応する電流であり、電流源66がMOSトランジスタ65に供給する基準電流によって決まる。
第2の電流供給部60は、フローティング・ディフュージョンFDの変動の発生タイミングに連動させて、垂直信号線32への追加電流αI0の供給を停止する。ここで、「発生タイミングに連動」とは、発生タイミングと同じタイミングに限らない、換言すれば、発生タイミングに対して前後するタイミングであってもよいということである。尚、追加電流αI0の停止タイミングは、画素制御線32の電位の遷移タイミングに対して、垂直信号線32のRC遅延を無視できる程度に小さければよい。垂直信号線32に対する追加電流αI0の供給開始/供給停止の制御は、フローティング・ディフュージョンFDの電位を変化させる駆動信号、本例にあっては、リセット制御信号RST及び転送制御信号TRGに基づいて行われる。
ここで、増幅トランジスタ23のゲート−ソース間電圧をVgs、閾値電圧をVthとすると、オーバードライブ電圧Vodは、Vod=Vgs−Vthである。また、βはソースフォロワのゲインであり、Vod0は垂直信号線32に対して追加電流αI0を供給していないときのオーバードライブ電圧である。
一方、画素制御線32の電位の遷移に伴うフィードスルーによって生じる、フローティング・ディフュージョンFDの電位変化分ΔVFDについては、画素制御線32の電位変動分ΔVcntと、画素制御線32−フローティング・ディフュージョンFD間の寄生容量C1と、フローティング・ディフュージョンFD−固定電位配線の合計寄生容量C2によって次式(6)で表現できる。
フローティング・ディフュージョンFDの電位変動(変動分ΔVFD)により、ソースフォロワのゲインβに応じて、垂直信号線32の電位変動が生じる。このときの垂直信号線32の電位変動分ΔVFTは、ΔVFT=α・ΔVFDとなる。
そこで、画素制御線32の電位の遷移に伴うフィードスルーに伴って垂直信号線32の電位が変動するときの電位変動分ΔVFTと等価なオーバードライブ電圧Vodをあらかじめ、追加電流αI0を垂直信号線32に供給することによって生成する。そして、フローティング・ディフュージョンFDの電位変動の発生タイミングに連動させて、垂直信号線32への追加電流αI0の供給を停止する。これにより、オーバードライブ電圧Vodによって垂直信号線32の電位変動分ΔVFTが相殺される。結果的に、垂直信号線32の電位が、最終セトリング電圧に近い電圧からセトリングを開始させることが可能になる。
式(7)から明らかなように、セトリング開始時点での電圧の、最終セトリング電圧からの誤差(差分ΔVVSL)が小さいほど、セトリングに必要な時間、即ちVSLセトリング時間Tsettleを短く設定することが可能となる。
また、フローティング・ディフュージョンFDにおける電荷−電圧変換後の信号が大きい場合、セトリング初期には、増幅トランジスタ23を含むソースフォロワがカットオフ領域になり、垂直信号線32の電位のスルーレートは、(1+α)I0/CVSLで決まる。従って、副次的に、VSLセトリング時間Tsettleを短縮できる。ここで、CVSLは、垂直信号線32の寄生容量である。
転送制御信号TRGの遷移に伴う、図3の回路の各部の信号波形を図4Bのタイミング波形図に示す。図4Bのタイミング波形図には、転送制御信号TRG、追加電流αI0無しのときの垂直信号線32の電位、垂直信号線32の電流、ソースフォロワのオーバードライブ電圧Vod、及び、追加電流αI0有りのときの垂直信号線32の電位の各波形を示している。
<第2実施形態>
第1実施形態は、追加電流αI0を固定とした例、即ち、電流源66の固定の基準電流で決まる電流値とした例である。これに対し、第2実施形態は、半導体チップ毎(固体撮像素子毎)の垂直信号線32の電位変動分ΔVFTに合わせて追加電流αI0を可変とした例である。垂直信号線32の電位変動分ΔVFTに合わせて追加電流αI0を調整する調整機構は、画素アレイ部11の画素列毎に電流生成回路に実装してもよいし、全画素列共通に電流生成回路に実装してもよい。以下に、追加電流αI0の調整機構の具体的な実施例について説明する。
第1実施形態は、追加電流αI0を固定とした例、即ち、電流源66の固定の基準電流で決まる電流値とした例である。これに対し、第2実施形態は、半導体チップ毎(固体撮像素子毎)の垂直信号線32の電位変動分ΔVFTに合わせて追加電流αI0を可変とした例である。垂直信号線32の電位変動分ΔVFTに合わせて追加電流αI0を調整する調整機構は、画素アレイ部11の画素列毎に電流生成回路に実装してもよいし、全画素列共通に電流生成回路に実装してもよい。以下に、追加電流αI0の調整機構の具体的な実施例について説明する。
[実施例1]
実施例1は、追加電流αI0の調整機構を、画素列毎に、電流生成回路に実装する例である。実施例1に係る電流生成回路の構成例を図5に示す。実施例1に係る電流生成回路では、第2の電流源2において、カレントミラー回路を構成する、カラム内回路のMOSトランジスタ62のフィンガ数(Finger数)を選択可能とする。そして、フィンガ数選択制御信号に基づくスイッチ素子691〜69pの切替えによって、MOSトランジスタ62のフィンガ数pのうち、使用する本数を選択する構成により、追加電流αI0の調整機構を実現している。
実施例1は、追加電流αI0の調整機構を、画素列毎に、電流生成回路に実装する例である。実施例1に係る電流生成回路の構成例を図5に示す。実施例1に係る電流生成回路では、第2の電流源2において、カレントミラー回路を構成する、カラム内回路のMOSトランジスタ62のフィンガ数(Finger数)を選択可能とする。そして、フィンガ数選択制御信号に基づくスイッチ素子691〜69pの切替えによって、MOSトランジスタ62のフィンガ数pのうち、使用する本数を選択する構成により、追加電流αI0の調整機構を実現している。
[実施例2]
実施例2は、追加電流αI0の調整機構を、全画素列共通に、電流生成回路に実装する例(その1)である。実施例2に係る電流生成回路の構成例を図6に示す。実施例2に係る電流生成回路では、第2の電流源2において、カレントミラー回路を構成する、カラム用共通回路のMOSトランジスタ65のフィンガ数を選択可能とする。そして、フィンガ数選択制御信号に基づくスイッチ素子691〜69pの切替えによって、MOSトランジスタ65のフィンガ数pのうち、使用する本数を選択する構成により、追加電流αI0の調整機構を実現している。
実施例2は、追加電流αI0の調整機構を、全画素列共通に、電流生成回路に実装する例(その1)である。実施例2に係る電流生成回路の構成例を図6に示す。実施例2に係る電流生成回路では、第2の電流源2において、カレントミラー回路を構成する、カラム用共通回路のMOSトランジスタ65のフィンガ数を選択可能とする。そして、フィンガ数選択制御信号に基づくスイッチ素子691〜69pの切替えによって、MOSトランジスタ65のフィンガ数pのうち、使用する本数を選択する構成により、追加電流αI0の調整機構を実現している。
[実施例3]
実施例3は、追加電流αI0の調整機構を、全画素列共通に、電流生成回路に実装する例(その2)である。実施例3に係る電流生成回路の構成例を図7に示す。実施例3に係る電流生成回路では、第2の電流源2において、カレントミラー回路に入力する、もしくは、カレントミラー回路から出力される、電流源66の基準電流自体を、電流量調整信号に基づいて調整する構成により、追加電流αI0の調整機構を実現している。
実施例3は、追加電流αI0の調整機構を、全画素列共通に、電流生成回路に実装する例(その2)である。実施例3に係る電流生成回路の構成例を図7に示す。実施例3に係る電流生成回路では、第2の電流源2において、カレントミラー回路に入力する、もしくは、カレントミラー回路から出力される、電流源66の基準電流自体を、電流量調整信号に基づいて調整する構成により、追加電流αI0の調整機構を実現している。
以下に、追加電流αI0の最適値を決定する具体例について、第3実施形態、第4実施形態として説明する。追加電流αI0の最適値を決定するに当たっては、セトリング開始時点での電圧と最終セトリング電圧との差分ΔVVSLと、増幅トランジスタ23を含むソースフォロワのオーバードライブ電圧Vodの変動分ΔVodを、画像出力を伴わない撮像(非撮像)中、起動時、あるいは、固体撮像素子の製造(製造工程)時に検出(測定)するようにする。製造工程で測定する場合には、測定結果を不揮発性メモリに記憶しておき、任意のアナログ−デジタル変換器(以下、「AD変換器」と記述する)において追加電流αI0の設定に用いるようにすることが好ましい。
<第3実施形態>
第3実施形態は、読出し回路13において、画素列毎に配されたAD変換器40を用いて追加電流αI0の最適値を決定する例である。本実施形態にあっては、AD変換器40は、画素制御線31の電位の遷移に伴うフローティング・ディフュージョンFDの電位変動分ΔVFTと、第2の電流供給部60からの垂直信号線32への電流の供給に伴うソースフォロワのオーバードライブ電圧Vodの変動分ΔVodとを取得する取得手段として機能することになる。
第3実施形態は、読出し回路13において、画素列毎に配されたAD変換器40を用いて追加電流αI0の最適値を決定する例である。本実施形態にあっては、AD変換器40は、画素制御線31の電位の遷移に伴うフローティング・ディフュージョンFDの電位変動分ΔVFTと、第2の電流供給部60からの垂直信号線32への電流の供給に伴うソースフォロワのオーバードライブ電圧Vodの変動分ΔVodとを取得する取得手段として機能することになる。
フローティング・ディフュージョンFDの電位変動分ΔVFT及びオーバードライブ電圧Vodの変動分ΔVodの取得に当たっては、特定の画素列の変動分として取得するようにしてもよいし、あるいは、複数の画素列(全画素列を含む)の平均変動分として取得するようにしてもよい。また、1回の取得結果であってもよいし、複数回の取得結果の平均であってもよい。第4実施形態においても同様とする。
以下では、フローティング・ディフュージョンFDの電位変化分ΔVFDを生じる画素制御線32の電位遷移を、リセット制御信号RSTの遷移として説明する。第4実施形態においても同様とする。
第3実施形態に係る固体撮像素子の要部の回路構成を図8に示す。第3実施形態に係る要部の回路は、カラム内回路13A及びカラム用共通回路13B(即ち、電流生成回路)と、追加電流αI0の最適値を決定する追加電流決定回路70とから成る。
追加電流決定回路70は、メモリ71、メモリ72、比較器73、及び、電流選択回路74を有しており、フローティング・ディフュージョンFDの電位変動分ΔVFT及びオーバードライブ電圧Vodの変動分ΔVodを取得する手段として、AD変換器40を用いて追加電流αI0の最適値を決定する構成となっている。
メモリ71は、リセット制御信号RSTを高レベルに設定し、十分なセトリング時間が経過したときの垂直信号線32の電圧のAD変換結果(1)と、リセット制御信号RSTを一度高レベルに設定した後に低レベルに設定し、十分なセトリング時間が経過したときの垂直信号線32の電圧のAD変換結果(2)との差分を記憶する。AD変換結果(1)とAD変換結果(2)との差分は、フローティング・ディフュージョンFDの電位変化分ΔVFDをAD変換したものに等しい。
メモリ72は、リセット制御信号RSTを一度高レベルに設定し、垂直信号線32に追加電流αI0を供給した後、十分なセトリング時間が経過したときの垂直信号線32の電圧のAD変換結果(3)と上記のAD変換結果(1)との差分を記憶する。AD変換結果(3)とAD変換結果(1)との差分は、ソースフォロワのオーバードライブ電圧Vodの変動分ΔVodをAD変換したものに等しい。比較器73は、メモリ71の記憶値とメモリ72の記憶値とを比較する。電流選択回路74は、比較器73の比較結果に基づいて例えば可変電流源66の電流を制御することで、追加電流αI0の最適値を決定する。
上記の構成の追加電流決定回路70によって、追加電流αI0の最適値を決定する手順について、図9Aのタイミング波形図を用いて説明する。また、追加電流αI0の変化による垂直信号線32の電圧の変化のイメージを図9Bの波形図に示す。
1)先ず、リセット制御信号RSTを高レベルに設定し、十分なセトリング時間が経過したときの垂直信号線32の電圧をAD変換器40でAD変換する。これにより、AD変換結果(1)が得られる。
2)次に、リセット制御信号RSTを一度高レベルに設定した後に低レベルに設定し、十分なセトリング時間が経過したときの垂直信号線32の電圧をAD変換器40でAD変換する。これにより、AD変換結果(2)が得られる。
3)次に、リセット制御信号RSTを一度高レベルに設定し、垂直信号線32に追加電流αI0を供給した後、十分なセトリング時間が経過したときの垂直信号線32の電圧をAD変換器40でAD変換する。これにより、AD変換結果(3)が得られる。
4)そして、可変電流源66の電流を制御することによって追加電流αI0を掃引し、比較器73の比較結果、即ち、フローティング・ディフュージョンFDの電位変化分ΔVFDと、ソースフォロワのオーバードライブ電圧Vodの変動分ΔVodとが、最も近くなる追加電流αI0を最適値として決定する。
2)次に、リセット制御信号RSTを一度高レベルに設定した後に低レベルに設定し、十分なセトリング時間が経過したときの垂直信号線32の電圧をAD変換器40でAD変換する。これにより、AD変換結果(2)が得られる。
3)次に、リセット制御信号RSTを一度高レベルに設定し、垂直信号線32に追加電流αI0を供給した後、十分なセトリング時間が経過したときの垂直信号線32の電圧をAD変換器40でAD変換する。これにより、AD変換結果(3)が得られる。
4)そして、可変電流源66の電流を制御することによって追加電流αI0を掃引し、比較器73の比較結果、即ち、フローティング・ディフュージョンFDの電位変化分ΔVFDと、ソースフォロワのオーバードライブ電圧Vodの変動分ΔVodとが、最も近くなる追加電流αI0を最適値として決定する。
上述したように、第3実施形態に係る追加電流決定回路70によれば、既存のAD変換器40のAD変換結果を基に、画素制御線31の電位の遷移に伴うフローティング・ディフュージョンFDの電位変動分と、第2の電流供給部60からの垂直信号線32への電流の供給に伴うソースフォロワのオーバードライブ電圧の変動分とを取得できる。そして、これらの取得結果に基づいて、垂直信号線32に供給する追加電流αI0の最適値を決定できるため、回路の追加なく追加電流αI0の設定を実現でき、画素列毎もしくは2列以上の画素列の平均値を用いて2列以上の画素列を単位とした制御が可能になる利点がある。
<第4実施形態>
第4実施形態は、電圧計等の電圧測定手段を用いて追加電流αI0の最適値を決定する例である。本実施形態にあっては、電圧測定手段は、画素制御線31の電位の遷移に伴うフローティング・ディフュージョンFDの電位変動分ΔVFTと、第2の電流供給部60からの垂直信号線32への電流の供給に伴うソースフォロワのオーバードライブ電圧Vodの変動分ΔVodとを取得する取得手段として機能することになる。電圧測定手段については、固体撮像素子外部の測定装置であってもよいし、固体撮像素子に実装されたAD変換器40とは別のAD変換器であってもよい。電圧測定手段として、固体撮像素子外部の測定装置を用いる場合は、特定の垂直信号線32、もしくは、複数の垂直信号線32をショートした信号を固体撮像素子外部に出力する機構をもつことになる。
第4実施形態は、電圧計等の電圧測定手段を用いて追加電流αI0の最適値を決定する例である。本実施形態にあっては、電圧測定手段は、画素制御線31の電位の遷移に伴うフローティング・ディフュージョンFDの電位変動分ΔVFTと、第2の電流供給部60からの垂直信号線32への電流の供給に伴うソースフォロワのオーバードライブ電圧Vodの変動分ΔVodとを取得する取得手段として機能することになる。電圧測定手段については、固体撮像素子外部の測定装置であってもよいし、固体撮像素子に実装されたAD変換器40とは別のAD変換器であってもよい。電圧測定手段として、固体撮像素子外部の測定装置を用いる場合は、特定の垂直信号線32、もしくは、複数の垂直信号線32をショートした信号を固体撮像素子外部に出力する機構をもつことになる。
第4実施形態に係る固体撮像素子の要部の回路構成を図10に示す。図8と図10との対比から明らかなように、基本的に、フローティング・ディフュージョンFDの電位変動分ΔVFT及びオーバードライブ電圧Vodの変動分ΔVodを取得する手段として、AD変換器40に代えて、電圧測定手段80を用いる以外の構成は、第3実施形態の場合と同じである。また、構成に限らず、追加電流αI0の最適値を決定する手順についても、基本的に、第3実施形態の場合と同じである。
電圧計等の電圧測定手段を用いる第4実施形態に係る追加電流決定回路70によれば、AD変換器40を用いる第3実施形態に係る追加電流決定回路70に比べて、AD変換器40の分解能を超える電圧精度で電圧変化を検出できる利点がある。
第3実施形態、あるいは、第4実施形態に係る追加電流決定回路70によって最適値が決定された追加電流αI0は、画像出力を伴う撮像時の設定に適用される。このとき、追加電流αI0を供給していない状態において、電流制御電圧をサンプル&ホールドするようにしてもよい。これにより、追加電流αI0を生成する第2の電流供給部60の、追加電流αI0の供給時におけるIRドロップで電流値が変動することを防ぎ、全画素列で最適な追加電流αI0の供給を実現することができる。
<変形例>
以上、本開示を好ましい実施形態に基づき説明したが、本開示はこれらの実施形態に限定されるものではない。上記の各実施形態において説明した固体撮像素子の構成、構造、固体撮像素子の駆動方法の構成は例示であり、適宜、変更することができる。例えば、追加電流αI0を生成する第2の電流供給部60の固定電位配線としては、最終的な垂直信号線32のセトリングに用いられる電流I0を生成する第1の電流供給部34の固定電位配線と同じであってもよいが、分離されている方が好ましい。これらの固定電位配線を分離することで、追加電流αI0の供給開始/供給停止に伴う固定電位の変動を防ぐことができる。
以上、本開示を好ましい実施形態に基づき説明したが、本開示はこれらの実施形態に限定されるものではない。上記の各実施形態において説明した固体撮像素子の構成、構造、固体撮像素子の駆動方法の構成は例示であり、適宜、変更することができる。例えば、追加電流αI0を生成する第2の電流供給部60の固定電位配線としては、最終的な垂直信号線32のセトリングに用いられる電流I0を生成する第1の電流供給部34の固定電位配線と同じであってもよいが、分離されている方が好ましい。これらの固定電位配線を分離することで、追加電流αI0の供給開始/供給停止に伴う固定電位の変動を防ぐことができる。
<本開示の電子機器>
上述した第1乃至第4実施形態に係る固体撮像素子は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機などの電子機器全般において、その撮像部(画像取込部)として用いることができる。尚、電子機器に搭載される上記モジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
上述した第1乃至第4実施形態に係る固体撮像素子は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機などの電子機器全般において、その撮像部(画像取込部)として用いることができる。尚、電子機器に搭載される上記モジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
[撮像装置]
図11は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。図11に示すように、本例に係る撮像装置100は、レンズ群等を含む光学系101、撮像部102、カメラ信号処理部であるDSP回路103、フレームメモリ104、表示装置105、記録装置106、操作系107、及び、電源系108等を有している。そして、DSP回路103、フレームメモリ104、表示装置105、記録装置106、操作系107、及び、電源系108がバスライン109を介して相互に接続された構成となっている。
図11は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。図11に示すように、本例に係る撮像装置100は、レンズ群等を含む光学系101、撮像部102、カメラ信号処理部であるDSP回路103、フレームメモリ104、表示装置105、記録装置106、操作系107、及び、電源系108等を有している。そして、DSP回路103、フレームメモリ104、表示装置105、記録装置106、操作系107、及び、電源系108がバスライン109を介して相互に接続された構成となっている。
光学系101は、被写体からの入射光(像光)を取り込んで撮像部102の撮像面上に結像する。撮像部102は、光学系101によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。DSP回路103は、一般的なカメラ信号処理、例えば、ホワイトバランス処理、デモザイク処理、ガンマ補正処理などを行う。
フレームメモリ104は、DSP回路103での信号処理の過程で適宜データの格納に用いられる。表示装置105は、液晶表示装置や有機EL(electro luminescence)表示装置等のパネル型表示装置から成り、撮像部102で撮像された動画または静止画を表示する。記録装置106は、撮像部102で撮像された動画または静止画を、可搬型の半導体メモリや、光ディスク、HDD(Hard Disk Drive)等の記録媒体に記録する。
操作系107は、ユーザによる操作の下に、本撮像装置100が持つ様々な機能について操作指令を発する。電源系108は、DSP回路103、フレームメモリ104、表示装置105、記録装置106、及び、操作系107の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上記の構成の撮像装置100において、撮像部102として、先述した第1実施形態、第2実施形態、第3実施形態、又は、第4実施形態に係る固体撮像素子を用いることができる。
尚、本開示は、以下のような構成をとることもできる。
[1]光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
1個以上の単位画素で共有する垂直信号線、
単位画素を制御する画素制御線、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給する第1の電流供給部、及び、
画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する第2の電流供給部を備え、
第2の電流供給部は、電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する、
固体撮像素子。
[2]単位画素は、光電変換によって得られた電荷を電荷検出部に転送する転送トランジスタを有しており、
画素制御線は、転送トランジスタを駆動する転送制御信号を伝送し、
第2の電流供給部は、転送制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
上記[1]に記載の固体撮像素子。
[3]単位画素は、電荷検出部をリセットするリセットトランジスタを有しており、
画素制御線は、リセットトランジスタを駆動するリセット制御信号を伝送し、
第2の電流供給部は、リセット制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
上記[1]又は[2]に記載の固体撮像素子。
[4]単位画素は、電荷検出部で変換された電圧を垂直信号線に読み出す増幅トランジスタを有しており、
増幅トランジスタ及び第1の電流供給部は、電荷検出部で変換された電圧を垂直信号線の電位に変換するソースフォロワを構成しており、
第2の電流供給部は、電荷検出部の電位変動分と等価な、ソースフォロワのオーバードライブ電圧を、垂直信号線に電流を供給することによって生成する、
上記[1]〜[3]のいずれかに記載の固体撮像素子。
[5]第2の電流供給部は、垂直信号線に供給する電流が可変な構成となっている、
上記[1]〜[4]のいずれかに記載の固体撮像素子。
[6]画素制御線の電位の遷移に伴う電荷検出部の電位変動分と、第2の電流供給部からの垂直信号線への電流の供給に伴うソースフォロワのオーバードライブ電圧の変動分とを取得する取得手段を備えており、
第2の電流供給部は、取得手段の取得結果に基づいて、垂直信号線に供給する電流を設定する、
上記[4]に記載の固体撮像素子。
[7]取得手段は、特定の画素列の変動分又は複数の画素列の平均変動分として取得する、
上記[6]に記載の固体撮像素子。
[8]第2の電流供給部は、電荷検出部の電位変動分とオーバードライブ電圧の変動分とが最も近くなる電流を、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流として設定する、
上記[6]又は[7]に記載の固体撮像素子。
[9]第2の電流供給部は、垂直信号線に供給する電流を調整する電流量調整信号をサンプリングする、
上記[5]に記載の固体撮像素子。
[10] 垂直信号線に接続された読出し回路部を備えており、
読出し回路部は、取得手段として機能する、
上記[6]に記載の固体撮像素子。
[11]読出し回路部は、垂直信号線の電圧をサンプルホールドする、
上記[10]に記載の固体撮像素子。
[12]取得手段は、固体撮像素子外部又は内部に設けられた電圧測定手段である、
上記[6]に記載の固体撮像素子。
[13]第1の電流供給部の固定電位配線と第2の電流供給部の固定電位配線とが分離されている、
上記[1]〜[12]のいずれかに記載の固体撮像素子。
[14]光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
1個以上の単位画素で共有する垂直信号線、及び、
単位画素を制御する画素制御線を備えており、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給するとともに、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する固体撮像素子の駆動に当たって、
電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する、
固体撮像素子の駆動方法。
[15]単位画素は、光電変換によって得られた電荷を電荷検出部に転送する転送トランジスタを有しており、
画素制御線はが伝送する、転送トランジスタを駆動する転送制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
上記[14]に記載の固体撮像素子の駆動方法。
[16]単位画素は、電荷検出部をリセットするリセットトランジスタを有しており、
画素制御線が伝送する、リセットトランジスタを駆動するリセット制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
上記[14]又は[15]に記載の固体撮像素子の駆動方法。
[17]単位画素は、電荷検出部で変換された電圧を垂直信号線に読み出す増幅トランジスタを有しており、
増幅トランジスタ及び第1の電流供給部は、電荷検出部で変換された電圧を垂直信号線の電位に変換するソースフォロワを構成しており、
電荷検出部の電位変動分と等価な、ソースフォロワのオーバードライブ電圧を、垂直信号線に電流を供給することによって生成する、
上記[14]〜[16]のいずれかに記載の固体撮像素子の駆動方法。
[18]画素制御線の電位の遷移に伴う電荷検出部の電位変動分と、第2の電流供給部からの垂直信号線への電流の供給に伴うソースフォロワのオーバードライブ電圧の変動分とを取得し、この取得結果に基づいて、垂直信号線に供給する電流を設定する、
上記[17]に記載の固体撮像素子の駆動方法。
[19]特定の画素列の変動分又は複数の画素列の平均変動分として取得する、
上記[18]に記載の固体撮像素子の駆動方法。
[20]光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
1個以上の単位画素で共有する垂直信号線、
単位画素を制御する画素制御線、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給する第1の電流供給部、及び、
画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する第2の電流供給部を備え、
第2の電流供給部は、電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する、
固体撮像素子を有する電子機器。
[1]光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
1個以上の単位画素で共有する垂直信号線、
単位画素を制御する画素制御線、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給する第1の電流供給部、及び、
画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する第2の電流供給部を備え、
第2の電流供給部は、電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する、
固体撮像素子。
[2]単位画素は、光電変換によって得られた電荷を電荷検出部に転送する転送トランジスタを有しており、
画素制御線は、転送トランジスタを駆動する転送制御信号を伝送し、
第2の電流供給部は、転送制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
上記[1]に記載の固体撮像素子。
[3]単位画素は、電荷検出部をリセットするリセットトランジスタを有しており、
画素制御線は、リセットトランジスタを駆動するリセット制御信号を伝送し、
第2の電流供給部は、リセット制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
上記[1]又は[2]に記載の固体撮像素子。
[4]単位画素は、電荷検出部で変換された電圧を垂直信号線に読み出す増幅トランジスタを有しており、
増幅トランジスタ及び第1の電流供給部は、電荷検出部で変換された電圧を垂直信号線の電位に変換するソースフォロワを構成しており、
第2の電流供給部は、電荷検出部の電位変動分と等価な、ソースフォロワのオーバードライブ電圧を、垂直信号線に電流を供給することによって生成する、
上記[1]〜[3]のいずれかに記載の固体撮像素子。
[5]第2の電流供給部は、垂直信号線に供給する電流が可変な構成となっている、
上記[1]〜[4]のいずれかに記載の固体撮像素子。
[6]画素制御線の電位の遷移に伴う電荷検出部の電位変動分と、第2の電流供給部からの垂直信号線への電流の供給に伴うソースフォロワのオーバードライブ電圧の変動分とを取得する取得手段を備えており、
第2の電流供給部は、取得手段の取得結果に基づいて、垂直信号線に供給する電流を設定する、
上記[4]に記載の固体撮像素子。
[7]取得手段は、特定の画素列の変動分又は複数の画素列の平均変動分として取得する、
上記[6]に記載の固体撮像素子。
[8]第2の電流供給部は、電荷検出部の電位変動分とオーバードライブ電圧の変動分とが最も近くなる電流を、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流として設定する、
上記[6]又は[7]に記載の固体撮像素子。
[9]第2の電流供給部は、垂直信号線に供給する電流を調整する電流量調整信号をサンプリングする、
上記[5]に記載の固体撮像素子。
[10] 垂直信号線に接続された読出し回路部を備えており、
読出し回路部は、取得手段として機能する、
上記[6]に記載の固体撮像素子。
[11]読出し回路部は、垂直信号線の電圧をサンプルホールドする、
上記[10]に記載の固体撮像素子。
[12]取得手段は、固体撮像素子外部又は内部に設けられた電圧測定手段である、
上記[6]に記載の固体撮像素子。
[13]第1の電流供給部の固定電位配線と第2の電流供給部の固定電位配線とが分離されている、
上記[1]〜[12]のいずれかに記載の固体撮像素子。
[14]光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
1個以上の単位画素で共有する垂直信号線、及び、
単位画素を制御する画素制御線を備えており、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給するとともに、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する固体撮像素子の駆動に当たって、
電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する、
固体撮像素子の駆動方法。
[15]単位画素は、光電変換によって得られた電荷を電荷検出部に転送する転送トランジスタを有しており、
画素制御線はが伝送する、転送トランジスタを駆動する転送制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
上記[14]に記載の固体撮像素子の駆動方法。
[16]単位画素は、電荷検出部をリセットするリセットトランジスタを有しており、
画素制御線が伝送する、リセットトランジスタを駆動するリセット制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
上記[14]又は[15]に記載の固体撮像素子の駆動方法。
[17]単位画素は、電荷検出部で変換された電圧を垂直信号線に読み出す増幅トランジスタを有しており、
増幅トランジスタ及び第1の電流供給部は、電荷検出部で変換された電圧を垂直信号線の電位に変換するソースフォロワを構成しており、
電荷検出部の電位変動分と等価な、ソースフォロワのオーバードライブ電圧を、垂直信号線に電流を供給することによって生成する、
上記[14]〜[16]のいずれかに記載の固体撮像素子の駆動方法。
[18]画素制御線の電位の遷移に伴う電荷検出部の電位変動分と、第2の電流供給部からの垂直信号線への電流の供給に伴うソースフォロワのオーバードライブ電圧の変動分とを取得し、この取得結果に基づいて、垂直信号線に供給する電流を設定する、
上記[17]に記載の固体撮像素子の駆動方法。
[19]特定の画素列の変動分又は複数の画素列の平均変動分として取得する、
上記[18]に記載の固体撮像素子の駆動方法。
[20]光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
1個以上の単位画素で共有する垂直信号線、
単位画素を制御する画素制御線、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給する第1の電流供給部、及び、
画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する第2の電流供給部を備え、
第2の電流供給部は、電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する、
固体撮像素子を有する電子機器。
10・・・固体撮像素子、11・・・画素アレイ部、12・・・行走査部、13・・・読出し回路部、13A・・・カラム内回路、13B・・・カラム用共通回路、15・・・列走査部、16・・・水平出力線、17・・・映像信号処理部、18・・・タイミング制御部、20・・・単位画素、21・・・転送トランジスタ、22・・・リセットトランジスタ、23・・・増幅トランジスタ、24・・・選択トランジスタ、30・・・半導体基板(半導体チップ)、31(31_1〜31_m)・・・画素制御線、32(32_1〜32_n)・・・垂直信号線、34・・・第1の電流供給部、40(40_1〜40_n)・・・AD(アナログ−デジタル)変換器、41・・・比較器(コンパレータ)、42・・・アップ/ダウンカウンタ、43・・・ラッチ回路、60・・・第2の電流供給部、70・・・追加電流決定回路、71,72・・・メモリ、73・・・比較器、74・・・電流選択回路、80・・・電圧測定手段、FD・・・フローティング・ディフュージョン(電荷検出部/電荷電圧変換部)、PD・・・フォトダイオード(光電変換素子)
Claims (20)
- 光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
1個以上の単位画素で共有する垂直信号線、
単位画素を制御する画素制御線、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給する第1の電流供給部、及び、
画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する第2の電流供給部を備え、
第2の電流供給部は、電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する、
固体撮像素子。 - 単位画素は、光電変換によって得られた電荷を電荷検出部に転送する転送トランジスタを有しており、
画素制御線は、転送トランジスタを駆動する転送制御信号を伝送し、
第2の電流供給部は、転送制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
請求項1に記載の固体撮像素子。 - 単位画素は、電荷検出部をリセットするリセットトランジスタを有しており、
画素制御線は、リセットトランジスタを駆動するリセット制御信号を伝送し、
第2の電流供給部は、リセット制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
請求項1に記載の固体撮像素子。 - 単位画素は、電荷検出部で変換された電圧を垂直信号線に読み出す増幅トランジスタを有しており、
増幅トランジスタ及び第1の電流供給部は、電荷検出部で変換された電圧を垂直信号線の電位に変換するソースフォロワを構成しており、
第2の電流供給部は、電荷検出部の電位変動分と等価な、ソースフォロワのオーバードライブ電圧を、垂直信号線に電流を供給することによって生成する、
請求項1に記載の固体撮像素子。 - 第2の電流供給部は、垂直信号線に供給する電流が可変な構成となっている、
請求項1に記載の固体撮像素子。 - 画素制御線の電位の遷移に伴う電荷検出部の電位変動分と、第2の電流供給部からの垂直信号線への電流の供給に伴うソースフォロワのオーバードライブ電圧の変動分とを取得する取得手段を備えており、
第2の電流供給部は、取得手段の取得結果に基づいて、垂直信号線に供給する電流を設定する、
請求項4に記載の固体撮像素子。 - 取得手段は、特定の画素列の変動分又は複数の画素列の平均変動分として取得する、
請求項6に記載の固体撮像素子。 - 第2の電流供給部は、電荷検出部の電位変動分とオーバードライブ電圧の変動分とが最も近くなる電流を、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流として設定する、
請求項6に記載の固体撮像素子。 - 第2の電流供給部は、垂直信号線に供給する電流を調整する電流量調整信号をサンプリングする、
請求項5に記載の固体撮像素子。 - 垂直信号線に接続された読出し回路部を備えており、
読出し回路部は、取得手段として機能する、
請求項6に記載の固体撮像素子。 - 読出し回路部は、垂直信号線の電圧をサンプルホールドする、
請求項10に記載の固体撮像素子。 - 取得手段は、固体撮像素子外部又は内部に設けられた電圧測定手段である、
請求項6に記載の固体撮像素子。 - 第1の電流供給部の固定電位配線と第2の電流供給部の固定電位配線とが分離されている、
請求項1に記載の固体撮像素子。 - 光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
1個以上の単位画素で共有する垂直信号線、及び、
単位画素を制御する画素制御線を備えており、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給するとともに、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する固体撮像素子の駆動に当たって、
電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する、
固体撮像素子の駆動方法。 - 単位画素は、光電変換によって得られた電荷を電荷検出部に転送する転送トランジスタを有しており、
画素制御線はが伝送する、転送トランジスタを駆動する転送制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
請求項12に記載の固体撮像素子の駆動方法。 - 単位画素は、電荷検出部をリセットするリセットトランジスタを有しており、
画素制御線が伝送する、リセットトランジスタを駆動するリセット制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
請求項14に記載の固体撮像素子の駆動方法。 - 単位画素は、電荷検出部で変換された電圧を垂直信号線に読み出す増幅トランジスタを有しており、
増幅トランジスタ及び第1の電流供給部は、電荷検出部で変換された電圧を垂直信号線の電位に変換するソースフォロワを構成しており、
電荷検出部の電位変動分と等価な、ソースフォロワのオーバードライブ電圧を、垂直信号線に電流を供給することによって生成する、
請求項14に記載の固体撮像素子の駆動方法。 - 画素制御線の電位の遷移に伴う電荷検出部の電位変動分と、第2の電流供給部からの垂直信号線への電流の供給に伴うソースフォロワのオーバードライブ電圧の変動分とを取得し、この取得結果に基づいて、垂直信号線に供給する電流を設定する、
請求項17に記載の固体撮像素子の駆動方法。 - 特定の画素列の変動分又は複数の画素列の平均変動分として取得する、
請求項18に記載の固体撮像素子の駆動方法。 - 光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
1個以上の単位画素で共有する垂直信号線、
単位画素を制御する画素制御線、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給する第1の電流供給部、及び、
画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する第2の電流供給部を備え、
第2の電流供給部は、電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する、
固体撮像素子を有する電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015252947A JP2017118373A (ja) | 2015-12-25 | 2015-12-25 | 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 |
PCT/JP2016/076977 WO2017110163A1 (ja) | 2015-12-25 | 2016-09-13 | 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015252947A JP2017118373A (ja) | 2015-12-25 | 2015-12-25 | 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017118373A true JP2017118373A (ja) | 2017-06-29 |
Family
ID=59090032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015252947A Pending JP2017118373A (ja) | 2015-12-25 | 2015-12-25 | 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2017118373A (ja) |
WO (1) | WO2017110163A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022249554A1 (ja) * | 2021-05-26 | 2022-12-01 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004165825A (ja) * | 2002-11-11 | 2004-06-10 | Sony Corp | 固体撮像装置及びその駆動方法 |
JP5521745B2 (ja) * | 2010-04-28 | 2014-06-18 | ソニー株式会社 | 固体撮像素子およびその駆動方法、並びにカメラシステム |
JP2013123107A (ja) * | 2011-12-09 | 2013-06-20 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 |
-
2015
- 2015-12-25 JP JP2015252947A patent/JP2017118373A/ja active Pending
-
2016
- 2016-09-13 WO PCT/JP2016/076977 patent/WO2017110163A1/ja active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022249554A1 (ja) * | 2021-05-26 | 2022-12-01 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
WO2017110163A1 (ja) | 2017-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10257452B2 (en) | Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus | |
US9509927B2 (en) | Solid-state imaging device, method of driving the same, signal processing method for the same, and imaging apparatus | |
JP5552858B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
US8004587B2 (en) | Solid-state imaging device, signal processing method for the same, and imaging apparatus | |
US20080259178A1 (en) | Solid-state imaging device, signal processing method for the same, and imaging apparatus | |
US9402038B2 (en) | Solid-state imaging device and method of driving comprising a first and second accumulation sections for transferring charges exceeding the saturation amount | |
JP6120091B2 (ja) | 固体撮像素子および駆動方法、並びに電子機器 | |
JP2008167004A (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
US10506184B2 (en) | Solid-state image pickup element, method of driving solid-state image pickup element, and electronic apparatus | |
JP2013123107A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
JP2012227889A (ja) | 固体撮像装置 | |
WO2017110163A1 (ja) | 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 | |
US9185320B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic device | |
JP2013143636A (ja) | 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器 | |
JP2018014573A (ja) | 撮像装置、放射線撮像システム、撮像装置の駆動方法およびプログラム | |
JP5403019B2 (ja) | 物理量検出装置および撮像装置 | |
JP2014143577A (ja) | 撮像装置 |