CN104660923B - 比较器电路、成像装置和比较器电路的控制方法 - Google Patents

比较器电路、成像装置和比较器电路的控制方法 Download PDF

Info

Publication number
CN104660923B
CN104660923B CN201410645618.3A CN201410645618A CN104660923B CN 104660923 B CN104660923 B CN 104660923B CN 201410645618 A CN201410645618 A CN 201410645618A CN 104660923 B CN104660923 B CN 104660923B
Authority
CN
China
Prior art keywords
terminal
signal
capacitor
switch
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410645618.3A
Other languages
English (en)
Other versions
CN104660923A (zh
Inventor
中村恒
中村恒一
小林秀央
樋山拓己
山崎和男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN104660923A publication Critical patent/CN104660923A/zh
Application granted granted Critical
Publication of CN104660923B publication Critical patent/CN104660923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及比较器电路、成像装置和比较器电路的控制方法。本发明的目的是，提供具有比使用常规的偏移消除技术的情况大的输入电压范围、同时降低偏移电压的比较器。比较器电路包括：具有反相输入端子、非反相输入端子和输出端子的比较器；具有与反相输入端子连接的一个端子并且具有与输出端子连接的另一个端子的第一开关；具有与反相输入端子连接的一端的第一电容器；作为第一电容器的另一端的第一信号输入端子；和选择性地将固定电压和比较信号中的任一个输入到非反相输入端子中的第二信号输入端子。

Description

比较器电路、成像装置和比较器电路的控制方法
技术领域
本发明涉及比较器电路、使用该比较器电路的成像装置和比较器电路的控制方法。
背景技术
一般地，模数(A/D)转换器的配置包含比较器。A/D转换器用于例如成像装置。对于成像装置，存在如下技术：连接A/D转换器与以行和列布置的像素的各列并且通过A/D转换器将从像素中的每一个输出的模拟信号转换成数字数据。一些A/D转换器包含差分输入和单端输出型比较器。在各列中，在比较器中的每一个的输入端子之间存在偏移电压的变化。作为减少这种变化的方法，在日本专利申请公开No.2010-16656中描述的消除偏移电压的技术是已知的。
但是，在日本专利申请公开No.2010-16656所描述的偏移电压消除方法中，比较器的输入电压范围依赖于构成比较器的电流镜电路的晶体管的栅极和源极之间的电压而被限制。出于这种原因，依赖于晶体管的性能，比较器的输入电压范围可能相对于像素信号的输入电压范围不足够宽。
发明内容
根据本发明的一个方面，比较器电路包括：具有反相输入端子、非反相输入端子和输出端子的比较器；具有端子的第一开关，第一开关的端子中的一个端子与反相输入端子连接，第一开关的端子中的另一个端子与输出端子连接；具有端子的第一电容器，第一电容器的端子中的一个端子接收模拟信号，第一电容器的端子中的另一个端子与反相输入端子和第一开关的所述一个端子连接；具有端子的第二电容器，第二电容器的端子中的一个端子与所述非反相输入端子连接，第二电容器的端子中的另一个端子接收比较信号；和具有端子的第二开关，第二开关的端子中的一个端子与第二电容器的所述一个端子和所述非反相输入端子连接，第二开关的端子中的另一个端子接收固定电压。
参照附图阅读示例性实施例的以下描述，本发明的其它特征将变得清晰。
附图说明
图1是示出根据本发明的第一实施例的成像装置的电路配置的示意图。
图2A和图2B是示出根据本发明的第一实施例的比较单元(A)和比较器(B)的电路配置的示图。
图3是示出根据本发明的第一实施例的像素的电路配置和读出电路的配置的示图。
图4是示出根据本发明的第一实施例的基准信号产生单元的电路配置的示图。
图5是示出根据本发明的第一实施例的基准信号产生单元的操作的时序图。
图6是示出根据本发明的第一实施例的比较单元的操作的时序图。
图7是示出用于描述比较例的比较单元的电路配置的示图。
图8是示出比较例中的比较单元的操作的时序图。
图9是示出使用根据本发明的第一实施例的成像装置的成像系统的配置的示图。
图10是示出根据本发明的第二实施例的比较单元的配置的示图。
图11是示出根据本发明的第二示例性实施例的比较单元的操作的时序图。
图12是示出像素的电路配置和读出电路的配置的另一示图。
图13是示出根据本发明的第三示例性实施例的比较单元的操作的时序图。
图14是示出用于描述比较例的比较单元的另一电路配置的示图。
具体实施方式
现在将根据附图详细描述本发明的优选实施例。
(第一实施例)
以下将描述根据本发明的第一实施例的成像装置和包含于设置在该成像装置的各列中的A/D转换器中的比较器。图1是示出根据本发明的第一实施例的成像装置的电路配置的示意图。成像装置100包含像素单元1、多个读出电路2、多个比较单元3、多个存储单元4、水平扫描电路5、基准信号产生单元6、计数器电路7和信号处理电路8。
像素单元1包含以行和列布置的多个像素。像素中的每一个分别向对于每个像素线布置的像素信号的多个输出线31输出信号。
读出电路2中的每一个通过像素信号的输出线31中的每一个与像素单元1中的像素列中的每一个连接，并且接收输入信号。读出电路2中的每一个从像素单元1接收输入信号，使信号经受放大处理，并且通过读出信号输出线13中的每一个将处理后的信号输出到比较单元3中的每一个的信号输入端子。
基准信号产生单元6选择性地产生在A/D转换时被用作基准信号的固定电压和作为比较信号的斜坡信号中的任一个，并且通过RAMP布线11向比较单元3中的每一个输出产生的信号。斜坡信号具有代表随时间单调增加或减小的电势的诸如锯齿波的波形。
比较单元3中的每一个是包含差分输入和单端输出型比较器的比较器电路。比较单元3中的每一个具有两个差分信号输入端子和一个信号输出端子，并且端子分别与比较器的差分输入端子和输出端子连接。比较单元3的差分输入端子中的一个通过读出电路的输出线13与读出电路2中的每一个连接，并且另一端通过RAMP布线11与基准信号产生单元6连接。比较单元3中的每一个比较从读出电路的输出线13输入的信号与从RAMP布线11输入的斜坡信号，并且向存储单元4中的每一个输出根据比较结果的信号。
存储单元4中的每一个与比较单元3中的每一个的输出端子、水平扫描电路5、计数器电路7和信号处理电路8连接。存储单元4中的每一个参照从计数器电路7输入的计数器信号将来自比较单元3中的每一个的输出信号转换成数字数据，并且在其中存储转换的数字数据。存储于存储单元4中的每一个中的数字数据基于从水平扫描电路5发送的信号被传送到信号处理电路8，并且经受信号处理。
下面将描述在成像装置100的电路中执行的A/D转换的概要。读出电路2的输出信号被输入到比较单元3的一个差分输入端子中，并且，在基准信号产生单元6中产生的斜坡信号通过RAMP布线11被输入到另一差分输入端子中。比较单元3比较从读出电路2输出的信号的电势与斜坡信号的电势，并且根据比较结果向存储单元4输出具有高电平(Highlevel)或低电平(Low level)的电势的信号。当从读出电路2输出的信号的电势与随时间改变的斜坡信号的电势之间的大小关系反转时，从比较单元3被输出到存储单元4的信号的电势从高转移到低或者从低转移到高。另一方面，计数器电路7通过计数数据布线12向存储单元4中的每一个输出随时间改变的计数值。存储单元4在比较单元3的输出电势反转的定时在其中存储从计数器电路7输出的计数器值作为数字数据。以这种方式，完成了将从读出电路2输出的信号转换成数字数据并且在存储单元4中存储转换的数字数据的A/D转换。
像素中的每一个中的复位信号和像素信号经受该A/D转换，并且被转换成数字数据。存储于存储单元4中的数字数据响应从水平扫描电路5输出的信号被依次传送到在像素列中的每一个中的信号处理电路8。信号处理电路8执行信号处理以获取与复位信号对应的数字数据和与像素信号对应的数字数据之间的差值。由此，实现数字CDS(数字相关双采样)。
图2A示出根据本发明的第一实施例的比较单元3的电路配置。比较单元3包含比较器21、FB开关22、TH开关23、第一输入电容器24和第二输入电容器25。
比较器21包含非反相输入端子和反相输入端子的两个差分输入端子和一个输出端子。另外，比较器21具有供给电力的正和负供电端子，但在图中省略记载。FB开关22的一端与比较器21的输出端子连接，并且另一端与比较器21的反相输入端子和第一输入电容器24的一端连接。第一输入电容器24的另一端与比较器21的反相输入端子和FB开关22连接，并且另一端与读出电路的输出线13连接。TH开关23和第二输入电容器25被并联连接，并且各端与比较器21的非反相输入端子连接。RAMP布线11与TH开关23和第二输入电容器25的另一端连接。FB开关22的ON(导通状态)操作或OFF(非导通状态)操作由控制信号CFB控制，并且，TH开关23的ON或OFF操作由控制信号CTH控制。顺便说一句，在本实施例的描述中，当控制信号的电势被设定于高时，FB开关22和TH开关23中的任一个应被接通。
图2B是示出比较器21的电路配置的示图。比较器21包含为P沟道型FET(场效应晶体管)的晶体管143和144以及为N沟道型FET的晶体管145和146。比较器21由使用电流镜电路的差分放大器电路形成。向电路施加电流的电流源140与晶体管143和144的共用源极端子连接。晶体管143和144的栅极端子分别构成比较器21的反相输入端子142和非反相输入端子141。二极管连接的晶体管145的漏极端子和栅极端子与栅极端子是非反相输入端子141的晶体管143的漏极端子连接。晶体管146的漏极端子与栅极端子是反相输入端子142的晶体管144的漏极端子连接，并且，该连接布线构成比较器21的输出端子OUT。另外，晶体管145和146的栅极端子相互连接。
图3是示出像素的电路配置和读出电路的配置的示图。包含于像素单元1中的像素1a包含光电转换元件32、复位晶体管34、传送晶体管35、源跟随器(source follower)晶体管36和像素选择晶体管37。
光电转换元件32是诸如接收光、然后通过光电转换产生电动势并在其中蓄积电荷的光电二极管的元件。
传送晶体管35的源极端子与光电转换元件32连接。传送晶体管35的漏极端子与复位晶体管的源极端子和源跟随器晶体管36的栅极端子连接，并配置浮置扩散FD。像素信号传送信号PTX被输入到传送晶体管35的栅极端子中。当像素信号传送信号PTX的电势为高时，传送晶体管35被接通，并且，蓄积于光电转换元件32中的电荷被传送到浮置扩散FD。
复位晶体管34的漏极端子与电源电压VDD连接，并且，像素复位信号PRES被输入到栅极端子中。当像素复位信号PRES的电势为高时，复位晶体管34被接通，并且，浮置扩散FD的电势与电源电压VDD一致。
源跟随器晶体管36的漏极端子也与电源电压VDD连接，并且，源极端子的电势根据与栅极端子连接的浮置扩散FD的电势被确定。
像素选择晶体管37的漏极端子与源跟随器晶体管36的源极端子连接，并且，源极端子与像素信号的输出线31连接。像素选择晶体管37在输入到栅极端子中的像素选择信号PSEL的电势为高时被接通，并且，源跟随器晶体管36的源极端子的电势被输出到像素信号的输出线31。
读出电路2包含与像素信号的输出线31连接的电流源33和具有-A倍增益的列放大器38，从像素1a发送的信号被输出到该输出线31。在与多个像素行中的读出行对应的行中，被施加到像素选择晶体管37的像素选择信号PSEL的电势为高，并且，像素选择晶体管37被接通。此时，源跟随器电路由源跟随器晶体管36和读出电路2中的电流源33形成。换句话说，被输出到像素信号的输出线31的电势等于浮置扩散FD的电势。
以下将描述信号读出时的电路的操作。当像素复位信号PRES的电势被设定为高且复位晶体管34被接通时，浮置扩散FD的电势等于电源电压VDD的电势，并且电路被复位。然后，像素复位信号PRES的电势被设定为低，并且，复位晶体管34被关断。然后，像素信号传送信号PTX的电势被设定为高，并且，传送晶体管35被接通。然后，蓄积于光电转换元件32中的电荷被传送到浮置扩散FD。
以下将描述在上述的电路操作中输出的电势。源跟随器电路由源跟随器晶体管36形成，因此，与浮置扩散FD的电势对应的电压被输出到像素信号的输出线31。因此，像素的复位信号(电源电压VDD)通过像素信号的输出线31被输入到列放大器38中，直过传送晶体管35被接通为止，并且在传送晶体管35被接通之后，根据光量的像素信号被输入到列放大器38中。由此，复位信号和像素信号乘以因子-A，并且从列放大器38被输出。
图4是示出产生用作基准信号的斜坡信号的基准信号产生单元6的电路配置的示图。基准信号产生单元6包含电流源121、充电电容器122、充电开关123、放电开关124和输出缓冲器125。
充电电容器122的一端与充电开关123的一端、放电开关124的一端和输出缓冲器125的输入端子连接；并且，另一端接地(GND)。充电开关123的另一端与电流源121连接。放电开关124的另一端接地(GND)。输出缓冲器125的输出端子与RAMP布线11连接。充电开关123的ON(接通)或OFF(关断)操作由充电开关控制信号RMP_EN控制，并且，放电开关124的ON或OFF操作由放电开关控制信号RMP_RES控制。在本描述中，充电开关123和放电开关124两者应在控制信号为高时被接通。
图5是示出基准信号产生单元的操作的时序图。下面将参照图5描述基准信号产生单元6产生斜坡信号的流程。在时间T51之前的时段中，充电开关控制信号RMP_EN的电势为低，并且，放电开关控制信号RMP_RES的电势为高。放电开关124接地。因此，电荷被放电到充电电容器122，并且，输出缓冲器125的输入的电势是接地电势。输出缓冲器125向RAMP布线11输出与接地电势的输入对应的电势作为斜坡信号。此时的电势应由Vst表示。
在时间T51，放电开关控制信号RMP_RES的电势变为低，充电开关控制信号RMP_EN的电势变为高，并且，开始从电流源121向充电电容器122的充电。在时间T51至时间T52的时段中，随着在充电电容器122中更多地蓄积电荷，斜坡信号的电势增加。
在时间T52，充电开关控制信号RMP_EN的电势变为低，并且充电完成。时间T51至时间T52的时段是产生用于偏移消除的电压的时段。在时间T52，RAMP布线11的电势与用于偏移消除的电压Vclmp一致。在时间T52至时间T53的时段中，在充电电容器122中不充电也不放电，因此，RAMP布线11的电势保持在Vclmp。
在时间T53至时间T54的时段中，放电开关控制信号RMP_RES变为高，并且，已蓄积于充电电容器122中的电荷被放电。此时，RAMP布线11的电势变为Vst。
在时间T54，放电开关控制信号RMP_RES的电势变为低，并且，充电开关控制信号RMP_EN的电势变为高。在时间T55，充电开关控制信号RMP_EN的电势变为低。时间T54至时间T55的时段是充电电容器122被充电的时段，并且，产生由充电电容器122的电容值和电流源121的电流值确定梯度的斜坡信号。时间T54至时间T55的时段是像素1a的复位信号的A/D转换时段。
在时间T55，充电开关控制信号RMP_EN的电势变为低，然后，由于在充电电容器122中不充电也不放电，因此RAMP布线11保持就在充电开关控制信号RMP_EN的电势变为低之前时的电势。
在时间T56至时间T57的时段中，放电开关控制信号RMP_RES的电势变为高，并且，已蓄积于充电电容器122中的电荷被放电，并且，RAMP布线11的电势变为Vst。然后，在时间T57，放电开关控制信号RMP_RES的电势变为低，并且，充电开关控制信号RMP_EN的电势变为高。在时间T58，充电开关控制信号RMP_EN的电势变为低。该时段是充电电容器122被充电并且斜坡信号被产生的时段。该时段是像素信号的A/D转换时段。然后，在时间T59，放电开关控制信号RMP_RES的电势变为低，并且，RAMP布线11的电势变为Vst。
图6是示出比较单元3和像素的一部分的操作的时序图。图6中的时序图示出输入比较单元3的/从比较单元3输出的信号中的每一个的电压之间的关系。具体而言，时序图示出作为被输入的控制信号的像素信号传送信号PTX、FB开关22的控制信号CFB、TH开关23的控制信号CTH和斜坡信号的电势和定时。另外，作为相应的布线中的每一个的电压之间的关系，时序图示出像素信号的输出线31的输出电压、读出电路2的输出电压和比较器21的反相输入端子、非反相输入端子和输出端子的电压之间的关系。顺便说一句，时序图省略像素1a中的控制信号PSEL和PRES以及基准信号产生单元6中的控制信号RMP_EN和RMP_RES的图示。另外，图6的时序图示出像素1a已被复位之后以及斜坡信号正在输出电压Vclmp之时和之后的时段。
在初始状态中，具体而言，在时间T1之前，像素1a的复位信号被输出到像素信号的输出线31。该信号在读出电路2中的列放大器38内乘以因子-A，并且，从读出电路2输出乘算的信号。此时，像素信号的输出线31的电势应由Vpixn表示，并且，读出电路的输出线13的电势应由Vn表示。
在时间T1，FB开关22的控制信号CFB和TH开关23的控制信号CTH从低偏移到高。此时，斜坡信号的输出是用于偏移消除的电势Vclmp。当FB开关22的控制信号CFB的电势为高时，FB开关22被接通。比较器21的反相输入端子和输出端子被短路，因此，比较单元3采取电压跟随器的结构。因此，输出端子和反相输入端子的电压与非反相输入端子的电压一致，具体而言，与电压Vclmp和比较器自身的偏移电压Vofs的电压相加得到的电压一致。此时，第一输入电容器24两端的电势差是Vclmp+Vofs-Vn，其为反相输入端子的电压与复位信号电压Vn之间的电势差。
然后，依次地，FB开关22的控制信号CFB的电势在时间T2从低转移到高，并且TH开关23的控制信号CTH的信号的电势在时间T3从低转移到高。当CFB变为低时，FB开关22被关断，因此，作为第一输入电容器24两端的电势差的Vclmp+Vofs-Vn被保持。另外，当TH开关23的控制信号CTH的电势变为低时，TH开关23被关断，因此，第二输入电容器25两端的电势差保持为0。
然后，在时间T4，斜坡信号的电势下降到Vst。在时间T5，开始像素1a的复位信号的A/D转换。
在时间T6，当输入到比较器21的非反相输入端子中的信号的电势超过在反相输入端子处保持的电压Vclmp+Vofs时，比较器的输出的电势从高转移到低。此时的计数值作为复位信号的数字数据存储于存储单元4中，由此，输入信号经受A/D转换。然后，在时间T7，复位信号的A/D转换时段结束。在时间T8，斜坡信号的电势重新下降到Vst。
然后，在时间T9，像素信号传送信号PTX的电势从高转移到低，然后，像素信号被输出到像素信号的输出线31。此时的像素信号的输出线31的电势应由Vpixs表示。在读出电路2的列放大器38中，像素信号的输出线31的电势乘以因子-A。然后，与像素信号对应的电势Vs从读出电路2被输出到读出电路的输出线13。这里，随着入射于像素1a上的光的量变得更大，电势Vpixs变得更小。当光不入射于像素1a上时，关系Vpixs＝Vpixn成立。另一方面，读出电路2的输出通过作为具有-A倍增益的反相放大器的列放大器38被放大，并且正负电势反转。因此，电势Vs根据光量变高。另外，当光不入射于像素1a上时，关系Vs＝Vn成立，并且，从读出电路2输出的电势的最小值变为Vn。因此，当像素信号被输出到像素信号的输出线31时，输出到读出电路的输出线13的电势增加Vs-Vn的值，因此，比较器21的反相输入端子的电势为Vclmp+Vofs+Vs-Vn。
然后，在时间T10，开始像素信号的A/D转换。在时间T11，当非反相输入端子的电势超过Vclmp+Vofs+Vs-Vn时，比较器的输出的电势从低转移到高，并且，像素信号的数字数据存储于存储单元4中。在时间T12，像素信号的A/D转换结束。在时间T13，斜坡信号的电势重新返回到Vst。此时，信号处理电路8获取存储于存储单元4中的像素信号和复位信号之间的数字数据的差值，并且输出差值。因此，像素1a的A/D转换结束。
下面将描述上述的比较单元3的操作期间的比较器21的输入电压范围中的下限。如上所述，从读出电路2输出并且输入到比较单元3中的信号的电势的下限值是与在像素1a的复位信号的电势是Vpixn的情况下的读出电路的输出对应的电势Vn。具体而言，在该复位信号的A/D转换时段期间输入到比较器21的反相输入端子中的电势是比较器21应与其比较的电势的下限，并且，该电势用作比较器21的输入电压范围中的下限。由于在从读出电路输出Vn的时段中消除偏移，因此，消除偏移时的反相输入端子的电势是上述的Vclmp+Vofs。当像素1a的复位信号的模拟数据被转换成数字数据时，读出电路2的输出的电势不从偏移已消除时的电势改变并且保持Vn，因此，比较器21的反相输入端子的电势保持Vclmp+Vofs。由于关系Vs≥Vn成立，因此，在像素信号的A/D转换时段期间，比较器21的反相输入端子的电势是Vclmp+Vofs或更大。因此，该值Vclmp+Vofs是比较器21应与其相比较的输入电压的下限值。假定Vofs小并且可被忽略，那么比较器21的输入电压范围中的下限值是Vclmp。时序图的反相输入端子所示的虚点线是后面将描述的常规例子中的输入电压的下限值Vgs+Vofs。因此，在本示例性实施例中，如果Vclmp被设定为比Vgs小，那么，输入电压范围可被设定为比常规例子中的输入电压范围大Vgs与Vclmp之间的电势差。
下面将描述与上述的本发明的第一实施例相比较的比较例中的偏移消除。图7是示出执行偏移消除的比较例中的比较单元的电路配置的示图。比较单元58包含比较器21、二极管开关51a和51b以及输入电容器56和57。比较器21包含作为P沟道型MOSFET的晶体管52和53以及作为N沟道型MOSFET的晶体管54和55。比较器21由使用电流镜电路的差分放大器电路形成。该差分放大器电路是如下电流镜电路，其具有布置在差分输入侧的P沟道型晶体管52和53，并具有与作为差分输入晶体管的晶体管52和53的漏极端子连接的N沟道型晶体管54和55。具体而言，向电路施加电流的电流源140与晶体管52和53的共用源极端子连接。晶体管52和53的漏极端子分别与晶体管54和55的漏极端子连接。差分输入晶体管的一个晶体管52的栅极端子是比较器21的非反相输入端子，并且，其另一晶体管53的栅极端子是比较器21的反相输入端子。比较器21的非反相输入端子通过输入电容器56与RAMP布线11连接，并且，反相输入端子通过输入电容器57与读出电路的输出线13连接。二极管开关51a连接于晶体管52的栅极端子和漏极端子之间，并且，二极管开关51b连接于晶体管53的栅极端子和漏极端子之间。晶体管53的漏极端子与晶体管55的漏极端子之间的连接点构成比较单元58的输出端子OUT，并且与存储单元4连接。晶体管54和55的源极端子接地(GND)。另外，晶体管54的栅极端子和漏极端子相互连接，并且，晶体管54采取二极管连接结构。
图8是示出比较例中的比较单元的操作的时序图。根据比较例的比较单元58的操作除了在电容器中充电偏移电压的时间以外与以上的描述类似，因此将省略描述。在时间T21，当二极管开关51a和51b的控制信号CFB的电压变为高时，开始偏移消除操作。此时，二极管开关51a和51b被接通，并且，晶体管52和53中的每一个的栅极端子和漏极端子相互连接以形成二极管连接。
此时，非反相输入端子的电势(具体而言，晶体管52的栅极端子的电势)与晶体管54的栅极与源极之间的电势差Vgs一致。另外，反相输入端子的电势是Vgs+Vofs，其中，由于晶体管53和55关于晶体管52和54的变化而出现的偏移电压Vofs也加到Vgs上。然后，在时间T22，二极管开关51a和51b的控制信号CFB的电压变为低，并且，偏移消除时段结束。当T21至T22的时段中的斜坡信号的电势由Vclmp2表示时，Vgs-Vclmp2的电势差保持于非反相输入端子侧的输入电容器56中，并且，电势差Vgs+Vofs-Vn保持于反相输入端子侧的输入电容器57中。以下，像素1a的复位信号的A/D转换和像素信号的A/D转换的操作与以上的描述类似，并因此省略描述。出于与以上描述类似的原因，在像素1a的复位信号的A/D转换时段中，反相输入端子的电势用作比较器21的输入电压范围中的下限值。假定比较器的偏移电压Vofs小并且可被忽略。从而，比较器21的反相输入端子的输入电压的下限值在比较例中是Vgs。该Vgs由半导体制造条件和在晶体管54中流动的漏极电流的量确定。
如上所述，在比较例中，输入电压的下限值由电流镜晶体管的Vgs确定。另一方面，在本发明中，输入电压的下限值由Vclmp确定。因此，如果用于斜坡信号的偏移消除的电压Vclmp被设定为比电流镜晶体管的Vgs小，那么，比较器21的输入电压范围中的下限值可被设定为与比较例中小。因此，比较器的输入电压范围被扩大。
顺便说一句，在第一实施例中，描述了输入电容器24和25被布置为与比较器21的相应两个输入端子串联连接的配置，但本发明不限于该配置。例如，第二输入电容器25可被省略。在这种情况下，RAMP布线11和比较器21的非反相输入端子直接相互连接。另外，描述了像素1a的电路配置和读出电路2的电路配置，但本发明不限于这些电路配置。另外，描述的基准信号产生单元6的电路配置是一个例子，并且该配置不限于此。这些电路可适当地改变，使得获得类似的操作。例如，可以省略输出缓冲器125，同时，充电电容器122可与RAMP布线12直接连接。图2B所示的差分放大器电路被示出和描述为比较器21的电路配置，但本发明不限于该电路。
图9是示出使用根据本发明的第一实施例的成像装置的成像系统的配置的示图。成像系统800包含光学单元810、成像装置820、记录和通信单元840、定时控制单元850、系统控制单元860以及播放和显示单元870。成像装置820包含成像装置100和视频信号处理单元830。上述的成像装置100被用于成像装置100。
由诸如透镜的光学系统构成的光学单元810将从物体发射的光的图像聚焦于其中二维布置多个像素的成像装置100的像素单元1上，以在像素单元1上形成物体的图像。成像装置100在基于从定时控制单元850输出的信号的定时输出根据在像素单元1上成像的光的信号。从成像装置100输出的信号被输入到视频信号处理单元830中。视频信号处理单元830根据由程序规定的方法执行诸如将输入信号转换成图像数据的信号处理。源自视频信号处理单元830中的处理的信号作为图像数据被发送到记录和通信单元840。记录和通信单元840将用于形成图像的信号发送到播放和显示单元870，并使得播放和显示单元870播放和显示运动图像或静态图像。记录和通信单元840还通过接收从视频信号处理单元830发送的信号与系统控制单元860通信，并且还执行在未示出的记录介质上记录用于形成图像的信号的操作。
系统控制单元860是用于共同控制成像系统的操作的单元，并且控制光学单元810、定时控制单元850、记录和通信单元840以及播放和显示单元870中的每一个的驱动。另外，系统控制单元860具有例如未示出的作为记录介质的存储装置，并且在存储装置中记录控制成像系统的操作所需要的程序。系统控制单元860还例如将根据用户的操作切换驱动模式的信号供给到成像系统中。具体而言，系统控制单元860供给用于切换诸如要被读出的行或要被复位的行的变化、伴随电子变焦的操作的视角的变化和伴随电子防振的视角的偏移的信号。定时控制单元850基于系统控制单元860的控制来控制成像装置100和视频信号处理单元830的驱动定时。
设置在根据本实施例的成像装置100中的比较单元3具有放大的输入电压范围，同时减小偏移电压。具体而言，可在A/D转换时输入的电压的范围被放大。因此，可实现如下这样的成像系统800，该成像系统800通过在其上安装根据本实施例的成像装置100可高精度地拍摄图像。
(第二实施例)
以下将描述根据本发明的第二实施例的比较器。顺便说一句，具有与第一实施例类似的功能的元件和布线由相同的附图标记表示，并且有时将省略描述。图10示出根据本发明的第二实施例的使用比较器21的比较单元73的电路配置。比较单元73包含比较器21、FB开关22、第一输入电容器24、第二输入电容器25和电势供给开关71。固定电势供给线72通过电势供给开关71与比较器21的非反相输入端子连接。此外，对于比较器21的非反相输入端子，第二输入电容器25的一端与固定电势供给线72并联连接。RAMP布线11与第二输入电容器25的另一端连接。比较器21的反相输入端子和输出端子的连接与第一实施例中类似。FB开关22的一端与比较器21的输出端子连接，并且其另一端与比较器21的反相输入端子和第一输入电容器24的一端连接。读出电路的输出线13与第一输入电容器24的另一端连接。顺便说一句，诸如读出电路2的比较单元73以外的电路与第一实施例中的那些类似。
图11示出用于描述本实施例的操作的时序图。在时序图的描述中，省略上述的部分。在时间T81，两个电势均变为高，它们是用于控制FB开关22的ON或OFF操作的FB开关22的控制信号CFB的电势和用于控制电势供给开关71的ON或OFF操作的电势供给开关71的控制信号CCL的电势。此时，与第一实施例的情况类似，从像素1a输出的信号是复位信号。另外，比较器21采取电压跟随器的结构。
当固定电势供给线72的电势由Vcl表示时，比较器21的非反相输入端子的电势是Vcl，并且，反相输入端子的电势是Vcl+Vofs，其中，比较器的偏移电压Vofs被加到Vcl上。此时，第一输入电容器24两端的电势差是Vcl+Vofs-Vn，这是反相输入端子的电势Vcl+Vofs与读出电路的输出线13的电势Vn之间的电势差。另外，第二输入电容器25两端的电势差是Vcl-Vclmp，这是固定电势供给线72的电势Vcl与斜坡信号的电势Vclmp之间的电势差。
然后，在时间T82，FB开关22的控制信号CFB的电势变为低。在时间T83，电势供给开关71的控制信号CCL的电势变为低。此时，保持于第一输入电容器24中的电势差是Vcl+Vofs-Vn，并且保持于第二输入电容器25中的电势差是Vcl-Vclmp。以上已描述了随后的操作，并因此省略该描述。
因此，当像素1a的复位信号从模拟被转换成数字时，比较器21的反相输入端子的电势是Vcl+Vofs。因此，假定比较器的偏移电压Vofs小并且可被忽略，则要被输入到比较器21中的电压的下限是Vcl。因此，当要从固定电势供给线72供给的电势Vcl被设定为比上述的比较例中的栅极与源极之间的电压Vgs小时，比较单元73的输入电压范围被扩大。
在第一实施例中，从RAMP布线11供给电势，因此存在如下这样的限制：只能供给RAMP布线11可通过其输出斜坡信号的范围内的电势。另一方面，在第二实施例中，从与RAMP布线11不同的固定电势供给线72供给电势。因此，第二实施例的优点在于：要被供给到非反相输入端子的固定电势可被独立地设定而不受RAMP布线11可通过其输出信号的范围限制。
(第三实施例)
以下将描述本发明的第三实施例。图12是示出根据本发明的第三实施例的像素1a的电路配置和读出电路132的电路配置的示图。第三实施例与第一和第二实施例的不同点在于省略了读出电路的列放大器。因此，前面的像素信号的输出线31与读出电路的输出线13连接，并且，读出电路的输出线13的电势作为像素信号的输出线31的电势被原样输出。在随后的描述中，这两个布线应被整体称为读出电路的输出线13。其它的描述与以上的描述类似，并因此省略描述。
以下将描述根据本实施例的比较单元3的操作。图13是用于描述本实施例的操作的时序图。在本实施例中，不存在具有-A倍增益的列放大器，因此，来自像素1a的源跟随器的输出被直接输入到比较单元3中。因此，斜坡信号的电势示出如下形式：在示例性实施例1和2中描述的斜坡信号垂直反转、具体而言电势随时间过去而变得更小。伴随反转，比较器21的输出也示出如图13所示的该上述的波形反转的波形。顺便说一句，例如，通过基准信号产生单元6的输出缓冲器125由反相放大器电路形成的结构，斜坡信号的电势可以以这种方式反转。
以下将描述比较单元3的操作。在时间T101，FB开关22的控制信号CFB和TH开关23的控制信号CTH的电势变为高，然后，比较器21采取电压跟随器的结构。此时，当RAMP布线11的电势由Vclmp表示时，比较器21的非反相输入端子的电势为Vclmp，并且，反相输入端子的电势是Vclmp+Vofs，其中，比较器21的偏移电压Vofs被加到Vclmp上。在时间T102，FB开关22的控制信号CFB和TH开关23的控制信号CTH的电势变为低。然后，在第一输入电容器24两端保持电势差Vclmp+Vofs-Vpixn，并且，在第二输入电容器25两端保持电势差0。以上描述了复位信号的A/D转换和像素信号的A/D转换的顺序操作，并因此将省略描述。
关于本示例性实施例中的要输入到比较器21中的电势的上限，假定Vofs小并且可被忽略。然后，如上所述，比较器21的输入电压范围的上限值是Vclmp。另一方面，在图7所示的由使用P沟道型晶体管用于差分输入的差分放大器电路形成的比较器中，输入电压的上限由作为由N沟道型晶体管形成的电流镜电路的栅极和源极之间的电压的Vgs确定。因此，如果Vclmp被设定为比Vgs大，那么输入电压范围可被扩大。
如上所述，在第三实施例中，具有负放大因子的列放大器被省略，因此，要被输入到比较单元的电压相对于第一实施例的情况垂直反转。因此，如图13中的读出电路的输出线的电势那样，当进入像素1a中的入射光量大时，要输入到比较单元的电压变低，并且，当入射光量小时，要输入到比较单元的电压变高。该关系与第一实施例的情况颠倒。在第一实施例中，布置在比较单元3的输入侧的晶体管使用了在接地侧具有宽的输入范围的P沟道型晶体管。但是，在如第三实施例那样的省略具有负放大因子的列放大器的配置中，电路配置可改变，使得在输入侧使用在高电压侧具有宽的输入范围的N沟道型晶体管。
出于上述的原因，要与第三实施例比较的比较单元具有与在第一实施例中被比较的并且在图7中示出的比较单元不同的配置。图14是示出与本发明的第三实施例中的比较单元3相比较的比较例中的比较单元的另一电路配置的示图。以下将描述与图7所示的比较单元的不同点。N沟道型晶体管113和114布置于差分输入侧。P沟道型晶体管115和116的漏极端子分别与晶体管113和114的漏极端子连接。换句话说，N沟道型晶体管和P沟道型晶体管的布置与图7中的比较单元的布置反转。相应地，电源电势VDD与P沟道型晶体管115和116的源极端子连接，并且，N沟道型晶体管113和114的源极端子接地。另外，二极管开关117a连接于晶体管113的栅极端子与漏极端子之间，并且，二极管开关117b连接于晶体管114的栅极端子与漏极端子之间。二极管开关117a和117b在控制信号CFBB的电势为低时被接通。
比较单元3的操作与图7所示的比较单元的操作类似，并因此将省略细节，但以下将描述输入电压范围相互不同的点。当偏移被消除时，控制信号CFBB的电势变为低，并且差分输入晶体管113和114采取二极管连接的结构。此时，晶体管113的栅极端子的电势是VDD-Vgsp，并且，晶体管114的栅极端子的电势是VDD-Vgsp+Vofs，其中，偏移电压Vofs被加到VDD-Vgsp上。顺便说一句，Vgsp是构成电流镜电路的P沟道型晶体管的栅极与源极之间的电压。当Vofs小并且可被忽略时，在该配置中，输入电压的上限是VDD-Vgsp。因此，当Vclmp被设定为比VDD-Vgsp大时，输入电压范围被扩大。
顺便说一句，在第三实施例中，在比较单元3的操作与第一实施例中的比较单元的操作类似的假定下描述了比较单元3的操作，但也可应用在第二实施例中描述的比较单元3。在这种情况下，如果从固定电势供给线72供给的电势Vcl被设定为大于Vgs或VDD-Vgsp，那么，本实施例可被配置为使得表现类似的效果。
在第三实施例中，列放大器38被省略，因此，可以避免在列放大器38中产生的噪声重叠在像素信号上。另外，元件的数量减少。因此，效率百分比提高，并且，成像装置的面积可减小。因此，在经济效率和尺寸减小这两者的方面是有利的。
顺便说一句，在第三实施例中，读出电路的输出线13被直接输入到比较单元3中，但是本发明中的输入方法不限于直接输入方法。例如，非反相放大器可被布置于读出电路的输出线13与比较单元3之间。通过这样做，输出信号电势可根据需要被放大，并且可以提高精度。
(其它实施例)
在第一到第三实施例中描述的成像装置100不限于上述的实施例，并且可以按各种方式被修改。下面将描述其一个例子。
还可接受的是在图3所示的配置中设置如下路径，像素信号的输出线通过该路径绕开列放大器38并与比较单元3连接，使得成像装置可在像素信号通过列放大器38被给予比较单元3的路径和像素信号直接被给予比较单元3的路径之间切换。通过并联地添加使用二极管开关的旁路电路并且通过控制信号接通或关断二极管开关，可实现从另一路径切换到的旁路路径。由此，当入射光量大时，通过将像素信号直接给予比较单元3而不使信号通过列放大器38，成像装置可避免在列放大器38中产生的噪声叠加在像素信号上的现象。另外，当入射光量小时，成像装置可在列放大器38中放大像素信号，然后将该像素信号给予比较单元3。
顺便说一句，在图3的例子中，列放大器38的放大比是负的，因此，当通过列放大器38输出信号的电路被切换到绕开列放大器38的电路时，像素信号和复位信号的正值和负值反转。因此，成像装置需要被配置为根据与第三实施例的描述相同的方法在将电路切换到旁路电路的同时垂直反转斜坡信号。
另外，成像装置可被配置为在将电路被切换到绕开列放大器38的电路时不仅垂直反转斜坡信号而且改变诸如开始电压的斜坡信号的电势值。复位信号的振幅小，因此，复位信号的电压变得接近电源电压或接地电压。如果斜坡信号的开始电压是恒定的，那么，在列放大器38被绕开的情况和列放大器38不被绕开的情况下的模式中的任一种中，斜坡信号的开始电压与复位信号的输出电压之间的差值变得非常大。由此，直到在复位信号A/D转换时两个信号的电势相互一致所花费的时间长，并且，假定电路的工作速度变慢。因此，成像装置可被配置为当在绕开列放大器38的电路和不绕开列放大器38的电路之间切换时也改变斜坡信号的开始电压。
还可接受的是使用具有正电压放大比的非反相放大器作为列放大器38，使得像素信号和复位信号的正值和负值在列放大器38被绕开的情况下或者在列放大器38不被绕开的情况下不反转。
成像系统可被配置为使得基于ISO灵敏度执行上述的切换操作。例如，在成像系统800中，作为在ISO灵敏度低时使得信号绕开列放大器38并且在ISO灵敏度高时在列放大器38中放大信号的方法，成像装置可被配置为在旁路的有无之间切换。
该配置不限于使用开关的切换方法，而可通过可获取预定的放大比的各种配置实现该配置。例如，通过以使用放大比可变的列放大器38改变放大比的方式控制放大比的配置，也可获得类似的效果。
在第一到第三实施例中，斜坡信号被输入的RAMP布线11通过输入电容器25与比较器21连接，但本发明不限于该配置。例如，由源跟随器电路形成的缓冲器可被布置于RAMP布线11与输入电容器25之间。
在第一到第三实施例中，例如，也可使用如下配置：通过在构成共源电路的比较器的输出中布置由使用晶体管的放大器电路形成的增益级而具有多个级。
根据本示例性实施例的比较器可具有比使用常规的偏移消除技术的情况大的输入电压范围，同时减小比较器电路的偏移电压。
虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有这样的变更方式以及等同的结构和功能。

Claims (8)

1.一种成像装置，其特征在于，所述成像装置包括：
多个像素，所述多个像素以两个维度布置以输出基于入射光的像素信号；
读出电路，所述读出电路被配置为被输入像素信号并且输出经处理的像素信号；
基准信号产生单元，所述基准信号产生单元被配置为输出斜坡信号；和
模数转换器，其中，
所述模数转换器被配置为将像素信号转换成数字信号，该数字信号具有与模拟信号的幅值对应的值，并且其中所述模数转换器包括：
比较器，所述比较器具有第一输入端子、第二输入端子和输出端子；
具有端子的第一开关，端子中的一个端子与所述第一输入端子连接，端子中的另一个端子与所述输出端子连接，并且第一开关在导通状态下在所述输出端子与所述第一输入端子之间实现短路；
具有端子的第一电容器，第一电容器的端子中的一个端子接收像素信号，第一电容器的端子中的另一个端子与所述第一输入端子和第一开关的所述一个端子连接；
具有端子的第二电容器，第二电容器的端子中的一个端子与所述第二输入端子连接，第二电容器的端子中的另一个端子接收斜坡信号；以及
具有端子的第二开关，第二开关的端子中的一个端子与第二电容器的所述一个端子和所述第二输入端子连接，第二开关的端子中的另一个端子接收固定电压，
其中，所述模数转换器通过第一电容器输入从读出电路输出的信号作为像素信号，并且通过第二电容器输入来自基准信号产生单元的斜坡信号。
2.根据权利要求1所述的成像装置，其中，
读出电路还包含被配置为选择性地放大或不放大像素信号的电压的放大器。
3.根据权利要求1所述的成像装置，其中，所述模数转换器在使得第一开关在被设定于导通状态之后被设定于非导通状态以由第一电容器保持比较器的输出电压的第一状态和使得第一开关被设定于非导通状态并且第二开关的所述另一个端子接收斜坡信号的第二状态中执行电路操作。
4.根据权利要求1所述的成像装置，其中，通过与第二开关的所述另一个端子连接的共用布线供给所述固定电压和所述斜坡信号。
5.根据权利要求1所述的成像装置，其中，
在第一状态中，第二开关进一步被设定于导通状态，以将所述固定电压输入第二电容器的所述一个端子和所述第二输入端子，并且，
在第二状态中，在第一状态之后第二开关进一步被设定于非导通状态，以保持第二电容器的所述一个端子和所述另一个端子之间的电压差。
6.一种成像系统，其特征在于，该成像系统包括：
成像装置；和
图像处理单元，其中所述成像装置包括：
多个像素，所述多个像素以两个维度布置以输出基于入射光的像素信号；
读出电路，所述读出电路被配置为被输入像素信号并且输出经处理的像素信号；
基准信号产生单元，所述基准信号产生单元被配置为输出斜坡信号；和
模数转换器，其中，
所述模数转换器被配置为将像素信号转换成数字信号，该数字信号具有与像素信号的幅值对应的值，并且其中所述模数转换器包括：
比较器，所述比较器具有第一输入端子、第二输入端子和输出端子；
具有端子的第一开关，端子中的一个端子与所述第一输入端子连接，端子中的另一个端子与所述输出端子连接，并且第一开关在导通状态下在所述输出端子与所述第一输入端子之间实现短路；
具有端子的第一电容器，第一电容器的端子中的一个端子接收像素信号，第一电容器的端子中的另一个端子与所述第一输入端子和第一开关的所述一个端子连接；
具有端子的第二电容器，第二电容器的端子中的一个端子与所述第二输入端子连接，第二电容器的端子中的另一个端子接收斜坡信号；以及
具有端子的第二开关，第二开关的端子中的一个端子与第二电容器的所述一个端子和所述第二输入端子连接，第二开关的端子中的另一个端子接收固定电压，并且
其中，所述模数转换器通过第一电容器被输入从读出电路输出的信号作为像素信号，并且通过第二电容器被输入来自基准信号产生单元的斜坡信号。
7.一种对成像装置的控制方法，其特征在于，所述成像装置包括：
多个像素，所述多个像素以两个维度布置以输出基于入射光的像素信号；
读出电路，所述读出电路被配置为被输入像素信号并且输出经处理的像素信号；
基准信号产生单元，所述基准信号产生单元被配置为输出斜坡信号；和
模数转换器，其中，
所述模数转换器被配置为将像素信号转换成数字信号，该数字信号具有与像素信号的幅值对应的值，并且其中所述模数转换器包括：
比较器，所述比较器具有第一输入端子、第二输入端子和输出端子；
具有端子的第一开关，端子中的一个端子与所述第一输入端子连接，端子中的另一个端子与所述输出端子连接，并且第一开关在导通状态下在所述输出端子与所述第一输入端子之间实现短路；
具有端子的第一电容器，第一电容器的端子中的一个端子接收像素信号，第一电容器的端子中的另一个端子与所述第一输入端子和第一开关的所述一个端子连接；以及
具有端子的第二电容器，第二电容器的端子中的一个端子与所述第二输入端子连接，第二电容器的端子中的另一个端子接收斜坡信号；
其中，所述方法包括：
在对第二电容器进行复位的时段期间接通第一开关。
8.根据权利要求7所述的控制方法，
所述比较器还包括：
具有端子的第二开关，一个端子与所述第二输入端子和第二电容器的所述一个端子连接，第二开关的端子中的另一个端子与第二电容器的所述另一个端子连接，并且接通以在所述第二输入端子和第二电容器的所述一个端子与第二电容器的所述另一个端子之间实现短路；
其中，
通过接通第二开关来执行对第二电容器的复位。
CN201410645618.3A 2013-11-15 2014-11-14 比较器电路、成像装置和比较器电路的控制方法 Active CN104660923B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-236462 2013-11-15
JP2013236462A JP6317568B2 (ja) 2013-11-15 2013-11-15 比較回路およびそれを用いた撮像素子並びに比較回路の制御方法

Publications (2)

Publication Number Publication Date
CN104660923A CN104660923A (zh) 2015-05-27
CN104660923B true CN104660923B (zh) 2018-09-11

Family

ID=51753125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410645618.3A Active CN104660923B (zh) 2013-11-15 2014-11-14 比较器电路、成像装置和比较器电路的控制方法

Country Status (4)

Country Link
US (1) US9635298B2 (zh)
EP (1) EP2874314A1 (zh)
JP (1) JP6317568B2 (zh)
CN (1) CN104660923B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5886806B2 (ja) 2013-09-17 2016-03-16 キヤノン株式会社 固体撮像装置
JP6463169B2 (ja) 2015-02-27 2019-01-30 キヤノン株式会社 電子回路およびカメラ
KR20160139102A (ko) * 2015-05-26 2016-12-07 에스케이하이닉스 주식회사 차동 회로 및 그를 포함하는 이미지 센싱 장치
CN110265416B (zh) * 2015-12-22 2020-10-27 索尼公司 成像器件和电子设备
CN108092628A (zh) * 2017-12-12 2018-05-29 上海集成电路研发中心有限公司 一种具有失调消除结构的运算放大器及放大器电路
US10721427B2 (en) * 2018-06-25 2020-07-21 Primesensor Technology Inc. Image sensor circuit and ramp signal generator thereof
TWI826459B (zh) * 2018-07-09 2023-12-21 日商索尼半導體解決方案公司 比較器及攝像裝置
KR20200098163A (ko) 2019-02-12 2020-08-20 삼성전자주식회사 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서
CN112448721B (zh) * 2019-08-29 2023-05-05 天津大学青岛海洋技术研究院 一种具有自偏置电路的低延迟失真特性的低功耗比较器
JP7204694B2 (ja) 2020-02-26 2023-01-16 キヤノン株式会社 比較器、ａｄ変換器、光電変換装置及び撮像システム
CN114402367A (zh) 2020-07-29 2022-04-26 指纹卡安娜卡敦知识产权有限公司 从光学生物特征传感器到主机设备的适应性读出
EP3997611A4 (en) * 2020-07-29 2022-09-07 Fingerprint Cards Anacatum IP AB ADAPTIVE READOUT FROM A GLOBAL APERTURE BIOMETRIC SENSOR

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320974A (zh) * 2007-06-06 2008-12-10 索尼株式会社 模数转换电路、其控制方法、固态成像设备和成像装置
US7479916B1 (en) * 2007-08-03 2009-01-20 Tower Semiconductor Ltd. High resolution column-based analog-to-digital converter with wide input voltage range for dental X-ray CMOS image sensor
JP2010062688A (ja) * 2008-09-01 2010-03-18 Sony Corp デジタル−アナログ変換回路、固体撮像素子及び撮像装置
CN102263504A (zh) * 2010-05-26 2011-11-30 索尼公司 电源电路、集成电路装置、固体摄像装置和电子设备
CN103001642A (zh) * 2011-09-15 2013-03-27 佳能株式会社 A/d转换器和固态成像装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4798987A (en) 1986-08-25 1989-01-17 Canon Kabushiki Kaisha Surface acoustic wave generator
US5153829A (en) 1987-11-11 1992-10-06 Canon Kabushiki Kaisha Multifunction musical information processing apparatus
US5144466A (en) 1988-10-04 1992-09-01 Canon Kabushiki Kaisha Optical fiber communication method and multimedia optical fiber network using the same
US5200663A (en) 1990-08-29 1993-04-06 Canon Kabushiki Kaisha Surface acoustic wave device provided with output transducer split into a plurality of portions, and communication system using the same
US5285059A (en) 1990-10-31 1994-02-08 Canon Kabushiki Kaisha Method for controlling a tunable filter and an apparatus therefor
US5367216A (en) 1991-08-02 1994-11-22 Canon Kabushiki Kaisha Surface acoustic wave element and communication system using the same
JP2710715B2 (ja) 1991-09-20 1998-02-10 富士通株式会社 コンパレータ
JPH08234874A (ja) 1995-02-22 1996-09-13 Canon Inc 情報処理システム
US7701138B2 (en) 2003-07-02 2010-04-20 Canon Kabushiki Kaisha Information acquisition method, information acquisition apparatus and disease diagnosis method
JP2006126120A (ja) 2004-11-01 2006-05-18 Canon Inc 地中探査装置
JP4609428B2 (ja) * 2006-12-27 2011-01-12 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4677493B2 (ja) 2008-01-22 2011-04-27 キヤノン株式会社 圧電振動型力センサ
JP4725608B2 (ja) 2008-07-03 2011-07-13 ソニー株式会社 比較器、比較器の校正方法、固体撮像素子、およびカメラシステム
JP5280522B2 (ja) 2009-04-28 2013-09-04 キヤノンアネルバ株式会社 識別情報設定装置、および識別情報設定方法
JP5235814B2 (ja) * 2009-08-04 2013-07-10 キヤノン株式会社 固体撮像装置
JP5498304B2 (ja) 2010-01-13 2014-05-21 キヤノン株式会社 撮像システム及び撮像装置
JP2012019411A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 固体撮像装置
JP6012314B2 (ja) 2012-07-12 2016-10-25 キヤノン株式会社 読出回路及び固体撮像装置
JP6080539B2 (ja) 2012-12-25 2017-02-15 キヤノン株式会社 画像形成装置、その制御方法及びプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320974A (zh) * 2007-06-06 2008-12-10 索尼株式会社 模数转换电路、其控制方法、固态成像设备和成像装置
US7479916B1 (en) * 2007-08-03 2009-01-20 Tower Semiconductor Ltd. High resolution column-based analog-to-digital converter with wide input voltage range for dental X-ray CMOS image sensor
JP2010062688A (ja) * 2008-09-01 2010-03-18 Sony Corp デジタル−アナログ変換回路、固体撮像素子及び撮像装置
CN102263504A (zh) * 2010-05-26 2011-11-30 索尼公司 电源电路、集成电路装置、固体摄像装置和电子设备
CN103001642A (zh) * 2011-09-15 2013-03-27 佳能株式会社 A/d转换器和固态成像装置

Also Published As

Publication number Publication date
EP2874314A1 (en) 2015-05-20
JP2015097304A (ja) 2015-05-21
US20150138411A1 (en) 2015-05-21
JP6317568B2 (ja) 2018-04-25
CN104660923A (zh) 2015-05-27
US9635298B2 (en) 2017-04-25

Similar Documents

Publication Publication Date Title
CN104660923B (zh) 比较器电路、成像装置和比较器电路的控制方法
US7616146B2 (en) A/D conversion circuit, control method thereof, solid-state imaging device, and imaging apparatus
EP2552105A2 (en) Solid-state imaging apparatus
US20130206961A1 (en) Solid-state image sensing device
CN103001637B (zh) 固态成像装置、模数转换器及其控制方法
CN106060430A (zh) 图像拾取装置、图像拾取系统和驱动图像拾取装置的方法
US9270905B2 (en) Readout circuit, solid-state imaging apparatus, and method for driving readout circuit
CN102164252B (zh) 固态图像拾取设备及其驱动方法
JP2017147663A (ja) 固体撮像装置及び画像読み取り装置
KR20210056342A (ko) 고체 촬상 소자 및 전자 기기
CN104079846A (zh) 比较器、固态摄像器件、电子设备及驱动方法
US20060001752A1 (en) CMOS image sensor for reducing kTC noise, reset transistor control circuit used in the image sensor and voltage switch circuit used in the control circuit
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
US9838631B2 (en) Solid state imaging device and method of driving solid state imaging device
KR20050078024A (ko) 램프신호 발생회로
US20090160984A1 (en) Analog to digital converting device and image pickup device for canceling noise, and signal processing method thereof
CN103312999A (zh) 摄像装置
JP2010283735A (ja) 検出装置及び固体撮像装置
JPWO2013179573A1 (ja) 固体撮像装置およびカメラ
US8723099B2 (en) Solid-state imaging apparatus
US8446181B2 (en) Sampling circuit and image signal amplifying circuit each including feedback clamp block and image sensor including the image signal amplifying circuit
JP3357858B2 (ja) アナログデジタル変換器
CN105554421B (zh) 一种全局像元非线性补偿结构
CN109040628B (zh) 图像传感器像素电路及其工作方法
CN112969042B (zh) 运算电路和图像传感器的读出电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant