JP6463169B2 - 電子回路およびカメラ - Google Patents
電子回路およびカメラ Download PDFInfo
- Publication number
- JP6463169B2 JP6463169B2 JP2015039318A JP2015039318A JP6463169B2 JP 6463169 B2 JP6463169 B2 JP 6463169B2 JP 2015039318 A JP2015039318 A JP 2015039318A JP 2015039318 A JP2015039318 A JP 2015039318A JP 6463169 B2 JP6463169 B2 JP 6463169B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- electronic circuit
- decoder
- edge
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims description 99
- 230000000630 rising effect Effects 0.000 claims description 31
- 230000001360 synchronised effect Effects 0.000 claims description 22
- 238000003384 imaging method Methods 0.000 claims description 10
- 230000007704 transition Effects 0.000 description 23
- 230000015654 memory Effects 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000000872 buffer Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Dc Digital Transmission (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Claims (15)
- 第1信号を出力する第1出力端子および前記第1信号より周期が小さい第2信号を出力する第2出力端子を有する生成回路と、
第1入力端子および第3出力端子を有する第1デコーダと、
第2入力端子、第3入力端子および第4出力端子を有する第2デコーダと、
前記生成回路の前記第1出力端子に電気的に接続された第1伝送線および前記生成回路の前記第2出力端子に電気的に接続された第2伝送線を含む伝送路と、を備え、
前記第1信号は、基準クロックの立ち上がりエッジおよび立ち下がりエッジの一方である第1エッジに同期し、前記第2信号は、前記基準クロックの立ち上がりエッジおよび立ち下がりエッジの他方である第2エッジに同期し、
前記第1デコーダの前記第1入力端子は、前記第1伝送線に電気的に接続され、
前記第1デコーダの前記第3出力端子は、前記第2デコーダの前記第2入力端子への信号の入力を制御し、
前記第2デコーダの前記第3入力端子は、前記第2伝送線に電気的に接続され、
前記第2デコーダは、前記第2入力端子および前記第3入力端子に入力される信号に従って、デコードされた信号を第4出力端子から出力する、
ことを特徴とする電子回路。 - 前記生成回路は、前記第1信号を含む第1信号群および前記第2信号を含む第2信号群を生成し、
前記第1信号群は、前記第1エッジに同期し、前記第2信号群は、前記第2エッジに同期し、
前記伝送路は、前記第1伝送線を含む複数の第1信号線および前記第2伝送線を含む複数の第2信号線を含み、
前記複数の第1信号線は、前記第1信号群のうち対応する第1信号を伝送し、前記複数の第2信号線は、前記第2信号群のうち対応する第2信号を伝送し、
前記複数の第1伝送線と前記複数の第2伝送線とは交互に配置されている、
ことを特徴とする請求項1に記載の電子回路。 - 前記伝送路を介して送られてくる前記第1信号群および前記第2信号群を前記第1エッジおよび前記第2エッジの一方にのみ同期するように同期化する同期化回路を更に備える、
ことを特徴とする請求項2に記載の電子回路。 - 前記生成回路は、前記基準クロックに従って動作して複数ビットの信号を生成する論理回路と、前記論理回路から出力される前記複数ビットの信号に従って前記第1信号群および前記第2信号群を生成するタイミング調整回路とを含む、
ことを特徴とする請求項2又は3に記載の電子回路。 - 前記タイミング調整回路は、前記第1エッジに従って同期化を行うことによって前記第1信号群を生成する複数の第1フリップフロップと、前記第2エッジに従って同期化を行うことによって前記第2信号群を生成する複数の第2フリップフロップとを含み、
前記複数の第1フリップフロップに前記第1エッジを提供する信号線と、前記複数の第2フリップフロップに前記第2エッジを提供する信号線とが互いに交差してない、
ことを特徴とする請求項4に記載の電子回路。 - 前記論理回路は、前記基準クロックに従ってカウント動作を行うカウンタを含む、
ことを特徴とする請求項4又は5に記載の電子回路。 - 前記カウンタは、バイナリカウンタである、
ことを特徴とする請求項6に記載の電子回路。 - 前記カウンタは、グレイコードカウンタである、
ことを特徴とする請求項6に記載の電子回路。 - 前記カウンタは、カウント値をリセットする機能およびカウント値をセットする機能の少なくとも一方を有することを特徴とする請求項8に記載の電子回路。
- 複数の画素を有する画素アレイと、
前記画素アレイからの信号をA/D変換するA/D変換器と、を更に備え、
前記カウンタによるカウント値が前記A/D変換器に供給される、
ことを特徴とする請求項6乃至9のいずれか1項に記載の電子回路。 - 複数の画素を有する画素アレイと、
前記画素アレイにおける画素を選択するための選択回路を更に備え、
前記第1信号群および前記第2信号群は、前記伝送路を介して前記選択回路に供給される、
ことを特徴とする請求項6乃至9のいずれか1項に記載の電子回路。 - 前記第1デコーダの前記第3出力端子は、同期回路を介して前記第2デコーダの前記第2入力端子に接続されている、
ことを特徴とする請求項1乃至11のいずれか1項に記載の電子回路。 - 前記同期回路は、前記第1デコーダの前記第3出力端子から出力される信号を前記基準クロックに同期させた信号を前記第2デコーダの前記第2入力端子に出力する、
ことを特徴とする請求項12に記載の電子回路。 - 前記同期回路は、前記第1デコーダの前記第3出力端子から出力される信号を前記基準クロックの前記第2エッジに同期させた信号を前記第2デコーダの前記第2入力端子に出力する、
ことを特徴とする請求項13に記載の電子回路。 - 請求項10又は11に記載の電子回路を固体撮像装置として備えることを特徴とするカメラ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015039318A JP6463169B2 (ja) | 2015-02-27 | 2015-02-27 | 電子回路およびカメラ |
US15/044,628 US9947615B2 (en) | 2015-02-27 | 2016-02-16 | Electronic circuit and camera |
CN201610098605.8A CN105933622B (zh) | 2015-02-27 | 2016-02-23 | 电子电路和照相机 |
US15/916,775 US10504831B2 (en) | 2015-02-27 | 2018-03-09 | Electronic circuit and camera |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015039318A JP6463169B2 (ja) | 2015-02-27 | 2015-02-27 | 電子回路およびカメラ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016163156A JP2016163156A (ja) | 2016-09-05 |
JP2016163156A5 JP2016163156A5 (ja) | 2018-04-12 |
JP6463169B2 true JP6463169B2 (ja) | 2019-01-30 |
Family
ID=56799775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015039318A Active JP6463169B2 (ja) | 2015-02-27 | 2015-02-27 | 電子回路およびカメラ |
Country Status (3)
Country | Link |
---|---|
US (2) | US9947615B2 (ja) |
JP (1) | JP6463169B2 (ja) |
CN (1) | CN105933622B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6946773B2 (ja) * | 2017-06-20 | 2021-10-06 | セイコーエプソン株式会社 | リアルタイムクロックモジュール、電子機器、移動体及び情報処理システム |
JP7204694B2 (ja) | 2020-02-26 | 2023-01-16 | キヤノン株式会社 | 比較器、ad変換器、光電変換装置及び撮像システム |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5153829A (en) | 1987-11-11 | 1992-10-06 | Canon Kabushiki Kaisha | Multifunction musical information processing apparatus |
JP2776551B2 (ja) | 1989-04-25 | 1998-07-16 | 日本電気株式会社 | バスライン方式半導体記憶装置 |
EP0674391B1 (en) * | 1990-05-09 | 2001-10-17 | Matsushita Electric Industrial Co., Ltd. | Counter circuit |
JP2500868B2 (ja) * | 1990-05-09 | 1996-05-29 | 松下電器産業株式会社 | 撮像装置およびそれに用いるカウンタ回路 |
JPH05343987A (ja) * | 1992-06-05 | 1993-12-24 | Pfu Ltd | カウンタ装置 |
JPH08234874A (ja) | 1995-02-22 | 1996-09-13 | Canon Inc | 情報処理システム |
JPH096278A (ja) * | 1995-06-15 | 1997-01-10 | Fujitsu Ltd | 表示制御方法、装置、その製造方法及び画像表示装置 |
US5994946A (en) * | 1996-10-31 | 1999-11-30 | Metaflow Technologies, Inc. | Alternating inverters for capacitive coupling reduction in transmission lines |
JPH10170886A (ja) * | 1996-12-13 | 1998-06-26 | Toshiba Corp | 液晶表示装置の駆動方法 |
US20020012401A1 (en) * | 2000-05-23 | 2002-01-31 | Endevco Corporation | Transducer network bus |
JP2003050738A (ja) * | 2001-08-03 | 2003-02-21 | Elpida Memory Inc | キャリブレーション方法及びメモリシステム |
US6703868B2 (en) * | 2001-12-20 | 2004-03-09 | Hyperchip Inc. | Methods, apparatus, and systems for reducing interference on nearby conductors |
JP4803261B2 (ja) * | 2009-01-16 | 2011-10-26 | ソニー株式会社 | 固体撮像素子、およびカメラシステム |
JP5498304B2 (ja) | 2010-01-13 | 2014-05-21 | キヤノン株式会社 | 撮像システム及び撮像装置 |
JP2012015984A (ja) * | 2010-06-04 | 2012-01-19 | Sony Corp | クロック逓倍回路、固体撮像装置及び位相シフト回路 |
JP5841894B2 (ja) * | 2012-04-25 | 2016-01-13 | ルネサスエレクトロニクス株式会社 | 固体撮像装置 |
TW201351889A (zh) * | 2012-05-21 | 2013-12-16 | Sony Corp | A/d轉換器、固體攝像裝置及電子機器 |
JP6012314B2 (ja) | 2012-07-12 | 2016-10-25 | キヤノン株式会社 | 読出回路及び固体撮像装置 |
KR102061699B1 (ko) * | 2013-06-19 | 2020-01-02 | 삼성전자주식회사 | 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 동작 방법 |
JP6317568B2 (ja) | 2013-11-15 | 2018-04-25 | キヤノン株式会社 | 比較回路およびそれを用いた撮像素子並びに比較回路の制御方法 |
JP6403786B2 (ja) * | 2014-09-24 | 2018-10-10 | オリンパス株式会社 | エンコード回路、ad変換回路、撮像装置、および撮像システム |
US9501092B1 (en) * | 2015-12-18 | 2016-11-22 | Altera Corporation | Systems and methods for clock alignment using pipeline stages |
-
2015
- 2015-02-27 JP JP2015039318A patent/JP6463169B2/ja active Active
-
2016
- 2016-02-16 US US15/044,628 patent/US9947615B2/en active Active
- 2016-02-23 CN CN201610098605.8A patent/CN105933622B/zh active Active
-
2018
- 2018-03-09 US US15/916,775 patent/US10504831B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9947615B2 (en) | 2018-04-17 |
US20160255248A1 (en) | 2016-09-01 |
CN105933622B (zh) | 2019-07-09 |
US10504831B2 (en) | 2019-12-10 |
US20180197814A1 (en) | 2018-07-12 |
CN105933622A (zh) | 2016-09-07 |
JP2016163156A (ja) | 2016-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5841894B2 (ja) | 固体撮像装置 | |
JP4891308B2 (ja) | 固体撮像装置及び固体撮像装置を用いた撮像システム | |
US9350958B2 (en) | Solid-state imaging apparatus and camera | |
JP5854673B2 (ja) | 固体撮像装置 | |
CN106685411B (zh) | 锁存器电路、双倍数据速率环形计数器及相关器件 | |
JP6132506B2 (ja) | 光電変換装置および撮像システム | |
WO2016151837A1 (ja) | 固体撮像装置 | |
JP6463169B2 (ja) | 電子回路およびカメラ | |
JP2009296311A (ja) | 半導体装置および固体撮像装置 | |
US7692564B2 (en) | Serial-to-parallel conversion circuit and method of designing the same | |
US9479178B2 (en) | Digital counter | |
JP6219631B2 (ja) | 論理演算装置 | |
JP4431134B2 (ja) | 高速プログラマブル同期カウンタ回路およびカウント方法 | |
US10110212B2 (en) | Electronic circuit, solid state image capturing apparatus and method of controlling electronic circuit | |
JP5881512B2 (ja) | クロック生成回路および撮像装置 | |
WO2015159454A1 (ja) | A/d変換回路、および固体撮像装置 | |
US9438410B2 (en) | Semiconductor apparatus and system | |
JP2014120987A (ja) | A/d変換回路および固体撮像装置 | |
JPH0329519A (ja) | プログラマブル・ディジタル信号遅延装置 | |
KR101393876B1 (ko) | 확장형 그레이코드 카운터 회로 및 확장형 그레이코드 카운터 회로의 구동 방법 | |
JP2023076136A (ja) | A/d変換器 | |
JP2013153368A (ja) | 撮像素子、撮像装置、電子機器および撮像方法 | |
JP5340373B2 (ja) | 固体撮像装置及び固体撮像装置を用いた撮像システム | |
JP2011066618A (ja) | カウンタ回路、及びその方法 | |
JP2009130510A (ja) | 論理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181228 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6463169 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |