WO2016151837A1

WO2016151837A1 - 固体撮像装置

Info

Publication number: WO2016151837A1
Application number: PCT/JP2015/059357
Authority: WO
Inventors: 友作小山
Original assignee: オリンパス株式会社
Priority date: 2015-03-26
Filing date: 2015-03-26
Publication date: 2016-09-29
Also published as: US10237505B2; JPWO2016151837A1; US20170339362A1

Abstract

　入射した光量に応じたアナログの画素信号を出力する画素が二次元の行列状に複数配置され、各列に配置された画素が出力する画素信号を行ごとに出力する画素アレイ部と、時間に対して一定の割合で電圧が単調減少または単調増加するアナログの参照電圧であるランプ波を生成して出力するランプ信号生成部と、基準となるクロックの位相を異なる位相に変化させた複数の多相クロックを生成して出力するクロック生成部と、画素アレイ部に配置された画素の列ごと、または複数列ごとに配置され、対応する列の画素が出力した画素信号を多相クロックに基づいてアナログデジタル変換し、画素信号の大きさに応じたデジタル値を出力するアナログデジタル変換回路を複数具備した信号処理部と、を備え、信号処理部は、複数のアナログデジタル変換回路を予め定めた数のアナログデジタル変換回路ごとに複数の組に分けたそれぞれの組に対応し、対応する組に属するアナログデジタル変換回路のそれぞれに、複数の多相クロックのそれぞれを中継して伝送する複数のリピータ回路、をさらに具備し、アナログデジタル変換回路のそれぞれは、画素信号の電圧とランプ波とを比較し、比較した結果に応じたタイミング信号を出力する比較部と、タイミング信号に応じて、対応するリピータ回路によって伝送された多相クロックのそれぞれの位相の状態を保持する複数のラッチ回路が列方向に並んで配置されたラッチ部と、を具備し、ラッチ部に配置されたそれぞれのラッチ回路が保持した、位相の状態のそれぞれに基づいたデジタル値を出力し、リピータ回路のそれぞれは、同じ組に対応するリピータ回路のそれぞれが列方向に並んで、異なる組に属するアナログデジタル変換回路の間に配置され、同じ位相を表す多相クロックを伝送する異なる組に対応したリピータ回路同士で直列に接続される。

Description

固体撮像装置

　本発明は、固体撮像装置に関する。

　近年、固体撮像装置としてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）固体撮像装置が注目され、実用化されている。そして、デジタルカメラ、デジタルビデオカメラや、内視鏡などに搭載する固体撮像装置として、画素が行列状に配置された画素アレイ部の１列（カラム）ごとに、アナログデジタル変換器（以下、「Ａ／Ｄ変換回路」という）を内蔵した固体撮像装置、いわゆる、カラムＡＤＣ型固体撮像装置が開発され、製品化されている。

　このような固体撮像装置に内蔵されるＡ／Ｄ変換回路におけるＡ／Ｄ変換方式の一つとして、シングルスロープ（ＳＳ：Ｓｉｎｇｌｅ　Ｓｌｏｐｅ）型Ａ／Ｄ変換方式が、一般的に広く知られている。ＳＳ型Ａ／Ｄ変換方式では、時間に対して一定の割合で電圧が単調に減少または増加するランプ波と呼ばれるアナログの参照電圧と、アナログデジタル変換（Ａ／Ｄ変換）の対象となる信号電圧との比較を開始したとき、すなわち、Ａ／Ｄ変換を開始したタイミングから、参照電圧と信号電圧とが同じ電圧になったときまでの期間を、予め定めた周波数の基準クロックで計数する。そして、ＳＳ型Ａ／Ｄ変換方式では、計数した値（カウント値）を、信号電圧をＡ／Ｄ変換したデジタル値として出力する。このため、ＳＳ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路では、Ａ／Ｄ変換の分解能が、参照電圧と信号電圧とを比較している期間を計数する基準クロックの周波数に依存する。

　そこで、近年では、ＳＳ型Ａ／Ｄ変換方式の基準クロックに位相情報を持たせることによってＡ／Ｄ変換の分解能の向上を図る、ＳＳ＋時間変換（ＴＤＣ：Ｔｉｍｅ　ｔｏ　Ｄｉｇｉｔａｌ　Ｃｏｎｖｅｒｔｅｒ）型Ａ／Ｄ変換方式のＡ／Ｄ変換回路が提案されている。ＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路では、参照電圧と信号電圧とを比較している期間を基準クロックで計数した値（カウント値）を出力するデジタル値の上位ビットとし、参照電圧と信号電圧とが同じ電圧になったときにラッチ回路で保持（ラッチ）した位相情報を出力するデジタル値の下位ビットとすることによって、Ａ／Ｄ変換の分解能の向上を図っている。

　そして、例えば、特許文献１には、ＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路を画素アレイ部の１列（カラム）ごとに内蔵することによって、Ａ／Ｄ変換の分解能、すなわち、固体撮像装置が出力するそれぞれの画素のデジタル値の分解能の向上を図った固体撮像装置の技術が開示されている。

　しかしながら、固体撮像装置に備える画素数が増加して画素アレイ部における画素の列数（カラム数）が多くなると、各列に対応したそれぞれのＡ／Ｄ変換回路のところまで位相情報を持たせた複数のクロック（以下、「多相クロック」という）のそれぞれを伝送するための信号線の長さが長くなってしまう。そして、多相クロックを伝送する信号線の長さが長くなってしまうと、それぞれの多相クロックの信号線の長さに応じて、多相クロックの伝送遅延や、多相クロックの立ち上がりと立ち下がりとのタイミングに誤差などが発生し、画素アレイ部のそれぞれの列（カラム）に対応する全てのＡ／Ｄ変換回路に同じ位相情報を入力することができず、Ａ／Ｄ変換の分解能が低下してしまう。

　従って、ＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路を画素アレイ部の１列（カラム）ごとに内蔵した固体撮像装置では、位相情報を全ての列のＡ／Ｄ変換回路に正確に伝送すること、つまり、伝送遅延や立ち上がりと立ち下がりとのタイミングの誤差などがない多相クロックを全ての列のＡ／Ｄ変換回路内のラッチ回路に入力することが、出力するそれぞれの画素のデジタル値の分解能を向上させる上で重要である。

　そこで、例えば、特許文献２には、画素アレイ部の各列（カラム）に対応した信号処理回路のそれぞれに駆動信号を入力する際に、予め定めた数の信号処理回路（信号処理回路群）ごと、つまり、画素アレイ部の複数の列（カラム）ごとにバッファ回路を設けることによって、それぞれの信号処理回路に駆動信号を入力する固体撮像装置の技術が開示されている。ＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路を画素アレイ部の１列（カラム）ごとに内蔵した固体撮像装置に、特許文献２に開示された技術を適用し、バッファ回路を介して多相クロックを伝送することによって、それぞれのＡ／Ｄ変換回路のところまで多相クロックのそれぞれを正確に伝送することができるようになると考えられる。

　また、例えば、特許文献３に開示された固体撮像装置の技術を、ＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路を画素アレイ部の１列（カラム）ごとに内蔵した固体撮像装置に適用することが考えられる。特許文献３に開示された技術には、それぞれのラッチ回路の間にバッファ回路を配置する技術が開示されている。つまり、特許文献３に開示された技術には、ラッチ回路とバッファ回路とを交互に配置する技術が開示されている。ＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路を画素アレイ部の１列（カラム）ごとに内蔵した固体撮像装置に、特許文献３に開示された技術を適用することによって、Ａ／Ｄ変換回路内のそれぞれのラッチ回路に、バッファ回路を介した多相クロックのそれぞれを正確に伝送（入力）することができるようになると考えられる。

日本国特許第５３７２６６７号公報日本国特開２０１２－２５７１６９号公報日本国特開２０１３－０２６６７５号公報

　しかしながら、特許文献２に開示された固体撮像装置では、固体撮像装置内に配置されたそれぞれの信号処理回路に駆動信号を入力するバッファ回路を、信号処理回路を挟んだ画素アレイ部とは反対側の位置、つまり、画素アレイ部からの信号が信号処理回路に入力される側とは反対側から駆動信号を入力するようにバッファ回路を配置している。このため、画素が配置される画素アレイ部の列の方向（列方向）と同じ方向にラッチ回路が配置されるため、列方向に長い領域で形成されるＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路では、バッファ回路が出力した多相クロックをＡ／Ｄ変換回路内のそれぞれのラッチ回路に伝送するための信号線の長さが長くなってしまう。そして、それぞれのＡ／Ｄ変換回路では、例えば、バッファ回路に近い位置に配置されたラッチ回路と遠い位置に配置されたラッチ回路とで、伝送される多相クロックの遅延に差が生じていまい、つまり、それぞれのラッチ回路に入力する多相クロック同士で伝送遅延の差が発生してしまい、この多相クロック同士の伝送遅延の差によって、Ａ／Ｄ変換の精度が劣化し、分解能が低下してしまう。

　従って、ＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路を画素アレイ部の１列（カラム）ごとに内蔵した固体撮像装置では、特許文献２に開示された技術を適用することによって、画素数が増加した場合でも各列のＡ／Ｄ変換回路のところまで多相クロックを正確に伝送することができるものの、それぞれの多相クロックのＡ／Ｄ変換回路内での伝送遅延の差によって、出力する画素のデジタル値の分解能をあまり向上させることができない。

　一方、特許文献３に開示された技術を適用した固体撮像装置では、それぞれのラッチ回路の間にバッファ回路を配置、つまり、それぞれのラッチ回路とバッファ回路とを交互に配置しているため、バッファ回路が出力した多相クロックをＡ／Ｄ変換回路内のそれぞれのラッチ回路に伝送するための信号線の長さが長くなってしまうことはない。しかしながら、特許文献３に開示された技術を適用した固体撮像装置では、それぞれのラッチ回路とバッファ回路とを交互に配置することによって、ラッチ回路同士の距離が離れ、ＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路を形成するために、さらに列方向に長い領域が必要となってしまう。このため、ＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路内では、参照電圧と信号電圧とが同じ電圧になったことを表す信号、つまり、それぞれのラッチ回路が位相情報をラッチするタイミングを表す信号を伝送するための信号線の長さが長くなり、位相情報をラッチするタイミングを表す信号を出力する比較器の負荷が大きくなってしまう。そして、それぞれのＡ／Ｄ変換回路では、例えば、比較器に近い位置に配置されたラッチ回路と遠い位置に配置されたラッチ回路とで、参照電圧と信号電圧とが同じ電圧になったときに位相情報をラッチするタイミングにずれが生じてしまい、この位相情報をラッチするタイミングのずれによって、Ａ／Ｄ変換の精度が劣化し、分解能が低下してしまう。

　従って、ＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路を画素アレイ部の１列（カラム）ごとに内蔵した固体撮像装置では、画素数が増加したことに応じて特許文献３に開示された技術を適用した場合でも、各列のＡ／Ｄ変換回路内での位相情報をラッチするタイミングのずれによって、出力する画素のデジタル値の分解能をあまり向上させることができない。

　本発明は、上記の課題に基づいてなされたものであり、Ａ／Ｄ変換回路を列ごとに備えた固体撮像装置において画素数が増加した場合でも、Ａ／Ｄ変換の分解能を向上することができる固体撮像装置を提供することを目的としている。

　本発明の第１の態様の固体撮像装置は、入射した光量に応じたアナログの画素信号を出力する画素が二次元の行列状に複数配置され、各列に配置された前記画素が出力する前記画素信号を行ごとに出力する画素アレイ部と、時間に対して一定の割合で電圧が単調減少または単調増加するアナログの参照電圧であるランプ波を生成して出力するランプ信号生成部と、基準となるクロックの位相を異なる位相に変化させた複数の多相クロックを生成して出力するクロック生成部と、前記画素アレイ部に配置された前記画素の列ごと、または複数列ごとに配置され、対応する列の前記画素が出力した前記画素信号を前記多相クロックに基づいてアナログデジタル変換し、前記画素信号の大きさに応じたデジタル値を出力するアナログデジタル変換回路を複数具備した信号処理部と、を備え、前記信号処理部は、複数の前記アナログデジタル変換回路を予め定めた数の前記アナログデジタル変換回路ごとに複数の組に分けたそれぞれの前記組に対応し、対応する前記組に属する前記アナログデジタル変換回路のそれぞれに、複数の前記多相クロックのそれぞれを中継して伝送する複数のリピータ回路、をさらに具備し、前記アナログデジタル変換回路のそれぞれは、前記画素信号の電圧と前記ランプ波とを比較し、比較した結果に応じたタイミング信号を出力する比較部と、前記タイミング信号に応じて、対応する前記リピータ回路によって伝送された前記多相クロックのそれぞれの位相の状態を保持する複数のラッチ回路が列方向に並んで配置されたラッチ部と、を具備し、前記ラッチ部に配置されたそれぞれの前記ラッチ回路が保持した、前記位相の状態のそれぞれに基づいた前記デジタル値を出力し、前記リピータ回路のそれぞれは、同じ前記組に対応する前記リピータ回路のそれぞれが列方向に並んで、異なる前記組に属する前記アナログデジタル変換回路の間に配置され、同じ位相を表す前記多相クロックを伝送する異なる前記組に対応した前記リピータ回路同士で直列に接続される。

　本発明の第２の態様によれば、上記第１の態様の固体撮像装置において、前記リピータ回路のそれぞれは、行方向に形成された主配線から、同じ前記組に対応する複数の前記リピータ回路が列方向に並んで配置されたそれぞれの位置で列方向に伸びるように形成された対応する副配線によって電源が供給され、前記主配線を形成する領域の列方向の幅は、前記副配線のそれぞれを形成する領域の行方向の幅よりも太くてもよい。

　本発明の第３の態様によれば、上記第１の態様の固体撮像装置において、前記リピータ回路のそれぞれは、行方向に形成された主配線から、同じ前記組に対応する複数の前記リピータ回路が列方向に並んで配置されたそれぞれの位置で列方向に伸びるように形成された対応する副配線によって電源が供給され、前記副配線のそれぞれを形成する領域は、前記ラッチ回路のそれぞれに電源を供給する電源配線の領域に重ならなくてもよい。

　本発明の第４の態様によれば、上記第１の態様の固体撮像装置において、前記ラッチ回路のそれぞれは、行方向に形成された主配線から、同じ前記アナログデジタル変換回路に備えた複数の前記ラッチ回路が列方向に並んで配置されたそれぞれの位置で列方向に伸びるように形成された対応する副配線によって電源が供給され、前記主配線を形成する領域の列方向の幅は、前記副配線のそれぞれを形成する領域の行方向の幅よりも太くてもよい。

　本発明の第５の態様によれば、上記第１の態様の固体撮像装置において、前記ラッチ回路のそれぞれは、行方向に形成された主配線から、同じ前記アナログデジタル変換回路に備えた複数の前記ラッチ回路が列方向に並んで配置されたそれぞれの位置で列方向に伸びるように形成された対応する副配線によって電源が供給され、前記副配線のそれぞれを形成する領域は、前記リピータ回路のそれぞれに電源を供給する電源配線の領域に重ならなくてもよい。

　本発明の第６の態様によれば、上記第４の態様または上記第５の態様の固体撮像装置において、前記副配線のそれぞれは、同じ前記組に属する予め定めた数の前記アナログデジタル変換回路に具備したそれぞれの前記ラッチ回路に対応する前記副配線同士をまとめて形成してもよい。

　本発明の第７の態様によれば、上記第１の態様の固体撮像装置において、前記信号処理部は、前記画素アレイ部に配置された複数の前記画素が予め定めた前記画素の列ごとに複数の群に分けられたそれぞれの前記群に対応して分けて配置され、前記クロック生成部は、分けて配置された前記信号処理部の間の位置に配置されてもよい。

　本発明の第８の態様によれば、上記第７の態様の固体撮像装置において、前記画素アレイ部は、配置された複数の前記画素が２つの前記群に前記画素の列ごとに分けられ、前記信号処理部は、一方の前記群に対応した第１の信号処理部と、他方の前記群に対応した第２の信号処理部とのそれぞれに分けて配置され、前記クロック生成部は、第１の信号処理部と第２の信号処理部とのそれぞれが配置された間の位置に配置されてもよい。

　本発明の第９の態様によれば、上記第７の態様の固体撮像装置において、前記画素アレイ部は、配置された複数の前記画素が中央の列の位置で左右の２つの前記群に前記画素の列ごとに分けられ、前記信号処理部は、左側の前記群に対応した第１の信号処理部と、右側の前記群に対応した第２の信号処理部とのそれぞれに分けて配置され、前記クロック生成部は、第１の信号処理部と第２の信号処理部とのそれぞれが配置された間の中央の位置に配置されてもよい。

　本発明の第１０の態様によれば、上記第１の態様の固体撮像装置において、前記信号処理部は、前記画素アレイ部の列方向のいずれか１辺の側に配置され、それぞれの前記アナログデジタル変換回路を形成する領域の行方向の幅は、前記画素アレイ部に行方向に隣接して配置される２つの前記画素の間隔よりも狭くてもよい。

　本発明の第１１の態様によれば、上記第１の態様の固体撮像装置において、前記信号処理部は、前記画素アレイ部に配置された複数の前記画素が予め定めた前記画素の列ごとに複数の群に分けられたそれぞれの前記群に対応して、前記画素アレイ部の列方向の対向する２辺の側に分けて配置され、分けて配置された前記信号処理部のそれぞれに具備するそれぞれの前記アナログデジタル変換回路を形成する領域の行方向の幅は、前記画素アレイ部に行方向に隣接して配置される２つの前記画素の間隔よりも広く、行方向に隣接して配置される２つの前記画素を形成する行方向の幅よりも狭くてもよい。

　本発明の第１２の態様によれば、上記第１の態様の固体撮像装置において、少なくとも前記画素アレイ部が形成された第１の基板と、少なくとも前記信号処理部が形成された第２の基板とが、前記第１の基板と前記第２の基板とを接続する接続部によって電気的に接続されてもよい。

　上記各態様によれば、Ａ／Ｄ変換回路を列ごとに備えた固体撮像装置において画素数が増加した場合でも、Ａ／Ｄ変換の分解能を向上することができる。

本発明の第１の実施形態の固体撮像装置の概略構成の一例を示したブロック図である。本発明の第１の実施形態の固体撮像装置における電源の第１の配線方法の一例を示した図である。本発明の第１の実施形態の固体撮像装置における電源の第２の配線方法の一例を示した図である。本発明の第２の実施形態の固体撮像装置の概略構成の一例を示したブロック図である。本発明の第３の実施形態の固体撮像装置の概略構成の一例を示したブロック図である。

（第１の実施形態）
　以下、本発明の実施形態について、図面を参照して説明する。図１は、本発明の第１の実施形態の固体撮像装置の概略構成の一例を示したブロック図である。図１に示した固体撮像装置１は、画素アレイ部１０と、カラムＡ／Ｄ変換部２０と、ランプ信号生成部４０と、クロック生成部５０と、を備えている。

　固体撮像装置１は、画素アレイ部１０内に備えた各画素から出力されたそれぞれの画素信号を、カラムＡ／Ｄ変換部２０内に備えたＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路３０（以下、「Ａ／Ｄ変換回路３０」という）のそれぞれによってアナログデジタル変換（Ａ／Ｄ変換）し、画素のデジタル値として順次出力する。

　なお、固体撮像装置１には、画素アレイ部１０に備えた画素を画素アレイ部１０の行単位で駆動する垂直走査部や、カラムＡ／Ｄ変換部２０内に備えたそれぞれのＡ／Ｄ変換回路３０がＡ／Ｄ変換した画素のデジタル値を、画素アレイ部１０の列単位で固体撮像装置１の外部に順次出力する制御を行う水平走査部も備えている。また、固体撮像装置１には、カラムＡ／Ｄ変換部２０、ランプ信号生成部４０、クロック生成部５０、垂直走査部、および水平走査部などの構成要素の駆動を制御する制御部も備えている。図１においては、垂直走査部、水平走査部、および制御部などの構成要素の図示を省略している。

　画素アレイ部１０は、複数の画素（不図示）を行方向および列方向の二次元に配置した画素アレイ部である。画素のそれぞれは、光電変換素子を備え、それぞれの画素に備えた光電変換素子は、一定の蓄積時間内に入射した光量に応じた画素信号を発生する。そして、画素アレイ部１０は、垂直走査部による駆動に応じて、それぞれの画素が発生した画素信号を画素アレイ部１０の行ごとに、カラムＡ／Ｄ変換部２０に出力する。

　ランプ信号生成部４０は、カラムＡ／Ｄ変換部２０内に備えたそれぞれのＡ／Ｄ変換回路３０がＡ／Ｄ変換を開始するタイミングから、時間に対して一定の割合で電圧が単調に減少または増加するアナログの参照電圧であるランプ波Ｒａｍｐを生成する。そして、ランプ信号生成部４０は、生成したランプ波ＲａｍｐをカラムＡ／Ｄ変換部２０に出力する。

　クロック生成部５０は、予め定めた周波数の基準クロックと、カラムＡ／Ｄ変換部２０内に備えたそれぞれのＡ／Ｄ変換回路３０がＡ／Ｄ変換する際に用いる種々の信号とを生成する。クロック生成部５０は、多相クロック生成部５０１と、カウント部５０２とを備えている。

　多相クロック生成部５０１は、ランプ信号生成部４０がランプ波ＲａｍｐをカラムＡ／Ｄ変換部２０に出力するタイミング、すなわち、それぞれのＡ／Ｄ変換回路３０がＡ／Ｄ変換を開始するタイミングから、基準クロックの位相を異なる位相に変化させることにより、基準クロックに位相情報を持たせた複数のクロックＣＫ（以下、「多相クロックＣＫ」という）を生成する。多相クロック生成部５０１は、生成した多相クロックＣＫをカラムＡ／Ｄ変換部２０に出力する。図１に示した固体撮像装置１では、多相クロック生成部５０１が、基準クロックの位相を変化させたｎ（ｎは２以上の整数）種類の多相クロックＣＫ－１～ＣＫ－ｎを、カラムＡ／Ｄ変換部２０に出力する構成を示している。

　カウント部５０２は、ランプ信号生成部４０がランプ波ＲａｍｐをカラムＡ／Ｄ変換部２０に出力するタイミング、すなわち、それぞれのＡ／Ｄ変換回路３０がＡ／Ｄ変換を開始するタイミングから基準クロックを計数する。カウント部５０２は、計数した値（カウント値ＣＮＴ）をカラムＡ／Ｄ変換部２０に出力する。

　カラムＡ／Ｄ変換部２０は、同じ構成のＡ／Ｄ変換回路３０を、画素アレイ部１０内に配置された画素の列の数だけ複数備えている信号処理部である。なお、一般的に、１つのＡ／Ｄ変換回路３０は、ランプ信号生成部４０とクロック生成部５０とをそれぞれ備えるが、図１に示した固体撮像装置１では、ランプ信号生成部４０とクロック生成部５０とを、カラムＡ／Ｄ変換部２０に備えた全てのＡ／Ｄ変換回路３０に共通して１つずつ備えている構成である。

　画素アレイ部１０の各列に対応したそれぞれのＡ／Ｄ変換回路３０は、画素アレイ部１０から入力された、対応する列の画素が発生した画素信号（アナログ信号）をＡ／Ｄ変換する。より具体的には、それぞれのＡ／Ｄ変換回路３０は、入力されたランプ波Ｒａｍｐと、多相クロックＣＫおよびカウント値ＣＮＴとに基づいて、画素アレイ部１０から入力された画素信号をＡ／Ｄ変換する。そして、Ａ／Ｄ変換回路３０のそれぞれは、水平走査部からの制御に応じて、Ａ／Ｄ変換した画素信号の大きさに応じたデジタル値（画素のデジタル値）を、画素アレイ部１０の列ごとに固体撮像装置１の外部に順次出力する。それぞれのＡ／Ｄ変換回路３０は、比較部３１と、ラッチ部３２とを備えている。

　比較部３１は、Ａ／Ｄ変換回路３０がＡ／Ｄ変換を開始するタイミングから、画素アレイ部１０の対応する列の画素が発生した画素信号の電圧とランプ波Ｒａｍｐとを比較し、多相クロックＣＫおよびカウント値ＣＮＴを保持（ラッチ）するタイミングをラッチ部３２に出力する。比較部３１は、比較器３１１と、ラッチ制御回路３１２とを備えている。

　比較器３１１は、画素アレイ部１０内の対応する列のいずれかの画素から入力されたＡ／Ｄ変換の対象となる画素信号の電圧と、ランプ信号生成部４０から入力されたランプ波Ｒａｍｐの電圧との比較を行う。より具体的には、比較器３１１は、画素から出力された画素信号が正の入力端子に入力され、ランプ波Ｒａｍｐが負の入力端子に入力される。そして、比較器３１１は、正の入力端子に入力された画素信号の電圧と負の入力端子に入力されたランプ波Ｒａｍｐの電圧との大小関係が一致したとき、出力端子からラッチ制御回路３１２に出力している比較結果信号を反転させる。

　ラッチ制御回路３１２は、比較器３１１から入力された比較結果信号が反転したタイミングで、ラッチタイミング信号をラッチ部３２に備えたそれぞれのラッチ回路に出力する。ラッチタイミング信号は、ラッチ部３２に備えたそれぞれのラッチ回路が対応する多相クロックＣＫの論理状態（信号レベル）、すなわち、基準クロックに持たせた位相情報と、カウント値とを保持（ラッチ）するタイミングを表す信号であり、予め定めた短い期間だけ位相情報やカウント値をラッチすることを表す信号レベルとなるパルス信号である。ラッチタイミング信号が位相情報やカウント値をラッチすることを表す期間（以下、「ラッチ実行期間」という）を短くすることにより、ラッチ部３２に備えたそれぞれのラッチ回路が短いラッチ実行期間だけ動作し、Ａ／Ｄ変換回路３０がＡ／Ｄ変換する際の消費電力を抑えることができる。

　ラッチ部３２は、ラッチ制御回路３１２から出力されたラッチタイミング信号に応じて、クロック生成部５０内の多相クロック生成部５０１から出力された多相クロックＣＫのそれぞれの信号レベルと、クロック生成部５０内のカウント部５０２から出力されたカウント値ＣＮＴとを保持（ラッチ）する。ラッチ部３２は、クロック生成部５０内の多相クロック生成部５０１から出力された多相クロックＣＫのそれぞれに対応する複数のラッチ回路３２１と、クロック生成部５０内のカウント部５０２から出力されたカウント値ＣＮＴをラッチするラッチ回路３２２とを備えている。図１に示した固体撮像装置１では、ｎ種類の多相クロックＣＫ－１～ＣＫ－ｎのそれぞれに対応し、対応する多相クロックＣＫ－１～ＣＫ－ｎの信号レベルをラッチするｎ（ｎは２以上の整数）個のラッチ回路３２１－１～３２１－ｎと、カウント値ＣＮＴをラッチするラッチ回路３２２とを備えた構成を示している。

　ラッチ回路３２１とラッチ回路３２２とのそれぞれは、比較部３１内のラッチ制御回路３１２から出力されたラッチタイミング信号に応じたラッチ実行期間だけ動作し、動作中の多相クロックＣＫの信号レベル（位相情報）と、カウント値ＣＮＴの値とをラッチする。なお、ラッチ回路３２１－１～３２１－ｎと、ラッチ回路３２２とのそれぞれは、ラッチタイミング信号が位相情報やカウント値をラッチする期間ではないことを表している信号レベルの間、すなわち、ラッチ実行期間以外は、動作を停止している。

　それぞれのＡ／Ｄ変換回路３０は、ラッチ部３２内のラッチ回路３２２がラッチしたカウント値ＣＮＴの値をＡ／Ｄ変換した画素のデジタル値の上位ビットとし、ラッチ回路３２１－１～３２１－ｎのそれぞれがラッチした多相クロックＣＫ１～ＣＫ－ｎの信号レベルをＡ／Ｄ変換した画素のデジタル値の下位ビットとして出力する。

　このような構成によって、Ａ／Ｄ変換回路３０は、従来のＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路と同様に、基準クロックに持たせた位相情報によって、Ａ／Ｄ変換の分解能を向上させることができる。

　なお、それぞれのＡ／Ｄ変換回路３０には、例えば、ラッチ回路３２１－１～３２１－ｎのそれぞれがラッチした多相クロックＣＫ１～ＣＫ－ｎの信号レベル（位相情報）をエンコードして、位相情報が表すデジタル値、すなわち、画素信号の大きさに応じた下位ビットのデジタル値（画素のデジタル値の下位ビット）を生成するエンコード部なども備えているが、図１においては、エンコード部などの構成要素の図示を省略している。

　また、カラムＡ／Ｄ変換部２０は、予め定めた数のＡ／Ｄ変換回路３０ごと、つまり、画素アレイ部１０の予め定めた複数列（カラム）のＡ／Ｄ変換回路３０ごとに、リピータ回路２１とリピータ回路２２とのそれぞれを複数備えている。

　リピータ回路２１のそれぞれは、予め定めた数のＡ／Ｄ変換回路３０に対応し、対応するＡ／Ｄ変換回路３０のそれぞれに、クロック生成部５０内の多相クロック生成部５０１から出力された多相クロックＣＫのそれぞれを中継して伝送する。それぞれのリピータ回路２１を介して多相クロックＣＫのそれぞれをＡ／Ｄ変換回路３０に伝送することにより、カラムＡ／Ｄ変換部２０に備えた全ての列のＡ／Ｄ変換回路３０内のラッチ回路３２１に、多相クロックＣＫの信号レベル、すなわち、基準クロックに持たせた位相情報が正確に伝送される。

　カラムＡ／Ｄ変換部２０には、画素アレイ部１０に備えた画素の列数を１つのリピータ回路２１が対応するＡ／Ｄ変換回路３０の数で除算した数のリピータ回路２１が、多相クロックＣＫの種類分備えられる。図１に示した固体撮像装置１では、カラムＡ／Ｄ変換部２０に備えたＡ／Ｄ変換回路３０を予め定めた数のＡ／Ｄ変換回路３０ごとにｍ個（ｍは２以上の整数）の組（グループ）に分け、それぞれのグループごとに、ｎ種類の多相クロックＣＫ－１～ＣＫ－ｎのそれぞれに対応するリピータ回路２１を備えた構成を示している。より具体的には、図１に示した固体撮像装置１には、１つ目のＡ／Ｄ変換回路３０のグループに対応するリピータ回路２１１－１～２１１－ｎと、２つ目のＡ／Ｄ変換回路３０のグループに対応するリピータ回路２１２－１～２１２－ｎと、ｍ個目のＡ／Ｄ変換回路３０のグループに対応するリピータ回路２１ｍ－１～２１ｍ－ｎとを備えた構成を示している。

　リピータ回路２１のそれぞれは、１つまたは複数のリピータユニットを備えている。リピータユニットは、バッファ回路で構成される。なお、リピータユニットは、１つのバッファ回路で構成されてもよく、複数のバッファ回路で構成されてもよい。図１においては、リピータ回路２１に備えたリピータユニットを、バッファの記号で示している。

　より具体的には、リピータ回路２１のそれぞれは、対応するＡ／Ｄ変換回路３０内のラッチ回路３２１に多相クロックＣＫを伝送するリピータユニットと、次段のリピータ回路２１に多相クロックＣＫを伝送するリピータユニットとを備えている。なお、最終段のリピータ回路２１は、次段のリピータ回路２１に多相クロックＣＫを伝送しないため、リピータユニットを１つのみ備えた構成となっている。例えば、多相クロックＣＫ１に対応する１段目のリピータ回路２１１－１は、対応する１つ目のグループのＡ／Ｄ変換回路３０内のラッチ回路３２１－１に多相クロックＣＫ－１を伝送するリピータユニットと、２段目のリピータ回路２１２－１に多相クロックＣＫ－１を伝送するリピータユニットとを備えている。また、例えば、多相クロックＣＫ１に対応する最終段のリピータ回路２１ｍ－１は、次段のリピータ回路２１に多相クロックＣＫを伝送しないため、リピータユニットを１つのみ備えた構成となっている。

　リピータ回路２２のそれぞれは、予め定めた数のＡ／Ｄ変換回路３０に対応し、対応するＡ／Ｄ変換回路３０のそれぞれに、クロック生成部５０内のカウント部５０２から出力されたカウント値ＣＮＴを中継して伝送する。それぞれのリピータ回路２２を介してカウント値ＣＮＴをＡ／Ｄ変換回路３０に伝送することにより、カラムＡ／Ｄ変換部２０に備えた全ての列のＡ／Ｄ変換回路３０内のラッチ回路３２２に、カウント値ＣＮＴの値が正確に伝送される。

　カラムＡ／Ｄ変換部２０には、画素アレイ部１０に備えた画素の列数を１つのリピータ回路２２が対応するＡ／Ｄ変換回路３０の数で除算した数のリピータ回路２２が備えられる。図１に示した固体撮像装置１では、カラムＡ／Ｄ変換部２０に備えたＡ／Ｄ変換回路３０を予め定めた数のＡ／Ｄ変換回路３０ごとにｍ個（ｍは２以上の整数）のグループに分け、それぞれのグループに対応するリピータ回路２２１～２２ｍを備えた構成を示している。なお、カラムＡ／Ｄ変換部２０には、カウント値ＣＮＴの値を表すそれぞれのビットに対応した複数のリピータ回路２２をグループごとに備えているが、図１においては、カウント値ＣＮＴのそれぞれのビットをまとめて、それぞれのグループにおけるリピータ回路２２１～２２ｍとして示している。つまり、図１においては、それぞれのグループにおいて、カウント値ＣＮＴのそれぞれのビットに対応するリピータ回路２２の図示を省略している。

　リピータ回路２２のそれぞれも、リピータ回路２１と同様に、１つまたは複数のリピータユニットを備えている。図１においては、リピータ回路２２に備えたリピータユニットも、バッファの記号で示している。

　より具体的には、リピータ回路２２のそれぞれは、対応するＡ／Ｄ変換回路３０内のラッチ回路３２２にカウント値ＣＮＴを伝送するリピータユニットと、次段のリピータ回路２２にカウント値ＣＮＴを伝送するリピータユニットとを備えている。なお、最終段のリピータ回路２２も、最終段のリピータ回路２１と同様に、次段のリピータ回路２２にカウント値ＣＮＴを伝送しないため、リピータユニットを１つのみ備えた構成となっている。例えば、１段目のリピータ回路２２１は、対応する１つ目のグループのＡ／Ｄ変換回路３０内のラッチ回路３２２にカウント値ＣＮＴを伝送するリピータユニットと、２段目のリピータ回路２２２にカウント値ＣＮＴを伝送するリピータユニットとを備えている。また、例えば、最終段のリピータ回路２２ｍは、次段のリピータ回路２２にカウント値ＣＮＴを伝送しないため、リピータユニットを１つのみ備えた構成となっている。

（第１の実施形態の配置）
　ここで、固体撮像装置１におけるカラムＡ／Ｄ変換部２０内でのＡ／Ｄ変換回路３０とリピータ回路２１およびリピータ回路２２との配置について説明する。一般的に、ＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路は、画素アレイ部に備えた画素の列の方向（列方向、垂直方向）と同じ方向にそれぞれのラッチ回路が並んで配置されるため、列方向に長い領域ではあるものの、行の方向（行方向、水平方向）に隣接して配置された２つの画素の間隔、すなわち、画素アレイ部に備えた画素の画素ピッチよりは狭い幅の領域で形成することができる。つまり、ＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路を形成する領域は、水平方向に余裕を持っている。従って、カラムＡ／Ｄ変換部２０に備えるＡ／Ｄ変換回路３０も、画素アレイ部１０に備えた画素の画素ピッチよりも狭い幅で形成することができる。なお、従来の固体撮像装置では、ＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路が画素ピッチより狭い幅の領域で形成することができた場合であっても、特にそれぞれのＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路の領域を詰めて形成することを行ってはいない。

　これに対して、固体撮像装置１では、図１に示したように、予め定めた数のＡ／Ｄ変換回路３０を１つのグループとし、それぞれのグループごとに、Ａ／Ｄ変換回路３０の領域を水平方向に詰めて形成する。これにより、固体撮像装置１では、それぞれのグループごとに、対応するリピータ回路２１およびリピータ回路２２を列方向に配置する領域を確保する。そして、図１に示したように、確保した領域にリピータ回路２１およびリピータ回路２２を形成する。そして、それぞれのグループに属するＡ／Ｄ変換回路３０に同じ信号を伝送するリピータ回路２１同士、およびリピータ回路２２同士を直列に接続する。このようして、固体撮像装置１では、カラムＡ／Ｄ変換部２０内に、リピータ回路２１およびリピータ回路２２と、Ａ／Ｄ変換回路３０とのそれぞれを形成する。つまり、固体撮像装置１では、従来の技術を適用した固体撮像装置のように、Ａ／Ｄ変換回路３０を挟んだ画素アレイ部１０とは反対側の位置や、それぞれのラッチ回路３２１およびラッチ回路３２２の間の位置ではなく、Ａ／Ｄ変換回路３０の領域を詰めて形成することによって空いた領域にリピータ回路２１およびリピータ回路２２を形成する。

　このようにＡ／Ｄ変換回路３０と、リピータ回路２１およびリピータ回路２２とのそれぞれを形成することによって、固体撮像装置１では、画素アレイ部１０に備える画素数が増加した場合でも、リピータ回路２１およびリピータ回路２２のそれぞれによって、多相クロックＣＫおよびカウント値ＣＮＴを、それぞれのＡ／Ｄ変換回路３０のところまで正確に伝送することができる。さらに、固体撮像装置１では、画素アレイ部１０に備える画素数が増加に伴ってリピータ回路２１およびリピータ回路２２を形成した場合でも、Ａ／Ｄ変換回路３０内のラッチ回路３２１およびラッチ回路３２２のそれぞれに多相クロックＣＫまたはカウント値ＣＮＴを伝送するための信号線の長さを短くすることができる。また、固体撮像装置１では、画素アレイ部１０に備える画素数が増加に伴ってリピータ回路２１およびリピータ回路２２を形成した場合でも、Ａ／Ｄ変換回路３０内のラッチ回路３２１およびラッチ回路３２２のそれぞれに比較部３１内のラッチ制御回路３１２が出力したラッチタイミング信号を伝送するための信号線の長さを短くすることができる。

　これらのことにより、固体撮像装置１では、ラッチ制御回路３１２がラッチタイミング信号を出力する際の負荷を、画素アレイ部１０に備える画素数が増加していない固体撮像装置と同様にした上で、画素数の増加に対応するためのリピータユニットを備えることができる。そして、固体撮像装置１では、画素数が増加した場合でも、Ａ／Ｄ変換の精度が劣化することなく、出力するそれぞれの画素のデジタル値の分解能を向上させることができる。

（第１の実施形態の第１の電源配線方法）
　なお、固体撮像装置１では、リピータ回路２１およびリピータ回路２２とのそれぞれは、それぞれのＡ／Ｄ変換回路３０がＡ／Ｄ変換を開始するタイミングから、多相クロックＣＫおよびカウント値ＣＮＴをＡ／Ｄ変換回路３０内のラッチ回路３２１およびラッチ回路３２２に伝送する。つまり、固体撮像装置１では、リピータ回路２１およびリピータ回路２２とのそれぞれは、それぞれのＡ／Ｄ変換回路３０がＡ／Ｄ変換を行っている間、常に多相クロックＣＫおよびカウント値ＣＮＴを対応するラッチ回路３２１およびラッチ回路３２２に伝送している。

　これに対して、固体撮像装置１では、Ａ／Ｄ変換回路３０内のラッチ回路３２１およびラッチ回路３２２のそれぞれが、比較部３１内のラッチ制御回路３１２から出力されたラッチタイミング信号に応じたラッチ実行期間、つまり、予め定めた短い期間だけ動作する。これにより、固体撮像装置１では、それぞれのＡ／Ｄ変換回路３０において、ラッチ回路３２１およびラッチ回路３２２のそれぞれが多相クロックＣＫおよびカウント値ＣＮＴをラッチするタイミングで、瞬時的に消費電力が大きくなる。この消費電力の瞬時的な変化によって、ラッチ回路３２１およびラッチ回路３２２が動作するときに電源が変動してしまうことがある。そして、ラッチ回路３２１およびラッチ回路３２２が動作するときの電源の変動がリピータ回路２１およびリピータ回路２２の電源に干渉してしまうと、伝送している多相クロックＣＫおよびカウント値ＣＮＴに影響が及んでしまうことがある。特に、リピータ回路２１の電源にラッチ回路３２１が動作するときの電源の変動が影響した場合には、リピータ回路２１が伝送している多相クロックＣＫが遅延してしまうなど、多相クロックＣＫを伝送する際の精度が劣化し、場合によっては位相情報が異なるものになってしまう。これは、リピータ回路２１によって伝送された多相クロックＣＫを用いているＡ／Ｄ変換回路３０におけるＡ／Ｄ変換の精度の劣化、すなわち、分解能の低下の要因となる。

　このため、ラッチ回路３２１およびラッチ回路３２２が動作するときの電源の変動が、リピータ回路２１およびリピータ回路２２の電源に影響しないようにする、つまり、それぞれの電源が干渉を受けないようにする必要がある。このため、ラッチ回路３２１およびラッチ回路３２２の電源の配線と、リピータ回路２１およびリピータ回路２２の電源の配線とを分け、それぞれの電源の配線が干渉しないように配置することが望ましい。

　次に、固体撮像装置１におけるカラムＡ／Ｄ変換部２０内でのＡ／Ｄ変換回路３０とリピータ回路２１およびリピータ回路２２とのそれぞれに電源を供給する電源配線の配線方法について説明する。図２は、本発明の第１の実施形態の固体撮像装置１における電源の第１の配線方法（第１の電源配線方法）の一例を示した図である。図２には、図１に示した固体撮像装置１の構成に、Ａ／Ｄ変換回路３０に電源を供給するための配線と、リピータ回路２１およびリピータ回路２２のそれぞれに電源を供給するための配線との一例を示している。なお、図２においては、固体撮像装置１に備えた画素アレイ部１０の図示を省略している。

　固体撮像装置１における第１の電源配線方法は、カラムＡ／Ｄ変換部２０内に形成されたＡ／Ｄ変換回路３０と、リピータ回路２１およびリピータ回路２２との列ごとに、電源を供給する電源配線を形成する方法である。

　より具体的には、図２に示したように、Ａ／Ｄ変換回路３０に備えたそれぞれの構成要素に電源を供給する電源配線を、行方向（水平方向）に形成した主配線（以下、「Ａ／Ｄ水平電源線」という）３００－ａから、Ａ／Ｄ変換回路３０のそれぞれが形成された列に対応した位置で列方向（垂直方向）に伸びるようにそれぞれの副配線（以下、「Ａ／Ｄ垂直電源線」という）３００－ｂを形成する。また、図２に示したように、リピータ回路２１およびリピータ回路２２に備えたそれぞれのリピータユニットに電源を供給する電源配線を、行方向（水平方向）に形成した主配線（以下、「リピータ水平電源線」という）２００－ａから、リピータ回路２１およびリピータ回路２２のそれぞれが形成された列に対応した位置で列方向（垂直方向）に伸びるようにそれぞれの副配線（以下、「リピータ垂直電源線」という）２００－ｂを形成する。このとき、リピータ垂直電源線２００－ｂを形成する領域と、Ａ／Ｄ垂直電源線３００－ｂを形成する領域とが重ならないようにする。

　これにより、Ａ／Ｄ変換回路３０とリピータ回路２１およびリピータ回路２２とのそれぞれには、副配線によって電源が供給される。より具体的には、Ａ／Ｄ変換回路３０に備えたそれぞれの構成要素には、対応するＡ／Ｄ垂直電源線３００－ｂによって電源が供給される。また、リピータ回路２１およびリピータ回路２２に備えたそれぞれのリピータユニットには、対応するリピータ垂直電源線２００－ｂによって電源が供給される。

　図２に示した第１の電源配線方法のように、Ａ／Ｄ変換回路３０とリピータ回路２１およびリピータ回路２２とのそれぞれに電源を供給するための電源配線として副配線を形成することによって、それぞれのＡ／Ｄ変換回路３０に備えたラッチ回路３２１およびラッチ回路３２２が動作するときの電源の変動の影響がない電源を、リピータ回路２１およびリピータ回路２２のそれぞれに供給することができる。

　なお、Ａ／Ｄ変換回路３０のＧＮＤの配線と、リピータ回路２１およびリピータ回路２２のそれぞれのＧＮＤの配線とも、図２に示したそれぞれの電源の配線と同様に考えることができるため、それぞれのＧＮＤ配線に関する詳細な説明は省略する。

　なお、従来の技術を適用してラッチ回路とバッファ回路とを交互に配置した固体撮像装置においても、ラッチ回路とバッファ回路とに電源を供給するための電源配線を分けることはできる。しかし、従来の技術を適用した固体撮像装置において、図２に示した第１の電源配線方法のようにそれぞれの電源配線を形成した場合、バッファ回路が形成された領域の周辺の列では、バッファ回路に電源を供給するための電源配線と、ラッチ回路に電源を供給するための電源配線との両方が形成されるため、それぞれの電源配線の幅を細くする必要がある。電源配線の幅が細いと、配線抵抗が高くなることによって供給する電源の電圧降下が大きくなり、細い電源配線で電源が供給された回路は、その動作に支障をきたしてしまうことがある。また、従来の技術を適用した固体撮像装置において、図２に示した第１の電源配線方法と異なり、一方の電源配線を垂直方向に伸びるように形成し、他方の電源配線を水平方向に伸びるように形成した場合には、それぞれの電源配線の幅を太くすることができる。しかし、この場合は、一方の電源配線と他方の電源配線が複数の箇所で交差することになるため、それぞれの電源配線の間の寄生容量によってラッチ回路が動作するときの電源の変動が、バッファ回路の電源に影響してＡ／Ｄ変換の精度が劣化し、分解能が低下してしまう。

　これに対して、固体撮像装置１では、図２に示したように、主配線の領域では他の主配線から伸びるように形成された副配線が交差する（図２に示した第１の電源配線方法の一例では、Ａ／Ｄ水平電源線３００－ａの領域でリピータ垂直電源線２００－ｂが交差している）ものの、それぞれの副配線同士が交差することはない。このため、固体撮像装置１では、ラッチ回路３２１およびラッチ回路３２２に供給した電源が変動した場合でも、その変動の影響が、リピータ回路２１およびリピータ回路２２のそれぞれに供給する電源に出ることはない。

　しかも、固体撮像装置１では、リピータ回路２１およびリピータ回路２２のそれぞれを、Ａ／Ｄ変換回路３０を詰めて形成して空いた領域に形成するため、Ａ／Ｄ変換回路３０における列方向の領域の長さが、ラッチ回路とバッファ回路とを交互に配置した従来の固体撮像装置におけるＡ／Ｄ変換回路の列方向の領域の長さよりも短くなるため、図２に示したように、主配線の領域の列方向の幅を太くすることができる。これにより、固体撮像装置１では、主配線の配線抵抗を低くすることができ、供給する電源の電圧降下を抑えることができる。また、固体撮像装置１では、主配線の領域で交差している副配線によって供給される電源が変動した場合でも、その変動の影響が、主配線によって供給する電源に出ることはない。

（第１の実施形態の第２の電源配線方法）
　次に、固体撮像装置１におけるカラムＡ／Ｄ変換部２０内でのＡ／Ｄ変換回路３０とリピータ回路２１およびリピータ回路２２とのそれぞれに電源を供給する電源配線の別の配線方法について説明する。図３は、本発明の第１の実施形態の固体撮像装置１における電源の第２の配線方法（第２の電源配線方法）の一例を示した図である。図３には、図２に示した第１の電源配線方法と同様に、図１に示した固体撮像装置１の構成に、Ａ／Ｄ変換回路３０に電源を供給するための配線と、リピータ回路２１およびリピータ回路２２のそれぞれに電源を供給するための配線との一例を示している。なお、図３においても、固体撮像装置１に備えた画素アレイ部１０の図示を省略している。

　図２に示した第１の電源配線方法では、同じ組（グループ）内のそれぞれのＡ／Ｄ変換回路３０に電源を供給する副配線であるＡ／Ｄ垂直電源線３００－ｂを、Ａ／Ｄ変換回路３０のそれぞれが形成された列に対応した位置から形成していた。これに対して、第２の電源配線方法は、同じ組（グループ）内のそれぞれのＡ／Ｄ変換回路３０に共通した副配線を形成する方法である。つまり、第２の電源配線方法は、同じグループに属するＡ／Ｄ変換回路３０に電源を供給するそれぞれの副配線をまとめて形成する方法である。

　より具体的には、図３に示したように、図２に示した第１の電源配線方法と同様に行方向（水平方向）に形成した主配線であるＡ／Ｄ水平電源線３００－ａから、同じグループに属するＡ／Ｄ変換回路３０のそれぞれが形成された複数列に対応した位置で列方向（垂直方向）に伸びるように共通の副配線（Ａ／Ｄ垂直電源線）３０１－ｂを形成する。これにより、同じグループに属するＡ／Ｄ変換回路３０に備えたそれぞれの構成要素には、共通のＡ／Ｄ垂直電源線３０１－ｂによって電源が供給される。

　なお、第２の電源配線方法では、リピータ回路２１およびリピータ回路２２に電源を供給するリピータ水平電源線２００－ａとリピータ垂直電源線２００－ｂとの形成方法は、図２に示した第１の電源配線方法と同様である。

　図３に示した第２の電源配線方法のように、同じグループに属するＡ／Ｄ変換回路３０のそれぞれに電源を供給するための電源配線として共通の副配線を形成することによって、副配線の領域の行方向の幅を太くすることができる。これにより、固体撮像装置１では、副配線の配線抵抗を低くすることができ、供給する電源の電圧降下を抑えることができる。

　また、図３に示したようにＡ／Ｄ変換回路３０とリピータ回路２１およびリピータ回路２２とのそれぞれに電源を供給するための電源配線を形成することによって、図２に示した第１の電源配線方法と同様に、それぞれのＡ／Ｄ変換回路３０に備えたラッチ回路３２１およびラッチ回路３２２が動作するときの電源の変動の影響がない電源を、リピータ回路２１およびリピータ回路２２のそれぞれに供給することができる。

　なお、図３に示した第２の電源配線方法では、同じグループに属する全てのＡ／Ｄ変換回路３０に電源を供給するそれぞれの副配線をまとめて形成した場合を示したが、同じグループに属する全てのＡ／Ｄ変換回路３０ではなく、予め定めた数のＡ／Ｄ変換回路３０ごとに副配線をまとめて形成してもよい。

　なお、Ａ／Ｄ変換回路３０のＧＮＤの配線と、リピータ回路２１およびリピータ回路２２のそれぞれのＧＮＤの配線とも、図３に示したそれぞれの電源の配線と同様に考えることができるため、それぞれのＧＮＤ配線に関する詳細な説明は省略する。

　第１の実施形態によれば、入射した光量に応じたアナログの画素信号を出力する画素が二次元の行列状に複数配置され、各列に配置された画素が出力する画素信号を行ごとに出力する画素アレイ部（画素アレイ部１０）と、時間に対して一定の割合で電圧が単調減少または単調増加するアナログの参照電圧であるランプ波（ランプ波Ｒａｍｐ）を生成して出力するランプ信号生成部（ランプ信号生成部４０）と、基準となるクロック（基準クロック）の位相を異なる位相に変化させた複数の多相クロック（多相クロックＣＫ－１～ＣＫ－ｎ）を生成して出力するクロック生成部（クロック生成部５０）と、画素アレイ部１０に配置された画素の列ごと、または複数列ごとに配置され、対応する列の画素が出力した画素信号を多相クロックＣＫ－１～ＣＫ－ｎに基づいてアナログデジタル変換し、画素信号の大きさに応じたデジタル値（画素のデジタル値）を出力するアナログデジタル変換回路（Ａ／Ｄ変換回路３０）を複数具備した信号処理部（カラムＡ／Ｄ変換部２０）と、を備え、カラムＡ／Ｄ変換部２０は、複数のＡ／Ｄ変換回路３０を予め定めた数のＡ／Ｄ変換回路３０ごとに複数の組（グループ）に分けたそれぞれのグループに対応し、対応するグループに属するＡ／Ｄ変換回路３０のそれぞれに、複数の多相クロックＣＫ－１～ＣＫ－ｎのそれぞれを中継して伝送する複数のリピータ回路（リピータ回路２１）、をさらに具備し、Ａ／Ｄ変換回路３０のそれぞれは、画素信号の電圧とランプ波Ｒａｍｐとを比較し、比較した結果に応じたタイミング信号を出力する比較部（比較部３１）と、タイミング信号に応じて、対応するリピータ回路２１によって伝送された多相クロックＣＫ－１～ＣＫ－ｎのそれぞれの位相の状態を保持する複数のラッチ回路（ラッチ回路３２１）が列方向に並んで配置されたラッチ部（ラッチ部３２）と、を具備し、ラッチ部３２に配置されたそれぞれのラッチ回路３２１が保持した、位相の状態のそれぞれに基づいた画素のデジタル値を出力し、リピータ回路２１のそれぞれは、同じグループに対応するリピータ回路２１のそれぞれが列方向に並んで、異なるグループに属するＡ／Ｄ変換回路３０の間に配置され、同じ位相を表す多相クロックＣＫ－１～ＣＫ－ｎのそれぞれを伝送する異なるグループに対応したリピータ回路２１同士で直列に接続される固体撮像装置（固体撮像装置１）が構成される。

　また、第１の実施形態によれば、カラムＡ／Ｄ変換部２０は、画素アレイ部１０の列方向のいずれか１辺の側（下側）に配置され、それぞれのＡ／Ｄ変換回路３０を形成する領域の行方向の幅は、画素アレイ部１０に行方向に隣接して配置される２つの画素の間隔よりも狭い固体撮像装置１が構成される。

　また、第１の実施形態の第１の電源配線方法によれば、リピータ回路２１のそれぞれは、行方向に形成された主配線（リピータ水平電源線２００－ａ）から、同じグループに対応する複数のリピータ回路２１が列方向に並んで配置されたそれぞれの位置で列方向に伸びるように形成された対応する副配線（リピータ垂直電源線２００－ｂ）によって電源が供給され、リピータ水平電源線２００－ａを形成する領域の列方向の幅は、リピータ垂直電源線２００－ｂのそれぞれを形成する領域の行方向の幅よりも太い固体撮像装置１が構成される。

　また、第１の実施形態の第１の電源配線方法によれば、リピータ回路のそれぞれは、行方向に形成されたリピータ水平電源線２００－ａから、同じグループに対応する複数のリピータ回路が列方向に並んで配置されたそれぞれの位置で列方向に伸びるように形成された対応するリピータ垂直電源線２００－ｂによって電源が供給され、リピータ垂直電源線２００－ｂのそれぞれを形成する領域は、ラッチ回路のそれぞれに電源を供給する電源配線の領域に重ならない固体撮像装置１が構成される。

　また、第１の実施形態の第１の電源配線方法によれば、ラッチ回路のそれぞれは、行方向に形成された主配線（Ａ／Ｄ水平電源線３００－ａ）から、同じＡ／Ｄ変換回路３０に備えた複数のラッチ回路が列方向に並んで配置されたそれぞれの位置で列方向に伸びるように形成された対応する副配線（Ａ／Ｄ垂直電源線３００－ｂ）によって電源が供給され、Ａ／Ｄ水平電源線３００－ａを形成する領域の列方向の幅は、Ａ／Ｄ垂直電源線３００－ｂのそれぞれを形成する領域の行方向の幅よりも太い固体撮像装置１が構成される。

　また、第１の実施形態の第１の電源配線方法によれば、ラッチ回路のそれぞれは、行方向に形成されたＡ／Ｄ水平電源線３００－ａから、同じＡ／Ｄ変換回路３０に備えた複数のラッチ回路が列方向に並んで配置されたそれぞれの位置で列方向に伸びるように形成された対応するＡ／Ｄ垂直電源線３００－ｂによって電源が供給され、Ａ／Ｄ垂直電源線３００－ｂのそれぞれを形成する領域は、リピータ回路のそれぞれに電源を供給する電源配線の領域に重ならない固体撮像装置１が構成される。

　また、第１の実施形態の第２の電源配線方法によれば、Ａ／Ｄ垂直電源線３００－ｂのそれぞれは、同じグループに属する予め定めた数のＡ／Ｄ変換回路３０に具備したそれぞれのラッチ回路３２１に対応するＡ／Ｄ垂直電源線３００－ｂ同士をまとめて（Ａ／Ｄ垂直電源線３０１－ｂ）形成する固体撮像装置１が構成される。

　このように、第１の実施形態の固体撮像装置１では、予め定めた数のＡ／Ｄ変換回路３０のグループごとに、Ａ／Ｄ変換回路３０の領域を詰めて形成し、それぞれのグループに対応するリピータ回路２１およびリピータ回路２２を、空いた領域に形成する。これにより、第１の実施形態の固体撮像装置１では、画素アレイ部１０に備える画素数が増加した場合でも、リピータ回路２１およびリピータ回路２２を形成することによって、カラムＡ／Ｄ変換部２０に備えた全ての列のＡ／Ｄ変換回路３０内のラッチ回路３２１およびラッチ回路３２２に、多相クロックＣＫの信号レベル、すなわち、基準クロックに持たせた位相情報またはカウント値ＣＮＴの値を正確に伝送することができる。このことにより、第１の実施形態の固体撮像装置１では、画素数が増加した場合でも、Ａ／Ｄ変換の分解能を向上し、分解能が高い画素のデジタル値のそれぞれを出力することができる。

　また、第１の実施形態の固体撮像装置１では、カラムＡ／Ｄ変換部２０内でのＡ／Ｄ変換回路３０とリピータ回路２１およびリピータ回路２２とのそれぞれの電源を、行方向（水平方向）に形成した主配線から、Ａ／Ｄ変換回路３０、またはリピータ回路２１とリピータ回路２２とのそれぞれが形成された列に対応した位置で列方向（垂直方向）に伸びるように形成した副配線で供給する。これにより、第１の実施形態の固体撮像装置１では、それぞれのＡ／Ｄ変換回路３０に備えたラッチ回路３２１およびラッチ回路３２２が動作するときに、Ａ／Ｄ変換回路３０に供給した電源が変動した場合でも、その電源の変動の影響がない電源を、リピータ回路２１およびリピータ回路２２のそれぞれに供給することができる。

（第２の実施形態）
　次に、本発明の第２の実施形態の固体撮像装置について説明する。図４は、本発明の第２の実施形態の固体撮像装置の概略構成の一例を示したブロック図である。図４に示した固体撮像装置２は、画素アレイ部１０と、カラムＡ／Ｄ変換部２０－１およびカラムＡ／Ｄ変換部２０－２と、ランプ信号生成部４０と、クロック生成部５０と、を備えている。なお、図４においても、固体撮像装置２に備えた垂直走査部、水平走査部、および制御部などの構成要素の図示を省略している。

　固体撮像装置２も、第１の実施形態の固体撮像装置１と同様に、画素アレイ部１０内に備えた各画素から出力されたそれぞれの列（カラム）の画素信号を、カラムＡ／Ｄ変換部２０－１またはカラムＡ／Ｄ変換部２０－２内に備えたＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路であるＡ／Ｄ変換回路３０のそれぞれによってＡ／Ｄ変換し、画素のデジタル値として順次出力する。

　なお、第２の実施形態における固体撮像装置２の構成要素には、第１の実施形態の固体撮像装置１の構成要素と同様の構成要素も含まれている。従って、第２の実施形態における固体撮像装置２の構成要素において、第１の実施形態の固体撮像装置１の構成要素と同様の構成要素には、同一の符号を付与し、それぞれの構成要素に関する詳細な説明は省略する。

　固体撮像装置２では、図４に示したように、画素アレイ部１０内に備えた画素の列（カラム）を左右の２つの群に分け、それぞれの群に対応する２つのカラムＡ／Ｄ変換部２０（カラムＡ／Ｄ変換部２０－１およびカラムＡ／Ｄ変換部２０－２）を備える。このため、固体撮像装置２では、ランプ信号生成部４０とクロック生成部５０とを、カラムＡ／Ｄ変換部２０－１とカラムＡ／Ｄ変換部２０－２との間の位置に配置している。なお、図４には、ランプ信号生成部４０を、カラムＡ／Ｄ変換部２０－１とカラムＡ／Ｄ変換部２０－２との間の位置に配置した構成を示しているが、ランプ信号生成部４０を配置する位置は、例えば、第１の実施形態の固体撮像装置１と同じ位置など、他の位置であってもよい。

　固体撮像装置２でも、カラムＡ／Ｄ変換部２０－１とカラムＡ／Ｄ変換部２０－２とは、予め定めた複数列（カラム）のＡ／Ｄ変換回路３０ごとに、リピータ回路２１とリピータ回路２２とのそれぞれを複数備える。なお、以下の説明においてカラムＡ／Ｄ変換部２０－１とカラムＡ／Ｄ変換部２０－２とを区別しない場合には、「カラムＡ／Ｄ変換部２０」という。

　カラムＡ／Ｄ変換部２０のそれぞれにリピータ回路２１とリピータ回路２２とを配置する際の考え方は、第１の実施形態の固体撮像装置１と同様である。図４に示した固体撮像装置２には、第１の実施形態の固体撮像装置１と同様に、カラムＡ／Ｄ変換部２０のそれぞれに備えたＡ／Ｄ変換回路３０を予め定めた数のＡ／Ｄ変換回路３０ごとにｍ個（ｍは２以上の整数）の組（グループ）にそれぞれ分け、それぞれのグループごとにリピータ回路２１とリピータ回路２２とを備えた構成を示している。

　より具体的には、図４に示した固体撮像装置２には、カラムＡ／Ｄ変換部２０－１内の１つ目のＡ／Ｄ変換回路３０のグループに対応するリピータ回路２１１－１－１～２１１－ｎ－１およびリピータ回路２２１－１と、ｍ個目のＡ／Ｄ変換回路３０のグループに対応するリピータ回路２１ｍ－１－１～２１ｍ－ｎ－１およびリピータ回路２２ｍ－１とを備えた構成を示している。また、図４に示した固体撮像装置２には、カラムＡ／Ｄ変換部２０－２内の１つ目のＡ／Ｄ変換回路３０のグループに対応するリピータ回路２１１－１－２～２１１－ｎ－２およびリピータ回路２２１－２と、ｍ個目のＡ／Ｄ変換回路３０のグループに対応するリピータ回路２１ｍ－１－２～２１ｍ－ｎ－２およびリピータ回路２２ｍ－２とを備えた構成を示している。

　固体撮像装置２では、上述したように、画素アレイ部１０内に備えた画素の列（カラム）を左右の２つの群に分ける。これにより、固体撮像装置２では、リピータ回路２１およびリピータ回路２２を備えていない構成を考えた場合のカラムＡ／Ｄ変換部２０において、Ａ／Ｄ変換回路３０のそれぞれに多相クロックＣＫおよびカウント値ＣＮＴを伝送するための信号線の長さを短くすることができる。このことにより、固体撮像装置２では、それぞれのカラムＡ／Ｄ変換部２０に備えるリピータ回路２１およびリピータ回路２２の数（段数）を、第１の実施形態の固体撮像装置１に備えたカラムＡ／Ｄ変換部２０よりも少なくすることができる。

　より具体的には、固体撮像装置２では、画素アレイ部１０内に備えた画素の列（カラム）を２つの群に分けて、それぞれの群ごとに対応したカラムＡ／Ｄ変換部２０を配置しているため、それぞれのカラムＡ／Ｄ変換部２０では、備えるＡ／Ｄ変換回路３０の数が少なくなる。このため、固体撮像装置２では、それぞれのカラムＡ／Ｄ変換部２０に備えるリピータ回路２１およびリピータ回路２２の段数を、少なくとも第１の実施形態の固体撮像装置１に備えたカラムＡ／Ｄ変換部２０の１／２にすることができる。これにより、固体撮像装置２では、多相クロックＣＫおよびカウント値ＣＮＴのそれぞれを伝送する際に揺らぎ（ジッタ）として表れる、初段から最終段までの複数段のリピータ回路２１またはリピータ回路２２による遅延（それぞれのバッファ回路の入力端子から出力端子までの遅延）の累積を、第１の実施形態の固体撮像装置１に備えたカラムＡ／Ｄ変換部２０よりも少なくすることができる。このことにより、カラムＡ／Ｄ変換部２０のそれぞれに備えた全ての列のＡ／Ｄ変換回路３０内のラッチ回路３２１およびラッチ回路３２２に、多相クロックＣＫが表す位相情報およびカウント値ＣＮＴの値を、より正確に伝送することができる。

　なお、カラムＡ／Ｄ変換部２０のそれぞれに備えたＡ／Ｄ変換回路３０とリピータ回路２１およびリピータ回路２２とのそれぞれに電源を供給する電源配線およびＧＮＤ配線の配線方法は、第１の実施形態の固体撮像装置１と同様である。従って、固体撮像装置２におけるそれぞれのカラムＡ／Ｄ変換部２０内の電源配線およびＧＮＤ配線の配線方法に関する詳細な説明は省略する。

　第２の実施形態によれば、信号処理部（カラムＡ／Ｄ変換部２０）は、画素アレイ部（画素アレイ部１０）に配置された複数の画素が予め定めた画素の列ごとに複数の群に分けられたそれぞれの群に対応して分けて配置され、クロック生成部（クロック生成部５０）は、分けて配置された信号処理部（カラムＡ／Ｄ変換部２０－１およびカラムＡ／Ｄ変換部２０－２）の間の位置に配置される固体撮像装置（固体撮像装置２）が構成される。

　また、第２の実施形態によれば、画素アレイ部１０は、配置された複数の画素が２つの群に画素の列ごとに分けられ、カラムＡ／Ｄ変換部２０は、一方の群に対応した第１の信号処理部（カラムＡ／Ｄ変換部２０－１）と、他方の群に対応した第２の信号処理部（カラムＡ／Ｄ変換部２０－２）とのそれぞれに分けて配置され、クロック生成部５０は、カラムＡ／Ｄ変換部２０－１とカラムＡ／Ｄ変換部２０－２とのそれぞれが配置された間の位置に配置される固体撮像装置２が構成される。

　また、第２の実施形態によれば、画素アレイ部１０は、配置された複数の画素が中央の列の位置で左右の２つの群に画素の列ごとに分けられ、カラムＡ／Ｄ変換部２０は、左側の群に対応したカラムＡ／Ｄ変換部２０－１と、右側の群に対応したカラムＡ／Ｄ変換部２０－２とのそれぞれに分けて配置され、クロック生成部５０は、カラムＡ／Ｄ変換部２０－１とカラムＡ／Ｄ変換部２０－２とのそれぞれが配置された間の中央の位置に配置される固体撮像装置２が構成される。

　また、第２の実施形態によれば、カラムＡ／Ｄ変換部２０は、画素アレイ部１０に配置された複数の画素が予め定めた画素の列ごとに複数の群に分けられたそれぞれの群に対応して、画素アレイ部１０の列方向の対向する２辺の側（上側と下側）に分けて配置され、分けて配置されたカラムＡ／Ｄ変換部２０－１およびカラムＡ／Ｄ変換部２０－２のそれぞれに具備するそれぞれのアナログデジタル変換回路（Ａ／Ｄ変換回路３０）を形成する領域の行方向の幅は、画素アレイ部１０に行方向に隣接して配置される２つの画素の間隔よりも広く、行方向に隣接して配置される２つの画素を形成する行方向の幅よりも狭い固体撮像装置２が構成される。

　このように、第２の実施形態の固体撮像装置２では、画素アレイ部１０内に備えた画素の列を群に分けことによって、カラムＡ／Ｄ変換部２０を分けて配置する。そして、第１の実施形態の固体撮像装置１と同様に、それぞれのカラムＡ／Ｄ変換部２０において、予め定めた数のＡ／Ｄ変換回路３０のグループごとに、Ａ／Ｄ変換回路３０の領域を詰めて形成し、それぞれのグループに対応するリピータ回路２１およびリピータ回路２２を空いた領域に形成する。そして、それぞれのグループに属するＡ／Ｄ変換回路３０に同じ信号を伝送するリピータ回路２１同士、およびリピータ回路２２同士を直列に接続する。これにより、第２の実施形態の固体撮像装置２では、それぞれのカラムＡ／Ｄ変換部２０において、Ａ／Ｄ変換回路３０のそれぞれに多相クロックＣＫが表す位相情報およびカウント値ＣＮＴの値を伝送するための信号線の長さを、第１の実施形態の固体撮像装置１よりも短くすることができる。そして、第２の実施形態の固体撮像装置２では、それぞれのカラムＡ／Ｄ変換部２０に備えるリピータ回路２１およびリピータ回路２２の段数を第１の実施形態の固体撮像装置１よりも少なくし、多相クロックＣＫが表す位相情報およびカウント値ＣＮＴの値を、より正確に伝送することができる。このことにより、第２の実施形態の固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様に、画素数が増加した場合でも、Ａ／Ｄ変換の分解能を向上し、分解能が高い画素のデジタル値のそれぞれを出力することができる。また、第２の実施形態の固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様に、それぞれのＡ／Ｄ変換回路３０に備えたラッチ回路３２１およびラッチ回路３２２が動作するときの電源の変動の影響がない電源を、リピータ回路２１およびリピータ回路２２のそれぞれに供給することができる。

　なお、第２の実施形態の固体撮像装置２では、分けたカラムＡ／Ｄ変換部２０のそれぞれを、画素アレイ部１０が形成された領域の列方向の１辺に配置した構成、つまり、画素アレイ部１０内に備えた画素の列（カラム）を左右に２つの群分け、それぞれの群に対応するカラムＡ／Ｄ変換部２０を、画素アレイ部１０が形成された領域の下側に配置した構成について説明した。しかし、画素アレイ部１０内に備えた画素の列（カラム）の分け方は、図４に示したような左右に分ける分け方に限定されるものではない。

　例えば、画素アレイ部１０内に備えた画素の列（カラム）を奇数列と偶数列との２つの群に分け、それぞれの群に対応する２つのカラムＡ／Ｄ変換部２０を、画素アレイ部１０が形成された領域の列方向に対向する２辺に分けて配置する構成であってもよい。より具体的には、図４に示した画素アレイ部１０が形成された領域の上側に奇数列に対応するカラムＡ／Ｄ変換部２０を配置し、画素アレイ部１０が形成された領域の下側に偶数列に対応するカラムＡ／Ｄ変換部２０を配置する構成であってもよい。この場合、例えば、それぞれのカラムＡ／Ｄ変換部２０に備えるＡ／Ｄ変換回路３０の水平方向の幅が、画素アレイ部１０に備えた画素の画素ピッチよりも広い領域で形成される場合でも、本発明の考え方を適用することができる。

　より具体的には、それぞれのカラムＡ／Ｄ変換部２０に備えるＡ／Ｄ変換回路３０の水平方向の幅が、それぞれのＡ／Ｄ変換回路３０のグループにおいて対応するリピータ回路２１とリピータ回路２２とを形成した後に残る領域を、同じグループに属するＡ／Ｄ変換回路３０のそれぞれで分けることができる範囲内であれば同様に、本発明の考え方を適用することができる。安易に考えると、それぞれのＡ／Ｄ変換回路３０を形成する領域の水平方向の幅が、画素アレイ部１０に備えた画素の隣接する２画素分（２列分）の画素ピッチよりも狭い幅であれば同様に、本発明の考え方を適用することができる。

　なお、このような構成の場合、固体撮像装置には、それぞれのカラムＡ／Ｄ変換部２０に共通したランプ信号生成部４０とクロック生成部５０とを、画素アレイ部１０が形成された領域の行方向の１辺（例えば、左側）に配置してもよい。また、それぞれのカラムＡ／Ｄ変換部２０に対応した同じ構成のランプ信号生成部４０とクロック生成部５０とを、カラムＡ／Ｄ変換部２０が形成された領域の行方向の１辺（例えば、左側、すなわち、第１の実施形態の固体撮像装置１と同様の位置）に配置してもよい。

　また、例えば、画素アレイ部１０内に備えた画素の列（カラム）を奇数列と偶数列との２つの群に分けた後に、さらに、図４に示したように画素の列を左右の２つの群に分けてもよい。

　なお、このような構成の場合、固体撮像装置には、それぞれのカラムＡ／Ｄ変換部２０に共通したランプ信号生成部４０とクロック生成部５０とを備えてもよいし、分けたカラムＡ／Ｄ変換部２０のそれぞれに対応した同じ構成のランプ信号生成部４０とクロック生成部５０とを複数備えてもよい。

　なお、例えば、固体撮像装置の構成を、画素アレイ部１０内に備えた画素の列（カラム）を奇数列と偶数列との２つの群に分け、画素アレイ部１０が形成された領域の列方向の２辺に分けてそれぞれの群に対応するカラムＡ／Ｄ変換部２０を配置した構成にした場合、それぞれのＡ／Ｄ変換回路３０を形成する領域の垂直方向の長さを短くすることもできる。より具体的には、それぞれのカラムＡ／Ｄ変換部２０に備えるＡ／Ｄ変換回路３０を形成する領域の水平方向の幅は、画素アレイ部１０に備えた画素の隣接する２画素分（２列分）の画素ピッチに近い幅まで広げることができるため、Ａ／Ｄ変換回路３０内の構成要素のそれぞれを、許容される水平方向の幅に詰めて形成することにより、Ａ／Ｄ変換回路３０を形成する領域の垂直方向の長さを短くすることができる。この場合、Ａ／Ｄ変換回路３０内のラッチ回路３２１およびラッチ回路３２２のそれぞれにラッチタイミング信号を伝送するための信号線の長さを、さらに短くすることができ、ラッチ制御回路３１２がラッチタイミング信号を出力する際の負荷の軽減と、リピータ回路２１およびリピータ回路２２による多相クロックＣＫが表す位相情報およびカウント値ＣＮＴの値のより正確な伝送とを実現することができる。このことにより、固体撮像装置の画素数が増加した場合でも、Ａ／Ｄ変換の精度を向上し、分解能が高い画素のデジタル値を出力することができる。

　また、例えば、固体撮像装置の構成を、画素アレイ部１０内に備えた画素の列（カラム）を奇数列と偶数列との２つの群に分け、画素アレイ部１０が形成された領域の列方向の２辺に分けてそれぞれの群に対応するカラムＡ／Ｄ変換部２０を配置した構成にした場合、それぞれのＡ／Ｄ変換回路３０を形成する領域の水平方向の幅を広げない構成することもできる。この場合、リピータ回路２１およびリピータ回路２２を形成する領域を広げることができ、リピータユニットの駆動能力、すなわち、バッファ回路における信号の駆動能力を高くすることができる。このことにより、固体撮像装置では、カラムＡ／Ｄ変換部２０のそれぞれに備えるリピータ回路２１およびリピータ回路２２の段数を、さらに少なくすることができる。

（第３の実施形態）
　次に、本発明の第３の実施形態の固体撮像装置について説明する。図５は、本発明の第３の実施形態の固体撮像装置の概略構成の一例を示したブロック図である。図５に示した固体撮像装置３は、画素アレイ部１０と、カラムＡ／Ｄ変換部２０と、ランプ信号生成部４０と、クロック生成部５０と、を備えている。なお、図５においても、固体撮像装置３に備えた垂直走査部、水平走査部、および制御部などの構成要素の図示を省略している。

　なお、第３の実施形態における固体撮像装置３の構成要素には、第１の実施形態の固体撮像装置１の構成要素と同様の構成要素も含まれている。従って、第３の実施形態における固体撮像装置３の構成要素において、第１の実施形態の固体撮像装置１の構成要素と同様の構成要素には、同一の符号を付与し、それぞれの構成要素に関する詳細な説明は省略する。

　固体撮像装置３は、複数の基板を積層した多層基板構造の固体撮像装置である。図５には、図１に示した第１の実施形態の固体撮像装置１に備えたそれぞれの構成要素を２つの基板に分けて形成し、それぞれの基板を接合した多層基板構造の固体撮像装置３を示している。より具体的には、固体撮像装置３は、第１の基板５００と第２の基板６００との２つの半導体基板による多層基板構造である。固体撮像装置３では、画素アレイ部１０を光が入射する側の第１の基板５００に形成し、カラムＡ／Ｄ変換部２０と、ランプ信号生成部４０と、クロック生成部５０とのそれぞれを第２の基板６００に形成している。なお、図５では、第２の基板６００に形成するカラムＡ／Ｄ変換部２０と、ランプ信号生成部４０と、クロック生成部５０とのそれぞれの構成を簡易的に示している。

　なお、図５には、カラムＡ／Ｄ変換部２０と、ランプ信号生成部４０と、クロック生成部５０とのそれぞれを第２の基板６００に形成した構成を示しているが、第２の基板６００には、少なくともカラムＡ／Ｄ変換部２０、つまり、複数のＡ／Ｄ変換回路３０と、リピータ回路２１およびリピータ回路２２が形成されていればよい。例えば、ランプ信号生成部４０とクロック生成部５０とを、第１の基板５００に形成してもよい。また、ランプ信号生成部４０とクロック生成部５０とを、他の半導体基板に形成してもよい。より具体的には、固体撮像装置３を、３つの半導体基板による多層基板構造とし、第１の基板５００に画素アレイ部１０を形成し、第２の基板６００にカラムＡ／Ｄ変換部２０を形成し、第３の基板にランプ信号生成部４０とクロック生成部５０とのそれぞれを形成してもよい。

　多層基板構造の場合、それぞれの半導体基板の間の信号線は、異なる基板同士の信号線を電気的に接続する接続部（以下、「基板間接続部」という）によって電気的に接続している。なお、基板間接続部としては、例えば、蒸着法、めっき法で作製されるバンプなどを用いる。このとき、それぞれの半導体基板の間に存在する空間には、接着剤などの絶縁部材を充填させてもよい。そして、接続されたそれぞれの半導体基板に形成された構成要素同士は、基板間接続部を介して信号の送受信を行う。なお、基板間接続部の構造は、バンプ方式に限定されるものではなく、例えば、シリコン貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ－Ｖｉａ）方式を用いてもよい。

　固体撮像装置３では、それぞれの列信号線９００が、対応する基板間接続部１０００によって接続されている。これにより、固体撮像装置３では、第１の基板５００に形成された画素アレイ部１０内に備えた各画素から出力されたそれぞれの列（カラム）の画素信号が、基板間接続部１０００によって接続されたそれぞれの列信号線９００によって伝送され、第２の基板６００に形成されたカラムＡ／Ｄ変換部２０に備えた対応する列のＡ／Ｄ変換回路３０内に備えた比較器３１１の正の入力端子に入力される。

　固体撮像装置３も、第１の実施形態の固体撮像装置１と同様に、画素アレイ部１０内に備えた各画素から出力されたそれぞれの列（カラム）の画素信号を、カラムＡ／Ｄ変換部２０内に備えたＳＳ＋ＴＤＣ型Ａ／Ｄ変換方式のＡ／Ｄ変換回路であるＡ／Ｄ変換回路３０のそれぞれによってＡ／Ｄ変換し、画素のデジタル値として順次出力する。

　なお、上述したように、第３の実施形態における固体撮像装置３は、図１に示した第１の実施形態の固体撮像装置１に備えたそれぞれの構成要素を２つの基板すなわち、第１の基板５００と第２の基板６００とに分けて形成した構成である。従って、第２の基板６００に形成したカラムＡ／Ｄ変換部２０内でのＡ／Ｄ変換回路３０とリピータ回路２１およびリピータ回路２２との配置は、第１の実施形態の固体撮像装置１と同様である。従って、固体撮像装置３におけるカラムＡ／Ｄ変換部２０のＡ／Ｄ変換回路３０とリピータ回路２１およびリピータ回路２２との配置に関する詳細な説明は省略する。

　また、第２の基板６００に形成したカラムＡ／Ｄ変換部２０のそれぞれに備えたＡ／Ｄ変換回路３０とリピータ回路２１およびリピータ回路２２とのそれぞれに電源を供給する電源配線およびＧＮＤ配線の配線方法も、第１の実施形態の固体撮像装置１と同様である。従って、固体撮像装置３におけるそれぞれのカラムＡ／Ｄ変換部２０内の電源配線およびＧＮＤ配線の配線方法に関する詳細な説明は省略する。

　固体撮像装置３では、上述したように、構成要素のそれぞれを複数の半導体基板に分けて形成する。これにより、第１の基板５００に形成する構成要素と、第２の基板６００に形成する構成要素とをそれぞれ少なくすることができるため、それぞれの半導体基板を小さくし、固体撮像装置３のチップ面積（実装面積）を小さくすることができる。また、固体撮像装置３では、それぞれの半導体基板を、形成する構成要素に適した半導体の製造工程（プロセス）で製造することができる。例えば、第１の基板５００を製造する製造プロセスと、第２の基板６００を製造する製造プロセスとを異なる製造プロセスにすることができる。例えば、第２の基板６００の製造する製造プロセスとして、第１の基板５００を製造する製造プロセスよりも微細な製造プロセスを用いることができる。これにより、第２の基板６００に形成するそれぞれの構成要素の回路面積を縮小し、カラムＡ／Ｄ変換部２０内にＡ／Ｄ変換回路３０とリピータ回路２１およびリピータ回路２２とをより容易に配置することができる。つまり、本発明の考え方をより容易に実現することができる。また、微細な製造プロセスで第２の基板６００を製造することにより、低消費電力化を実現することもできる。

　第３の実施形態によれば、少なくとも画素アレイ部（画素アレイ部１０）が形成された第１の基板（第１の基板５００）と、少なくとも信号処理部（カラムＡ／Ｄ変換部２０）が形成された第２の基板（第２の基板６００）とが、第１の基板５００と第２の基板６００とを接続する接続部（基板間接続部１０００）によって電気的に接続される固体撮像装置（固体撮像装置３）が構成される。

　このように、第３の実施形態の固体撮像装置３では、それぞれの構成要素を複数の半導体基板に分けて形成する。そして、第１の実施形態の固体撮像装置１と同様に、カラムＡ／Ｄ変換部２０において、予め定めた数のＡ／Ｄ変換回路３０のグループごとに、Ａ／Ｄ変換回路３０の領域を詰めて形成し、それぞれのグループに対応するリピータ回路２１およびリピータ回路２２を、空いた領域に形成する。これにより、第３の実施形態の固体撮像装置３でも、第１の実施形態の固体撮像装置１と同様の効果を得ることができる。つまり、固体撮像装置３内の画素アレイ部１０に備える画素数が増加した場合でも、カラムＡ／Ｄ変換部２０に備えた全ての列のＡ／Ｄ変換回路３０内のラッチ回路３２１およびラッチ回路３２２に、多相クロックＣＫが表す位相情報およびカウント値ＣＮＴの値を正確に伝送し、Ａ／Ｄ変換の分解能を向上した画素のデジタル値のそれぞれを出力することができる。

　また、第３の実施形態の固体撮像装置３では、それぞれの構成要素を複数の半導体基板に分けて形成することによって、それぞれの半導体基板を、形成する構成要素に適した製造工程（プロセス）で製造することができる。これにより、第３の実施形態の固体撮像装置３では、固体撮像装置３の小型化と低消費電力化を実現することができる。

　なお、第３の実施形態の固体撮像装置３では、図１に示した第１の実施形態の固体撮像装置１に備えたそれぞれの構成要素を２つの基板に分けて形成する、つまり、第２の基板６００に、固体撮像装置１に備えたカラムＡ／Ｄ変換部２０を形成する場合について説明した。しかし、固体撮像装置３の構成は、図４に示した第２の実施形態の固体撮像装置２と同様の構成にすることもできる。つまり、固体撮像装置２に備えたカラムＡ／Ｄ変換部２０のように、画素アレイ部１０内に備えた画素を列（カラム）の単位で分けた複数のカラムＡ／Ｄ変換部２０を、第２の基板６００に形成することもできる。

　上記に述べたように、本発明の各実施形態によれば、画素アレイ部に備えた画素の列ごとにＡ／Ｄ変換回路を備えたカラムＡ／Ｄ変換型の固体撮像装置において、予め定めた数のＡ／Ｄ変換回路をごとに組（グループ）に分け、それぞれのグループごとにＡ／Ｄ変換回路の領域を詰めて形成する。そして、本発明の各実施形態では、Ａ／Ｄ変換回路の領域を詰めて形成したことによって空いた領域に、それぞれのグループに属するＡ／Ｄ変換回路のそれぞれがＡ／Ｄ変換する際に用いる信号を伝送するリピータ回路を形成する。そして、それぞれのグループのリピータ回路同士を直列に接続する。これにより、本発明の各実施形態では、固体撮像装置の画素数が増加した場合でも、リピータ回路によって、Ａ／Ｄ変換する際に用いる信号を正確に全ての列のＡ／Ｄ変換回路に伝送することができ、Ａ／Ｄ変換の分解能を向上した画素のデジタル値のそれぞれを出力することができる。

　また、本発明の各実施形態によれば、Ａ／Ｄ変換回路に備えたそれぞれのラッチ回路の電源およびＧＮＤの配線と、それぞれのリピータ回路の電源及びＧＮＤの配線とを、それぞれの電源およびＧＮＤの配線が干渉しないように配置する。これにより、本発明の各実施形態では、ラッチ回路が動作する際の瞬時的な電源およびＧＮＤの変動が、それぞれのリピータ回路の電源及びＧＮＤに影響しないようにすることができる。このことにより、本発明の各実施形態では、固体撮像装置の画素数が増加した場合でも、Ａ／Ｄ変換の精度が劣化することなく、分解能を向上した画素のデジタル値のそれぞれを出力することができる。

　なお、本発明の各実施形態では、カラムＡ／Ｄ変換部２０に備えるＡ／Ｄ変換回路３０として、予め定めた短いラッチ実行期間だけＡ／Ｄ変換回路３０内のラッチ回路３２１およびラッチ回路３２２を動作させるラッチ制御回路３１２を、比較部３１内に備える構成について説明した。しかし、本発明の固体撮像装置内のカラムＡ／Ｄ変換部に備えるＡ／Ｄ変換回路は、基準クロックに持たせた位相情報を保持（ラッチ）する構成のＡ／Ｄ変換回路であれば、本発明の各実施形態において示した構成に限定されるものではない。例えば、各実施形態において示したＡ／Ｄ変換回路３０に備えていたラッチ制御回路３１２を備えていないＡ／Ｄ変換回路をカラムＡ／Ｄ変換部に備える構成であっても同様に、本発明の考え方を適用することができる。これは、ラッチ制御回路を備えていないＡ／Ｄ変換回路に備えた複数のラッチ回路のそれぞれは、Ａ／Ｄ変換を開始するタイミングから位相情報を取り込み、比較器から出力される比較結果信号が反転したタイミングで取り込んだ位相情報を保持する動作となるが、このタイミングでラッチ回路の電源が変動することは、各実施形態において示したＡ／Ｄ変換回路３０と同様であるからである。従って、ラッチ制御回路を備えていないＡ／Ｄ変換回路を複数備える構成のカラムＡ／Ｄ変換部に対して本発明の考え方を適用することによっても、本発明の効果と同様の効果を得ることができる。

　また、本発明の各実施形態では、クロック生成部５０内にカウント部５０２を備え、カウント部５０２が出力するカウント値ＣＮＴをリピータ回路２２によってＡ／Ｄ変換回路３０のそれぞれに伝送する構成について説明した。しかし、Ａ／Ｄ変換回路の構成は、各実施形態で示した構成に限定されるものではない。例えば、それぞれのＡ／Ｄ変換回路にカウント部を備え、カウント部が基準クロックを計数したカウント値を、Ａ／Ｄ変換したデジタル値の上位ビットとして出力する構成のＡ／Ｄ変換回路であってもよい。この場合、各実施形態において示したリピータ回路２２に対応するリピータ回路は、クロック生成部が生成した基準クロックをそれぞれのＡ／Ｄ変換回路に伝送する構成となる。

　また、本発明の各実施形態では、画素アレイ部１０内に配置された画素の列の数だけＡ／Ｄ変換回路３０を備える、つまり、画素アレイ部１０の各列に対応するＡ／Ｄ変換回路３０を備えるカラムＡ／Ｄ変換部２０の構成について説明した。しかし、カラムＡ／Ｄ変換部に備えるＡ／Ｄ変換回路の数は、各実施形態で示した数に限定されるものではない。例えば、画素アレイ部内に配置された画素の予め定めた複数列ごとに、対応するＡ／Ｄ変換回路を備える構成のカラムＡ／Ｄ変換部であってもよい。この場合であっても、予め定めた数ごとにＡ／Ｄ変換回路を組（グループ）分けすることによって、同様に本発明の考え方を適用することができる。

　なお、本発明の各実施形態において示した固体撮像装置には、画素アレイ部とカラムＡ／Ｄ変換部との間に、画素アレイ部内に配置された画素の列のそれぞれに対応し、例えば、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ　Ｄｏｕｂｌｅ　Ｓａｍｐｌｉｎｇ：相関二重サンプリング）処理などのアナログ的な処理を行う複数の信号処理回路を備えることもできる。この場合、例えば、本発明の第１の実施形態の固体撮像装置１では、信号処理回路のそれぞれが、画素アレイ部１０から入力された画素信号（アナログ信号）に対してアナログ的な処理を行った後に、処理後のアナログ信号をカラムＡ／Ｄ変換部２０に出力する。そして、カラムＡ／Ｄ変換部２０内のＡ／Ｄ変換回路３０のそれぞれは、対応する信号処理回路によって処理されたアナログ信号をＡ／Ｄ変換する。

　また、本発明の実施形態においては、第１の基板５００と第２の基板６００との２枚の半導体基板を積層した固体撮像装置３の構成について説明した。しかし、固体撮像装置において積層する基板の枚数は２枚に限らず、さらに多くの枚数の基板を積層する構成であってもよい。

　以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。

　上記各実施形態によれば、Ａ／Ｄ変換回路を列ごとに備えた固体撮像装置において画素数が増加した場合でも、Ａ／Ｄ変換の分解能を向上することができる。

　１，２，３　固体撮像装置
　１０　画素アレイ部
　２０　カラムＡ／Ｄ変換部（信号処理部）
　２０－１　カラムＡ／Ｄ変換部（信号処理部，第１の信号処理部）
　２０－２　カラムＡ／Ｄ変換部（信号処理部，第２の信号処理部）
　４０　ランプ信号生成部
　５０　クロック生成部
　５０１　多相クロック生成部（クロック生成部）
　５０２　カウント部
　ＣＫ，ＣＫ－１，ＣＫ－２，ＣＫ－ｎ　多相クロック
　ＣＮＴ　カウント値
　３０　Ａ／Ｄ変換回路（アナログデジタル変換回路）
　３１　比較部
　３１１　比較器（比較部）
　３１２　ラッチ制御回路（比較部）
　３２　ラッチ部
　３２１，３２１－１，３２１－２，３２１－ｎ　ラッチ回路
　３２２　ラッチ回路
　２１，２１１－１，２１１－２，２１１－ｎ，２１２－１，２１２－２，２１２－ｎ，２１ｍ－１，２１ｍ－２，２１ｍ－ｎ，２１１－１－１，２１１－２－１，２１１－ｎ－１，２１ｍ－１－１，２１ｍ－２－１，２１ｍ－ｎ－１，２１１－１－２，２１１－２－２，２１１－ｎ－２，２１ｍ－１－２，２１ｍ－２－２，２１ｍ－ｎ－２　リピータ回路
　２２，２２１，２２２，２２ｍ，２２１－１，２２ｍ－１，２２１－２，２２ｍ－２　リピータ回路
　３００－ａ　Ａ／Ｄ水平電源線（主配線）
　３００－ｂ　Ａ／Ｄ垂直電源線（副配線）
　３０１－ｂ　Ａ／Ｄ垂直電源線（副配線）
　２００－ａ　リピータ水平電源線（主配線）
　２００－ｂ　リピータ垂直電源線（副配線）
　５００　第１の基板
　６００　第２の基板
　９００　列信号線
　１０００　基板間接続部（接続部）

Claims

　入射した光量に応じたアナログの画素信号を出力する画素が二次元の行列状に複数配置され、各列に配置された前記画素が出力する前記画素信号を行ごとに出力する画素アレイ部と、
　時間に対して一定の割合で電圧が単調減少または単調増加するアナログの参照電圧であるランプ波を生成して出力するランプ信号生成部と、
　基準となるクロックの位相を異なる位相に変化させた複数の多相クロックを生成して出力するクロック生成部と、
　前記画素アレイ部に配置された前記画素の列ごと、または複数列ごとに配置され、対応する列の前記画素が出力した前記画素信号を前記多相クロックに基づいてアナログデジタル変換し、前記画素信号の大きさに応じたデジタル値を出力するアナログデジタル変換回路を複数具備した信号処理部と、
　を備え、
　前記信号処理部は、
　複数の前記アナログデジタル変換回路を予め定めた数の前記アナログデジタル変換回路ごとに複数の組に分けたそれぞれの前記組に対応し、対応する前記組に属する前記アナログデジタル変換回路のそれぞれに、複数の前記多相クロックのそれぞれを中継して伝送する複数のリピータ回路、
　をさらに具備し、
　前記アナログデジタル変換回路のそれぞれは、
　前記画素信号の電圧と前記ランプ波とを比較し、比較した結果に応じたタイミング信号を出力する比較部と、
　前記タイミング信号に応じて、対応する前記リピータ回路によって伝送された前記多相クロックのそれぞれの位相の状態を保持する複数のラッチ回路が列方向に並んで配置されたラッチ部と、
　を具備し、
　前記ラッチ部に配置されたそれぞれの前記ラッチ回路が保持した、前記位相の状態のそれぞれに基づいた前記デジタル値を出力し、
　前記リピータ回路のそれぞれは、
　同じ前記組に対応する前記リピータ回路のそれぞれが列方向に並んで、異なる前記組に属する前記アナログデジタル変換回路の間に配置され、同じ位相を表す前記多相クロックを伝送する異なる前記組に対応した前記リピータ回路同士で直列に接続される、
　固体撮像装置。
　前記リピータ回路のそれぞれは、
　行方向に形成された主配線から、同じ前記組に対応する複数の前記リピータ回路が列方向に並んで配置されたそれぞれの位置で列方向に伸びるように形成された対応する副配線によって電源が供給され、
　前記主配線を形成する領域の列方向の幅は、
　前記副配線のそれぞれを形成する領域の行方向の幅よりも太い、
　請求項１に記載の固体撮像装置。
　前記リピータ回路のそれぞれは、
　行方向に形成された主配線から、同じ前記組に対応する複数の前記リピータ回路が列方向に並んで配置されたそれぞれの位置で列方向に伸びるように形成された対応する副配線によって電源が供給され、
　前記副配線のそれぞれを形成する領域は、
　前記ラッチ回路のそれぞれに電源を供給する電源配線の領域に重ならない、
　請求項１に記載の固体撮像装置。
　前記ラッチ回路のそれぞれは、
　行方向に形成された主配線から、同じ前記アナログデジタル変換回路に備えた複数の前記ラッチ回路が列方向に並んで配置されたそれぞれの位置で列方向に伸びるように形成された対応する副配線によって電源が供給され、
　前記主配線を形成する領域の列方向の幅は、
　前記副配線のそれぞれを形成する領域の行方向の幅よりも太い、
　請求項１に記載の固体撮像装置。
　前記ラッチ回路のそれぞれは、
　行方向に形成された主配線から、同じ前記アナログデジタル変換回路に備えた複数の前記ラッチ回路が列方向に並んで配置されたそれぞれの位置で列方向に伸びるように形成された対応する副配線によって電源が供給され、
　前記副配線のそれぞれを形成する領域は、
　前記リピータ回路のそれぞれに電源を供給する電源配線の領域に重ならない、
　請求項１に記載の固体撮像装置。
　前記副配線のそれぞれは、
　同じ前記組に属する予め定めた数の前記アナログデジタル変換回路に具備したそれぞれの前記ラッチ回路に対応する前記副配線同士をまとめて形成する、
　請求項４または請求項５に記載の固体撮像装置。
　前記信号処理部は、
　前記画素アレイ部に配置された複数の前記画素が予め定めた前記画素の列ごとに複数の群に分けられたそれぞれの前記群に対応して分けて配置され、
　前記クロック生成部は、
　分けて配置された前記信号処理部の間の位置に配置される、
　請求項１に記載の固体撮像装置。
　前記画素アレイ部は、
　配置された複数の前記画素が２つの前記群に前記画素の列ごとに分けられ、
　前記信号処理部は、
　一方の前記群に対応した第１の信号処理部と、他方の前記群に対応した第２の信号処理部とのそれぞれに分けて配置され、
　前記クロック生成部は、
　第１の信号処理部と第２の信号処理部とのそれぞれが配置された間の位置に配置される、
　請求項７に記載の固体撮像装置。
　前記画素アレイ部は、
　配置された複数の前記画素が中央の列の位置で左右の２つの前記群に前記画素の列ごとに分けられ、
　前記信号処理部は、
　左側の前記群に対応した第１の信号処理部と、右側の前記群に対応した第２の信号処理部とのそれぞれに分けて配置され、
　前記クロック生成部は、
　第１の信号処理部と第２の信号処理部とのそれぞれが配置された間の中央の位置に配置される、
　請求項７に記載の固体撮像装置。
　前記信号処理部は、
　前記画素アレイ部の列方向のいずれか１辺の側に配置され、
　それぞれの前記アナログデジタル変換回路を形成する領域の行方向の幅は、
　前記画素アレイ部に行方向に隣接して配置される２つの前記画素の間隔よりも狭い、
　請求項１に記載の固体撮像装置。
　前記信号処理部は、
　前記画素アレイ部に配置された複数の前記画素が予め定めた前記画素の列ごとに複数の群に分けられたそれぞれの前記群に対応して、前記画素アレイ部の列方向の対向する２辺の側に分けて配置され、
　分けて配置された前記信号処理部のそれぞれに具備するそれぞれの前記アナログデジタル変換回路を形成する領域の行方向の幅は、
　前記画素アレイ部に行方向に隣接して配置される２つの前記画素の間隔よりも広く、行方向に隣接して配置される２つの前記画素を形成する行方向の幅よりも狭い、
　請求項１に記載の固体撮像装置。
　少なくとも前記画素アレイ部が形成された第１の基板と、
　少なくとも前記信号処理部が形成された第２の基板とが、
　前記第１の基板と前記第２の基板とを接続する接続部によって電気的に接続される、
　請求項１に記載の固体撮像装置。