CN109155830B - 固态成像元件、成像装置和固态成像元件的控制方法 - Google Patents

固态成像元件、成像装置和固态成像元件的控制方法 Download PDF

Info

Publication number
CN109155830B
CN109155830B CN201780030114.2A CN201780030114A CN109155830B CN 109155830 B CN109155830 B CN 109155830B CN 201780030114 A CN201780030114 A CN 201780030114A CN 109155830 B CN109155830 B CN 109155830B
Authority
CN
China
Prior art keywords
signal
power supply
pixel
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780030114.2A
Other languages
English (en)
Other versions
CN109155830A (zh
Inventor
半泽克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN109155830A publication Critical patent/CN109155830A/zh
Application granted granted Critical
Publication of CN109155830B publication Critical patent/CN109155830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及一种固态成像元件、成像装置和固态成像元件的控制方法。在固态成像元件中，一个模数转换器(ADC)由多个列共享，其中减少了像素阵列内的配线数量。多个电路中的每一个电路与沿垂直于预定方向的方向布线的多条电源线中的一条电源线连接。信号处理部对经由信号线输出的像素信号进行处理，所述信号线与多个像素电路中的在预定方向上相邻的预定数量的像素电路共同连接。电源路径断开/闭合部断开和闭合所述多条电源线中的每一条电源线和电源之间的路径。信号路径断开/闭合部断开和闭合所述多条电源线中的每一条电源线和所述信号线之间的路径。

Description

固态成像元件、成像装置和固态成像元件的控制方法
技术领域
本技术涉及一种固态成像元件、成像装置和固态成像元件的控制方法。更具体地，本技术涉及一种其中一个ADC(Analog to Digital Converter：模数转换器)由多个列共享的固态成像元件、成像装置和固态成像元件的控制方法。
背景技术
迄今为止，对于固态成像元件，广泛采用针对各列配置ADC的列ADC方法。根据列ADC方法，随着像素越来越小型化，针对各列配置ADC变得更加困难。作为克服该困难的一种对策，提出了一种固态成像元件，其中针对每三列配置ADC，并且相邻的三列共享一个ADC(例如，参见专利文献1)。
[引用文献列表]
[专利文献]
专利文献1：JP 2013-232717 A
发明内容
[技术问题]
上述现有技术涉及每行设置三条选择线以传送选择信号，从而顺序地选择三列以将像素信号输出到ADC。然而，与每行设置一条选择线的情况相比，每行设置三条选择线的构成增加了像素阵列内的配线数量，这是有问题的。由于像素阵列内的配线数量的增加会使像素的小型化变得困难，所以期望减少配线的数量。
鉴于上述情况而设计了本技术。本技术的目的是减少其中一个ADC由多个列共享的固态成像元件的像素阵列内的配线数量。
[解决问题的方案]
已经设计出本技术来解决上述问题。根据本技术的第一方面，提供了一种固态成像元件和固态成像元件的控制方法。所述固态成像元件包括：多个像素电路，每个所述像素电路与沿垂直于预定方向的方向设置的多条电源线中的一条电源线连接；信号处理部，所述信号处理部对经由信号线输出的像素信号进行处理，所述信号线与所述多个像素电路中的在所述预定方向上相邻的预定数量的像素电路共同连接；电源路径断开/闭合部，所述电源路径断开/闭合部断开和闭合所述多条电源线中的每一条电源线和电源之间的路径；和信号路径断开/闭合部，所述信号路径断开/闭合部断开和闭合所述多条电源线中的每一条电源线和所述信号线之间的路径。这提供了分别断开和闭合多条电源线中的每一条电源线和电源之间的路径以及多条电源线中的每一条电源线和信号线之间的路径的作用。
此外，根据本技术的第一方面，还可以包括扫描电路，所述扫描电路进行以下处理：驱动在所述预定方向上排列的所述像素电路以输出所述像素信号；以及顺序地选择所述预定数量的像素电路。这提供了驱动在预定方向上排列的像素并顺序地选择预定数量的像素电路的作用。
此外，根据本技术的第一方面，所述电源路径断开/闭合部可以进行控制，以使所述多条电源线中的与所选择的像素电路连接的电源线和所述电源之间的路径进入闭合状态，并且所述信号路径断开/闭合部进行控制，以使所述多条电源线中的与所选择的像素电路连接的电源线和所述信号线之间的路径进入断开状态。这提供了使与所选择的像素电路连接的电源线和电源之间的路径进入闭合状态并且使与所选择的像素电路连接的电源线和信号线之间的路径进入断开状态的作用。
此外，根据本技术的第一方面，所述多条电源线、所述多个像素电路和所述信号线可以配置在预定的半导体基板上，并且所述信号处理部可以配置在层叠在所述预定的半导体基板上的半导体基板上。这提供了在层叠的半导体基板上处理像素信号的作用。
此外，根据本技术的第一方面，所述电源路径断开/闭合部和所述信号路径断开/闭合部可以配置在所述层叠的半导体基板上。这提供了分别断开和闭合层叠的半导体基板上的多条电源线中的每一条电源线和电源之间的路径以及多条电源线中的每一条电源线和信号线之间的路径的作用。
此外，根据本技术的第一方面，所述电源路径断开/闭合部和所述信号路径断开/闭合部可以配置在所述预定的半导体基板上。这提供了分别断开和闭合层叠的半导体基板上的多条电源线中的每一条电源线和电源之间的路径以及多条电源线中的每一条电源线和信号线之间的路径的作用。
此外，根据本技术的第一方面，所述多个像素电路中的相邻的一定数量的像素电路可以共享浮动扩散层，所述浮动扩散层可以累积光电转换的电荷，以生成对应于所述电荷的量的电压，以及所述像素信号可以是对应于所述电压的信号。这提供了由共享浮动扩散层的像素电路生成像素信号的作用。
此外，根据本技术的第一方面，所述多个像素电路可以分别包括：光电转换元件，所述光电转换元件将光转换成电荷；浮动扩散层，所述浮动扩散层累积所述电荷以生成对应于所述电荷的量的电压；复位晶体管，所述复位晶体管使累积在所述浮动扩散层中的所述电荷的量初始化；和放大晶体管，所述放大晶体管输出对应于所述电压的信号作为所述像素信号。所述放大晶体管可以与所述电源连接，并且所述复位晶体管可以与不同于所述电源的复位电源连接。这提供了由为其单独设置复位电源的像素电路生成像素信号的作用。
此外，根据本技术的第一方面，所述信号处理部可以对所述像素信号进行模数转换。这提供了将像素信号转换为数字信号的作用。
此外，根据本技术的第二方面，提供了一种成像装置，所述成像装置包括：多个像素电路，每个所述像素电路与沿垂直于预定方向的方向设置的多条电源线中的一条电源线连接；信号处理部，所述信号处理部对经由信号线输出的像素信号进行处理，所述信号线与所述多个像素电路中的在所述预定方向上相邻的预定数量的像素电路共同连接；电源路径断开/闭合部，所述电源路径断开/闭合部断开和闭合所述多条电源线中的每一条电源线和电源之间的路径；信号路径断开/闭合部，所述信号路径断开/闭合部断开和闭合所述多条电源线中的每一条电源线和所述信号线之间的路径；以及记录部，所述记录部记录从处理后的像素信号生成的图像数据。这提供了分别断开和闭合多条电源线中的每一条电源线和电源之间的路径以及多条电源线中的每一条电源线和信号线之间的路径并记录图像数据的作用。
[发明的有益效果]
本技术具有减少其中一个ADC由多个列共享的固态成像元件的像素阵列内的配线数量的有益效果。需要指出的是，在此处记载的有益效果不一定是限制性的，并且可以提供在本公开中记载的其他有益效果。
附图说明
图1是示出了本技术第一实施方案中的成像装置的典型构成的框图。
图2是示出了本技术第一实施方案中的固态成像元件的典型构成的框图。
图3是示出了本技术第一实施方案中的像素阵列部的典型构成的框图。
图4是示出了本技术第一实施方案中的列选择部和AD(模拟到数字)转换部的典型构成的框图。
图5是示出了本技术第一实施方案中的像素电路和列选择电路的典型构成的电路图。
图6是示出了本技术第一实施方案中的具有附加配线的像素电路以及列选择电路的典型构成的电路图。
图7是示出了本技术第一实施方案中的其中除了放大器电源之外还单独设有复位电源的像素电路的典型构成的电路图。
图8是示出了本技术第一实施方案中的列选择电路的典型构成的电路图。
图9是示出了本技术第一实施方案中具有不同布局的像素电路和列选择电路的典型构成的电路图。
图10是示出了本技术第一实施方案中的选择奇数列时列选择电路的典型状态的示意图。
图11是示出了本技术第一实施方案中的扫描电路的典型操作的时序图。
图12是示出了本技术第一实施方案中的固态成像元件的典型操作的流程图。
图13是本技术第二实施方案中的固态成像元件的典型立体图。
图14是示出了本技术第二实施方案中的像素单元和电路块的典型构成的框图。
图15是示出了本技术第三实施方案中的像素电路和列选择电路的典型构成的电路图。
图16是示出了本技术第三实施方案中的垂直扫描电路的典型操作的时序图。
具体实施方式
下面，对用于实现本技术的模式(称为实施方案)进行说明。按照以下顺序给出说明：
1.第一实施方案(其中电源路径和信号路径被断开和闭合的例子)
2.第二实施方案(其中具有多层结构的固态成像元件中的电源路径和信号路径被断开和闭合的例子)
3.第三实施方案(其中浮动扩散层由两个像素共享并且电源路径和信号路径被断开和闭合的例子)
<1.第一实施方案>
[成像装置的典型构成]
图1是示出了第一实施方案中的成像装置100的典型构成的框图。捕获图像数据的成像装置100包括成像透镜110、固态成像元件200、图像处理部120、成像控制部130和记录部140。例如，运动相机或车载相机可以被认为是成像装置100。
成像透镜110将光聚焦并引导到固态成像元件200上。固态成像元件200在成像控制部130的控制下生成图像数据。固态成像元件200经由信号线209将图像数据供给到图像处理部120。
图像处理部120对图像数据进行诸如去马赛克和白平衡调整等各种类型的图像处理。图像处理部120经由信号线129将如此处理后的图像数据供给到记录部140。记录部140记录图像数据。需要指出的是，在该例子中配置在固态成像元件200外部的图像处理部120可选择地可以设置在内部。
成像控制部130提供成像装置100的整体控制。成像控制部130经由信号线139将表示成像时序的垂直同步信号等供给到固态成像元件200。
需要指出的是，在该例子中成像透镜110、固态成像元件200、图像处理部120、成像控制部130和记录部140全部都配置在同一装置中，但是它们可选择地可以分布地配置在多个装置中。例如，成像透镜110可以配置在透镜单元中，固态成像元件200可以配置在成像装置100中，图像处理部120可以配置在信息处理装置中。
[固态成像元件的典型构成]
图2是示出了第一实施方案中的固态成像元件200的典型构成的框图。固态成像元件200包括扫描电路210、像素阵列部220、列选择部240、时序控制部260、AD转换部270和传输控制电路280。此外，固态成像元件200内的电路均配置在一个半导体基板上。
此外，像素阵列部220具有以二维格子状图案设置的多个像素电路。在以下说明中，在给定方向上(例如，在水平方向上)排列的像素电路的集合被称为“行”，并且在垂直于行的方向上排列的像素电路的集合被称为“列”。
扫描电路210驱动像素电路以从其输出像素信号。扫描电路210选择作为读出目标的像素电路所属的行，并将表示该行的行选择信号供给到像素阵列部220。此外，扫描电路210选择作为读出目标的像素电路所属的列，并且将表示该列的列选择信号供给到列选择部240。
列选择部240向AD转换部270供给来自所有列中的由列选择信号选择性地指定的列的模拟像素信号。
时序控制部260控制扫描电路210、AD转换部270和传输控制电路280中的每一个操作的时序。AD转换部270通过对来自列选择部240的像素信号进行AD转换来生成图像数据。传输控制电路280控制AD转换部270以将图像数据传输到图像处理部120。
[像素阵列部的典型构成]
图3是示出了第一实施方案中的像素阵列部220的典型构成的框图。像素阵列部220具有以二维格子状图案排列的像素电路230。假设N表示像素阵列部220内的行数(N是2以上的整数)，并且M表示其中的列数(M是2以上的整数)。此外，沿着水平方向每行设置四条水平信号线，并且沿着垂直方向每列设置一条电源线229-mv(m是0至M-1的整数)。在对应于每行的四条水平信号线中，一条水平信号线是传送复位信号的复位线，两条水平信号线是传输传输信号的传输线，剩余的一条水平信号线是传送行选择信号的选择线。稍后将详细讨论复位信号和传输信号。此外，各偶数列在垂直方向上设有一条垂直信号线229-ms。
还假设RSTn表示对应于第n(n是0至N-1的整数)行的复位信号并且SELYn表示对应于第n行的行选择信号。此外，在由N×2像素电路230形成的块中，向第0行的左侧的像素电路230供给传输信号TRG00，并且向第0行的右侧的像素电路230供给传输信号TRG01。在该块中，向第1行的左侧的像素电路230供给传输信号TRG10，并且向第1行的右侧的像素电路230供给传输信号TRG11。此外，向第1行正下方的第2行的左侧的像素电路230供给传输信号TRG20，并且向第2行的右侧的像素电路230供给传输信号TRG21。因此，传输信号的行号连续变化。传输信号TRG的数量取决于块中的列数。在N×2列的情况下，每行的传输信号为TRGn0和TRGn1。在N×3列的情况下，每行的传输信号为TRGn0、TRGn1和TRGn2。
图4是示出了第一实施方案中的列选择部240和AD转换部270的典型构成的框图。列选择部240包括与垂直信号线229-ms的数量一样多的列选择电路250。因为如上所述仅针对偶数列设置垂直信号线229-ms，所以列选择电路250的数量是列数的一半。各列选择电路250与彼此不同的垂直信号线229-ms连接。此外，列选择部240向AD转换部270供给来自奇数列或偶数列的由列选择信号指示的像素信号。
AD转换部270包括与垂直信号线229-ms的数量一样多的AD转换器271。因为如上所述仅针对偶数列设置垂直信号线229-ms，所以AD转换器271的数量是列数的一半。需要指出的是，在一个AD转换器271由相邻的S(S至少为3)列共享的情况下，AD转换器271的数量是总列数的1/S。
各AD转换器271与彼此不同的各列选择电路250连接。AD转换器271从连接的列选择电路250接收模拟像素信号，并且与来自时序控制部260的时钟信号CLK同步地将像素信号转换为数字像素数据。然后，AD转换器271在传输控制电路280的控制下将像素数据传输到图像处理部120。
需要指出的是，尽管在该例子中AD转换器271仅进行AD转换，但是它们也可以进行AD转换以外的处理，条件是该处理是信号处理。例如，AD转换器271还可以执行CDS(相关双采样)处理。需要指出的是，AD转换器271是所附权利要求书中所述的信号处理部的例子。
[像素电路和列选择电路的典型构成]
图5是示出了第一实施方案中的像素电路230和列选择电路250的典型构成的电路图。像素电路230包括光电转换元件231、传输晶体管232、复位晶体管233、放大晶体管234和选择晶体管235。列选择电路250包括开关251,252,253和254。例如，传输晶体管232、复位晶体管233、放大晶体管234和选择晶体管235可以是N型MOS(金属氧化物半导体)晶体管。
光电转换元件231对入射光进行光电转换以生成电荷。传输晶体管232根据来自扫描电路210的传输信号将电荷从光电转换元件231传输到浮动扩散层(未示出)。这里，传输信号是指示电荷的传输的信号。此外，像素阵列部220被分割为各自由N×2像素电路230形成的单位像素块。在像素块中，向第0行的左侧的像素电路230供给传输信号TRG00，向第0行的右侧的像素电路230供给传输信号TRG01。此外，在像素块中，向第1行的左侧的像素电路230供给传输信号TRG10，向第1行的右侧的像素电路230供给传输信号TRG11。在下文中，类似地，向第n行的左侧的像素电路230供给传输信号TRGn0，并且向第n行的右侧的像素电路230供给传输信号TRGn1，等等。
复位晶体管233根据来自扫描电路210的复位信号RSTn使浮动扩散层的电荷的量初始化。这里，复位信号RSTn是指示使在第n行的浮动扩散层中累积的电荷的量初始化的信号。此外，浮动扩散层累积电荷以生成对应于电荷量的电压。
放大晶体管234放大浮动扩散层的电压。放大晶体管234向选择晶体管235输出对应于浮动扩散层的电压的像素信号。另外，针对第m列设置的放大晶体管234和复位晶体管233与电源线229-mv连接。这允许供给到放大晶体管234的电源用作用于使浮动扩散层初始化的复位电源。
选择晶体管235根据行选择信号SELYn将像素信号输出到垂直信号线229-ms。奇数列的选择晶体管235和偶数列的选择晶体管235共同连接到偶数列的垂直信号线229-ms。
开关251根据来自扫描电路210的列选择信号SELXm断开和闭合奇数列的电源线229-mv(例如，229-0v)与电源电压VDD之间的路径。例如，在列选择信号SELXm为高的情况下，开关251转变为闭合状态。在列选择信号SELXm为低的情况下，开关251转变为断开状态。
开关252根据来自扫描电路210的列选择信号XSELXm断开和闭合奇数列的电源线229-mv(例如，229-0v)与垂直信号线229-ms(例如，229-1s)之间的路径。这里，列选择信号XSELXm是通过使列选择信号SELXm反转得到的信号。例如，在列选择信号XSELXm为高的情况下，开关252转变为闭合状态。在列选择信号XSELXm为低的情况下，开关252转变为断开状态。
开关253根据来自扫描电路210的列选择信号SELXm断开和闭合偶数列的电源线229-mv(例如，229-1v)与电源电压VDD之间的路径。开关254根据来自扫描电路210的列选择信号XSELXm断开和闭合偶数列的电源线229-mv(例如，229-1v)与垂直信号线229-ms(例如，229-1s)之间的路径。
需要指出的是，开关251和253是所附权利要求书中所述的电源路径断开/闭合部的例子。此外，开关252和254是所附权利要求书中所述的信号路径断开/闭合部的例子。此外，垂直信号线229-ms是所附权利要求书中所述的信号线的例子。
在上述构成中，一个AD转换器271经由垂直信号线229-ms与相邻的两个列共同连接。扫描电路210使用行选择信号SELYn和列选择信号SELXm来分别驱动像素电路230。例如，扫描电路210通过供给高电平行选择信号SELYn和高电平列选择信号SELXm来驱动第n行第m列的像素电路230。
这里，考虑其中一个AD转换器271由相邻的两个列共享且各行设有两条选择线并且其中扫描电路210顺序地选择列的比较例。在其中像素电路230被分别驱动的该比较例中，针对各行设置的两条选择线相当于存在大量的配线。
相比之下，在固态成像元件200中，各行仅需要一条选择线，原因是通过控制开关251～254来选择列。因此，与比较例相比，像素阵列部220内的配线数量减少了。需要指出的是，尽管需要添加开关251～254和与其连接的选择线，但是这些部件设置在像素阵列部220的外部，因而不会影响像素阵列部220内的配线数量。
此外，在固态成像元件200中，一条垂直信号线229-ms由两列共享。与针对各列设置垂直信号线的情况相比，这使得信号线的数量更少并且布局的自由度更高。
需要指出的是，尽管在该例子中一个AD转换器271由相邻的两个列共享，但是可选择地，一个AD转换器271可以由相邻的三个以上的列共享。
此外，在图5中，出于描述方便的原因，传输列选择信号SELXm和XSELXm的信号线水平地设置。然而，在一些情况下，例如，在水平方向上设置的信号线的数量可能因配线速度控制等而受到限制。为此，优选的是，传输列选择信号SELXm和XSELXm的信号线设置在垂直方向上。
图6是示出了第一实施方案中的具有附加配线的像素电路以及列选择电路的典型构成的电路图。如图6所示，垂直信号线229-ms(例如，229-0s)可以添加到奇数列。在这种情况下，奇数列中的像素电路230的选择晶体管235共同连接到该列的垂直信号线229-ms。此外，奇数列的垂直信号线与相邻的偶数列的垂直信号线在像素阵列部220内部连接。需要指出的是，奇数列的垂直信号线和偶数列的垂直信号线代替在像素阵列部220内彼此连接，可以引到像素阵列部220的外部(例如，在列选择电路250附近)并且彼此连接。
图7是示出了第一实施方案中的其中除了放大器电源之外还单独设有复位电源的像素电路230的典型构成的电路图。在图5的情况下，用于放大晶体管234的电源(放大器电源)也用作用于使浮动扩散层初始化的复位电源。可选择地，如图7所示，除了放大器电源之外，还可以单独设置复位电源。例如，放大器电源供给电压VDD1，并且复位电源供给电源电压VDD2。复位晶体管233与复位电源(VDD2)连接，并且放大晶体管234经由电源线229-mv与放大器电源(VDD1)连接。
图8是示出了第一实施方案中的列选择电路250的典型构成的电路图。例如，N型MOS晶体管255,256,257和258分别用作开关251,252,253和254。
可选择地，代替N型MOS晶体管，可以使用P型MOS晶体管。在使用P型MOS晶体管的情况下，只需要使列选择信号的高电平和低电平反转。作为另一种选择，N型MOS晶体管和P型MOS晶体管可以共存。例如，开关251和253可以是N型MOS晶体管，而开关252和254可以是P型MOS晶体管。在这种情况下，列选择信号SELXm被共同输入到这些开关中。
图9是示出了第一实施方案中具有不同布局的像素电路230和列选择电路250的典型构成的电路图。例如，开关251根据列选择信号SELX0断开和闭合电源线229-0v与电源之间的路径。此外，例如，开关253根据列选择信号SELX1断开和闭合电源线229-1v与电源之间的路径。开关251和253允许固态成像元件200控制是否选择性地向每列供电。
另一方面，例如，开关252根据列选择信号XSELX0断开和闭合电源线229-0v与垂直信号线229-1s之间的路径。开关254根据列选择信号XSELX1断开和闭合电源线229-1v与垂直信号线229-1s之间的路径。开关252和254允许固态成像元件200选择性地使每列的电源线与垂直信号线之间的路径短路。
图10是示出了第一实施方案中的选择奇数列时列选择电路250的典型状态的示意图。假设扫描电路210选择第“0”行和第“0”列而未选择第“0”行和第“1”列。
在这种情况下，扫描电路210将高电平行选择信号SELY0供给到第“0”行的所有像素电路230。此外，扫描电路210将高电平列选择信号SELX0供给到开关251并且将低电平列选择信号XSELX0供给到开关252。同时，扫描电路210将低电平列选择信号SELX1供给到开关253，并将高电平列选择信号XSELX1供给到开关254。
这些选择信号使开关251和254转变为闭合状态，并且使开关252和253转变为断开状态。第“0”行和第“0”列的选择晶体管235转变为导通状态(接通状态)。另一方面，由于电源线229-1v和垂直信号线229-ms被短路，所以第“0”行和第“1”列的选择晶体管235的源极电位和漏极电位变得基本相同。这导致非导通状态(截止状态)。因此，像素信号从所选择的第“0”行和第“0”列的像素电路230输出，而没有像素信号从未选择的第“0”行和第“1”列的像素电路230输出。
这里，假设仅设有开关251和253而未设置用于实现短路的开关252和254。在这种情况下，未选择列的电源线229-1v的电位处于浮置状态。此外，因为高电平行选择信号SELY0被供给到未选择列的像素电路230，所以未选择列的选择晶体管235处于接通状态。这可能导致从未选择列输出像素信号。相比之下，在设有开关252和254的构成中，这些开关将未选择列的选择晶体管235的源极电位和漏极电位控制为基本上相同的电平。这防止了从未选择列的像素电路230输出像素信号。
图11是示出了第一实施方案中的扫描电路210的典型操作的时序图。在时刻T0，扫描电路210供给复位信号RST0。此外，扫描电路210将列选择信号SELX0、行选择信号SELY0和列选择信号XSELX1设定为高。在时刻T1，扫描电路210供给传输信号TRG00。这些控制使得从第0行第0列的像素电路230读出像素信号。
接着，在时刻T2，扫描电路210供给复位信号RST1。此外，扫描电路210将列选择信号SELX1、行选择信号SELY1和列选择信号XSELX0设定为高。在时刻T3，扫描电路210供给传输信号TRG11。这些控制使得从第1行第1列的像素电路230读出像素信号。
接着，在时刻T4，扫描电路210供给复位信号RST1。此外，扫描电路210将列选择信号SELX0、行选择信号SELY1和列选择信号XSELX1设定为高。在时刻T5，扫描电路210供给传输信号TRG10。这些控制使得从第1行第0列的像素电路230读出像素信号。
在时刻T6，扫描电路210供给复位信号RST0。此外，扫描电路210将列选择信号SELX1、行选择信号SELY0和列选择信号XSELX0设定为高。在时刻T7，扫描电路210供给传输信号TRG01。这些控制使得从第0行第1列的像素电路230读出像素信号。
需要指出的是，固态成像元件200可以从像素阵列部220内的一部分像素或全部像素读出像素信号。例如，当生成低分辨率的图像数据时，固态成像元件200仅需要对从其读出像素信号的行或列进行稀疏。
此外，固态成像元件200可以以一定顺序或以随机方式读出像素信号。例如，在医学领域中，称为压缩感测(compressive sensing)的技术引起了关注，其假设观察目标数据(例如，图像数据)在某些表示空间中是稀疏的，从而从有限的观察数据重建目标。使用压缩感测，固态成像元件200可以随机地读出所有像素的一部分(例如，整体的25％)以使后级的图像处理部120从读出的图像数据重建整个图像数据。这允许高速成像。
[固态成像元件的典型操作]
图12是示出了第一实施方案中的固态成像元件200的典型操作的流程图。例如，当进行捕获图像的操作(例如，按下快门按钮)时，开始该操作。
扫描电路210通过使用列选择信号SELXm和行选择信号SELYn选择第n行第m列的像素来读出像素信号(步骤S901)。然后，AD转换部270对像素信号进行AD转换(步骤S902)。固态成像元件200判断是否已经读出了作为读出目标的所有像素信号(步骤S903)。这里，作为读出目标的像素可以是像素阵列部220内的一部分像素或全部像素。
在读出未完成的情况下(步骤S903中为“否”)，固态成像元件200重复步骤S901和后续步骤。另一方面，在读出完成的情况下(步骤S903中为“是”)，固态成像元件200进行图像处理(步骤S904)并结束用于成像的操作。
如上所述，根据本技术的第一实施方案，列选择电路250断开和闭合多条电源线中的每一条电源线与电源之间的路径以及每条电源线与垂直信号线之间的路径。这允许通过行选择信号来选择整行，同时仅使所选择的列输出像素信号。该构成仅需要针对各行设置一条传输行选择信号的选择线。这减少了像素阵列部220内的配线数量。
<2.第二实施方案>
在上述第一实施方案中，固态成像元件200内的所有电路(例如，像素阵列部220和列选择部240)配置在一个半导体基板上。在希望在限于(像素阵列部220的)特定光学尺寸下改善分辨率的情况下，需要使像素小型化。小型化增加了AD转换器的数量，由此增加了像素之外的电路面积，如AD转换器的电路面积。也就是说，半导体基板的面积增加。鉴于此，固态成像元件200层叠在多个半导体基板上。然后，将像素阵列部220配置在这些基板中的一个上，其余部分设置在其余基板上。与未使成像装置层叠的情况相比，这种配置使得半导体基板面积更小。第二实施方案中的固态成像元件200与第一实施方案中的固态成像元件的不同之处在于，固态成像元件200实现为多层结构，以减小半导体基板的面积。
图13是第二实施方案中的固态成像元件200的典型立体图。第二实施方案的固态成像元件200包括下侧半导体基板202和层叠在下侧基板上的上侧半导体基板201。
在上侧半导体基板201上，多个像素单元203以二维格子状图案排列。在每个像素单元203中，多个像素电路230以二维格子状图案排列。
在下侧半导体基板202上，与像素单元203的数量一样多的电路块204以二维格子状图案排列。例如，像素单元203与电路块204使用硅通孔(TSV)、凸块或Cu-Cu连接等以一对一的方式彼此连接。
此外，在下侧半导体基板202上，配置有扫描电路210、时序控制部260和传输控制电路280。需要指出的是，在图13中，未示出扫描电路210、时序控制部260和传输控制电路280。
图14是示出了第二实施方案中的像素单元203和电路块204的典型构成的框图。在像素单元203内，配置P行×Q列(P和Q均为2以上的整数)的像素电路230。每列设有电源线229-qv(q是0至Q-1的整数)。列Q-1设有垂直信号线229-(Q-1)s。垂直信号线229-(Q-1)s与像素单元203内的所有像素电路230的选择晶体管共同连接。第二实施方案中的像素电路230构造成与第一实施方案中的像素电路相同。
列选择电路250和AD转换器271配置在电路块204中。列选择电路250具有针对各列设置的开关251和252。开关251根据列选择信号SELXq断开和闭合电源线229-qv与电源之间的路径。此外，开关252根据列选择信号XSELXq断开和闭合电源线229-qv与垂直信号线229-(Q-1)s之间的路径。
需要指出的是，尽管在该例子中列选择电路250配置在下侧半导体基板202上的各电路块204中，但是可选择地，列选择电路250可以配置在上侧半导体基板201上。此外，虽然在该例子中两个半导体基板彼此层叠，但是可选择地，可以层叠三个以上的基板，以使固态成像元件200的电路分布地配置在层叠基板上。
根据本技术的第二实施方案，如上所述，固态成像元件200内的电路分布地配置在层叠的两个半导体基板上。因此，与采用一个半导体基板的情况相比，这种配置使得半导体基板的面积更小。
<3.第三实施方案>
在上述第一实施方案中，针对各像素电路230设置浮动扩散层和复位晶体管233。然而，为了便于像素的小型化，优选的是，减小每个像素的电路尺寸。第三实施方案中的固态成像元件200与第一实施方案中的固态成像元件的不同之处在于，减小了像素电路230的电路尺寸。
图15是示出了第三实施方案中的像素电路230和列选择电路250的典型构成的电路图。
偶数列的像素电路230包括光电转换元件231、传输晶体管232、浮动扩散层、复位晶体管233、放大晶体管234和选择晶体管235。另一方面，奇数列的像素电路230仅具有光电转换元件236和传输晶体管237。相邻的两个像素电路230共享浮动扩散层、复位晶体管233、放大晶体管234和选择晶体管235。
假设共享N行×2列的浮动扩散层的第0行的左侧的一对像素是像素00a和00b，并且共享第0行的右侧的一对像素是像素01a和01b。还假设共享N行×2列的浮动扩散层的第1行的左侧的一对像素是像素10a和10b，并且共享第1行的右侧的一对像素是像素11a和11b。向像素00a,00b,01a,01b,10a,10b,11a和11b分别供给传输信号TRG00a,TRG00b,TRG01a,TRG01b,TRG10a,TRG10b,TRG11a和TRG11b。在下文中，同样地，向第n行供给传输信号TRGn0a,TRGn0b,TRGn1a和TRGn1b，等等。
需要指出的是，尽管在该例子中相邻的两个像素共享浮动扩散层和其他部分，但是相邻的三个以上的像素可以共享浮动扩散层和其他部分。
图16是示出了第三实施方案中的垂直扫描电路的典型操作的时序图。在时刻T0，扫描电路210供给复位信号RST0。此外，扫描电路210将列选择信号SELX0和行选择信号SELY0设定为高。在时序图中未示出列选择信号XSELXm。在时刻T1，扫描电路210供给传输信号TRG00a。这些控制使得像素00a的像素信号被读出。
接着，在时刻T2，扫描电路210供给复位信号RST0。此外，扫描电路210将列选择信号SELX0和行选择信号SELY0设定为高。在时刻T3，扫描电路210供给传输信号TRG00b。这些控制使得像素00b的像素信号被读出。
在时刻T4，扫描电路210供给复位信号RST1。此外，扫描电路210将列选择信号SELX0和行选择信号SELY1设定为高。在时刻T5，扫描电路210供给传输信号TRG10b。这些控制使得像素10b的像素信号被读出。
接着，在时刻T6，扫描电路210供给复位信号RST0。此外，扫描电路210将列选择信号SELX1和行选择信号SELY0设定为高。在时刻T7，扫描电路210供给传输信号TRG01a。这些控制使得像素01a的像素信号被读出。
根据本技术的第三实施方案，如上所述，相邻的多个像素共享浮动扩散层和其他部分。与不存在这种共享的情况相比，这使得像素电路230的电路尺寸更小。
需要指出的是，上述实施方案仅是可以实现本技术的例子。实施方案的事项对应于用于指定所附权利要求书中的本发明的事项。同样地，用于指定在所附权利要求书中命名的本发明的事项对应于在本技术的优选实施方案的前述说明中具有相同名称的实施方案的事项。然而，本技术不限于前述实施方案，并且可以通过在所附权利要求书的范围内对实施方案应用各种变形和修改来实现。
需要指出的是，本说明书中提到的有益效果不是对本公开的限制。通过阅读本公开，其他优点将变得显而易见。
需要指出的是，本技术优选地可以具有如下构成：
(1)一种固态成像元件，包括：
多个像素电路，每个所述像素电路与沿垂直于预定方向的方向设置的多条电源线中的一条电源线连接；
信号处理部，所述信号处理部对经由信号线输出的像素信号进行处理，所述信号线与所述多个像素电路中的在所述预定方向上相邻的预定数量的像素电路共同连接；
电源路径断开/闭合部，所述电源路径断开/闭合部断开和闭合所述多条电源线中的每一条电源线和电源之间的路径；和
信号路径断开/闭合部，所述信号路径断开/闭合部断开和闭合所述多条电源线中的每一条电源线和所述信号线之间的路径。
(2)根据上述(1)所述的固态成像元件，还包括：
扫描电路，所述扫描电路进行以下处理：驱动在所述预定方向上排列的所述像素电路以输出所述像素信号；以及顺序地选择所述预定数量的像素电路。
(3)根据上述(2)所述的固态成像元件，
其中所述电源路径断开/闭合部进行控制，以使所述多条电源线中的与所选择的像素电路连接的电源线和所述电源之间的路径进入闭合状态，并且
所述信号路径断开/闭合部进行控制，以使所述多条电源线中的与所选择的像素电路连接的电源线和所述信号线之间的路径进入断开状态。
(4)根据上述(1)～(3)中任一项所述的固态成像元件，
其中所述多条电源线、所述多个像素电路和所述信号线配置在预定的半导体基板上，并且
所述信号处理部配置在层叠在所述预定的半导体基板上的半导体基板上。
(5)根据上述(4)所述的固态成像元件，
其中所述电源路径断开/闭合部和所述信号路径断开/闭合部配置在所述层叠的半导体基板上。
(6)根据上述(4)所述的固态成像元件，
其中所述电源路径断开/闭合部和所述信号路径断开/闭合部配置在所述预定的半导体基板上。
(7)根据上述(1)～(6)中任一项所述的固态成像元件，
其中所述多个像素电路中的相邻的一定数量的像素电路共享浮动扩散层，
所述浮动扩散层累积光电转换的电荷，以生成对应于所述电荷的量的电压，以及
所述像素信号是对应于所述电压的信号。
(8)根据上述(1)～(7)中任一项所述的固态成像元件，
其中所述多个像素电路分别包括：
光电转换元件，所述光电转换元件将光转换成电荷，
浮动扩散层，所述浮动扩散层累积所述电荷以生成对应于所述电荷的量的电压，
复位晶体管，所述复位晶体管使累积在所述浮动扩散层中的所述电荷的量初始化，和
放大晶体管，所述放大晶体管输出对应于所述电压的信号作为所述像素信号，以及
所述放大晶体管与所述电源连接，并且所述复位晶体管与不同于所述电源的复位电源连接。
(9)根据上述(1)～(8)中任一项所述的固态成像元件，
其中所述信号处理部对所述像素信号进行模数转换。
(10)一种成像装置，包括：
多个像素电路，每个所述像素电路与沿垂直于预定方向的方向设置的多条电源线中的一条电源线连接；
信号处理部，所述信号处理部对经由信号线输出的像素信号进行处理，所述信号线与所述多个像素电路中的在所述预定方向上相邻的预定数量的像素电路共同连接；
电源路径断开/闭合部，所述电源路径断开/闭合部断开和闭合所述多条电源线中的每一条电源线和电源之间的路径；
信号路径断开/闭合部，所述信号路径断开/闭合部断开和闭合所述多条电源线中的每一条电源线和所述信号线之间的路径；以及
记录部，所述记录部记录从处理后的像素信号生成的图像数据。
(11)一种固态成像元件的控制方法，所述方法包括：
信号处理步骤，其中对经由信号线输出的像素信号进行处理，所述信号线与多个像素电路中的在预定方向上相邻的预定数量的像素电路共同连接，每个所述像素电路与沿垂直于所述预定方向的方向设置的多条电源线中的一条电源线连接；
电源路径断开/闭合步骤，其中断开和闭合所述多条电源线中的每一条电源线和电源之间的路径；和
信号路径断开/闭合步骤，其中断开和闭合所述多条电源线中的每一条电源线和所述信号线之间的路径。
附图标记列表
100 成像装置
110 成像透镜
120 图像处理部
130 成像控制部
140 记录部
200 固态成像元件
201 上侧半导体基板
202 下侧半导体基板
203 像素单元
204 电路块
210 扫描电路
220 像素阵列部
230 像素电路
231,236 光电转换元件
232,237 传输晶体管
233 复位晶体管
234 放大晶体管
235 选择晶体管
240 列选择部
250 列选择电路
251,252,253,254 开关
255,256,257,258 MOS晶体管
260 时序控制部
270 AD转换部
271 AD转换器
280 传输控制电路

Claims (11)

1.一种固态成像元件，包括：
多个像素电路，每个所述像素电路与沿垂直于预定方向的方向设置的多条电源线中的一条电源线连接；
信号处理部，所述信号处理部对经由信号线输出的像素信号进行处理，所述信号线与所述多个像素电路中的在所述预定方向上相邻的预定数量的像素电路共同连接；
电源路径断开/闭合部，所述电源路径断开/闭合部断开和闭合所述多条电源线中的每一条电源线和电源之间的路径；和
信号路径断开/闭合部，所述信号路径断开/闭合部断开和闭合所述多条电源线中的每一条电源线和所述信号线之间的路径。
2.根据权利要求1所述的固态成像元件，还包括：
扫描电路，所述扫描电路进行以下处理：驱动在所述预定方向上排列的所述像素电路以输出所述像素信号；以及顺序地选择所述预定数量的像素电路。
3.根据权利要求2所述的固态成像元件，
其中所述电源路径断开/闭合部进行控制，以使所述多条电源线中的与所选择的像素电路连接的电源线和所述电源之间的路径进入闭合状态，并且
所述信号路径断开/闭合部进行控制，以使所述多条电源线中的与所选择的像素电路连接的电源线和所述信号线之间的路径进入断开状态。
4.根据权利要求1-3中任一项所述的固态成像元件，
其中所述多条电源线、所述多个像素电路和所述信号线配置在预定的半导体基板上，并且
所述信号处理部配置在层叠在所述预定的半导体基板上的半导体基板上。
5.根据权利要求4所述的固态成像元件，
其中所述电源路径断开/闭合部和所述信号路径断开/闭合部配置在层叠在所述预定的半导体基板上的所述半导体基板上。
6.根据权利要求4所述的固态成像元件，
其中所述电源路径断开/闭合部和所述信号路径断开/闭合部配置在所述预定的半导体基板上。
7.根据权利要求1-3中任一项所述的固态成像元件，
其中所述多个像素电路中的相邻的一定数量的像素电路共享浮动扩散层，
所述浮动扩散层累积光电转换的电荷，以生成对应于所述电荷的量的电压，以及
所述像素信号是对应于所述电压的信号。
8.根据权利要求1-3中任一项所述的固态成像元件，
其中所述多个像素电路分别包括：
光电转换元件，所述光电转换元件将光转换成电荷，
浮动扩散层，所述浮动扩散层累积所述电荷以生成对应于所述电荷的量的电压，
复位晶体管，所述复位晶体管使累积在所述浮动扩散层中的所述电荷的量初始化，和
放大晶体管，所述放大晶体管输出对应于所述电压的信号作为所述像素信号，以及
所述放大晶体管与所述电源连接，并且所述复位晶体管与不同于所述电源的复位电源连接。
9.根据权利要求1-3中任一项所述的固态成像元件，
其中所述信号处理部对所述像素信号进行模数转换。
10.一种成像装置，包括：
多个像素电路，每个所述像素电路与沿垂直于预定方向的方向设置的多条电源线中的一条电源线连接；
信号处理部，所述信号处理部对经由信号线输出的像素信号进行处理，所述信号线与所述多个像素电路中的在所述预定方向上相邻的预定数量的像素电路共同连接；
电源路径断开/闭合部，所述电源路径断开/闭合部断开和闭合所述多条电源线中的每一条电源线和电源之间的路径；
信号路径断开/闭合部，所述信号路径断开/闭合部断开和闭合所述多条电源线中的每一条电源线和所述信号线之间的路径；以及
记录部，所述记录部记录从处理后的像素信号生成的图像数据。
11.一种固态成像元件的控制方法，所述方法包括：
信号处理步骤，其中对经由信号线输出的像素信号进行处理，所述信号线与多个像素电路中的在预定方向上相邻的预定数量的像素电路共同连接，每个所述像素电路与沿垂直于所述预定方向的方向设置的多条电源线中的一条电源线连接；
电源路径断开/闭合步骤，其中断开和闭合所述多条电源线中的每一条电源线和电源之间的路径；和
信号路径断开/闭合步骤，其中断开和闭合所述多条电源线中的每一条电源线和所述信号线之间的路径。
CN201780030114.2A 2016-06-08 2017-02-22 固态成像元件、成像装置和固态成像元件的控制方法 Active CN109155830B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016114265 2016-06-08
JP2016-114265 2016-06-08
PCT/JP2017/006540 WO2017212693A1 (ja) 2016-06-08 2017-02-22 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Publications (2)

Publication Number Publication Date
CN109155830A CN109155830A (zh) 2019-01-04
CN109155830B true CN109155830B (zh) 2021-08-17

Family

ID=60577769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780030114.2A Active CN109155830B (zh) 2016-06-08 2017-02-22 固态成像元件、成像装置和固态成像元件的控制方法

Country Status (6)

Country Link
US (1) US10910430B2 (zh)
EP (1) EP3471401B1 (zh)
JP (1) JP6922905B2 (zh)
KR (1) KR20190015199A (zh)
CN (1) CN109155830B (zh)
WO (1) WO2017212693A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11394910B2 (en) * 2016-01-19 2022-07-19 SK Hynix Inc. Image sensing device generating pixel signal with boost voltage and operating method thereof
CN111918003B (zh) * 2019-05-08 2022-11-25 上海耕岩智能科技有限公司 图像传感器及其信号采集方法和电路、存储介质、终端
US20220021830A1 (en) * 2020-07-20 2022-01-20 Novatek Microelectronics Corp. Optical sensing device and method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050185077A1 (en) * 2004-02-23 2005-08-25 Jps Group Holdings, Ltd. Cmos image sensor with 1.25 - 1.5 transistor/pixel ratio
JP2005245955A (ja) * 2004-03-08 2005-09-15 Showa Nishikawa Co Ltd 寝具展示台及び寝具展示方法
JP4818018B2 (ja) 2006-08-01 2011-11-16 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP4650572B2 (ja) 2009-01-20 2011-03-16 ソニー株式会社 撮像素子およびその制御方法、並びにカメラ
ATE543215T1 (de) * 2009-03-24 2012-02-15 Sony Corp Festkörper-abbildungsvorrichtung, ansteuerverfahren für festkörper- abbildungsvorrichtung und elektronische vorrichtung
JP5272860B2 (ja) * 2009-04-08 2013-08-28 ソニー株式会社 固体撮像素子およびカメラシステム
WO2012144218A1 (ja) * 2011-04-22 2012-10-26 パナソニック株式会社 固体撮像装置および固体撮像装置の駆動方法
JP6136103B2 (ja) 2012-04-27 2017-05-31 株式会社ニコン 撮像装置、撮像素子および読出方法。
JP6607187B2 (ja) * 2014-05-26 2019-11-20 ソニー株式会社 信号処理装置、制御方法、撮像素子、並びに、電子機器
US9979916B2 (en) * 2014-11-21 2018-05-22 Canon Kabushiki Kaisha Imaging apparatus and imaging system

Also Published As

Publication number Publication date
US10910430B2 (en) 2021-02-02
KR20190015199A (ko) 2019-02-13
US20190252448A1 (en) 2019-08-15
EP3471401A1 (en) 2019-04-17
EP3471401A4 (en) 2019-08-14
EP3471401B1 (en) 2022-12-07
JP6922905B2 (ja) 2021-08-18
CN109155830A (zh) 2019-01-04
WO2017212693A1 (ja) 2017-12-14
JPWO2017212693A1 (ja) 2019-04-04

Similar Documents

Publication Publication Date Title
KR102013102B1 (ko) 고체 촬상 장치 및 카메라 시스템
JP5272860B2 (ja) 固体撮像素子およびカメラシステム
KR101177140B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치
CN111556263B (zh) 固态成像元件和成像装置
US7728895B2 (en) Solid-state image sensing device having shared floating diffusion portions
KR20060070470A (ko) 고체 촬상 장치 및 고체 촬상 장치의 구동 방법
JP6670451B2 (ja) 固体撮像装置、信号処理方法、及び、電子機器
US8054375B2 (en) Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus
EP3439287B1 (en) Image pickup element and image pickup device
CN109155830B (zh) 固态成像元件、成像装置和固态成像元件的控制方法
JP4661212B2 (ja) 物理情報取得方法および物理情報取得装置並びに半導体装置
WO2021044737A1 (ja) 固体撮像素子、および、撮像装置
JP5177198B2 (ja) 物理情報取得方法および物理情報取得装置
KR20220122624A (ko) 고체 촬상 소자, 및, 촬상 장치
WO2023074168A1 (ja) 撮像装置および電子機器
US11968466B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP2006049692A (ja) 固体撮像装置
JP2019102968A (ja) イメージセンサ
JP2008098834A (ja) 撮像素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant