JP5372667B2

JP5372667B2 - Ａｄ変換器および固体撮像装置

Info

Publication number: JP5372667B2
Application number: JP2009201522A
Authority: JP
Inventors: 義雄萩原
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2009-09-01
Filing date: 2009-09-01
Publication date: 2013-12-18
Anticipated expiration: 2029-09-01
Also published as: JP2011055196A; WO2011027768A1; US8885081B2; US20120249850A1

Description

本発明は、AD変換器（アナログ−デジタル変換器）およびそれを用いた固体撮像装置に関するものである。

従来例に係るAD変換器を用いた一例として、特許文献１〜４に記載された構成が知られている。初めに、特許文献１のAD変換器の構成および動作について説明する。

図24は、特許文献１に記載された第１の従来例に係るAD変換器を用いたMOSセンサの構成図である。このMOSセンサは、画素1101の列毎に、比較器1107およびデジタルメモリ1108で構成されたAD変換回路1106を備えている。カウンタ1104から出力されるデジタル（バイナリ）値は、DA変換回路（以後、DACと称す）1105に入力される。DAC1105は、入力されたデジタル値に応じたランプ電圧（ランプ波）1122を生成し、このランプ電圧（ランプ波）1122を参照信号として比較器1107の入力部の一方に出力する。カウンタ1104の出力は、バイナリ→グレイコード変換器1115を介して各列のデジタルメモリ1108に分配される。各AD変換回路1106内の比較器1107の入力部の他方には、画素1101から読出し信号線1103を介して画素信号が、AD変換の対象となるアナログ信号として入力される。

次に、第１の従来例に係るAD変換動作を説明する。まず、クロック生成回路1120から入力されるクロック信号1121に同期して、カウンタ1104がその初期値からカウントを開始するのと同時に、DAC1105がランプ電圧（ランプ波）1122の生成を開始する。そして、各列の画素1101からの読出し信号と、カウンタ1104の計数値と同期して変化する共通のランプ電圧（ランプ波）1122とが各列の比較器1107に入力される。これと平行して、カウンタ1104の計数値はデジタルメモリ1108に分配される。ある列の比較器1107への２つの入力信号の大小関係が入れ替わると、その比較器1107の出力電圧が反転し、その列のデジタルメモリ1108はその計数値を保持する。比較器1107に入力されるランプ電圧（ランプ波）1122とデジタルメモリ1108に入力される計数値は同期しているので、以上の動作により、画素からの読出し信号が、デジタルメモリに保持された値（デジタル値）にAD変換されることとなる。

以上で説明したAD変換方式は、特にランプ型AD変換（Ramp Run-up ADC）と呼ばれる種類のもので、AD変換一般の方式分類によると、カウンティングADC（計数型AD変換）と呼ばれる種類のものである。参照信号としてランプ電圧（ランプ波）を用いることは、画素からのアナログ信号電位を時間の長さに変換するのと等価であり、更に固定周波数のクロック信号を用いて時間の長さを計ることでAD変換を実現するため、この名称がある。

特許文献２〜４に記載された第２の従来例に係るAD変換器は、カウンタ1104の計数値を上位ビットとし、更にカウンタに入力されるクロック（またはカウンタから出力されるクロック）の位相を遅延させることにより多相クロックを生成して、その論理状態を下位ビットとすることで更なる分解能の向上を可能とするものである。

第１の従来例に係るAD変換器を用いて、例えば10ビットのAD変換を実現する場合、AD変換の対象となるアナログ信号とDACで生成されるランプ電圧（ランプ波）との比較では、10ビットの階調数分（すなわち1024回）のカウントを行う必要がある。

ここで、具体的デバイスの例として、デジタルスチルカメラ（DSC）等に使用されるイメージャを考えてみる。具体的には、画素数は2000万画素、フレームレートは60frame/secというスペックを仮定してみる。説明を容易にするため、2000万画素の画素配列を縦横比4000行×5000列として、更に単純化のためにブランキング期間がないものとすると、1行の読出し期間は、
60frame/sec×4000行/frame＝240Kline/sec
となる。つまり、1行の読出しレートは240KHzとなる。このデバイスに第１の従来例に係るAD変換器を適用すると、10ビットのAD変換であれば、1行の読出し時間にその階調数210＝1024回の比較をする必要があり、1行の読出しレートの約千倍である240MHz程度で、デジタルメモリに出力するカウンタの計数値を変える必要がある。

この計算では、AD変換回路が画素からデータを受け取るまでの待機期間やAD変換結果の出力メモリへの転送期間、すなわちAD変換としての比較動作ができない期間を考慮しておらず、また、上記以外にOB（=Optical Black）画素期間やブランキング期間を除いているため、実際には、この見積り周波数よりも高い周波数になる。

次に、第２の従来例に係るAD変換器を用いて、同様な計算をしてみる。例えば10ビットを上位8ビットと下位2ビットで構成したとすると、上位ビットについては、1行の読出しレートの256倍である60MHz程度で、デジタルメモリに出力するカウンタの計数値を変えるだけで済む。下位ビットについては、カウンタに入力するクロック（またはカウンタから出力されるクロック）の位相を0、π/4、π/2、3π/4、と遅延させ、その論理状態を保持およびエンコードすることによりデジタル値を取得する。更に、10ビットを上位6ビットと下位4ビットで構成したと仮定すると、上位ビットについては、1行の読出しレートの64倍である15MHz程度で、デジタルメモリに出力するカウンタの計数値を変えるだけで済む。下位ビットについては、カウンタに入力するクロック（またはカウンタから出力されるクロック）の位相を0、π/16、π/8、3π/16、π/4、5π/16、3π/8、７π/16、π/2、9π/16、5π/8、11π/16、3π/4、13π/16、7π/8、15π/16、と遅延させ、その論理状態を保持およびエンコードすることによりデジタル値を取得する。

特開2005-347931号公報特開2009-33297号公報特開2009-38726号公報特開2009-38781号公報

しかしながら、上記従来のAD変換器には以下に示すような、AD変換の精度に関する課題がある。
（１）上位ビットと下位ビットとが完全な従属動作ではない。
（２）下位ビットの保持データを正確に２値化するのが困難である。

以下で、上記（１）の不具合について詳述する。仮に、上位ビットおよび下位ビットのラッチタイミングが同じであったとしても、上位ビットと下位ビットとが完全に従属していないため、例えば下位ビットの論理状態が変化する前に上位ビットの論理状態が変化する、逆に上位ビットの論理状態が変化する前に下位ビットの論理状態が変化する、所謂上位ビットと下位ビットとの間での位相ズレが存在し、特に高速動作になるとこの位相ズレが顕著に（相対的に大きく）見えてくる。これにより、上位ビットと下位ビットとの位相ズレに起因したミスコードが発生し、精度の高いAD変換結果を得ることができない。

次に、上記（２）の不具合について詳述する。下位ビットの２値化は、デジタルメモリに保持された多相クロックの論理状態に基づいて行われる。特に高速動作におけるラッチタイミングでの論理状態の取得の際には、[1]High状態からLow状態へ論理状態が変化する途中のLow状態や、[2]Low状態からHigh状態へ論理状態が変化する途中のHigh状態が混在する（確率が高くなる）。これが２値化を困難にしている。２値化が困難である第１の理由は、回路の立上り時間と立下り時間とは必ずしも等しくならない、ことに起因する。CMOS回路、例えばCMOSインバータ回路で考えた場合、PMOSトランジスタの閾値電圧の設定とNMOSトランジスタの閾値電圧の設定とは、異なる工程で行われる。また、該回路の出力電圧の立上り時間は、主としてPMOSトランジスタの閾値電圧によって決定され、該回路の立下り時間は、主としてNMOSトランジスタの閾値電圧によって決定される。したがって、該回路の出力電圧の立上り時間と立下り時間とが異なるのは、製造工程に由来して起こることであり、特別な現象ではなく一般的な現象である。２値化が困難である第２の理由は、仮に、立上り時間と立下り時間とが等しくなるよう製造できたとしても、実際には電源電圧変動や温度変化によって保持回路（ラッチ回路）の閾値電圧が変動するため、結果的に誤った論理状態を保持する可能性がある、ことに起因する。この問題を回避するためには、電源電圧変動や温度変化を検知して回路を制御する手段を内蔵することが必要となるが、その分、回路規模が大きくなり、消費電力も増大する。

本発明は、上述した課題に鑑みてなされたものであって、より高精度にAD変換することができるAD変換器およびそれを用いた固体撮像装置を提供することを目的とする。

本発明は、上記の課題を解決するためになされたもので、時間の経過とともに増加または減少する参照信号を生成する参照信号生成部と、AD変換の対象となるアナログ信号の入力に係るタイミングで前記アナログ信号と前記参照信号の比較処理を開始し、前記参照信号が前記アナログ信号に対して所定の条件を満たしたタイミングで前記比較処理を終了する比較部と、複数の遅延ユニットを有し、前記比較処理の開始に係るタイミングで遷移動作を開始する円環遅延回路と、前記比較処理の終了に係る第１のタイミングで、前記複数の遅延ユニットの論理状態である下位論理状態をラッチする下位ラッチ部と、前記円環遅延回路からのクロックをカウントし、前記比較処理の終了に係る前記第１のタイミングでカウント値を上位論理状態として保持するカウント部と、前記下位ラッチ部および前記カウント部のデータに基づいて前記アナログ信号に応じたデジタル信号を算出する演算部と、を有し、前記演算部は、前記複数の遅延ユニットからの出力である前記下位ラッチ部のデータを、一定の時間間隔で順に立上る、又は、一定の時間間隔で順に立下る信号群に並び変え、前記演算部は、前記比較処理の終了に係る前記第１のタイミングでの前記信号群における状態の遷移位置を検出する、AD変換器である。
また、本発明のAD変換器において、前記円環遅延回路は、奇数個の遅延ユニットを有し、その出力は等価的に偶数となる非対称発振回路である。
また、本発明のAD変換器において、前記偶数は、2のべき乗である。
また、本発明のAD変換器において、前記複数の遅延ユニットは、その遅延量を制御可能となるよう構成される。
また、本発明のAD変換器において、前記複数の遅延ユニットの遅延量は、その遅延ユニットに流れる電流により制御される。
また、本発明のAD変換器において、前記参照信号生成部は、積分回路を用いて構成される。
また、本発明のAD変換器において、前記参照信号生成部は、DAC回路を用いて構成される。
また、本発明のAD変換器において、前記参照信号生成部は、前記DAC回路の後段に更にＬＰＦ回路を有する。
また、本発明のAD変換器において、前記ＬＰＦ回路のフィルタ定数は、少なくとも前記遅延ユニットの遅延量および前記DAC回路の量子化ステップ、に応じて制御される。
また、本発明は、入射される電磁波の大きさに応じて画素信号を出力する画素が複数、行列状に配された撮像部と、前記画素信号に応じたアナログ信号をAD変換の対象となるアナログ信号とする前記AD変換器と、前記撮像部および前記AD変換器を制御する制御部とを有する固体撮像装置である。
また、本発明の固体撮像装置において、前記撮像部の１列毎に前記カウント部を設けてカラムカウント部とし、前記円環遅延回路からのクロックを、前記カラムカウント部のカウントクロックとして用いる。
また、本発明の固体撮像装置において、前記カラムカウント部は、アップカウントモードおよびダウンカウントモードを有し、前記第１の比較処理に係るカウントをダウンカウントまたはアップカウントの一方で行い、前記第２の比較処理に係るカウントをダウンカウントまたはアップカウントの他方で行う。
また、本発明は、時間の経過とともに増加または減少する参照信号を生成する参照信号生成部と、AD変換の対象となるアナログ信号の入力に係るタイミングで前記アナログ信号と前記参照信号の比較処理を開始し、前記参照信号が前記アナログ信号に対して所定の条件を満たしたタイミングで前記比較処理を終了する比較部と、複数の遅延ユニットを有し、前記比較処理の開始に係るタイミングで遷移動作を開始する円環遅延回路と、前記円環遅延回路からのクロックをカウントするカウント部と、前記比較処理の終了に係る第１のタイミングで、前記複数の遅延ユニットの論理状態である下位論理状態をラッチする下位ラッチ部と、前記比較処理の終了に係る前記第１のタイミングで、前記カウント部の論理状態である上位論理状態をラッチする上位ラッチ部と、前記下位ラッチ部および前記上位ラッチ部のデータに基づいて前記アナログ信号に応じたデジタル信号を算出する演算部と、を有し、前記演算部は、前記複数の遅延ユニットからの出力である前記下位ラッチ部のデータを、一定の時間間隔で順に立上る、又は、一定の時間間隔で順に立下る信号群に並び変え、前記演算部は、前記比較処理の終了に係る前記第１のタイミングでの前記信号群における状態の遷移位置を検出する、AD変換器である。

また、本発明のAD変換器において、前記複数の遅延ユニットの個数は、奇数個である、ことを特徴とする。

また、本発明のAD変換器において、前記複数の遅延ユニットの個数は、奇数個であり、前記複数の遅延ユニットの各々は、更に奇数個の反転素子を有する、ことを特徴とする。
また、本発明のAD変換器において、前記奇数個の遅延ユニットで構成された前記円環遅延回路の出力は等価的に偶数となる非対称発振回路である。
また、本発明のAD変換器において、前記偶数は、2のべき乗である。

また、本発明のAD変換器において、前記遅延ユニットを構成する前記奇数個の前記反転素子は全差動型反転回路で構成される、ことを特徴とする。

また、本発明のAD変換器において、前記複数の遅延ユニットは、その遅延量を制御可能となるよう構成される、ことを特徴とする。

また、本発明のAD変換器において、前記複数の遅延ユニットの遅延量は、当該遅延ユニットに流れる電流により制御される、ことを特徴とする。

また、本発明のAD変換器において、前記カウント部は、前記上位論理状態以外に冗長上位論理状態を出力し、ラッチ部として前記下位ラッチ部および前記上位ラッチ部以外に、前記冗長上位論理状態をラッチする冗長上位ラッチ部を有し、前記冗長上位論理状態は前記上位論理状態の少なくとも一部をある時間だけ遅延させたものである、または前記上位論理状態は前記冗長上位論理状態の少なくとも一部をある時間だけ遅延させたものである、ことを特徴とする。

また、本発明のAD変換器において、前記比較部は、前記比較処理の終了に係る前記第１のタイミングを示す信号と、前記第１のタイミングをある遅延時間だけ遅延させた第２のタイミングを示す信号とを出力する、ことを特徴とする。

また、本発明のAD変換器において、前記参照信号生成部は、積分回路を用いて構成される、ことを特徴とする。

また、本発明のAD変換器において、前記参照信号生成部は、DAC回路を用いて構成される、ことを特徴とする。

また、本発明のAD変換器において、前記参照信号生成部は、前記DAC回路の後段に更にＬＰＦ回路を有する、ことを特徴とする。

また、本発明のAD変換器において、前記ＬＰＦ回路のフィルタ定数は、少なくとも前記遅延ユニットの遅延量および前記DAC回路の量子化ステップ、に応じて制御される、ことを特徴とする。

また、本発明は、入射される電磁波の大きさに応じて画素信号を出力する画素が複数、行列状に配された撮像部と、前記画素信号に応じたアナログ信号をAD変換の対象となるアナログ信号とする前記AD変換器と、前記撮像部および前記AD変換器を制御する制御部と、を有する固体撮像装置である。

また、本発明の固体撮像装置において、前記画素信号は、基準レベルと信号レベルとを含んでおり、前記比較部は、前記基準レベルと前記参照信号とを比較する第１の比較処理と、前記信号レベルと前記参照信号とを比較する第２の比較処理とを実行し、前記上位ラッチ部は、第１の上位ラッチ部および第２の上位ラッチ部を有し、前記下位ラッチ部は、第１の下位ラッチ部および第２の下位ラッチ部を有し、前記第１の比較処理に係る第１のデータと、前記第２の比較処理に係る第２のデータと、を保持する、ことを特徴とする。

また、本発明の固体撮像装置において、前記第１のデータを前記第１の上位ラッチ部および前記第１の下位ラッチ部に保持し、当該保持された第１のデータを前記第２の上位ラッチ部および前記第２の下位ラッチ部に転送した後、前記第２のデータを前記第１の上位ラッチ部および前記第１の下位ラッチ部に保持する、ことを特徴とする。

また、本発明の固体撮像装置において、前記カウント部は、前記上位論理状態以外に、更に前記冗長上位論理状態を出力し、前記上位ラッチ部は、前記第１の上位ラッチ部および前記第２の上位ラッチ部以外に、更に第１の前記冗長上位ラッチ部および第２の前記冗長上位ラッチ部を有し、前記下位ラッチ部は、第１の下位ラッチ部および第２の下位ラッチ部を有する、ことを特徴とする。

また、本発明の固体撮像装置において、前記第１のデータを前記第１の上位ラッチ部、前記第１の冗長上位ラッチ部、および前記第１の下位ラッチ部に保持し、当該保持されたデータを前記第２の上位ラッチ部、前記第２の冗長上位ラッチ部、および前記第２の下位ラッチ部に転送した後、前記第２のデータを前記第１の上位ラッチ部、前記第１の冗長上位ラッチ部、および前記第１の下位ラッチ部に保持する、ことを特徴とする。

また、本発明の固体撮像装置において、前記第１あるいは前記第２の上位ラッチ部でのデータの保持は、前記比較処理の終了に係る前記第１のタイミングまたは前記比較処理の終了に係る前記第１のタイミングをある遅延時間だけ遅延させた前記第２のタイミングの一方で行い、前記第１あるいは前記第２の冗長上位ラッチ部のデータ保持は、前記比較処理の終了に係る前記第１のタイミングまたは前記比較処理の終了に係る前記第１のタイミングをある遅延時間だけ遅延させた前記第２のタイミングの他方で行う、ことを特徴とする。

また、本発明の固体撮像装置において、前記撮像部の１列、または複数列毎に前記カウント部を設けてカラムカウント部とし、前記円環遅延回路からのクロックを、前記カラムカウント部のカウントクロックとして用いる、ことを特徴とする。

また、本発明の固体撮像装置において、前記カラムカウント部は、アップカウントモードおよびダウンカウントモードを有し、前記第１の比較処理に係るカウントをダウンカウントまたはアップカウントの一方で行い、前記第２の比較処理に係るカウントをダウンカウントまたはアップカウントの他方で行う、ことを特徴とする。

本発明によれば、上位論理状態と下位論理状態が、同一の円環遅延回路の出力に基づくことにより上位論理状態と下位論理状態の位相関係が保たれるので、より高精度にAD変換することができる。

また、本発明によれば、下位ラッチ部のデータを、一定の時間間隔で順に立上る、又は、一定の時間間隔で順に立下る信号群に並び変え、比較処理の終了に係る第１のタイミングでの信号群における状態の遷移位置を検出することにより、信号の立上りあるいは立下りのみを基準に遷移位置を検出することが可能となるので、より高精度にAD変換することができる。

本発明の第１の実施形態によるAD変換器の構成を示すブロック図である。本発明の第１の実施形態によるAD変換器が有するVCOの構成を示すブロック図である。本発明の第１の実施形態によるAD変換器が有するVCOの部分構成を示すブロック図である。本発明の第１の実施形態によるAD変換器が有するVCOの部分構成を示すブロック図である。本発明の第１の実施形態によるAD変換器が有するVCOの部分構成を示すブロック図である。本発明の第１の実施形態によるAD変換器が有するVCOの部分構成を示すブロック図である。本発明の第１の実施形態によるAD変換器が有するVCOの下位論理状態の検出動作を説明するための構成図およびタイミングチャートである。本発明の第１の実施形態によるAD変換器が有するVCOの下位論理状態の検出動作を説明するための構成図およびタイミングチャートである。本発明の第１の実施形態によるAD変換器が有するランプ部の構成を示す構成図である。本発明の第１の実施形態によるAD変換器が有するランプ部の構成を示す構成図である。本発明の第１の実施形態によるAD変換器が有するランプ部の構成を示す構成図である。本発明の第１の実施形態によるAD変換器が有するランプ部の構成を示す構成図である。本発明の第１の実施形態によるAD変換器が有するランプ部の構成を示す構成図である。本発明の第１の実施形態によるAD変換器が有するランプ部におけるランプ波の制御の内容を説明するための参考図である。本発明の第１の実施形態によるAD変換器が有するVCOの部分構成を示すブロック図である。本発明の第２の実施形態によるAD変換器の構成を示すブロック図である。本発明の第２の実施形態によるAD変換器の構成を示すブロック図である。本発明の第２の実施形態によるAD変換器の構成を示すブロック図である。本発明の第３の実施形態による固体撮像装置の構成を示すブロック図である。本発明の第３の実施形態による固体撮像装置が備える読出電流源部の構成を示す構成図である。本発明の第４の実施形態による固体撮像装置の構成を示すブロック図である。本発明の第５の実施形態による固体撮像装置の構成を示すブロック図である。本発明の第６の実施形態による固体撮像装置の構成を示すブロック図である。従来例に係るAD変換器を用いたMOSセンサの構成を示すブロック図である。

以下、本発明の実施形態について図を参照しながら説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態によるAD変換器全体の構成図の一例である。以下、図１に示す構成について説明する。このAD変換器は、ランプ部19、比較部108、VCO101、カウント部103、下位ラッチ部105、上位ラッチ部107、演算部117で構成される。

ランプ部19は、時間の経過とともに増加または減少する参照信号（ランプ波）を生成する。比較部108は、AD変換の対象となるアナログ信号Vinが入力される第１の入力端子IN1と、ランプ部19からのランプ波が入力される第２の入力端子IN2と、その比較結果を出力する第３の端子OUTとを有する。VCO101は、n個の（nは２以上の自然数）遅延ユニット（Delay Unit）を有する円環遅延回路である。カウント部103は、VCO101からのクロックをカウントする。下位ラッチ部105は、VCO101の下位論理状態を保持する。上位ラッチ部107は、カウント部103の上位論理状態を保持する。演算部117は、下位ラッチ部105および上位ラッチ部107のデータに基づいてデジタル信号を算出する。

次に、本例の動作について説明する。まず、スタートパルス（StartP）の論理状態がLowからHighに変化することで、VCO101が遷移動作を開始するとともにカウント部103がその初期値からカウントを開始する。これと同時に、ランプ部19がランプ波の生成を開始する。そして、AD変換の対象となるアナログ信号Vinと、カウント部103の上位論理状態と略同期して変化（増加あるいは減少）するランプ波とが比較部108に入力され、比較部108は比較動作を開始する。

これと平行して、VCO101の下位論理状態は下位ラッチ部105に、カウント部103の上位論理状態は上位ラッチ部107に、それぞれ分配される。比較部108への２つの入力信号の大小関係が入れ替わると、比較部108の出力が反転し、下位ラッチ部105および上位ラッチ部107は各々、入力される論理状態を保持する。比較部108に入力されるランプ波と下位ラッチ部105および上位ラッチ部107に入力される論理状態は略同期しているので、AD変換の対象となるアナログ信号が、下位ラッチ部105および上位ラッチ部107に保持された値にAD変換されることになる。その後、演算部117において下位ラッチ部105および上位ラッチ部107のデータから合成データが算出される。

図２は、図１のVCO101の構成図の一例である。VCO101は、遅延ユニット（Delay Unit）を円環状に奇数段（本例では9段）接続した構成となっている。遅延ユニットDU0〜DU8は、動作中の遅延ユニットの状態CK0〜CK8を各出力端子から出力する。ここでは、状態CK8がカウント部103へのクロックとなる。上記では、遅延ユニットの数を9段として説明したが、これに限る必要はない。

図３は、図２の遅延ユニットの部分Dの拡大図を示した第１の例である。各遅延ユニットDU0〜DU8は、3個の反転素子（NAND*_1およびINV*_1〜INV*_2）で構成される。ここで、『*』には各遅延ユニットDU0〜DU8の対応する数字（0〜8）が入る。上記では、反転素子の数を3個として説明したが、これに限る必要はない。また、NAND回路とINV（インバータ）回路を用いて遅延ユニットを構成したが、これ以外でも構わない。

図４は、図２の遅延ユニットの部分Dの拡大図を示した第２の例である。各遅延ユニットDU0〜DU8は、3個の全差動型反転素子（DE*_1〜DE*_3）で構成される。ここで、『*』には各遅延ユニットDU0〜DU8の対応する数字（0〜8）が入る。上記では、全差動型反転素子の数を3個として説明したが、これに限る必要はない。

図５は、図２の遅延ユニットの部分Dの拡大図を示した第３の例である。図３と異なるのは、各遅延ユニットDU0〜DU8を構成する反転素子INV*_1の電源線に、遅延ユニットDU0〜DU8の遅延量を制御するための電流源I1およびI2を挿入したことである。これにより、遅延量を可変することが可能となり、VCO101を例えば他のクロックに同期させて動作させる、等のフィードバック動作が可能となる。上記では、反転素子INV*_1の電源線に電流源を挿入して説明したが、これに限る必要はない。

図６は、図２の遅延ユニットの部分Dの拡大図を示した第４の例である。図４と異なるのは、各遅延ユニットDU0〜DU8を構成する全差動型反転素子DE*_2の電源線に、遅延ユニットDU0〜DU8の遅延量を制御するための電流源I1およびI2を挿入したことである。これにより、遅延量を可変することが可能となり、VCO101を例えば他のクロックに同期させて動作させる、等のフィードバック動作が可能となる。上記では、全差動型反転素子DE*_2の電源線に電流源を挿入して説明したが、これに限る必要はない。

上記のように、VCO101を構成する遅延ユニットDU0〜DU8の下位論理状態が下位ラッチ部105に保持され、遅延ユニットDU8の論理状態が入力されるカウント部103の上位論理状態が上位ラッチ部107に保持される。これにより、上位論理状態と下位論理状態は、同一のスタートパルス（StartP)に同期してそれぞれ変化することになり、上位論理状態と下位論理状態の位相関係が保たれるので、前述した（１）の課題を解決することが可能となる。

尚、本構成では円環遅延回路を、対称発振回路であるVCO（=Voltage Controlled Oscillator）回路で構成した場合について説明したが、対称発振回路と同様に円環遅延回路自体は奇数個の遅延ユニットで構成されるが、その出力は等価的に偶数（特に、２のべき乗）である所謂非対称発振回路を用いても構わない。更に、図15に示すような円環遅延回路自体が偶数個（特に、２のべき乗個）の遅延ユニットで構成され、下位論理状態の出力（端子）が偶数（特に、２のべき乗）となるRDL(=Ring Delay Line)回路や円環遅延回路自体が偶数個（特に、２のべき乗個）の遅延ユニットで構成され、更に遅延ユニットを構成する全差動型反転回路の最終段の出力がそれぞれ初段の入力の逆側に帰還されて構成される所謂全差動型発振回路を用いても構わない。

次に、VCO101の下位論理状態の検出動作について、説明する。図７は、下位論理状態の検出動作を説明するための構成図（図７（ａ））およびタイミングチャート（図７（ｂ））である。以下、図７（ａ）に示す構成について説明する。VCO101は、遅延ユニットを9段接続した構成である。遅延ユニットDU0〜DU8は、動作中の遅延ユニットの状態CK0〜CK8を各出力端子から出力する。各遅延ユニットDU0〜DU8は、NAND回路（NAND0〜NAND8）で構成されており、NAND回路（NAND1〜NAND8）の一方の端子は電源VDDに接続された構成となっている。

次に、図７（ｂ）に示す動作について説明する。スタートパルス（StartP）の論理状態がLowからHighに変化するとVCO101の遷移動作が開始され、信号CK0〜CK8は一定の時間間隔で反転動作を繰り返すことになる。つまり、VCO101内の遅延ユニットの状態が順次変化（遷移）していく。ここで、演算部117は、VCO101の状態出力（＝信号群）を第１の信号群（CK1、CK3、CK5、CK7）と第２の信号群（CK0、CK2、CK4、CK6、CK8）とに分類して並び替える。具体的には、CK1、CK3、CK5、CK7、CK0、CK2、CK4、CK6、CK8、と並び変える。これにより、図７（ｂ）の矢印が示すように、信号群は一定の時間間隔で順に立上る（又は、一定の時間間隔で順に立下る）ことになる。

続いて、比較処理の終了に係るタイミングで保持されたデータにおける遷移位置の検出が行われる。尚、遷移位置は、並び替えた信号群において状態がLowからHigh（あるいはHighからLow）に変化した箇所である。例えば、図７（ｂ）において、スタートパルス（StartP）の論理状態がLowからHighに変化してからTs秒後のVCO101の状態出力は、Low（CK1）、Low（CK3）、Low（CK5）、Low（CK7）、High（CK0）、High（CK2）、High（CK4）、High（CK6）、High（CK8）となり、CK0が遷移位置である。上記のように並び替えた信号群においては、状態がLowからHigh（あるいはHighからLow）に変化した遷移位置が時間の経過とともに順次移動する。

この遷移位置の検出回路としては、例えばフラッシュ型ADCと略同様な手法が採れる。例えば、並び替えた信号群においてLowからHigh（あるいはHighからLow）に状態変化した箇所を遷移位置とすることで、遷移位置が検出できる。この遷移位置は、信号の立上りと立下りのうちの一方のみを基準にして検出できるので、前述した（２）の課題を解決することが可能となる。ちなみに、本例の場合、得られる下位ビットのデータは２のべき乗ではないが、上位ビットと下位ビットの合成データを２のべき乗とする場合、詳細は省略するが、加減算およびビットシフト等の簡易な演算処理で容易に２のべき乗のデータに変換することが可能である。尚、前述した出力が等価的に２のべき乗である非対称発振回路等であればこれは必要ない。

次に、VCO101の下位論理状態の検出動作の他の例について、説明する。図８は、下位論理状態の検出動作を説明するための構成図（図８（ａ））およびタイミングチャート（図８（ｂ））である。以下、図８（ａ）に示す構成について説明する。VCO101は遅延ユニット（Delay Unit）を9段接続した構成である。遅延ユニットDU0〜DU8は、動作中の遅延ユニットの状態CK0〜CK8および/CK0〜/CK8を各出力端子から出力する。各遅延ユニットDU0〜DU8は、全差動型反転素子（DE0〜DE8）で構成されている。

次に、図８（ｂ）に示す動作について説明する。スタートパルス（StartP）の論理状態がLowからHighに変化するとVCO101の発振が開始され、信号CK0〜CK8および/CK0〜/CK8は一定の時間間隔で反転動作を繰り返すことになる。つまり、VCO101内の遅延ユニットの状態が順次変化（遷移）していく。ここで、演算部117は、VCO101の状態（＝信号群）を第１の信号群（/CK0〜/CK8）と第２の信号群（CK0〜CK8）とに分類して並び替える。具体的には、/CK0、/CK1、/CK2、/CK3、/CK4、/CK5、/CK6、/CK7、/CK8、CK0、CK1、CK2、CK3、CK4、CK5、CK6、CK7、CK8、と並び変える。これにより、図８（ｂ）の矢印が示すように、信号群は一定の時間間隔で順に立上る（又は、一定の時間間隔で順に立下る）ことになる。

続いて、比較処理の終了に係る第１のタイミングで保持されたデータにおける遷移位置の検出が行われる。遷移位置の検出は、フラッシュ型ADCと略同様な手法が採れる。これにより、前述した（２）の課題を解決することが可能となる。ちなみに、本例の場合、得られる下位ビットのデータは２のべき乗ではないため、上位ビットと下位ビットの合成データを２のべき乗とする場合、詳細は省略するが、加減算およびビットシフト、等の簡易な演算処理で容易に２のべき乗のデータに変換することが可能である。尚、前述した２のべき乗個の遅延ユニットで構成された全差動型発振回路等であればこれは必要ない。

図７では遅延ユニットがNAND回路で構成されており、一つの遅延ユニットの出力に注目すると、論理状態としてHighとLowのうちの一方が得られる。一方、図８では遅延ユニットが全差動型反転素子で構成されており、一つの遅延ユニットの出力に注目すると、論理状態としてHighとLowの両方が得られる。この違いにより、図７（ｂ）および図８（ｂ）において、矢印の傾きが示すように、信号の立上り位置の変化だけを追うと、図８（ｂ）のほうが図７（ｂ）よりも立上り位置が速く移動する。すなわち、図８（ａ）の構成では、図７（ａ）の構成よりも、下位論理状態における遷移位置の変化がより高速となり、高速動作が可能となる。

次に、図１のランプ部19の構成例について説明する。図９は、ランプ部19の構成図を示した第１の例である。図示するように、ランプ部19は、電荷供給回路121、積分回路122、を備えている。電荷供給回路121は、一定時間毎に一定の電荷を発生するように構成されている。本例の場合、電荷供給回路121は、一端がグランドGNDに接続され、他端が積分回路122の入力に接続された可変電流源126を備えている。可変電流源126は、その電流値が可変であるように構成されている。このため、可変電流源126の電流値を変化させることにより、積分回路122から出力されるランプ波の傾きとして所望の傾きを得ることも可能である。積分回路122は、電荷供給回路121から発生した電荷を蓄積して電圧に変換するように構成されている。本例の場合、積分回路122は、キャパシタC、電圧源Vref、および演算増幅器Gを備えている。電圧源Vrefは、一端がグランドGNDに接続され、他端が演算増幅器Gの正（+）側入力端子に接続されている。更に、電圧源Vrefを可変電圧源構成とすることでランプ波の初期値(開始電圧)を所望の値とすることも可能である。

図１０は、ランプ部19の構成図を示した第２の例である。図９と異なるのは、電荷供給回路121の可変電流源126の一端が基準電源に接続されていることである。

図１１は、ランプ部19の構成図を示した第３の例である。図９と異なるのは、可変電流源を複数のNMOSトランジスタで構成したことである。NMOSトランジスタのゲート電極に印加される電圧源Vnの電圧およびトランジスタの数を可変することにより、所望の傾きのランプ波を得ることが可能となる。

図１２は、ランプ部19の構成図を示した第４の例である。図１０と異なるのは、可変電流源を複数のPMOSトランジスタで構成したことである。図１１と同様に、NMOSトランジスタのゲート電極に印加される電圧源Vpの電圧およびトランジスタの数を可変することにより、所望の傾きのランプ波を得ることが可能となる。

図１３は、ランプ部19の構成図を示した第５の例である。図示するように、ランプ部19は、DAC(=Digital Analog Converter)回路131、LPF(=Low Pass Filter)回路132、バッファ回路133、を備えている。DAC回路131は、例えばカウント部103のカウント値の増加に応じてステップ状のランプ波を発生する。LPF回路132は、例えば抵抗と容量とで構成される、所謂低周波通過フィルタ回路である。フィルタ定数である抵抗値Rと容量値Cを変化させることで帯域（≒1／τ:時定数τ=R×C）が制御される。尚、フィルタ回路はこの構成に限る必要はない。バッファ回路133は、LPF回路132を通過したランプ波をバッファリングして出力する。尚、バッファ回路133を、例えばソースフォロワ回路、ボルテージフォロワ回路、あるいは、電圧増幅できる増幅器で構成しても構わない。

図１４は、図１３のLPF回路132のフィルタ定数を変化させた場合の様子を模式的に表した図である。横軸は時間、縦軸は電圧であり、フィルタ定数を制御することでランプ波形が変化する。

次に、ランプ波の制御について具体的に説明する。図１４の横軸の時間は遅延ユニットの遅延量（時間）と同等であり、縦軸の電圧はDAC回路131の量子化ステップと同等である。例えば遅延ユニットの遅延量の変化に関しては、遅延量が小さくなれば帯域を大きくし、遅延量が大きくなれば帯域を小さくする制御を行う。また、例えばDAC回路の量子化ステップの変化に関しては、量子化ステップが小さくなれば帯域を小さくし、量子化ステップが大きくなれば帯域を大きくする制御を行う。このように、フィルタを設け、更にフィルタ定数を制御する、ことで滑らかなランプ波を得ることが可能となる。

上述したように、本実施形態では、原理的に上位ビットの制御が下位ビットの制御に完全に従属しているため、上位ビットと下位ビットとの位相ズレによるミスコードが発生しない。また、VCO101の下位論理状態を示す信号を並び替えた信号群におけるLowからHighあるいはHighからLowへの遷移位置を検出することにより立上りあるいは立下りのみでエンコードが可能となり、エンコードミスの発生を抑圧することが可能となる。

また、VCO101を奇数個の遅延ユニットで構成することにより、DNL(=Differetial Non Linearity：微分非直線性)を高く確保し、且つ、容易に発振させることができる。更に、１個の遅延ユニットを１以上の奇数個の反転素子で構成することにより、遅延ユニットを構成する反転素子の回路構成の多様化が可能となる。更にVCO101を奇数個の全差動型反転回路で構成することにより、円環遅延回路を高速で動作させることが可能となる。

また、遅延ユニットの遅延量を制御可能とすることにより、VCO101を他のクロックに同期させる等のフィードバック制御が可能となる。更に、複数の遅延ユニットの遅延量を、遅延ユニットに流れる電流を可変することで制御することにより、容易な構成でフィードバック制御が可能となる。

また、積分回路を用いてランプ部19を構成することにより、参照信号（ランプ波）がアナログ信号となるため、高分解能かつ高精度なAD変換を実現することが可能となる。また、DAC回路を用いてランプ部19を構成することにより、参照信号がデジタル的な信号となるため、ノイズ耐性を向上させることが可能となる。

また、ランプ部19において、DAC回路の後段にLPF回路を設けることにより、デジタル的な参照信号をアナログ的な参照信号とすることが可能となる。更に、LPF回路のフィルタ定数を遅延ユニットの遅延量およびDAC回路の量子化ステップに応じて制御することにより、駆動状態に応じて、デジタル的な参照信号をアナログ的な参照信号に好適化し、より滑らかに変化する参照信号を得ることが可能となる。

また、電源電圧変動や温度変化を検知して回路を制御する手段をAD変換器に内蔵する必要がないので、消費電力や回路規模の増大を防止することが可能となる。

（第２の実施形態）
図１６は、本発明の第２の実施形態によるAD変換器全体の構成図の一例である。以下、図１６に示す構成について説明する。図１と異なるのは、カウント部103からの上位論理状態の出力を遅延させるためのカウント遅延部104および冗長上位ラッチ部106を設けたことである。カウント遅延部104は、制御信号によって制御される。カウント部103から出力された上位論理状態はカウント遅延部104によって遅延され、冗長上位ラッチ部106によって保持される。それ以外は、図１と同様であるので説明は省略する。

これにより、上位論理状態と、上位論理状態を遅延させた冗長上位論理状態とを出力できるので、例えば下位論理状態と上位論理状態との間でデータを保持するタイミングにズレ（ミスマッチ）が生じた場合でも、冗長上位論理状態を保持したデータを用いることでデータの補正をすることが可能となる。尚、図１６では、上位論理状態を遅延させたものを冗長上位論理状態としているが、冗長上位論理状態を遅延させたものを上位論理状態としてもよい。

図１７は、本実施形態によるAD変換器全体の構成図の第２の例である。以下、図１７に示す構成について説明する。図１と異なるのは、比較部108での比較結果を遅延させるための比較遅延部109を設けたことである。比較遅延部109は、制御信号によって制御される。比較部108から出力された信号と、比較遅延部109から出力された信号との一方によって下位ラッチ部105のラッチのタイミングが制御され、他方によって上位ラッチ部107のラッチのタイミングが制御される。それ以外は、図１と同様であるので説明は省略する。

これにより、例えばVCO101からの下位論理状態とカウント部103からの上位論理状態を保持するタイミングを制御することで、取込みタイミングを好適にすることが可能となる。

図１８は、本実施形態によるAD変換器全体の構成図の第３の例である。以下、図１８に示す構成について説明する。図１と異なるのは、カウント部103からの上位論理状態の出力を遅延させるためのカウント遅延部104と、冗長上位ラッチ部106と、比較部108での比較結果を遅延させるための比較遅延部109とを設けたことである。カウント遅延部104および比較遅延部109は、制御信号によって各々制御される。それ以外は、図１と同様であるので説明は省略する。

これにより、下位ラッチ部、上位ラッチ部、および冗長上位ラッチ部へのデータ保持タイミングを制御することで各ビット間での取込みタイミングをより好適にすることが可能となる。

（第３の実施形態）
図１９は、本発明の第３の実施形態による（C）MOS固体撮像装置の概略構成図の一例である。以下、図１９に示す構成について説明する。固体撮像装置1は、撮像部2、垂直選択部12、読出電流源部5、アナログ部6、クロック生成部18、ランプ部19、カラム処理部15、水平選択部14、出力部17、制御部20で構成されている。

撮像部2は、入射される電磁波の大きさに応じた信号を生成且つ出力する単位画素3が複数、行列状に配されている。垂直選択部12は、撮像部2の各行を選択する。読出電流源部5は、撮像部2からの信号を電圧信号として読み出す。アナログ部6は、詳細な説明は省略するが、必要に応じて信号増幅機能を持つAGC(=Auto Gain Control)回路などを有する。クロック生成部18は各クロックを生成する。ランプ部19は、時間の経過とともに増加または減少する参照信号（ランプ波）を生成する。カラム処理部15は、ランプ部19と参照信号線119を介して接続される。水平選択部14は、AD変換されたデータを水平信号線118に読み出す。出力部17は、水平信号線118に接続される。制御部20は各部を制御する。

図１９では、簡単のため４行×６列の単位画素3から構成される撮像部2の場合について説明しているが、現実には、撮像部2の各行や各列には、数十から数万の単位画素3が配置されることになる。尚、図示を割愛するが、撮像部2を構成する単位画素3は、フォトダイオード／フォトゲート／フォトトランジスタなどの光電変換素子、およびトランジスタ回路によって構成されている。

このシステム構成において、撮像部2の各単位画素3を駆動制御する周辺の駆動系や信号処理系、即ち垂直選択部12、水平選択部14、カラム処理部15、出力部17、クロック生成部18、ランプ部19、および制御部20などの周辺回路は、撮像部2と共に、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成される。

以下では、各部のより詳細な説明を行う。撮像部2は、単位画素3が4行6列分だけ2次元に配置されるとともに、この4行6列の画素配列に対して行毎に行制御線11が配線されている。行制御線11の各一端は、垂直選択部12の各行に対応した各出力端に接続されている。垂直選択部12は、シフトレジスタあるいはデコーダなどによって構成され、撮像部2の各単位画素3の駆動に際して、行制御線11を介して撮像部2の行アドレスや行走査の制御を行う。また、撮像部2の画素配列に対して列毎に垂直信号線13が配線されている。

図２０は、読出電流源部5の一例を示したものである。NMOSトランジスタを用いて読出電流源部5が構成されている。ドレイン端子には撮像部2からの垂直信号線13が接続され、制御端子には適宜所望の電圧が印加され、ソース端子はGNDに接続された構成となっている。これにより、画素からの信号が電圧モードとして出力されることになる。尚、図２０では、読出電流源部5としてNMOSトランジスタを用いた場合で説明しているがこれに限る必要はない。

カラム処理部15は、撮像部2の画素列毎、即ち垂直信号線13毎に設けられたADC部16を有し、撮像部2の各単位画素3から画素列毎に垂直信号線13を通して読み出されるアナログの画素信号をデジタルデータに変換する。尚、本例では、撮像部2の画素列に対して1対1の対応関係をもってADC部16を配置する構成をとっているが、これは一例に過ぎず、この配置関係に限定されるものではない。例えば、複数の画素列に対してADC部16を１つ配置し、この１つのADC部16を複数の画素列間で時分割にて使用する構成をとることも可能である。カラム処理部15は、後述するランプ部19、クロック生成部18、および出力部17と共に、撮像部2の選択画素行の単位画素3から読み出されるアナログの画素信号をデジタルの画素データに変換するアナログ-デジタル変換手段を構成している。このカラム処理部15、特にADC部16の詳細については後述する。

ランプ部19は、例えば積分回路によって構成され、制御部20による制御に従って、時間が経過するにつれてレベルが傾斜状に変化する、いわゆるランプ波を生成し、参照信号線119を介して比較部108の入力端子の一方に供給する。尚、ランプ部19としては、積分回路を用いたものに限られるものではなく、DAC回路を用いても構わない。ただし、DAC回路を用いてデジタル的にランプ波を生成する構成をとる場合には、ランプ波のステップを細かくする、あるいはそれと同等な構成をとる必要がある。

水平選択部14は、シフトレジスタあるいはデコーダなどによって構成され、カラム処理部15のADC部16の列アドレスや列走査の制御を行う。この水平選択部14による制御に従って、ADC部16でAD変換されたデジタルデータは順に水平信号線118に読み出される。

制御部20は、ランプ部19、クロック生成部18、垂直選択部12、水平選択部14、出力部17などの各部の動作に必要なクロックや所定タイミングのパルス信号を供給するTG(=Timing Generator：タイミングジェネレータ)の機能ブロックと、このTGと通信を行うための機能ブロックとを備える。尚、制御部20は、撮像部2や垂直選択部12および水平選択部14など、他の機能要素とは独立して、別の半導体集積回路として提供されても構わない。その場合、撮像部2や垂直選択部12および水平選択部14などからなる撮像デバイスと制御部20とにより、半導体システムの一例である撮像装置が構築される。この撮像装置は、周辺の信号処理や電源回路なども組み込まれた撮像モジュールとして提供されても構わない。

クロック生成部18は、VCO101とカウント部103とで構成される。VCO101が、例えば9段の遅延ユニットで構成されていれば、クロック生成部18は9相クロックCK0、CK1、CK2、CK3、CK4、CK5、CK6、CK7、CK8を出力する。

出力部17は、演算部を内蔵し、出力されたデジタルデータに基づいてバイナリ化等のコード変換を実施し、2値化したデジタルデータを出力する。また、出力部17は、バッファリング機能以外に、例えば黒レベル調整、列バラツキ補正、色処理などの信号処理機能を内蔵しても構わない。更に、nビットパラレルのデジタルデータをシリアルデータに変換して出力するようにしても構わない。

次に、ADC部16の構成について説明する。ADC部16は各々、撮像部2の各単位画素3から垂直信号線13を通して読み出されるアナログの画素信号を、ランプ部19から与えられる、AD変換するためのランプ波と比較することにより、リセットレベル（基準レベル）や信号レベルの各大きさに対応した時間軸方向の大きさ（パルス幅）を持つパルス信号を生成する。そして、このパルス信号のパルス幅の期間に対応したデータを画素信号の大きさに応じたデジタルデータとすることによってAD変換を行う。

以下では、ADC部16の構成の詳細について説明する。ADC部16は列毎に設けられており、図１９では6個のADC部16が設けられている。各列のADC部16は同一の構成となっている。ADC部16は、比較部108と、第１の下位ラッチ部105および第１の上位ラッチ部107で構成される第１のラッチ部116と、第２の下位ラッチ部105’および第２の上位ラッチ部107’で構成される第２のラッチ部116’とで構成される。

比較部108は、撮像部2の単位画素3から垂直信号線13を通して出力されるアナログの画素信号に応じた信号電圧と、ランプ部19から供給されるランプ波とを比較することによって、画素信号の大きさを時間軸方向の情報（パルス信号のパルス幅）に変換する。比較部108の比較出力は、例えばランプ電圧が信号電圧よりも大なるときにはHighレベルになり、ランプ電圧が信号電圧以下のときにはLowレベルになる。

第１のラッチ部116は、比較部108の比較出力を受けて、この比較出力が反転するタイミングで、クロック生成部18（VCO101およびカウント部103）で生成された論理状態であるデジタルデータをラッチ（保持／記憶）する。第１のラッチ部116にラッチされたデジタルデータは、第２のラッチ部116’に転送される。

ここで、下位ラッチ部105および下位ラッチ部105’のデジタルデータは、例えば9ビットのデータである。また、上位ラッチ部107および上位ラッチ部107’のデジタルデータは、例えば10ビットのデータである。尚、この10ビットは一例であって、10ビット未満のビット数（例えば、8ビット）や10ビットを超えるビット数（例えば、12ビット）などであっても構わない。本ADC部16では、ラッチ部116およびラッチ部116’を上下に分離して配置する構成としたがこれは１例に過ぎない。例えば、転送時間の短縮化のためには、対応するラッチ部の更に対応する各ビットを近接して配置することが好ましい。

次に、本例の動作について説明する。ここでは、単位画素3の具体的な動作については説明を省略するが、周知のように単位画素3ではリセットレベルと信号レベルとが出力される。

AD変換は、以下のようにして行われる。例えば所定の傾きで下降するランプ波と、単位画素3からの画素信号であるリセットレベルあるいは信号レベルの各電圧とを比較し、この比較処理で用いるランプ波が生成された時点から、リセットレベルや信号レベルに応じた信号とランプ波（ランプ電圧）とが一致するまでの期間を、VCO101から出力されるクロック（例えばCK8）によりカウントするとともに、一定の位相差を有する多相クロック（CK0、CK1、CK2、CK3、CK4、CK5、CK6、CK7、CK8）の論理状態を計測することで、リセットレベルあるいは信号レベルの各大きさに対応したデジタルデータを得る。

ここで、撮像部2の選択行の各単位画素3からは、アナログの画素信号として、1回目の読出し動作で画素信号の雑音を含むリセットレベルが読み出され、その後、2回目の読出し動作で信号レベルが読み出される。そして、リセットレベルと信号レベルとが垂直信号線13を通してADC部16に時系列で入力される。以下では、1回目および2回目の各読出し動作とその後の演算処理の詳細について説明する。

<1回目の読出し>
任意の画素行の単位画素3から垂直信号線13への1回目の読出しが安定した後、制御部20は、ランプ部19に対して、ランプ波生成の制御データを供給する。これを受けてランプ部19は、比較部108の一方の入力端子に与える比較電圧として、波形が全体として時間的にランプ状に変化するランプ波を出力する。比較部108は、このランプ波とリセットレベルとを比較する。VCO101およびカウント部103の各論理状態は、第１のラッチ部116を構成する下位ラッチ部105および上位ラッチ部107に出力される。

比較部108は、ランプ部19から与えられるランプ波と、リセットレベルとを比較し、双方の電圧が略一致したときに、比較出力を反転させる。第１のラッチ部116は、比較出力が反転した時点のVCO101およびカウント部103の各論理状態を下位ラッチ部105および上位ラッチ部107に保持する。制御部20は、所定の期間を経過すると、ランプ部19への制御データの供給と、クロック生成部18からの出力とを停止する。これにより、ランプ部19は、ランプ波の生成を停止する。その後、第１のラッチ部116に保持されたデータは、第２のラッチ部116’に転送される。このとき、下位ラッチ部105に保持されているデータが下位ラッチ部105'に転送され、上位ラッチ部107に保持されているデータが上位ラッチ部107'に転送される。

<2回目の読出し>
続いて、2回目の読出し時には、単位画素3毎の入射光量に応じた信号レベルを読み出し、1回目の読出しと同様な動作を行う。任意の画素行の単位画素3から垂直信号線13への2回目の読出しが安定した後、制御部20は、ランプ部19に対して、ランプ波生成の制御データを供給する。これを受けてランプ部19は、比較部108の一方の入力端子に与える比較電圧として、波形が全体として時間的にランプ状に変化するランプ波を出力する。比較部108は、このランプ波と信号レベルとを比較する。VCO101およびカウント部103の各論理状態は、第１のラッチ部116を構成する下位ラッチ部105および上位ラッチ部107に出力される。

比較部108は、ランプ部19から与えられるランプ波と、信号レベルとを比較し、双方の電圧が略一致したときに、比較出力を反転させる。第１のラッチ部116は、比較出力が反転した時点のVCO101およびカウント部103の各論理状態を下位ラッチ部105および上位ラッチ部107に保持する。制御部20は、所定の期間を経過すると、ランプ部19への制御データの供給と、クロック生成部18からの出力とを停止する。これにより、ランプ部19は、ランプ波の生成を停止する。

<演算処理>
第１のラッチ部116および第２のラッチ部116'にラッチされたデジタルデータは、水平選択部14により水平信号線118を介して出力され、出力部17に内蔵された演算部に転送される。その後、演算部において、バイナリ化処理、減算処理（リセットレベルのデータと信号レベルのデータとの差分処理）を実施することで信号成分の合成データが得られる。

上述したように、本実施形態では、一定の位相差を持つ多相クロックからなる下位の論理状態を下位ビットとし、この多相クロックの１つをカウントクロックとすることで生成した上位の論理状態を上位ビットとする。そして、アナログの画素信号とランプ波との比較出力が反転したときの多相クロックの論理状態を保持する。これにより、カウンタの動作速度に律則されることなく、さらに細かい時間情報を持つビット列を得ることが可能となる。また、上位ビットが下位ビットに完全に従属して動作しているため、特に高速時に問題となる位相ズレに起因したミスコードが原理的に存在せず、更に下位ビットを構成する多相クロックの立上り、あるいは、立下りのみを用いるため、2値化エラーの無い固体撮像装置を提供することが可能となる。

また、リセットレベルのデータと信号レベルのデータとの差分処理をすることで、信号成分を高速かつ高精度にAD変換することが可能となる。

また、第１のラッチ部116でラッチしたリセットレベルのデータを第２のラッチ部116'に転送した後、第１のラッチ部116で信号レベルのデータをラッチすることで、リセットレベルおよび信号レベルのデータを同一の第１のラッチ部116でラッチすることになるので、ラッチ部毎の特性の個体差によるデータのホールドエラーを抑圧することが可能となる。

（第４の実施形態）
図２１は、本発明の第４の実施形態による（C）MOS固体撮像装置の概略構成図の一例である。以下、図２１に示す構成図について説明する。図１９と異なるのは、カウント部103からの上位論理状態をある遅延時間だけ遅延させた冗長上位論理状態を保持するための第１の冗長上位ラッチ部106および第２の冗長上位ラッチ部106’を設けたことである。それ以外は、図１９と同様であるので説明は省略する。

次に、本例の動作であるが、基本動作は第２の実施形態および第３の実施の形態で説明した内容と同様であるので省略する。

上述したように、本実施形態では、上位論理状態と、上位論理状態を遅延させた冗長上位論理状態とを出力できるので、例えば下位論理状態と上位論理状態との間でデータを保持するタイミングにズレ（ミスマッチ）が生じた場合でも、冗長上位論理状態を保持したデータを用いることでデータの補正をすることが可能となる。

（第５の実施形態）
図２２は、本発明の第５の実施形態による（C）MOS固体撮像装置の概略構成図の一例である。以下、図２２に示す構成について説明する。図２１と異なるのは、比較部108の比較出力をある遅延時間だけ遅延して出力する比較遅延部109を設けたことである。それ以外は、図２１と同様であるので説明は省略する。

次に、本例の動作であるが、基本動作は図２の実施形態および第３の実施の形態で説明した内容と同様であるので省略する。

上述したように、本実施形態では、上位論理状態と、上位論理状態を遅延させた冗長上位論理状態とを出力できるので、例えば下位論理状態と上位論理状態との間でデータを保持するタイミングにズレ（ミスマッチ）が生じた場合でも、冗長上位論理状態を保持したデータを用いることでデータの補正をすることが可能となる。更に、比較部108での比較結果を出力する以外に、比較結果をある遅延時間だけ遅延して出力できるので、結果的にデータの取込みタイミングを制御することになり、より好適な取込みタイミングにすることが可能となる。

（第６の実施形態）
図２３は、本発明の第６の実施形態による（C）MOS固体撮像装置の概略構成図の一例である。以下、図２３に示す構成について説明する。図１９と異なるのは、カウント部103をカラムカウンタ103’としてADC部16毎に内蔵し、比較部108の比較結果をある遅延時間だけ遅延して出力する比較遅延部109を設けたこと、およびカウント部103からの上位論理状態をある遅延時間だけ遅延させた冗長上位論理状態を保持するための第１の冗長上位ラッチ部106および第２の冗長上位ラッチ部106’を設けたことである。それ以外は、図１９と同様であるので説明は省略する。ここで、カラムカウンタ103’は、上位論理状態を保持するラッチ機能を合わせ持つカウンタ回路を想定している。これにより、別途第１の上位ラッチ部を内蔵する必要が無くなる。尚、カラムカウンタ103’として、Up/Downカウンタ回路を用いて構成しても構わない。その場合、内蔵するラッチ回路の数を低減できるので面積の低減が可能になる。

次に、本例の動作について説明する。基本的な動作は、第３の実施形態〜第５の実施形態と同様ではあるが、要点について改めて詳述する。AD変換は、以下のようにして行われる。例えば所定の傾きで下降するランプ波と、単位画素3からの画素信号であるリセットレベルあるいは信号レベルの各電圧とを比較し、この比較処理で用いるランプ波が生成された時点から、リセットレベルや信号レベルに応じた信号とランプ波（ランプ電圧）とが一致するまでの期間を、VCO101から出力されるクロック（例えばCK8）によりカウントするとともに、一定の位相差を有する多相クロック（CK0、CK1、CK2、CK3、CK4、CK5、CK6、CK7、CK8）の論理状態を計測することで、リセットレベルあるいは信号レベルの各大きさに対応したデジタルデータを得る。

<1回目の読出し>
任意の画素行の単位画素3から垂直信号線13への1回目の読出しが安定した後、制御部20は、ランプ部19に対して、ランプ波生成の制御データを供給する。これを受けてランプ部19は、比較部108の一方の入力端子に与える比較電圧として、波形が全体として時間的にランプ状に変化するランプ波を出力する。比較部108は、このランプ波とリセットレベルとを比較する。VCO101の下位論理状態は、第１のラッチ部116を構成する下位ラッチ部105に保持される。また、この下位論理状態のクロックの１つがカラムカウンタ103’のカウントクロックとして用いられる。

比較部108は、ランプ部19から与えられるランプ波と、リセットレベルとを比較し、双方の電圧が略一致したときに、比較出力を反転させて出力する。この出力のタイミングを第１のタイミングとする。また、比較遅延部109は、比較部108からの比較出力をある遅延時間だけ遅延させて出力する。この出力のタイミングを第２のタイミングとする。

第１のタイミングにおいて、カラムカウンタ103’の冗長上位論理状態が冗長上位ラッチ部106に保持される。続いて、第２のタイミングにおいて、VCO101の下位論理状態が下位ラッチ部105に保持されるとともに、例えばカラムカウンタ103’のカウント動作を停止することでカラムカウンタ103’が上位論理状態を保持する。制御部20は、所定の期間を経過すると、ランプ部19への制御データの供給と、クロック生成部18からの出力とを停止する。これにより、ランプ部19は、ランプ波の生成を停止する。その後、第１のラッチ部116に保持されたデータは、第２のラッチ部116’に転送される。このとき、下位ラッチ部105に保持されているデータが下位ラッチ部105'に転送され、カラムカウンタ103'に保持されているデータが上位ラッチ部107'に転送され、冗長上位ラッチ部106に保持されているデータが冗長上位ラッチ部106'に転送される。

<2回目の読出し>
続いて、2回目の読出し時には、単位画素3ごとの入射光量に応じた信号レベルを読み出し、1回目の読出しと同様な動作を行う。任意の画素行の単位画素3から垂直信号線13への2回目の読出しが安定した後、制御部20は、ランプ部19に対して、ランプ波生成の制御データを供給する。これを受けてランプ部19は、比較部108の一方の入力端子に与える比較電圧として、波形が全体として時間的にランプ状に変化するランプ波を出力する。比較部108は、このランプ波と信号レベルとを比較する。VCO101の下位論理状態は、第１のラッチ部116を構成する下位ラッチ部105に保持される。また、この下位論理状態のクロックの１つがカラムカウンタ103’のカウントクロックとして用いられる。

比較部108は、ランプ部19から与えられるランプ波と、信号レベルとを比較し、双方の電圧が略一致したときに、比較出力を反転させて出力する。この出力のタイミングを第１のタイミングとする。また、比較遅延部109は、比較部108からの比較出力をある遅延時間だけ遅延させて出力する。この出力のタイミングを第２のタイミングとする。

第１のタイミングにおいて、カラムカウンタ103’の冗長上位論理状態が冗長上位ラッチ部106に保持される。続いて、第２のタイミングにおいて、VCO101の下位論理状態が下位ラッチ部105に保持されるとともに、例えばカラムカウンタ103’のカウント動作を停止することでカラムカウンタ103’が上位論理状態を保持する。制御部20は、所定の期間を経過すると、ランプ部19への制御データの供給と、クロック生成部18からの出力を停止する。これにより、ランプ部19は、ランプ波の生成を停止する。

<演算処理>
第１のラッチ部および第２のラッチ部に保持されたデジタルデータは、水平選択部14により水平信号線118を介して出力され、出力部17に内蔵された演算部に転送される。その後、演算部において、バイナリ化処理、減算処理を実施することで信号成分の合成データが得られる。

更に、上位論理状態と冗長上位論理状態とを出力できるので、例えば下位論理状態と上位論理状態との間でデータを保持するタイミングにズレ（ミスマッチ）が生じた場合でも、冗長上位論理状態を保持したデータを用いることでデータの補正をすることが可能となり、精度の高い固体撮像装置を実現することが可能となる。

また、図１９では、図示していないが、カウント部103の上位論理状態を上位ラッチ部107に伝達するためのバッファ回路が必要となるが、図２３では、撮像部2の列毎にカラムカウンタ103'を設け、VCO101からのクロックを、カラムカウンタ103'のカウントクロックとして用いることにより、このバッファ回路が不要となる。

尚、Up/Downカウンタ回路を用いてカラムカウンタ103’を構成する場合、カラムカウンタ103’が1回目の読出し時に例えばダウンカウントでカウントを行い、2回目の読出し時に例えばアップカウントでカウントを行えばよい。これにより、リセットレベルの上位データと信号レベルの上位データとのCDS動作が可能となる。

以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

2・・・撮像部、5・・・読出電流源部、6・・・アナログ部、12・・・垂直選択部、14・・・水平選択部、15カラム処理部、16・・・ADC部、17・・・出力部、18・・・クロック生成部、19・・・ランプ部、20・・・制御部、101・・・ VCO、103・・・カウント部、103'・・・カラムカウンタ、104・・・カウント遅延部、105，105'・・・下位ラッチ部、106，106'・・・冗長上位ラッチ部、107，107'・・・上位ラッチ部、108・・・比較部、109・・・比較遅延部、116・・・第１のラッチ部、116'・・・第２のラッチ部、117・・・演算部、121・・・電荷供給回路、122・・・積分回路、126・・・可変電流源、131・・・DAC回路、132・・・LPF回路、133・・・バッファ回路

Claims

時間の経過とともに増加または減少する参照信号を生成する参照信号生成部と、
AD変換の対象となるアナログ信号の入力に係るタイミングで前記アナログ信号と前記参照信号の比較処理を開始し、前記参照信号が前記アナログ信号に対して所定の条件を満たしたタイミングで前記比較処理を終了する比較部と、
複数の遅延ユニットを有し、前記比較処理の開始に係るタイミングで遷移動作を開始する円環遅延回路と、
前記比較処理の終了に係る第１のタイミングで、前記複数の遅延ユニットの論理状態である下位論理状態をラッチする下位ラッチ部と、
前記円環遅延回路からのクロックをカウントし、前記比較処理の終了に係る前記第１のタイミングでカウント値を上位論理状態として保持するカウント部と、
前記下位ラッチ部および前記カウント部のデータに基づいて前記アナログ信号に応じたデジタル信号を算出する演算部と、
を有し、
前記演算部は、前記複数の遅延ユニットからの出力である前記下位ラッチ部のデータを、一定の時間間隔で順に立上る、又は、一定の時間間隔で順に立下る信号群に並び変え、
前記演算部は、前記比較処理の終了に係る前記第１のタイミングでの前記信号群における状態の遷移位置を検出する、AD変換器。
前記円環遅延回路は、奇数個の遅延ユニットを有し、その出力は等価的に偶数となる非対称発振回路である、
請求項１に係るAD変換器。
前記偶数は、2のべき乗である、
請求項２に係るAD変換器。
前記複数の遅延ユニットは、その遅延量を制御可能となるよう構成される、
請求項１から請求項３の何れか１つに係るAD変換器。
前記複数の遅延ユニットの遅延量は、その遅延ユニットに流れる電流により制御される、
請求項４に係るAD変換器。
前記参照信号生成部は、積分回路を用いて構成される、
請求項１から請求項５の何れか１つに係るAD変換器。
前記参照信号生成部は、DAC回路を用いて構成される、
請求項１から請求項５の何れか１つに係るAD変換器。
前記参照信号生成部は、前記DAC回路の後段に更にＬＰＦ回路を有する、
請求項７に係るAD変換器。
前記ＬＰＦ回路のフィルタ定数は、少なくとも前記遅延ユニットの遅延量および前記DAC回路の量子化ステップ、に応じて制御される、
請求項８に係るAD変換器。
入射される電磁波の大きさに応じて画素信号を出力する画素が複数、行列状に配された撮像部と、
前記画素信号に応じたアナログ信号をAD変換の対象となるアナログ信号とする請求項１から請求項９の何れか１つに係るAD変換器と、
前記撮像部および前記AD変換器を制御する制御部と、
を有する固体撮像装置。
前記撮像部の１列毎に前記カウント部を設けてカラムカウント部とし、
前記円環遅延回路からのクロックを、前記カラムカウント部のカウントクロックとして用いる、
請求項１０に係る固体撮像装置。
前記カラムカウント部は、アップカウントモードおよびダウンカウントモードを有し、第１の比較処理に係るカウントをダウンカウントまたはアップカウントの一方で行い、第２の比較処理に係るカウントをダウンカウントまたはアップカウントの他方で行う、
請求項１１に係る固体撮像装置。
時間の経過とともに増加または減少する参照信号を生成する参照信号生成部と、
AD変換の対象となるアナログ信号の入力に係るタイミングで前記アナログ信号と前記参照信号の比較処理を開始し、前記参照信号が前記アナログ信号に対して所定の条件を満たしたタイミングで前記比較処理を終了する比較部と、
複数の遅延ユニットを有し、前記比較処理の開始に係るタイミングで遷移動作を開始する円環遅延回路と、
前記円環遅延回路からのクロックをカウントするカウント部と、
前記比較処理の終了に係る第１のタイミングで、前記複数の遅延ユニットの論理状態である下位論理状態をラッチする下位ラッチ部と、
前記比較処理の終了に係る前記第１のタイミングで、前記カウント部の論理状態である上位論理状態をラッチする上位ラッチ部と、
前記下位ラッチ部および前記上位ラッチ部のデータに基づいて前記アナログ信号に応じたデジタル信号を算出する演算部と、
を有し、
前記演算部は、前記複数の遅延ユニットからの出力である前記下位ラッチ部のデータを、一定の時間間隔で順に立上る、又は、一定の時間間隔で順に立下る信号群に並び変え、
前記演算部は、前記比較処理の終了に係る前記第１のタイミングでの前記信号群における状態の遷移位置を検出する、AD変換器。
前記複数の遅延ユニットの個数は、奇数個である、
請求項１３に係るAD変換器。
前記複数の遅延ユニットの個数は、奇数個であり、前記複数の遅延ユニットの各々は、更に奇数個の反転素子を有する、
請求項１３に係るAD変換器。
前記奇数個の遅延ユニットで構成された前記円環遅延回路の出力は等価的に偶数となる非対称発振回路である、
請求項１４または請求項１５の何れか１つに係るAD変換器。
前記偶数は、2のべき乗である、
請求項１６に係るAD変換器。
前記遅延ユニットを構成する前記奇数個の前記反転素子は全差動型反転回路で構成される、
請求項１５に係るAD変換器。
前記複数の遅延ユニットは、その遅延量を制御可能となるよう構成される、
請求項１３から請求項１８の何れか１つに係るAD変換器。
前記複数の遅延ユニットの遅延量は、その遅延ユニットに流れる電流により制御される、
請求項１９に係るAD変換器。
前記カウント部は、前記上位論理状態以外に冗長上位論理状態を出力し、
ラッチ部として前記下位ラッチ部および前記上位ラッチ部以外に、前記冗長上位論理状態をラッチする冗長上位ラッチ部を有し、
前記冗長上位論理状態は前記上位論理状態の少なくとも一部をある時間だけ遅延させたものである、または前記上位論理状態は前記冗長上位論理状態の少なくとも一部をある時間だけ遅延させたものである、
請求項１３から請求項２０の何れか１つに係るAD変換器。
前記比較部は、前記比較処理の終了に係る前記第１のタイミングを示す信号と、前記第１のタイミングをある遅延時間だけ遅延させた第２のタイミングを示す信号とを出力する、
請求項１３から請求項２０の何れか１つに係るAD変換器。
前記参照信号生成部は、積分回路を用いて構成される、
請求項１３から請求項２２の何れか１つに係るAD変換器。
前記参照信号生成部は、DAC回路を用いて構成される、
請求項１３から請求項２２の何れか１つに係るAD変換器。
前記参照信号生成部は、前記DAC回路の後段に更にＬＰＦ回路を有する、
請求項２４に係るAD変換器。
前記ＬＰＦ回路のフィルタ定数は、少なくとも前記遅延ユニットの遅延量および前記DAC回路の量子化ステップ、に応じて制御される、
請求項２５に係るAD変換器。
入射される電磁波の大きさに応じて画素信号を出力する画素が複数、行列状に配された撮像部と、
前記画素信号に応じたアナログ信号をAD変換の対象となるアナログ信号とする請求項１３から請求項２６のいずれか１つに係るAD変換器と、
前記撮像部および前記AD変換器を制御する制御部と、
を有する固体撮像装置。
前記画素信号は、基準レベルと信号レベルとを含んでおり、
前記比較部は、前記基準レベルと前記参照信号とを比較する第１の比較処理と、前記信号レベルと前記参照信号とを比較する第２の比較処理とを実行し、
前記上位ラッチ部は、第１の上位ラッチ部および第２の上位ラッチ部を有し、
前記下位ラッチ部は、第１の下位ラッチ部および第２の下位ラッチ部を有し、
前記第１の比較処理に係る第１のデータと、前記第２の比較処理に係る第２のデータと、を保持する、
請求項２７に係る固体撮像装置。
前記第１のデータを前記第１の上位ラッチ部および前記第１の下位ラッチ部に保持し、保持された第１のデータを前記第２の上位ラッチ部および前記第２の下位ラッチ部に転送した後、前記第２のデータを前記第１の上位ラッチ部および前記第１の下位ラッチ部に保持する、
請求項２８に係る固体撮像装置。
前記カウント部は、前記上位論理状態以外に、更に冗長上位論理状態を出力し、
前記上位ラッチ部は、前記第１の上位ラッチ部および前記第２の上位ラッチ部以外に、更に第１の冗長上位ラッチ部および第２の冗長上位ラッチ部を有し、
前記下位ラッチ部は、第１の下位ラッチ部および第２の下位ラッチ部を有する、
請求項２８に係る固体撮像装置。
前記第１のデータを前記第１の上位ラッチ部、前記第１の冗長上位ラッチ部、および前記第１の下位ラッチ部に保持し、保持されたデータを前記第２の上位ラッチ部、前記第２の冗長上位ラッチ部、および前記第２の下位ラッチ部に転送した後、前記第２のデータを前記第１の上位ラッチ部、前記第１の冗長上位ラッチ部、および前記第１の下位ラッチ部に保持する、
請求項３０に係る固体撮像装置。
前記第１あるいは前記第２の上位ラッチ部でのデータの保持は、前記比較処理の終了に係る前記第１のタイミングまたは前記比較処理の終了に係る前記第１のタイミングをある遅延時間だけ遅延させた第２のタイミングの一方で行い、前記第１あるいは前記第２の冗長上位ラッチ部のデータ保持は、前記比較処理の終了に係る前記第１のタイミングまたは前記比較処理の終了に係る前記第１のタイミングをある遅延時間だけ遅延させた前記第２のタイミングの他方で行う、
請求項３０に係る固体撮像装置。
前記撮像部の１列、または複数列毎に前記カウント部を設けてカラムカウント部とし、
前記円環遅延回路からのクロックを、前記カラムカウント部のカウントクロックとして用いる、
請求項２７〜請求項３２のいずれか１つに係る固体撮像装置。
前記カラムカウント部は、アップカウントモードおよびダウンカウントモードを有し、第１の比較処理に係るカウントをダウンカウントまたはアップカウントの一方で行い、第２の比較処理に係るカウントをダウンカウントまたはアップカウントの他方で行う、
請求項３３に係る固体撮像装置。