JP4349266B2 - A/d変換装置 - Google Patents
A/d変換装置 Download PDFInfo
- Publication number
- JP4349266B2 JP4349266B2 JP2004337499A JP2004337499A JP4349266B2 JP 4349266 B2 JP4349266 B2 JP 4349266B2 JP 2004337499 A JP2004337499 A JP 2004337499A JP 2004337499 A JP2004337499 A JP 2004337499A JP 4349266 B2 JP4349266 B2 JP 4349266B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- signal
- conversion
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
以下、本発明の第1の実施形態について図1ないし図6を参照しながら説明する。
図1は、16ビットの分解能を持つA/D変換器の全体構成を示すブロック図である。このA/D変換器1(A/D変換装置に相当)は、例えば自動車に搭載される電子制御ユニット(ECU:Electronic Control Unit)で用いられる制御用ICに内蔵されており、筒内圧センサをはじめとする各種センサ等からの入力電圧VinをA/D変換するようになっている。制御用ICはCMOSプロセスにより製造されており、当該制御用ICにはCPUやメモリなどのデジタル回路、種々のアナログ回路、電源回路なども搭載されている。
R3=R4=2・R5 …(1)
図6は、入力電圧Vinおよび各信号の波形並びに各データの値を示している。上から順に、(a)入力電圧Vin、(b)信号PA、(c)クロック信号ADclk、(d)ランプ波形電圧VL、(e)信号P1、(f)パルス信号P2(=信号PB2)、(g)信号P3、(h)リセット信号CN1、(i)信号PB1、(j)信号PB2、(k)Dフリップフロップ10の出力データDa、(l)Dフリップフロップ11の出力データDb、(m)減算回路12の出力データTD、(n)A/D変換コードFDを示している。
次に、本発明の第2の実施形態について図7ないし図9を参照しながら説明する。
図7は、16ビットの分解能を持つA/D変換器の全体構成を示すブロック図であり、図1と同一部分には同一符号を付している。このA/D変換器46は、入力処理回路47、ランプ波形発生回路3、電圧−時間変換回路4、符号化回路5、デジタルフィルタ6、レジスタ48、49、正規化回路50および制御回路51から構成されている。
制御回路51は、信号PAをHレベルにした後、入力電圧Vinに対するA/D変換を開始する前に、ゼロ点に対応する基準電圧Vref1とフルスケールに対応する基準電圧Vref2とのA/D変換コードFDを得る。
AD=2m×(FD−TDR1)/(TDR2−TDR1) …(2)
図10は本発明の第3の実施形態を示すものであり、第1の実施形態と異なる部分についてのみ説明する。本実施形態におけるパルス位相差符号回路59には、第1の実施形態の構成におけるリングディレイライン40に替えて、偶数(例えば16)個の正転バッファ60a(遅延ゲート)を用いて構成したリングディレイライン60(パルス周回回路に相当)が使用されている。
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
ランプ波形電圧V1は、電源電圧VDDなどの基準電圧から一定の傾きで減少する電圧であってもよい。
サンプル・ホールド回路15および電圧変換回路16は、必要に応じて設ければよい。
各部のビット構成やサンプリング時間などは、個別の設計に応じて適宜変更して実施すればよい。
Claims (5)
- 一定の周期を有する変換制御信号に同期して基準電圧から一定の傾きで増加または減少するランプ波形電圧を発生するランプ波形発生回路と、
前記ランプ波形電圧の発生時および前記ランプ波形電圧が変換対象である入力電圧に一致した時にそれぞれ第1信号および第2信号を出力する電圧−時間変換回路と、
前記第1信号と第2信号との時間間隔を符号化したデジタルデータを出力する符号化回路と、
この符号化回路から出力されるデジタルデータをフィルタリングしてA/D変換データを出力するデジタルフィルタとを備え、
前記符号化回路は、パルス位相差符号化回路と差分データ演算回路とから構成され、
前記パルス位相差符号化回路は、
パルス信号が周回するように複数のゲートがリング状に連結されたパルス周回回路と、
前記パルス周回回路におけるパルス信号の周回回数をカウントするカウンタと、
前記第1信号または第2信号が出力された時の前記カウンタのカウント値を保持する保持回路と、
前記第1信号または第2信号が出力された時の前記パルス周回回路内におけるパルス信号の周回位置を検出し、その周回位置に応じたデータを出力する周回位置検出回路と、
前記保持回路から出力されるカウント値と前記周回位置検出回路から出力される周回位置データとを合成して符号化データを出力するデータ合成回路とから構成され、
前記差分データ演算回路は、前記第1信号に対して得られた符号化データと前記第2信号に対して得られた符号化データとの差分により前記符号化したデジタルデータを出力するように構成されていることを特徴とするA/D変換装置。 - 相異なる第1の基準電圧および第2の基準電圧を生成する基準電圧生成回路と、
前記入力電圧、第1の基準電圧および第2の基準電圧のうち何れか1つを選択して出力する選択回路と、
前記第1の基準電圧が選択されたときのA/D変換データと前記第2の基準電圧が選択されたときのA/D変換データとを用いて、前記入力電圧が選択されたときのA/D変換データを正規化する正規化回路とを備えていることを特徴とする請求項1記載のA/D変換装置。 - 前記電圧−時間変換回路の前に、当該電圧−時間変換回路への入力電圧の電圧範囲が外部から与えられる入力電圧の電圧範囲に対し狭まるように電圧変換を行う入力処理回路を設けたことを特徴とする請求項1または2記載のA/D変換装置。
- 前記入力処理回路は、サンプル・ホールド回路を備えていることを特徴とする請求項3記載のA/D変換装置。
- 前記デジタルフィルタは、IIR(Infinite Impulse Response)フィルタで構成されていることを特徴とする請求項1ないし4の何れかに記載のA/D変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004337499A JP4349266B2 (ja) | 2004-11-22 | 2004-11-22 | A/d変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004337499A JP4349266B2 (ja) | 2004-11-22 | 2004-11-22 | A/d変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006148678A JP2006148678A (ja) | 2006-06-08 |
JP4349266B2 true JP4349266B2 (ja) | 2009-10-21 |
Family
ID=36627829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004337499A Expired - Fee Related JP4349266B2 (ja) | 2004-11-22 | 2004-11-22 | A/d変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4349266B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4650294B2 (ja) * | 2006-02-20 | 2011-03-16 | 株式会社デンソー | A/d変換回路の製造方法 |
DE102006051365B4 (de) * | 2006-10-27 | 2011-04-21 | Sartorius Ag | Messverstärkungsvorrichtung und -verfahren |
DE102006051364B4 (de) * | 2006-10-27 | 2010-09-23 | Sartorius Ag | Messverstärkungsvorrichtung und -verfahren |
JP2009272858A (ja) * | 2008-05-07 | 2009-11-19 | Olympus Corp | A/d変換回路 |
JP5313008B2 (ja) * | 2009-03-30 | 2013-10-09 | オリンパス株式会社 | 補正信号生成装置およびa/d変換装置 |
JP5372667B2 (ja) * | 2009-09-01 | 2013-12-18 | オリンパス株式会社 | Ad変換器および固体撮像装置 |
-
2004
- 2004-11-22 JP JP2004337499A patent/JP4349266B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006148678A (ja) | 2006-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3960267B2 (ja) | A/d変換方法及び装置 | |
US9781368B2 (en) | Ramp voltage generator, image sensing device including the same and method for driving the image sensing device | |
US7450049B2 (en) | Digitization apparatus | |
JP4442508B2 (ja) | A/d変換装置 | |
EP2076963B1 (en) | Improvements to ramp-based analog to digital converters | |
US7248197B2 (en) | A/D converter that is implemented using only digital circuit components and digital signal processing | |
JPH0595285A (ja) | 電圧比較器 | |
JP2003273735A (ja) | A/d変換方法及び装置 | |
US7026972B2 (en) | A/D converter | |
JP4349266B2 (ja) | A/d変換装置 | |
US10693488B2 (en) | Digitalization device | |
JP3810318B2 (ja) | アナログデジタル変換装置 | |
JP2002217758A (ja) | フィルタ機能を有する信号レベル検出方法及び装置 | |
JP6772998B2 (ja) | A/d変換回路 | |
US8421665B2 (en) | A/D conversion circuit including a pulse transit circuit | |
JP2007312084A (ja) | A/d変換器のデータ補正回路 | |
JP2019097121A (ja) | ラッチドコンパレータ | |
JP4140530B2 (ja) | A/d変換回路装置及びa/d変換方法 | |
US8779954B2 (en) | AD (analog-to-digital) conversion circuit, micro-controller, and method of adjusting sampling time | |
JP4311344B2 (ja) | A/d変換装置 | |
JP7119982B2 (ja) | A/d変換回路 | |
JP3265286B2 (ja) | A/d変換器のテスト装置 | |
JP4415748B2 (ja) | サンプルホールド回路 | |
JP2010239304A (ja) | A/d変換装置 | |
US8416114B2 (en) | A/D conversion circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |