JP3960267B2 - Ａ／ｄ変換方法及び装置 - Google Patents
Ａ／ｄ変換方法及び装置 Download PDFInfo
- Publication number
- JP3960267B2 JP3960267B2 JP2003153107A JP2003153107A JP3960267B2 JP 3960267 B2 JP3960267 B2 JP 3960267B2 JP 2003153107 A JP2003153107 A JP 2003153107A JP 2003153107 A JP2003153107 A JP 2003153107A JP 3960267 B2 JP3960267 B2 JP 3960267B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- delay
- signal
- position digitizing
- digitizing means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
- H03M1/206—Increasing resolution using an n bit system to obtain n + m bits by interpolation using a logic interpolation circuit
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/502—Analogue/digital converters with intermediate conversion to time interval using tapped delay lines
Description
【０００１】
【発明の属する技術分野】
本発明は、パルス信号を遅延して出力する遅延ユニットを複数個直列に接続してなるパルス遅延回路を用いて、アナログ入力信号を数値データに変換するＡ／Ｄ変換方法及び装置に関する。
【０００２】
【従来の技術】
従来より、構成が簡単で高分解能のデジタル値が得られるＡ／Ｄ変換装置として、各種ゲート回路からなる複数の遅延ユニットをリング状に接続してなるパルス遅延回路に対して、Ａ／Ｄ変換対象となるアナログ入力信号を電源電圧として供給し、且つ、伝送用のパルス信号を入力することにより、パルス遅延回路内で各遅延ユニットの遅延時間に対応した速度でパルス信号を周回させ、そのパルス信号の周回中、所定のサンプリング時間内にパルス遅延回路内でパルス信号が通過した遅延ユニットの個数をカウントすることにより、アナログ入力信号を数値データに変換するＡ／Ｄ変換装置が知られている（例えば、特許文献１参照）。
【０００３】
このＡ／Ｄ変換装置は、遅延ユニットの遅延時間が電源電圧に応じて変化するのを利用したものであり、アナログ入力信号を電源電圧としてパルス遅延回路を構成している各遅延ユニットに供給することで、パルス遅延回路内を周回するパルス信号の移動速度をアナログ入力信号にて変調し、その移動速度を、所定のサンプリング時間内にパルス信号が通過した遅延ユニットの個数をカウントすることにより測定し、その測定結果（カウント値）をＡ／Ｄ変換後の数値データとして出力する。
【０００４】
そして、このＡ／Ｄ変換装置によれば、パルス遅延回路を構成する遅延ユニット一段当たりの遅延時間とＡ／Ｄ変換を行う際のサンプリング時間とに応じて、得られる数値データの電圧分解能を設定でき、その数値データの電圧分解能を高めるためには、遅延ユニット一段当たりの遅延時間を短くするか、或いは、サンプリング時間を長くすればよいことから、高精度なＡ／Ｄ変換を実現し得るＡ／Ｄ変換装置を簡単な構成で安価に提供できることになる。
【０００５】
【特許文献１】
特開平５−２５９９０７号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記Ａ／Ｄ変換装置において、パルス遅延回路を構成する遅延ユニット一段当たりの遅延時間は、遅延ユニットを構成する素子（インバータ等のゲート回路）の微細化レベル（ＣＭＯＳデザインルール）により決定されるため、Ａ／Ｄ変換の分解能を高めるためにパルス遅延回路の遅延ユニット一段当たりの遅延時間を短くするには限界がある。
【０００７】
また、上記Ａ／Ｄ変換装置において、Ａ／Ｄ変換の分解能を高めるためにＡ／Ｄ変換を行う際のサンプリング時間を長くすると、例えば、Ａ／Ｄ変換速度が数ＭＨｚ〜数十ＭＨｚというように、高速なＡ／Ｄ変換が要求されるシステムでは、スピード不足となってしまい、対応できなくなるという問題が生じる。
【０００８】
つまり、上記Ａ／Ｄ変換装置は所謂積分型のＡ／Ｄ変換装置であり、得られるデジタル値は、アナログ入力信号の変動成分をＡ／Ｄ変換のサンプリング時間によって積分したものとなるため、Ａ／Ｄ変換の分解能を高めるためにＡ／Ｄ変換時のサンプリング時間を長くすると、アナログ入力信号が変動する場合に、得られるデジタル値にその変動量を反映させることができず、高速なＡ／Ｄ変換が要求されるシステムでは利用することができなくなってしまうのである。
【０００９】
このため、従来、Ａ／Ｄ変換の速度と精度とが要求される装置では、上記のような積分型のＡ／Ｄ変換装置に比べて高速なＡ／Ｄ変換が可能な逐次比較型のＡ／Ｄ変換装置や、瞬時にＡ／Ｄ変換が可能な並列型（フラッシュ型とも呼ばれる）のＡ／Ｄ変換装置等が利用されている。
【００１０】
しかし、これらの逐次比較形や並列型のＡ／Ｄ変換装置において、Ａ／Ｄ変換の分解能を高めるには、その分解能に応じた多数の基準電圧を生成する必要があるため、Ａ／Ｄ変換の速度と精度が要求される装置においては、構成が複雑で高価なＡ／Ｄ変換装置を用いるしかなく、装置全体のコストアップを招くという問題が生じる。
【００１１】
本発明は、こうした問題に鑑みなされたものであり、構成が簡単で安価に実現し得るＡ／Ｄ変換装置を用いて、アナログ信号を高速且つ高精度にデジタル値に変換することのできるＡ／Ｄ変換方法及び装置を提供することを目的とする。
【００１２】
【課題を解決するための手段及び発明の効果】
かかる目的を達成するためになされた請求項１記載のＡ／Ｄ変換方法によれば、パルス信号を遅延して出力する遅延ユニットを複数個直列に接続してなるパルス遅延回路における各遅延ユニットの遅延時間をアナログ入力信号にて変調すると共に、パルス遅延回路にパルス信号を入力することによりパルス遅延回路内でパルス信号を伝送させ、その後、所定のタイミングで、パルス遅延回路を構成する各遅延ユニットからの出力信号をラッチし、そのラッチした各信号のレベルに基づき、パルス遅延回路内でのパルス信号の到達位置を表す数値データを生成することにより、アナログ入力信号を数値データに変換する。
【００１３】
そして、特に本発明方法では、パルス遅延回路を構成する各遅延ユニットからの出力信号のラッチ及び数値データの生成を、複数のパルス位置数値化手段を用いて同時に行うと共に、各パルス位置数値化手段毎に、各遅延ユニットからの出力信号の入力タイミングを遅延ユニットの遅延時間よりも短い時間△Ｔにてずらし、各パルス位置数値化手段にて得られた数値データを加算する。
【００１４】
つまり、本発明のＡ／Ｄ変換方法においては、上述した従来のＡ／Ｄ変換装置と同様にパルス遅延回路を用いてアナログ入力信号を数値データに変換（Ａ／Ｄ変換）するが、そのＡ／Ｄ変換は、複数のパルス位置数値化手段を用いて同時に行い、各パルス位置数値化手段にて得られた数値データを加算することにより、Ａ／Ｄ変換結果としての数値データを得るようにしているのである。
【００１５】
このため、パルス位置数値化手段の個数を「ｍ」、各パルス位置数値化手段で得られる数値データのビット数を「ｎ」とすれば、本発明のＡ／Ｄ変換方法にて得られる数値データのビット数は「ｎ＋ｌｏｇ2 ｍ」となる。
また、パルス遅延回路を構成する各遅延ユニットから各パルス位置数値化手段への出力信号の入力タイミングは、遅延ユニットの遅延時間よりも短い時間△Ｔだけずれることから、各パルス位置数値化手段にてラッチされる各遅延ユニットからの出力信号の中で信号レベルが変化する出力信号の位置（つまり、パルス遅延回路内でのパルス信号の到達位置）は、出力信号の入力タイミングのずれ△Ｔによってばらつき、各パルス位置数値化手段にて生成される数値データもばらつくことになる。
【００１６】
このため、各パルス位置数値化手段にて生成された数値データを加算することにより最終的に得られる数値データ（つまりＡ／Ｄ変換結果）は、遅延ユニットの遅延時間よりも短い時間△Ｔだけ異なるタイミングで数値化された数値データを加算したものとなり、最終的に得られる数値データの分解能を、上述した従来のＡ／Ｄ変換方法に比べて高めることができる。
【００１７】
また、本発明方法では、パルス遅延回路内でのパルス信号の位置を数値化する数値化動作を複数回連続的に実行するのではなく、複数の数値化動作を同時に実行することから、Ａ／Ｄ変換に要する時間が従来方法に比べて長くなるようなことはなく、従来方法と同じ時間でより高精度のＡ／Ｄ変換を行うことができる。また、加算によって得られる数値データの電圧分解能が従来と同じでよければ、Ａ／Ｄ変換に要する時間を短くすることもできる。
【００１８】
よって、本発明方法によれば、遅延ユニット一段当たりの遅延時間を短くしたりサンプリング時間を長くすることなく、アナログ入力信号をより高速且つ高精度にＡ／Ｄ変換し得るＡ／Ｄ変換装置を実現できることになる。
また、このＡ／Ｄ変換装置では、逐次比較形や並列型のＡ／Ｄ変換装置のようにアナログ入力信号と比較するための基準電圧を生成する必要がないことから、その装置構成を簡単にして安価に実現できる。よって本発明方法を利用すれば、Ａ／Ｄ変換の速度と精度とが要求される装置を従来のものよりも安価に実現できることになる。
【００１９】
ここで、各パルス位置数値化手段毎の出力信号の入力タイミングのずれ△Ｔは、請求項２に記載のように、遅延ユニットの遅延時間（Ｔｄ）をパルス位置数値化手段の個数（ｍ）で除した時間（Ｔｄ／ｍ）に設定することが望ましい。
つまり、このようにすれば、各パルス位置数値化手段にて生成される数値データは、遅延ユニットの遅延時間（Ｔｄ）をパルス位置数値化手段の個数（ｍ）で除算した時間（Ｔｄ／ｍ）分だけ互いにずれた時刻（基準時刻に対してＴｄ／ｍ、２×Ｔｄ／ｍ、３×Ｔｄ／ｍ、…分だけずれた時刻）におけるパルス遅延回路内でのパルス信号の到達位置を表す値となり、その分解能（換言すれば、その数値データの最下位ビット（ＬＳＢ）に対応する電圧値）が、パルス遅延回路内でパルス信号を遅延させる遅延ユニットの遅延時間（Ｔｄ）で決まる分解能の１／ｍ分だけ互いにずれることになる。
【００２０】
このため、請求項２に記載のＡ／Ｄ変換方法により最終的に得られる数値データ１ビット当たりの電圧値は、一つのパルス位置数値化手段にて生成される数値データ１ビット当たりの電圧値の１／ｍとなり、アナログ入力信号の電圧値をより正確に数値データに変換することができるようになる。
【００２１】
次に、各パルス位置数値化手段毎に各遅延ユニットからの出力信号の入力タイミングをずらすには、各パルス位置数値化手段に入力される出力信号を遅延させればよいが、このためには出力信号の遅延時間を、パルス遅延回路を構成する遅延ユニットの遅延時間よりも短くする必要がある。
【００２２】
そして、各遅延ユニットには、通常、インバータ等のゲート素子が用いられることから、各遅延ユニットからの出力信号の入力タイミングを各パルス位置数値化手段毎にずらせるためには、請求項３に記載のように、パルス遅延回路内の各遅延ユニットから各パルス位置数値化手段への出力信号の入力経路にそれぞれ設けられたインバータを利用し、そのインバータの反転レベル（換言すればインバータのスイッチングレベル）を、各パルス位置数値化手段毎に異なるレベルに設定するようにするとよい。
【００２３】
なお、出力信号遅延用のインバータには、各遅延ユニットから各パルス位置数値化手段への出力信号の入力経路に別途設けたインバータを利用するようにしてもよく、或いは、各パルス位置数値化手段に設けられるインバータ（例えば出力信号ラッチ用のラッチ回路を構成するインバータ）を利用するようにしてもよい。
【００２４】
また次に、請求項３に記載のように、インバータを用いて各パルス位置数値化手段への出力信号の入力タイミングをずらす場合、インバータの駆動電圧をアナログ入力電圧とは異なる一定電圧に設定すると、各パルス位置数値化手段毎の出力信号の入力タイミングのずれ△Ｔを、パルス遅延回路を構成する遅延ユニットの遅延時間Ｔｄに対応して設定することができない。
【００２５】
つまり、パルス遅延回路を構成する遅延ユニットの遅延時間は、アナログ入力信号にて変調され、アナログ入力信号の電圧値が変化すれば遅延ユニットの遅延時間も変化するが、出力信号遅延用のインバータの駆動電圧をアナログ入力電圧とは異なる一定電圧に設定すると、インバータの反転レベルは一定レベルとなってしまうことから、各パルス位置数値化手段毎の出力信号の入力タイミングのずれ△Ｔを遅延ユニットの遅延時間Ｔｄに応じて変化させることができず、特に、請求項２に記載においては、アナログ入力信号のＡ／Ｄ変換精度を向上するために、各パルス位置数値化手段毎の出力信号の入力タイミングをＴｄ／ｍ単位で異なるタイミングに設定することが困難になってしまう。
【００２６】
そこで、請求項３に記載のＡ／Ｄ変換方法においては、更に請求項４に記載のように、インバータの駆動電圧を、アナログ入力電圧とすることが望ましい。
つまり、このようにすれば、インバータの反転レベル（換言すればインバータによる出力信号の遅延時間）を、パルス遅延回路を構成する遅延ユニットの遅延時間に対応して変化させることが可能となり、各パルス位置数値化手段毎の出力信号の入力タイミングのずれ△Ｔを、パルス遅延回路を構成する遅延ユニットの遅延時間Ｔｄに対応して設定することができるようになる。
【００２７】
また、請求項３又は請求項４に記載のＡ／Ｄ変換方法のように、各パルス位置数値化手段毎の出力信号の入力タイミングのずれ△Ｔを、反転レベルの異なるインバータにて設定する場合には、請求項５に記載のように、インバータの出力側にバッファを設けることにより、インバータの出力側に接続される回路の入力インピーダンスを大きくして、インバータの出力側にバッファを介して接続される回路（パルス位置数値化手段内のラッチ回路等）の負荷容量が温度によって変化しても、その回路に入力される各遅延ユニットからの出力信号の入力タイミングが変化することのないようにすることが望ましい。
【００２８】
つまり、各遅延ユニットから各パルス位置数値化手段への出力信号の入力経路に反転レベルの異なるインバータを設けた場合、このインバータの出力をパルス位置数値化手段を構成するラッチ回路等に直接接続するようにすると、インバータの出力側に接続される負荷容量が温度によって変化した際に、インバータの出力が反転するのに要する時間も変化してしまうことから、各パルス位置数値化手段への出力信号の入力経路に、出力信号の入力タイミング調整用のインバータを設ける場合には、請求項５に記載のように、そのインバータの出力側にバッファを設けて、各インバータを、後段の負荷容量の影響を受けることなく動作させるようにすることが望ましい。
【００２９】
なお、バッファとしては、パルス遅延回路を構成する遅延ユニットのように、同一特性のゲート回路（例えば、反転レベルが一定のインバータ）を用いることができる。そして、バッファにインバータを用いる場合には、各パルス位置数値化手段に入力される出力信号の信号レベルが反転されることになるので、この信号レベルの反転によって、パルス位置数値化手段を正常に動作させることができない場合には、各パルス位置数値化手段に入力される出力信号の信号レベルを更に反転させるために、例えば、各パルス位置数値化手段への出力信号の入力タイミングを調整するインバータの前・後段に、それぞれ、インバータからなるバッファを設けるようにしてもよい。
【００３０】
一方、請求項１〜請求項５何れか記載のＡ／Ｄ変換方法において、各パルス位置数値化手段を同じタイミングで動作させるためには、請求項６に記載のように、各パルス位置数値化手段に、共通のサンプリングクロックを入力することで、各パルス位置数値化手段をその共通のサンプリングクロックにて動作させるようにするとよい。
【００３１】
また、このように各パルス位置数値化手段を共通のサンプリングクロックにて動作させる際には、請求項７に記載のように、各パルス位置数値化手段を、サンプリングクロックに同期して繰り返し動作させ、複数のパルス位置数値化手段の内の特定のパルス位置数値化手段からは、そのサンプリングクロックに同期して得られた今回の数値データと前回の数値データとの偏差を最新の数値データとして出力させ、他のパルス位置数値化手段からは、当該パルス位置数値化手段内でサンプリングクロックに同期して得られた今回の数値データと特定のパルス位置数値化手段内でサンプリングクロックに同期して得られた前回の数値データとの偏差を最新の数値データとして出力させるようにすれば、アナログ入力信号のＡ／Ｄ変換をサンプリングクロックに同期して繰り返し行うことができるようになる。
【００３２】
つまり、このようにすれば、各パルス位置数値化手段の一つは、サンプリングクロックに同期した基準周期Ｔｓ内にパルス遅延手段内でパルス信号が通過した遅延ユニットの個数を数値化することになり、他のパルス位置数値化手段は、その基準周期Ｔｓに各パルス位置数値化手段毎の出力信号の入力タイミングのずれ△Ｔを整数倍した時間（１×△Ｔ、２×△Ｔ、３×△Ｔ、…）を加えた時間内にパルス遅延手段内でパルス信号が通過した遅延ユニットの個数をそれぞれ数値化することになり、その数値化により得られた数値データを加算することによって、Ａ／Ｄ変換結果として、高分解能の数値データを生成することが可能となる。
【００３３】
なお、このように、各パルス位置数値化手段に共通のサンプリングクロックを入力することにより、各パルス位置数値化手段にて繰り返し数値データを生成するようにした場合、パルス遅延回路を、遅延ユニットを単に直列接続した遅延線として構成すると、パルス遅延回路を構成する遅延ユニットの数を極めて多くする必要があるが、パルス遅延回路を構成する遅延ユニットの数を増やせば、パルス遅延回路の回路規模の大型化を招くことになる。
【００３４】
このため、請求項７に記載のＡ／Ｄ変換方法を実施する際には、請求項８に記載のように、パルス遅延回路として、遅延ユニットがリング状に連結されることによりパルス信号を周回させるパルス周回回路を使用し、このパルス周回回路へのパルス信号入力後の該パルス周回回路内でのパルス信号の周回回数を周回数カウンタによりカウントし、各パルス数値化手段では、サンプリングクロックに同期してパルス周回回路内でのパルス信号の位置を数値化し、その数値化により得られた数値データを下位ビットデータ、周回数カウンタによりカウントされたパルス信号の周回回数を上位ビットデータとする数値データを生成するようにするとよい。
【００３５】
つまり、このようにすれば、パルス遅延回路において、パルス信号は、リング状に連結された遅延ユニットを繰り返し通過することになるため、パルス遅延回路を構成する遅延ユニットの数を少なくしても、Ａ／Ｄ変換動作を長時間に渡って繰り返し行うことができるようになる。
【００３６】
次に、請求項９〜請求項１６に記載の発明は、上述した請求項１〜請求項８に記載のＡ／Ｄ変換方法に従ってアナログ入力信号を数値データに変換するＡ／Ｄ変換装置に関するものである。
そして、請求項９に記載のＡ／Ｄ変換装置においては、アナログ入力信号の電圧レベルに応じた遅延時間でパルス信号を遅延させて出力する遅延ユニットを複数個直列に接続してなるパルス遅延回路と、このパルスパルス遅延回路にパルス信号が入力された後の所定のタイミングで、パルス遅延回路を構成する各遅延ユニットからの出力信号をラッチし、そのラッチした各信号のレベルに基づき、パルス遅延回路内でのパルス信号の到達位置を表す数値データを生成するｍ個のパルス位置数値化手段と、各パルス位置数値化手段毎に、各遅延ユニットからの出力信号の入力タイミングを遅延ユニットの遅延時間よりも短い時間にてずらす遅延手段と、各パルス位置数値化手段にて得られた数値データを加算し、その加算結果をアナログ入力信号を表す数値データとして出力する加算手段とを備える。このため、請求項９に記載のＡ／Ｄ変換装置によれば、上述した請求項１に記載のＡ／Ｄ変換方法に従いアナログ入力信号を数値データに変換することができるようになり、請求項１と同様の効果を得ることができる。
【００３７】
また、請求項１０に記載のＡ／Ｄ変換装置は、請求項９に記載のＡ／Ｄ変換装置において、遅延手段を、各パルス位置数値化手段への前記出力信号の入力タイミングが、それぞれ、前記遅延ユニットの遅延時間（Ｔｄ）を前記パルス位置数値化手段の個数（ｍ）で除した時間（Ｔｄ／ｍ）分だけずれるように、出力信号を遅延させるように構成したものである。このため、請求項９に記載のＡ／Ｄ変換装置によれば、上述した請求項２に記載のＡ／Ｄ変換方法に従いアナログ入力信号を数値データに変換することができるようになり、請求項２と同様の効果を得ることができる。
【００３８】
また、請求項１１に記載のＡ／Ｄ変換装置は、請求項９又は請求項１０に記載のＡ／Ｄ変換装置において、遅延手段を、パルス遅延回路を構成する各遅延ユニットから前記各パルス位置数値化手段への前記出力信号の入力経路上にそれぞれ設け、しかも、反転レベルが各パルス位置数値化手段毎に異なるレベルに設定されたインバータにて構成したものである。このため、請求項１１に記載のＡ／Ｄ変換装置によれば、上述した請求項３に記載のＡ／Ｄ変換方法に従いアナログ入力信号を数値データに変換することができるようになり、請求項３と同様の効果を得ることができる。
【００３９】
また次に、請求項１２に記載のＡ／Ｄ変換装置は、請求項１１に記載のＡ／Ｄ変換装置において、遅延回路を構成するインバータが、アナログ入力電圧を駆動電圧として動作するように構成したものである。このため、請求項１２に記載のＡ／Ｄ変換装置によれば、上述した請求項４に記載のＡ／Ｄ変換方法に従いアナログ入力信号を数値データに変換することができるようになり、請求項４と同様の効果を得ることができる。
【００４０】
また次に、請求項１３に記載のＡ／Ｄ変換装置は、請求項１１又は請求項１２に記載のＡ／Ｄ変換装置において、遅延手段を構成するインバータの出力側に、それぞれ、バッファを設けたものである。このため、請求項１３に記載のＡ／Ｄ変換装置によれば、上述した請求項５に記載のＡ／Ｄ変換方法に従いアナログ入力信号を数値データに変換することができるようになり、請求項５と同様の効果を得ることができる。
【００４１】
一方、請求項１４に記載のＡ／Ｄ変換装置は、請求項９〜請求項１３何れか記載のＡ／Ｄ変換装置において、各パルス位置数値化手段を、共通のサンプリングクロックを受けて動作するように構成したものである。このため、請求項１４に記載のＡ／Ｄ変換装置によれば、上述した請求項６に記載のＡ／Ｄ変換方法に従いアナログ入力信号を数値データに変換することができるようになり、請求項６と同様の効果を得ることができる。
【００４２】
次に、請求項１５に記載のＡ／Ｄ変換装置は、請求項１４に記載のＡ／Ｄ変換装置において、ｍ個のパルス位置数値化手段の内、特定のパルス位置数値化手段を、サンプリングクロックに同期して生成した今回の数値データと前回の数値データとの偏差をＡ／Ｄ変換結果を表す数値データとして加算手段に出力するように構成し、他のパルス位置数値化手段を、サンプリングクロックに同期して生成した今回の数値データと特定のパルス位置数値化手段内でサンプリングクロックに同期して生成された前回の数値データとの偏差をＡ／Ｄ変換結果を表す数値データとして加算手段に出力するように構成したものである。このため、請求項１５に記載のＡ／Ｄ変換装置によれば、上述した請求項７に記載のＡ／Ｄ変換方法に従いアナログ入力信号を数値データに変換することができるようになり、請求項７と同様の効果を得ることができる。
【００４３】
また次に、請求項１６に記載のＡ／Ｄ変換装置は、請求項１５に記載のＡ／Ｄ変換装置において、パルス遅延回路を、遅延ユニットがリング状に連結されることによりパルス信号を周回させるパルス周回回路にて構成すると共に、このパルス周回回路内でのパルス信号の周回回数をカウントする周回数カウンタを設け、各パルス数値化手段を、それぞれ、サンプリングクロックに同期してパルス周回回路内でのパルス信号の位置を数値化し、その数値化により得られた数値データを下位ビットデータ、周回数カウンタによりカウントされたパルス信号の周回回数を上位ビットデータとする数値データを生成するよう構成したものである。このため、請求項１６に記載のＡ／Ｄ変換装置によれば、上述した請求項８に記載のＡ／Ｄ変換方法に従いアナログ入力信号を数値データに変換することができるようになり、請求項８と同様の効果を得ることができる。
【００４４】
【発明の実施の形態】
以下に本発明の実施形態を図面と共に説明する。
図１は本発明が適用された実施例のＡ／Ｄ変換装置の構成を表すブロック図である。
【００４５】
図１に示すように、本実施例のＡ／Ｄ変換装置は、パルス信号を遅延させて出力する遅延ユニット２を複数個直列に接続することにより構成されたパルス遅延回路１０と、外部から周期的に入力されるサンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングに同期して、パルス遅延回路１０を構成する各遅延ユニット２からの出力信号をラッチし、そのラッチした出力信号の信号レベルの変化点からパルス遅延回路１０内でのパルス信号ＰＡの到達位置を数値化することによりｎビットの数値データＤＴ１〜ＤＴｍを生成するｍ個（本実施例ではｍ＝４）のパルス位置数値化部（本発明のパルス位置数値化手段に相当）１２-1、１２-2、１２-3、１２-4と、これら各パルス位置数値化部１２-1〜１２-4から出力されるｍ個（４個）の数値データＤＴ１〜ＤＴ４を、サンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングに同期して加算することで、「ｎ＋ｌｏｇ2 ｍ」ビット（本実施例では「ｎ＋２」ビット）の数値データＤＴＡを生成し、外部に出力する加算器（本発明の加算手段に相当）１４とから構成されている。
【００４６】
ここで、パルス遅延回路１０を構成する各遅延ユニット２は、例えば、前後２段のインバータ等からなるゲート回路（図４参照）にて構成されており、各遅延ユニット２には、Ａ／Ｄ変換の対象となるアナログ入力信号（電圧）Ｖｉｎが駆動電圧として印加されている。
【００４７】
また、加算器１４は、図２に示すように、各パルス位置数値化部１２-1〜１２-4から出力される数値データＤＴ１〜ＤＴ４をサンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングに同期してそれぞれラッチするラッチ回路４０-1、４０-2、４０-3、４０-4と、これら各ラッチ回路４０-1〜４０-4にてラッチされた各数値データＤＴ１〜ＤＴ４をサンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングに同期して加算する加算回路４２とから構成されている。
【００４８】
一方、各パルス位置数値化部１２-1〜１２-4は、図２に示すように、それぞれ、パルス遅延回路１０を構成する各遅延ユニット２からの出力信号を、各パルス位置数値化部１２-1〜１２-4毎に互いに異なる入力タイミングで取り込むためのインバータ群２０-1、２０-2、２０-3、２０-4と、これら各インバータ群２０-1〜２０-4を介して入力された各遅延ユニット２からの出力信号をサンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングでラッチするラッチ群２２-1、２２-2、２２-3、２２-4と、これら各ラッチ群２２-1〜２２-4にてラッチされた各遅延ユニット２からの出力信号に基づき、パルス遅延回路１０内で遅延ユニット２からの出力がHighレベルからLow レベルに変化している位置（つまり、パルス遅延回路１０内でのパルス信号の到達位置）を検出するパルスセレクタ２４-1、２４-2、２４-3、２４-4と、このパルスセレクタ２４-1〜２４-4による検出結果（パルス遅延回路１０内でのパルス信号の到達位置）を数値データに変換するエンコーダ２６-1、２６-2、２６-3、２６-4と、パルス位置数値化部１２-1〜１２-4の内の特定のパルス位置数値化部（本実施例ではパルス位置数値化部１２-1）のエンコーダ２６-1からの出力をそれぞれサンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングでラッチするラッチ回路２８-1、２８-2、２８-3、２８-4と、自己のエンコーダ２６-1〜２６-4から出力されている現在の数値データ（現在値）とラッチ回路２８-1〜２８-4にラッチされているエンコーダ２６-1からの前回の数値データとの偏差を求め、これをｎビットの数値データＤＴ１〜ＤＴｍとして出力する減算器３８と、から構成されている。
【００４９】
また、各パルス位置数値化部１２-1〜１２-4内のインバータ群２０-1〜２０-4及びラッチ群２２-1〜２２-4は、図３（ａ）に示す如く（図ではパルス位置数値化部１２-1内のインバータ群２０-1及びラッチ群２２-1のみを示す）、パルス遅延回路１０を構成する各遅延ユニット２からの出力信号を個々に取り込み、ラッチするため、パルス遅延回路１０を構成する各遅延ユニット２の個数に対応した数だけ設けられている。
【００５０】
そして、そのインバータ群２０-1〜２０-4を構成するインバータＩＮＶには、各パルス位置数値化部１２-1〜１２-4毎に、それぞれ、反転レベル（換言すればスイッチングレベル）が異なるインバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３、ＩＮＶ４が用いられている。
【００５１】
即ち、図４に示すように、各インバータ群２０-1〜２０-4を構成するインバータＩＮＶ１〜ＩＮＶ４は、遅延ユニット２を構成するインバータＩＮＶと同様、Ｐチャネルトランジスタ（ＦＥＴ）とｎチャネルトランジスタ（ＦＥＴ）とからなるＣＭＯＳインバータにて構成されているが、その反転レベルは、例えば、図３（ｂ）に示すように、各インバータＩＮＶ１〜ＩＮＶ４を構成するＰチャネルトランジスタ（ＦＥＴ）のトランジスタ幅Ｗｐ（図ではインバータＩＮＶ１とＩＮＶ２のトランジスタ幅Ｗｐ１，Ｗｐ２を示す）を調整することによって、互いに異なるレベルに設定されている。
【００５２】
つまり、インバータＩＮＶ１〜ＩＮＶ４の反転レベルや遷移時間は、インバータＩＮＶ１〜ＩＮＶ４を構成するトランジスタの構造によって任意に設定することができることから、本実施例では、各インバータ群２０-1〜２０-4を構成するインバータＩＮＶ１〜ＩＮＶ４毎に、それを構成するＰチャネルトランジスタ（ＦＥＴ）のトランジスタ幅Ｗｐ１、Ｗｐ２、Ｗｐ３、Ｗｐ４を、Ｗｐ１＞Ｗｐ２＞Ｗｐ３＞Ｗｐ４となるように調整することによって、図５に示すように、入力信号のレベル変化に対する出力レベルの遷移時間Ｔｆが遅延ユニット２の遅延時間Ｔｄとほぼ等しく、しかも、反転レベルが、夫々、遅延ユニット２からの出力信号（図に示す遅延パルスＰ１）の信号レベルの変化分（Low レベルとHighレベルとの偏差）を略「ｍ＋１」等分（ここでは５当分）する電圧レベル（図に示す反転レベル１〜４）となって、パルス遅延回路１０の各遅延ユニット２から各パルス位置数値化部１２-1〜１２-4（詳しくはラッチ群２２-1〜２２-4）に入力される出力信号（遅延パルス）の入力タイミングが、遅延ユニット２の遅延時間Ｔｄをパルス位置数値化部１２-1〜１２-4の個数ｍ（本実施例ではｍ＝４）で除算した時間Ｔｄ／ｍだけ互いにずれるようにしているのである。
【００５３】
なお、本実施例のように、各インバータＩＮＶ１〜ＩＮＶ４の反転レベルを互いに異なるレベルに設定するには、必ずしも各インバータＩＮＶ１〜ＩＮＶ４を構成するＰチャネルトランジスタのトランジスタ幅Ｗｐを調整する必要はなく、Ｐチャネルトランジスタのゲート長Ｌｐ、或いは、ｎチャネルトランジスタのゲート長ＬｎやＷｎを調整するようにしてもよく、これら各パラメータの全て若しくは複数を調整するようにしてもよい。
【００５４】
また、各パルス位置数値化部１２-1〜１２-4への出力信号（遅延パルス）の入力タイミングが、アナログ入力信号Ｖｉｎの電圧変化によってＴｄ／ｍから外れることのないようにするため、本実施例では、図４に示すように、各インバータ群２０-1〜２０-4を構成するインバータＩＮＶ１〜ＩＮＶ４についても、遅延ユニット２と同様、Ａ／Ｄ変換対象となるアナログ入力信号Ｖｉｎにて駆動するようにされている。
【００５５】
この結果、本実施例のＡ／Ｄ変換装置においては、パルス遅延回路１０にパルス信号ＰＡを入力して、パルス遅延回路１０内でパルス信号ＰＡを伝送させているときに、各パルス位置数値化部１２-1〜１２-4でサンプリングクロックＣＫ０に同期して生成される数値データＤＴ１〜ＤＴｍは、各パルス位置数値化部１２-1〜１２-4内でインバータ群２０-1〜２０-4を介してラッチ群２２-1〜２２-4に入力される各遅延ユニット２からの出力信号（遅延パルス）の入力タイミングのずれによって、最下位ビット（ＬＳＢ）がばらつくことになり、加算器１４の加算動作によって最終的に得られるＡ／Ｄ変換結果である数値データの電圧分解能は、一つのパルス位置数値化部１２にて得られる数値データの電圧分解能に比べて、加算によって増加するビット数（ｌｏｇ2 ｍ）分だけ高分解能となる。
【００５６】
よって、本実施例のＡ／Ｄ変換装置によれば、パルス遅延回路１０と一つのパルス位置数値化部１２とで構成される従来のＡ／Ｄ変換装置に対して、Ａ／Ｄ変換の速度を低下させることなく、Ａ／Ｄ変換結果として得られる数値データＤＴＡの電圧分解能を高めることができる。また、従来のＡ／Ｄ変換装置に対して、得られる数値データＤＴＡの電圧分解能を高める必要がなければ、サンプリングクロックＣＫ１〜ＣＫｍの周期を短くして、Ａ／Ｄ変換をより高速に行うことができる。
【００５７】
また、本実施例のＡ／Ｄ変換装置のように、複数のパルス位置数値化部１２を用いてパルス遅延回路１０内でのパルス信号の到達位置を数値化し、その数値化結果（数値データ）を加算することにより、最終的に得られる数値データのビット数（換言すれば電圧分解能）を高める方法としては、例えば、図６に示す参考例１のように、ｍ個（４個）のパルス位置数値化部１２を、ラッチ群２２と、パルスセレクタ２４と、エンコーダ２６と、自己のエンコーダ２６からの出力をラッチするラッチ回路２８と、ラッチ回路２８の出力とエンコーダ２６からの出力との偏差を演算する減算器３０とを用いて、全て共通に構成し（図６（ｂ）参照）、各パルス位置数値化部１２には、位相がサンプリング周期の１／ｍだけ互いにずれたサンプリングクロックＣＫ１〜ＣＫ４を入力することにより（図６（ａ）参照）、互いに異なるタイミングで数値データを生成するようにすることが考えられる。
【００５８】
しかし、この参考例１のＡ／Ｄ変換方法では、各パルス位置数値化部１２でのＡ／Ｄ変換タイミングは異なるものの、各パルス位置数値化部１２のＡ／Ｄ変換特性は、全て同じＡ／Ｄ変換特性（図７に示すオフセットのないＡ／Ｄ変換特性１）となり、各パルス位置数値化部１２で得られる数値データの分解能は全て同じになる。したがって、入力電圧Ｖｉｎが時間的に変化しない場合は、分解能の向上は得られない。
【００５９】
これに対して、本実施例のＡ／Ｄ変換装置では、各パルス位置数値化部１２-1〜１２-4内で各遅延ユニット２からの出力信号（遅延パルス）を取り込むタイミングを、各パルス位置数値化部１２-1〜１２-4毎に、遅延ユニット２の遅延時間Ｔｄを１／ｍした時間分だけずらすようにしていることから、実質的に、各パルス位置数値化部１２-1〜１２-4においてパルス信号の到達位置を検出する際のサンプリング時間が、遅延ユニット２の遅延時間Ｔｄを１／ｍした時間分だけずれることと等価になる。
【００６０】
この結果、各パルス位置数値化部１２-1〜１２-4のＡ／Ｄ変換特性は、図７に示すように、例えば、パルス位置数値化部１２-1のＡ／Ｄ変換特性がオフセットのないＡ／Ｄ変換特性１であるとすれば、他のパルス位置数値化部１２-2〜１２-4のＡ／Ｄ変換特性は、その基準となるＡ／Ｄ変換特性１に一定のオフセット量（＝ＬＳＢの１／ｍ分）を順に加算した３種類のＡ／Ｄ変換特性２〜４となり、各パルス位置数値化部１２-1〜１２-4で得られる数値データの分解能を、ＬＳＢの１／ｍ分だけ互いに異なる値に設定できることになる。
【００６１】
よって、本実施例のＡ／Ｄ変換装置によれば、アナログ入力信号Ｖｉｎが変動している場合であっても、また、アナログ入力信号Ｖｉｎの電圧レベルが一定で変化しない場合であっても、各パルス位置数値化部１２-1〜１２-4のオフセットの違いによって、各パルス位置数値化部１２で得られる数値データが異なる値となり、上記参考例１に比べて、アナログ入力信号Ｖｉｎをより精度よくＡ／Ｄ変換することができるようになる。
【００６２】
つまり、図６に示した参考例１では、アナログ入力信号Ｖｉｎが変動している場合には、本実施例と略同じＡ／Ｄ変換結果（図７では６＋５×３＝２１）が得られるものの、アナログ入力信号Ｖｉｎの電圧レベルが一定である場合には、各パルス位置数値化部１２で得られる数値データが全て同一の値になるため、最終的に得られる数値データの電圧分解能を高めることができないのに対して、本実施例のＡ／Ｄ変換装置によれば、アナログ入力信号Ｖｉｎの電圧レベルが一定であっても、各パルス位置数値化部１２で得られる数値データが異なる値となるため、最終的に得られる数値データの電圧分解能を高めることができるようになるのである。
【００６３】
以上、本発明の一実施例について説明したが、本発明は、上記実施例に限定されるものではなく、種々の態様を採ることができる。
例えば、上記実施例では、パルス遅延回路１０を構成する各遅延ユニット２からの出力信号（遅延パルス）の入力タイミングを各パルス位置数値化部１２-1〜１２-4毎にずらすためのインバータ群２０-1〜２０-4には、互いに反転レベルが異なるインバータＩＮＶ１〜ＩＮＶ４を、パルス遅延回路１０内の各遅延ユニット２毎に設けるものとして説明したが、Ａ／Ｄ変換装置を温度変化が大きい環境下（例えば、自動車等）で使用する際には、図８に示すように、各インバータ群２０-1〜２０-4を構成するインバータＩＮＶ１〜ＩＮＶ４の少なくとも出力側（図８では、入力側と出力側）に、パルス遅延回路１０内の遅延ユニット２を構成しているインバータＩＮＶと同じ一般的なインバータ（但し、駆動能力は必要に応じて変える。即ち、スイッチングレベルは一般的に設定するが、ｐチャネルとｎチャネルの両トランジスタサイズは条件に合わせて大きくする）を設け、これをバッファとして利用するようにするとよい。
【００６４】
つまり、例えば、各遅延ユニット２から各パルス位置数値化部１２-1〜１２-4への出力信号（遅延パルス）の入力経路に、反転レベルの異なるインバータＩＮＶ１〜ＩＮＶ４を設けた場合、このインバータＩＮＶ１〜ＩＮＶ４の出力をラッチ群２２-1〜２２-4を構成するラッチ回路に直接接続するようにすると、インバータＩＮＶ１〜ＩＮＶ４の出力側の負荷容量が温度によって変化した際に、インバータＩＮＶ１〜ＩＮＶ４の出力が反転するのに要する時間も変化してしまうことから、Ａ／Ｄ変換装置を温度変化が大きい環境下（例えば、自動車等）で使用する際には、少なくとも、各インバータＩＮＶ１〜ＩＮＶ４の出力側には、インバータ等からなるバッファを設けて、各インバータＩＮＶ１〜ＩＮＶ４を後段の負荷条件の影響を受けることなく動作させるようにするとよい。
【００６５】
また、上記実施例では、各パルス位置数値化部１２-1〜１２-4は、外部から周期的に入力されるサンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングで動作し、各パルス位置数値化部１２-1〜１２-4では、パルス位置数値化部１２-1にて前回のサンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングで生成した数値データと、各パルス位置数値化部１２-1〜１２-4にて今回のサンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングで生成した数値データとの偏差を求めるものとして説明したが、この方法で、数値データを繰り返し生成するには、パルス遅延回路１０を構成する遅延ユニット２の数を極めて多くする必要があり、パルス遅延回路１０の大型化を招くことになる。
【００６６】
このため、各パルス位置数値化部１２-1〜１２-4内で、サンプリングクロックＣＫ０に同期して、繰り返し数値データを生成する際には、Ａ／Ｄ変換装置を、図９に示すように構成してもよい。
即ち、図９に示すＡ／Ｄ変換装置においては、パルス遅延回路として、遅延ユニット２をリング状に連結することにより、最終段の遅延ユニット２ｅから初段の遅延ユニット２ｓにパルス信号ＰＡを戻して、パルス信号を周回させるように構成されたパルス周回回路１１を備え、このパルス周回回路１１の最終段の遅延ユニット２ｓからの出力を、アンド回路ＡＮＤを介して周回数カウンタ１６に入力することにより、周回数カウンタ１６にてパルス周回回路１１内でのパルス信号の周回回数をカウントするように構成されている。
【００６７】
また、パルス位置数値化部１２-1には、インバータ群２０-1、ラッチ群２２-1、パルスセレクタ２４-1、エンコーダ２６-1、ラッチ回路２８-1、減算器３０-1に加えて、サンプリングクロックＣＫの立上がり（又は立下がり）タイミングで周回数カウンタ１６からの出力（ｋビット）をラッチするラッチ回路３２-1と、サンプリングクロックＣＫをその周期よりも短い（半分程度）の遅延時間を有する遅延線３６-1を介して受けて、その立上がり（又は立下がり）タイミングで周回数カウンタ１６からの出力（ｋビット）をラッチするラッチ回路３４-1と、エンコーダ２６-1から出力される数値データ（ｊビット）の最上位（ＭＳＢ）のビットデータがLow レベルであればラッチ回路３２-1からの出力を選択し、そのビットデータがHighレベルであればラッチ回路３４-1からの出力を選択するセレクタ３８-1とを備え、エンコーダ２６-1からの出力（ｊビット）を下位ビットデータ、セレクタ３８-1からの出力（ｋビット）を上位ビットデータとするｎビットの数値データＩＳを生成するようにされている。
【００６８】
そして、その数値データＩＳは、上記実施例と同様、ラッチ回路２８-1に入力されてラッチされると共に、減算器３０-1にて、そのラッチされた前回の数値データＩＳと、今回生成した数値データＩＳとの偏差が演算され、その演算結果が、数値データＤＴ１として図示しない加算器１４に出力される。
【００６９】
また、図示しないが、他のパルス位置数値化部１２-2〜１２-4も、パルス位置数値化部１２-1と同様に構成されており、パルス位置数値化部１２-1と同様にｎビットの数値データＩＳを生成して、その生成した数値データと、ラッチ回路２８-2〜２８-4にてラッチしたパルス位置数値化部１２-1での前回の数値データとの偏差を、減算器３０-1にて演算して、その演算結果を、数値データＤＴ２〜ＤＴ４として出力するようにされている。
【００７０】
この結果、図９に示したＡ／Ｄ変換装置によれば、パルス遅延回路としてのパルス周回回路１１内でパルス信号を周回させつつ、その周回回数とパルス周回回路１１内でのパルス信号の到達位置とに基づき、アナログ入力信号ＶｉｎをＡ／Ｄ変換することができるようになり、パルス遅延回路（詳しくはパルス周回回路１１）を構成する遅延ユニット２の数を少なくしても、Ａ／Ｄ変換動作を長時間に渡って繰り返し行うことができるようになる。
【００７１】
なお、パルス周回回路１１から周回数カウンタ１６へのパルス信号の入力経路に設けられたアンド回路ＡＮＤは、パルス周回回路１１の最終段の遅延ユニット２ｅに接続されない側の入力端子がHighレベルであるとき、遅延ユニット２ｅからの出力を周回数カウンタ１６に入力して、周回数カウンタ１６のカウント動作を許可し、逆に、パルス周回回路１１の周回動作が停止状態で最終段の遅延ユニット２ｅの出力がLow レベルであるときに、その最終段の遅延ユニット２ｅに接続されない側の入力端子にカウンタテスト用のテストクロックＴＣＫを入力することにより、周回数カウンタ１６のカウント動作を外部からテストできるようにするためのものである。
【００７２】
また次に、上記実施例では、加算器１４の動作によって得られた数値データ（つまり加算結果）を、そのままアナログ入力信号ＶｉｎのＡ／Ｄ変換結果として出力するものとして説明したが、Ａ／Ｄ変換結果のＳＮ比（信号対雑音比）を向上するためには、例えば、図１０に例示するように、加算器１４から出力される加算後の数値データＤＴＡを、Ｄ−フリップフロップ等からなるラッチ回路１８ａ、１８ｂ、１８ｃにて順次シフトしながらラッチし、各ラッチ回路１８ａ、１８ｂ、１８ｃにてラッチされた過去３回分の数値データＤＴＡと、加算器１４から出力される数値データＤＴＡの最新値とを加算回路１９にて加算することにより、数値データＤＴＡの移動平均をとるようにしてもよい。なお、図１０では、加算回路１９から出力される移動平均後の数値データＤout が、加算器１４から出力される数値データＤＴＡのビット数に１ビットを加えた「ｎ＋ｌｏｇ2 ｍ＋１」ビットとなるように、加算回路１９を構成している。
【００７３】
以上、本発明の実施例及び変形例について説明したが、次に、本発明と同様に複数のパルス位置数値化部１２を用いてパルス遅延回路１０内でのパルス信号の到達位置を数値化し、その数値化結果（数値データ）を加算することにより、本発明と同様の電圧分解能にて、アナログ入力信号ＶｉｎをＡ／Ｄ変換する方法について説明する（参考例２）。
【００７４】
図１１（ａ）は、この参考例２のＡ／Ｄ変換装置の構成を表すブロック図である。
図１１（ａ）に示すように、参考例２のＡ／Ｄ変換装置は、図１に示した実施例のＡ／Ｄ変換装置と同様、パルス遅延回路１０と、ｍ個（４個）のパルス位置数値化部１２-1〜１２-2と、これら各パルス位置数値化部１２-1〜１２-4から出力されるｍ個（４個）の数値データＤＴ１〜ＤＴｍ（ＤＴｍ＝ＤＴ４）を加算することで「ｎ＋ｌｏｇ2 ｍ」ビットの数値データＤＴＡを生成する加算器１４とから構成されている。
【００７５】
そして、本参考例２のＡ／Ｄ変換装置が上記実施例のＡ／Ｄ変換装置と異なる点は、４個のパルス位置数値化部１２-1〜１２-4が図１２に示す如く構成され、これら各パルス位置数値化部１２-1〜１２-4に、図１１（ｂ）に示す一定周期（周期：Ｔｓ）の基準クロックＣＫ０と、この基準クロックＣＫ０に基づき生成された４個のサンプリングクロックＣＫ１〜ＣＫ４の一つが入力される点である。
【００７６】
即ち、図１１（ｂ）に示すように、４個のパルス位置数値化部１２-1〜１２-4に夫々入力される４個のサンプリングクロックＣＫ１〜ＣＫ４は、基準クロックＣＫ０を遅延させることにより生成されたものであり、各サンプリングクロックＣＫ１〜ＣＫ４の位相は、パルス遅延回路１０を構成する遅延ユニット２の遅延時間ＴｄをサンプリングクロックＣＫ１〜ＣＫ４の個数ｍ（つまり「４」）で除算した単位時間△Ｔだけ互いにずれている。つまり、サンプリングクロックＣＫ２〜ＣＫ４は、サンプリングクロックＣＫ１を基準に、単位時間△Ｔの整数倍の時間（１×△Ｔｓ、２×△Ｔｓ、３×△Ｔｓ）だけ遅延されている。
【００７７】
また、図１２に示すように、４個のパルス位置数値化部１２-1〜１２-4は、図２に示した実施例のものから、インバータ群２０-1〜２０-4を削除し、パルス遅延回路１０を構成する各遅延ユニット２からの出力を各ラッチ群２２-1〜２２-4に直接入力するようにされている。
【００７８】
このように構成された参考例２のＡ／Ｄ変換装置によれば、上記実施例と同様に、各パルス位置数値化部１２-1〜１２-4において、サンプリングクロックＣＫ１の一周期Ｔｓを基準として互いに時間△Ｔだけずれたサンプリング周期（Ｔｓ、Ｔｓ＋△Ｔ、Ｔｓ＋２×△Ｔ、Ｔｓ＋３×△ｔ）で、パルス遅延回路１０内でパルス信号ＰＡが通過した遅延ユニット２の個数が数値化されることになる。
【００７９】
従って、この参考例２のＡ／Ｄ変換装置によっても、上記実施例と同様の効果が得られる。
但し、この参考例２のＡ／Ｄ変換装置では、基準クロックＣＫ０を用いて、各パルス位置数値化部１２-1〜１２-4の動作タイミングを決定するサンプリングクロックＣＫ１〜ＣＫ４を生成する回路を別途設ける必要があり、しかも、その生成したサンプリングクロックＣＫ１〜ＣＫ４が異なる時間で遅延されて各パルス位置数値化部１２-1〜１２-4に入力されることのないよう、各回路の配置を高精度に設定する必要があるため、上記実施例に比べて回路構成が複雑で、設計が難しいという問題がある。
【００８０】
なお、基準クロックＣＫ０からサンプリングクロックＣＫ１〜ＣＫ４を生成するための回路については、例えば、図１３に示すように、基準クロックＣＫ０を、上記実施例と同様に反転タイミングの異なるインバータＩＮＶ１〜ＩＮＶ４を通過させることによって生成するように構成すればよいが、この場合にも、各インバータＩＮＶ１〜ＩＮＶ４が出力側の負荷条件（容量等）の温度変化の影響を受けることのないよう、各インバータＩＮＶ１〜ＩＮＶ４の出力側に、同一特性のインバータＩＮＶ等からなるバッファを設けることが望ましい。但し、この場合でも、駆動能力は必要に応じて変える必要がある。即ち、スイッチングレベルは一般的に設定するが、ｐチャネルとｎチャネルの両トランジスタサイズは、条件（駆動負荷）に合わせて大きくする。
【図面の簡単な説明】
【図１】 実施例のＡ／Ｄ変換装置の構成を表すブロック図である。
【図２】 実施例のパルス位置数値化部の構成を表すブロック図である。
【図３】 実施例のインバータ群及びラッチ群の構成を表す説明図である。
【図４】 実施例のインバータ群及び遅延ユニットの構成を表す電気回路図である。
【図５】 実施例のインバータ群を構成するインバータの動作を説明する説明図である。
【図６】 参考例１のＡ／Ｄ変換装置の構成を表すブロック図である。
【図７】 実施例のパルス位置数値化部のＡ／Ｄ変換特性を表す説明図である。
【図８】 実施例のインバータ群の他の構成例を表す電気回路図である。
【図９】 パルス遅延回路としてパルス周回回路を用いたＡ／Ｄ変換装置の構成を表すブロック図である。
【図１０】 Ａ／Ｄ変換結果を移動平均する回路を設けたＡ／Ｄ変換装置の構成を表すブロック図である。
【図１１】 参考例２のＡ／Ｄ変換装置の構成及びサンプリングクロックを表す説明図である。
【図１２】 参考例２のパルス位置数値化部の構成を表すブロック図である。
【図１３】 参考例のＡ／Ｄ変換装置においてサンプリングクロックを生成するのに用いられるサンプリングクロック生成回路の構成例を説明する説明図である。
【符号の説明】
２…遅延ユニット、１０…パルス遅延回路、１１…パルス周回回路、１２-1〜１２-4，１２…パルス位置数値化部、１４…加算器、１６…周回数カウンタ、１８ａ〜１８ｃ，２８-1〜２８-4，３２-1，３４-1，４０-1〜４０-4…ラッチ回路、１９，４２-1〜４２-4…加算回路、２０-1〜２０-4…インバータ群、２２-1〜２２-4…ラッチ群、２４-1〜２４-4…パルスセレクタ、２６-1〜２６-4…エンコーダ、３０-1〜３０-4…減算器、３６-1…遅延線、３８-1…セレクタ、ＩＮＶ，ＩＮＶ０〜ＩＮＶ４…インバータ。
【発明の属する技術分野】
本発明は、パルス信号を遅延して出力する遅延ユニットを複数個直列に接続してなるパルス遅延回路を用いて、アナログ入力信号を数値データに変換するＡ／Ｄ変換方法及び装置に関する。
【０００２】
【従来の技術】
従来より、構成が簡単で高分解能のデジタル値が得られるＡ／Ｄ変換装置として、各種ゲート回路からなる複数の遅延ユニットをリング状に接続してなるパルス遅延回路に対して、Ａ／Ｄ変換対象となるアナログ入力信号を電源電圧として供給し、且つ、伝送用のパルス信号を入力することにより、パルス遅延回路内で各遅延ユニットの遅延時間に対応した速度でパルス信号を周回させ、そのパルス信号の周回中、所定のサンプリング時間内にパルス遅延回路内でパルス信号が通過した遅延ユニットの個数をカウントすることにより、アナログ入力信号を数値データに変換するＡ／Ｄ変換装置が知られている（例えば、特許文献１参照）。
【０００３】
このＡ／Ｄ変換装置は、遅延ユニットの遅延時間が電源電圧に応じて変化するのを利用したものであり、アナログ入力信号を電源電圧としてパルス遅延回路を構成している各遅延ユニットに供給することで、パルス遅延回路内を周回するパルス信号の移動速度をアナログ入力信号にて変調し、その移動速度を、所定のサンプリング時間内にパルス信号が通過した遅延ユニットの個数をカウントすることにより測定し、その測定結果（カウント値）をＡ／Ｄ変換後の数値データとして出力する。
【０００４】
そして、このＡ／Ｄ変換装置によれば、パルス遅延回路を構成する遅延ユニット一段当たりの遅延時間とＡ／Ｄ変換を行う際のサンプリング時間とに応じて、得られる数値データの電圧分解能を設定でき、その数値データの電圧分解能を高めるためには、遅延ユニット一段当たりの遅延時間を短くするか、或いは、サンプリング時間を長くすればよいことから、高精度なＡ／Ｄ変換を実現し得るＡ／Ｄ変換装置を簡単な構成で安価に提供できることになる。
【０００５】
【特許文献１】
特開平５−２５９９０７号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記Ａ／Ｄ変換装置において、パルス遅延回路を構成する遅延ユニット一段当たりの遅延時間は、遅延ユニットを構成する素子（インバータ等のゲート回路）の微細化レベル（ＣＭＯＳデザインルール）により決定されるため、Ａ／Ｄ変換の分解能を高めるためにパルス遅延回路の遅延ユニット一段当たりの遅延時間を短くするには限界がある。
【０００７】
また、上記Ａ／Ｄ変換装置において、Ａ／Ｄ変換の分解能を高めるためにＡ／Ｄ変換を行う際のサンプリング時間を長くすると、例えば、Ａ／Ｄ変換速度が数ＭＨｚ〜数十ＭＨｚというように、高速なＡ／Ｄ変換が要求されるシステムでは、スピード不足となってしまい、対応できなくなるという問題が生じる。
【０００８】
つまり、上記Ａ／Ｄ変換装置は所謂積分型のＡ／Ｄ変換装置であり、得られるデジタル値は、アナログ入力信号の変動成分をＡ／Ｄ変換のサンプリング時間によって積分したものとなるため、Ａ／Ｄ変換の分解能を高めるためにＡ／Ｄ変換時のサンプリング時間を長くすると、アナログ入力信号が変動する場合に、得られるデジタル値にその変動量を反映させることができず、高速なＡ／Ｄ変換が要求されるシステムでは利用することができなくなってしまうのである。
【０００９】
このため、従来、Ａ／Ｄ変換の速度と精度とが要求される装置では、上記のような積分型のＡ／Ｄ変換装置に比べて高速なＡ／Ｄ変換が可能な逐次比較型のＡ／Ｄ変換装置や、瞬時にＡ／Ｄ変換が可能な並列型（フラッシュ型とも呼ばれる）のＡ／Ｄ変換装置等が利用されている。
【００１０】
しかし、これらの逐次比較形や並列型のＡ／Ｄ変換装置において、Ａ／Ｄ変換の分解能を高めるには、その分解能に応じた多数の基準電圧を生成する必要があるため、Ａ／Ｄ変換の速度と精度が要求される装置においては、構成が複雑で高価なＡ／Ｄ変換装置を用いるしかなく、装置全体のコストアップを招くという問題が生じる。
【００１１】
本発明は、こうした問題に鑑みなされたものであり、構成が簡単で安価に実現し得るＡ／Ｄ変換装置を用いて、アナログ信号を高速且つ高精度にデジタル値に変換することのできるＡ／Ｄ変換方法及び装置を提供することを目的とする。
【００１２】
【課題を解決するための手段及び発明の効果】
かかる目的を達成するためになされた請求項１記載のＡ／Ｄ変換方法によれば、パルス信号を遅延して出力する遅延ユニットを複数個直列に接続してなるパルス遅延回路における各遅延ユニットの遅延時間をアナログ入力信号にて変調すると共に、パルス遅延回路にパルス信号を入力することによりパルス遅延回路内でパルス信号を伝送させ、その後、所定のタイミングで、パルス遅延回路を構成する各遅延ユニットからの出力信号をラッチし、そのラッチした各信号のレベルに基づき、パルス遅延回路内でのパルス信号の到達位置を表す数値データを生成することにより、アナログ入力信号を数値データに変換する。
【００１３】
そして、特に本発明方法では、パルス遅延回路を構成する各遅延ユニットからの出力信号のラッチ及び数値データの生成を、複数のパルス位置数値化手段を用いて同時に行うと共に、各パルス位置数値化手段毎に、各遅延ユニットからの出力信号の入力タイミングを遅延ユニットの遅延時間よりも短い時間△Ｔにてずらし、各パルス位置数値化手段にて得られた数値データを加算する。
【００１４】
つまり、本発明のＡ／Ｄ変換方法においては、上述した従来のＡ／Ｄ変換装置と同様にパルス遅延回路を用いてアナログ入力信号を数値データに変換（Ａ／Ｄ変換）するが、そのＡ／Ｄ変換は、複数のパルス位置数値化手段を用いて同時に行い、各パルス位置数値化手段にて得られた数値データを加算することにより、Ａ／Ｄ変換結果としての数値データを得るようにしているのである。
【００１５】
このため、パルス位置数値化手段の個数を「ｍ」、各パルス位置数値化手段で得られる数値データのビット数を「ｎ」とすれば、本発明のＡ／Ｄ変換方法にて得られる数値データのビット数は「ｎ＋ｌｏｇ2 ｍ」となる。
また、パルス遅延回路を構成する各遅延ユニットから各パルス位置数値化手段への出力信号の入力タイミングは、遅延ユニットの遅延時間よりも短い時間△Ｔだけずれることから、各パルス位置数値化手段にてラッチされる各遅延ユニットからの出力信号の中で信号レベルが変化する出力信号の位置（つまり、パルス遅延回路内でのパルス信号の到達位置）は、出力信号の入力タイミングのずれ△Ｔによってばらつき、各パルス位置数値化手段にて生成される数値データもばらつくことになる。
【００１６】
このため、各パルス位置数値化手段にて生成された数値データを加算することにより最終的に得られる数値データ（つまりＡ／Ｄ変換結果）は、遅延ユニットの遅延時間よりも短い時間△Ｔだけ異なるタイミングで数値化された数値データを加算したものとなり、最終的に得られる数値データの分解能を、上述した従来のＡ／Ｄ変換方法に比べて高めることができる。
【００１７】
また、本発明方法では、パルス遅延回路内でのパルス信号の位置を数値化する数値化動作を複数回連続的に実行するのではなく、複数の数値化動作を同時に実行することから、Ａ／Ｄ変換に要する時間が従来方法に比べて長くなるようなことはなく、従来方法と同じ時間でより高精度のＡ／Ｄ変換を行うことができる。また、加算によって得られる数値データの電圧分解能が従来と同じでよければ、Ａ／Ｄ変換に要する時間を短くすることもできる。
【００１８】
よって、本発明方法によれば、遅延ユニット一段当たりの遅延時間を短くしたりサンプリング時間を長くすることなく、アナログ入力信号をより高速且つ高精度にＡ／Ｄ変換し得るＡ／Ｄ変換装置を実現できることになる。
また、このＡ／Ｄ変換装置では、逐次比較形や並列型のＡ／Ｄ変換装置のようにアナログ入力信号と比較するための基準電圧を生成する必要がないことから、その装置構成を簡単にして安価に実現できる。よって本発明方法を利用すれば、Ａ／Ｄ変換の速度と精度とが要求される装置を従来のものよりも安価に実現できることになる。
【００１９】
ここで、各パルス位置数値化手段毎の出力信号の入力タイミングのずれ△Ｔは、請求項２に記載のように、遅延ユニットの遅延時間（Ｔｄ）をパルス位置数値化手段の個数（ｍ）で除した時間（Ｔｄ／ｍ）に設定することが望ましい。
つまり、このようにすれば、各パルス位置数値化手段にて生成される数値データは、遅延ユニットの遅延時間（Ｔｄ）をパルス位置数値化手段の個数（ｍ）で除算した時間（Ｔｄ／ｍ）分だけ互いにずれた時刻（基準時刻に対してＴｄ／ｍ、２×Ｔｄ／ｍ、３×Ｔｄ／ｍ、…分だけずれた時刻）におけるパルス遅延回路内でのパルス信号の到達位置を表す値となり、その分解能（換言すれば、その数値データの最下位ビット（ＬＳＢ）に対応する電圧値）が、パルス遅延回路内でパルス信号を遅延させる遅延ユニットの遅延時間（Ｔｄ）で決まる分解能の１／ｍ分だけ互いにずれることになる。
【００２０】
このため、請求項２に記載のＡ／Ｄ変換方法により最終的に得られる数値データ１ビット当たりの電圧値は、一つのパルス位置数値化手段にて生成される数値データ１ビット当たりの電圧値の１／ｍとなり、アナログ入力信号の電圧値をより正確に数値データに変換することができるようになる。
【００２１】
次に、各パルス位置数値化手段毎に各遅延ユニットからの出力信号の入力タイミングをずらすには、各パルス位置数値化手段に入力される出力信号を遅延させればよいが、このためには出力信号の遅延時間を、パルス遅延回路を構成する遅延ユニットの遅延時間よりも短くする必要がある。
【００２２】
そして、各遅延ユニットには、通常、インバータ等のゲート素子が用いられることから、各遅延ユニットからの出力信号の入力タイミングを各パルス位置数値化手段毎にずらせるためには、請求項３に記載のように、パルス遅延回路内の各遅延ユニットから各パルス位置数値化手段への出力信号の入力経路にそれぞれ設けられたインバータを利用し、そのインバータの反転レベル（換言すればインバータのスイッチングレベル）を、各パルス位置数値化手段毎に異なるレベルに設定するようにするとよい。
【００２３】
なお、出力信号遅延用のインバータには、各遅延ユニットから各パルス位置数値化手段への出力信号の入力経路に別途設けたインバータを利用するようにしてもよく、或いは、各パルス位置数値化手段に設けられるインバータ（例えば出力信号ラッチ用のラッチ回路を構成するインバータ）を利用するようにしてもよい。
【００２４】
また次に、請求項３に記載のように、インバータを用いて各パルス位置数値化手段への出力信号の入力タイミングをずらす場合、インバータの駆動電圧をアナログ入力電圧とは異なる一定電圧に設定すると、各パルス位置数値化手段毎の出力信号の入力タイミングのずれ△Ｔを、パルス遅延回路を構成する遅延ユニットの遅延時間Ｔｄに対応して設定することができない。
【００２５】
つまり、パルス遅延回路を構成する遅延ユニットの遅延時間は、アナログ入力信号にて変調され、アナログ入力信号の電圧値が変化すれば遅延ユニットの遅延時間も変化するが、出力信号遅延用のインバータの駆動電圧をアナログ入力電圧とは異なる一定電圧に設定すると、インバータの反転レベルは一定レベルとなってしまうことから、各パルス位置数値化手段毎の出力信号の入力タイミングのずれ△Ｔを遅延ユニットの遅延時間Ｔｄに応じて変化させることができず、特に、請求項２に記載においては、アナログ入力信号のＡ／Ｄ変換精度を向上するために、各パルス位置数値化手段毎の出力信号の入力タイミングをＴｄ／ｍ単位で異なるタイミングに設定することが困難になってしまう。
【００２６】
そこで、請求項３に記載のＡ／Ｄ変換方法においては、更に請求項４に記載のように、インバータの駆動電圧を、アナログ入力電圧とすることが望ましい。
つまり、このようにすれば、インバータの反転レベル（換言すればインバータによる出力信号の遅延時間）を、パルス遅延回路を構成する遅延ユニットの遅延時間に対応して変化させることが可能となり、各パルス位置数値化手段毎の出力信号の入力タイミングのずれ△Ｔを、パルス遅延回路を構成する遅延ユニットの遅延時間Ｔｄに対応して設定することができるようになる。
【００２７】
また、請求項３又は請求項４に記載のＡ／Ｄ変換方法のように、各パルス位置数値化手段毎の出力信号の入力タイミングのずれ△Ｔを、反転レベルの異なるインバータにて設定する場合には、請求項５に記載のように、インバータの出力側にバッファを設けることにより、インバータの出力側に接続される回路の入力インピーダンスを大きくして、インバータの出力側にバッファを介して接続される回路（パルス位置数値化手段内のラッチ回路等）の負荷容量が温度によって変化しても、その回路に入力される各遅延ユニットからの出力信号の入力タイミングが変化することのないようにすることが望ましい。
【００２８】
つまり、各遅延ユニットから各パルス位置数値化手段への出力信号の入力経路に反転レベルの異なるインバータを設けた場合、このインバータの出力をパルス位置数値化手段を構成するラッチ回路等に直接接続するようにすると、インバータの出力側に接続される負荷容量が温度によって変化した際に、インバータの出力が反転するのに要する時間も変化してしまうことから、各パルス位置数値化手段への出力信号の入力経路に、出力信号の入力タイミング調整用のインバータを設ける場合には、請求項５に記載のように、そのインバータの出力側にバッファを設けて、各インバータを、後段の負荷容量の影響を受けることなく動作させるようにすることが望ましい。
【００２９】
なお、バッファとしては、パルス遅延回路を構成する遅延ユニットのように、同一特性のゲート回路（例えば、反転レベルが一定のインバータ）を用いることができる。そして、バッファにインバータを用いる場合には、各パルス位置数値化手段に入力される出力信号の信号レベルが反転されることになるので、この信号レベルの反転によって、パルス位置数値化手段を正常に動作させることができない場合には、各パルス位置数値化手段に入力される出力信号の信号レベルを更に反転させるために、例えば、各パルス位置数値化手段への出力信号の入力タイミングを調整するインバータの前・後段に、それぞれ、インバータからなるバッファを設けるようにしてもよい。
【００３０】
一方、請求項１〜請求項５何れか記載のＡ／Ｄ変換方法において、各パルス位置数値化手段を同じタイミングで動作させるためには、請求項６に記載のように、各パルス位置数値化手段に、共通のサンプリングクロックを入力することで、各パルス位置数値化手段をその共通のサンプリングクロックにて動作させるようにするとよい。
【００３１】
また、このように各パルス位置数値化手段を共通のサンプリングクロックにて動作させる際には、請求項７に記載のように、各パルス位置数値化手段を、サンプリングクロックに同期して繰り返し動作させ、複数のパルス位置数値化手段の内の特定のパルス位置数値化手段からは、そのサンプリングクロックに同期して得られた今回の数値データと前回の数値データとの偏差を最新の数値データとして出力させ、他のパルス位置数値化手段からは、当該パルス位置数値化手段内でサンプリングクロックに同期して得られた今回の数値データと特定のパルス位置数値化手段内でサンプリングクロックに同期して得られた前回の数値データとの偏差を最新の数値データとして出力させるようにすれば、アナログ入力信号のＡ／Ｄ変換をサンプリングクロックに同期して繰り返し行うことができるようになる。
【００３２】
つまり、このようにすれば、各パルス位置数値化手段の一つは、サンプリングクロックに同期した基準周期Ｔｓ内にパルス遅延手段内でパルス信号が通過した遅延ユニットの個数を数値化することになり、他のパルス位置数値化手段は、その基準周期Ｔｓに各パルス位置数値化手段毎の出力信号の入力タイミングのずれ△Ｔを整数倍した時間（１×△Ｔ、２×△Ｔ、３×△Ｔ、…）を加えた時間内にパルス遅延手段内でパルス信号が通過した遅延ユニットの個数をそれぞれ数値化することになり、その数値化により得られた数値データを加算することによって、Ａ／Ｄ変換結果として、高分解能の数値データを生成することが可能となる。
【００３３】
なお、このように、各パルス位置数値化手段に共通のサンプリングクロックを入力することにより、各パルス位置数値化手段にて繰り返し数値データを生成するようにした場合、パルス遅延回路を、遅延ユニットを単に直列接続した遅延線として構成すると、パルス遅延回路を構成する遅延ユニットの数を極めて多くする必要があるが、パルス遅延回路を構成する遅延ユニットの数を増やせば、パルス遅延回路の回路規模の大型化を招くことになる。
【００３４】
このため、請求項７に記載のＡ／Ｄ変換方法を実施する際には、請求項８に記載のように、パルス遅延回路として、遅延ユニットがリング状に連結されることによりパルス信号を周回させるパルス周回回路を使用し、このパルス周回回路へのパルス信号入力後の該パルス周回回路内でのパルス信号の周回回数を周回数カウンタによりカウントし、各パルス数値化手段では、サンプリングクロックに同期してパルス周回回路内でのパルス信号の位置を数値化し、その数値化により得られた数値データを下位ビットデータ、周回数カウンタによりカウントされたパルス信号の周回回数を上位ビットデータとする数値データを生成するようにするとよい。
【００３５】
つまり、このようにすれば、パルス遅延回路において、パルス信号は、リング状に連結された遅延ユニットを繰り返し通過することになるため、パルス遅延回路を構成する遅延ユニットの数を少なくしても、Ａ／Ｄ変換動作を長時間に渡って繰り返し行うことができるようになる。
【００３６】
次に、請求項９〜請求項１６に記載の発明は、上述した請求項１〜請求項８に記載のＡ／Ｄ変換方法に従ってアナログ入力信号を数値データに変換するＡ／Ｄ変換装置に関するものである。
そして、請求項９に記載のＡ／Ｄ変換装置においては、アナログ入力信号の電圧レベルに応じた遅延時間でパルス信号を遅延させて出力する遅延ユニットを複数個直列に接続してなるパルス遅延回路と、このパルスパルス遅延回路にパルス信号が入力された後の所定のタイミングで、パルス遅延回路を構成する各遅延ユニットからの出力信号をラッチし、そのラッチした各信号のレベルに基づき、パルス遅延回路内でのパルス信号の到達位置を表す数値データを生成するｍ個のパルス位置数値化手段と、各パルス位置数値化手段毎に、各遅延ユニットからの出力信号の入力タイミングを遅延ユニットの遅延時間よりも短い時間にてずらす遅延手段と、各パルス位置数値化手段にて得られた数値データを加算し、その加算結果をアナログ入力信号を表す数値データとして出力する加算手段とを備える。このため、請求項９に記載のＡ／Ｄ変換装置によれば、上述した請求項１に記載のＡ／Ｄ変換方法に従いアナログ入力信号を数値データに変換することができるようになり、請求項１と同様の効果を得ることができる。
【００３７】
また、請求項１０に記載のＡ／Ｄ変換装置は、請求項９に記載のＡ／Ｄ変換装置において、遅延手段を、各パルス位置数値化手段への前記出力信号の入力タイミングが、それぞれ、前記遅延ユニットの遅延時間（Ｔｄ）を前記パルス位置数値化手段の個数（ｍ）で除した時間（Ｔｄ／ｍ）分だけずれるように、出力信号を遅延させるように構成したものである。このため、請求項９に記載のＡ／Ｄ変換装置によれば、上述した請求項２に記載のＡ／Ｄ変換方法に従いアナログ入力信号を数値データに変換することができるようになり、請求項２と同様の効果を得ることができる。
【００３８】
また、請求項１１に記載のＡ／Ｄ変換装置は、請求項９又は請求項１０に記載のＡ／Ｄ変換装置において、遅延手段を、パルス遅延回路を構成する各遅延ユニットから前記各パルス位置数値化手段への前記出力信号の入力経路上にそれぞれ設け、しかも、反転レベルが各パルス位置数値化手段毎に異なるレベルに設定されたインバータにて構成したものである。このため、請求項１１に記載のＡ／Ｄ変換装置によれば、上述した請求項３に記載のＡ／Ｄ変換方法に従いアナログ入力信号を数値データに変換することができるようになり、請求項３と同様の効果を得ることができる。
【００３９】
また次に、請求項１２に記載のＡ／Ｄ変換装置は、請求項１１に記載のＡ／Ｄ変換装置において、遅延回路を構成するインバータが、アナログ入力電圧を駆動電圧として動作するように構成したものである。このため、請求項１２に記載のＡ／Ｄ変換装置によれば、上述した請求項４に記載のＡ／Ｄ変換方法に従いアナログ入力信号を数値データに変換することができるようになり、請求項４と同様の効果を得ることができる。
【００４０】
また次に、請求項１３に記載のＡ／Ｄ変換装置は、請求項１１又は請求項１２に記載のＡ／Ｄ変換装置において、遅延手段を構成するインバータの出力側に、それぞれ、バッファを設けたものである。このため、請求項１３に記載のＡ／Ｄ変換装置によれば、上述した請求項５に記載のＡ／Ｄ変換方法に従いアナログ入力信号を数値データに変換することができるようになり、請求項５と同様の効果を得ることができる。
【００４１】
一方、請求項１４に記載のＡ／Ｄ変換装置は、請求項９〜請求項１３何れか記載のＡ／Ｄ変換装置において、各パルス位置数値化手段を、共通のサンプリングクロックを受けて動作するように構成したものである。このため、請求項１４に記載のＡ／Ｄ変換装置によれば、上述した請求項６に記載のＡ／Ｄ変換方法に従いアナログ入力信号を数値データに変換することができるようになり、請求項６と同様の効果を得ることができる。
【００４２】
次に、請求項１５に記載のＡ／Ｄ変換装置は、請求項１４に記載のＡ／Ｄ変換装置において、ｍ個のパルス位置数値化手段の内、特定のパルス位置数値化手段を、サンプリングクロックに同期して生成した今回の数値データと前回の数値データとの偏差をＡ／Ｄ変換結果を表す数値データとして加算手段に出力するように構成し、他のパルス位置数値化手段を、サンプリングクロックに同期して生成した今回の数値データと特定のパルス位置数値化手段内でサンプリングクロックに同期して生成された前回の数値データとの偏差をＡ／Ｄ変換結果を表す数値データとして加算手段に出力するように構成したものである。このため、請求項１５に記載のＡ／Ｄ変換装置によれば、上述した請求項７に記載のＡ／Ｄ変換方法に従いアナログ入力信号を数値データに変換することができるようになり、請求項７と同様の効果を得ることができる。
【００４３】
また次に、請求項１６に記載のＡ／Ｄ変換装置は、請求項１５に記載のＡ／Ｄ変換装置において、パルス遅延回路を、遅延ユニットがリング状に連結されることによりパルス信号を周回させるパルス周回回路にて構成すると共に、このパルス周回回路内でのパルス信号の周回回数をカウントする周回数カウンタを設け、各パルス数値化手段を、それぞれ、サンプリングクロックに同期してパルス周回回路内でのパルス信号の位置を数値化し、その数値化により得られた数値データを下位ビットデータ、周回数カウンタによりカウントされたパルス信号の周回回数を上位ビットデータとする数値データを生成するよう構成したものである。このため、請求項１６に記載のＡ／Ｄ変換装置によれば、上述した請求項８に記載のＡ／Ｄ変換方法に従いアナログ入力信号を数値データに変換することができるようになり、請求項８と同様の効果を得ることができる。
【００４４】
【発明の実施の形態】
以下に本発明の実施形態を図面と共に説明する。
図１は本発明が適用された実施例のＡ／Ｄ変換装置の構成を表すブロック図である。
【００４５】
図１に示すように、本実施例のＡ／Ｄ変換装置は、パルス信号を遅延させて出力する遅延ユニット２を複数個直列に接続することにより構成されたパルス遅延回路１０と、外部から周期的に入力されるサンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングに同期して、パルス遅延回路１０を構成する各遅延ユニット２からの出力信号をラッチし、そのラッチした出力信号の信号レベルの変化点からパルス遅延回路１０内でのパルス信号ＰＡの到達位置を数値化することによりｎビットの数値データＤＴ１〜ＤＴｍを生成するｍ個（本実施例ではｍ＝４）のパルス位置数値化部（本発明のパルス位置数値化手段に相当）１２-1、１２-2、１２-3、１２-4と、これら各パルス位置数値化部１２-1〜１２-4から出力されるｍ個（４個）の数値データＤＴ１〜ＤＴ４を、サンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングに同期して加算することで、「ｎ＋ｌｏｇ2 ｍ」ビット（本実施例では「ｎ＋２」ビット）の数値データＤＴＡを生成し、外部に出力する加算器（本発明の加算手段に相当）１４とから構成されている。
【００４６】
ここで、パルス遅延回路１０を構成する各遅延ユニット２は、例えば、前後２段のインバータ等からなるゲート回路（図４参照）にて構成されており、各遅延ユニット２には、Ａ／Ｄ変換の対象となるアナログ入力信号（電圧）Ｖｉｎが駆動電圧として印加されている。
【００４７】
また、加算器１４は、図２に示すように、各パルス位置数値化部１２-1〜１２-4から出力される数値データＤＴ１〜ＤＴ４をサンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングに同期してそれぞれラッチするラッチ回路４０-1、４０-2、４０-3、４０-4と、これら各ラッチ回路４０-1〜４０-4にてラッチされた各数値データＤＴ１〜ＤＴ４をサンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングに同期して加算する加算回路４２とから構成されている。
【００４８】
一方、各パルス位置数値化部１２-1〜１２-4は、図２に示すように、それぞれ、パルス遅延回路１０を構成する各遅延ユニット２からの出力信号を、各パルス位置数値化部１２-1〜１２-4毎に互いに異なる入力タイミングで取り込むためのインバータ群２０-1、２０-2、２０-3、２０-4と、これら各インバータ群２０-1〜２０-4を介して入力された各遅延ユニット２からの出力信号をサンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングでラッチするラッチ群２２-1、２２-2、２２-3、２２-4と、これら各ラッチ群２２-1〜２２-4にてラッチされた各遅延ユニット２からの出力信号に基づき、パルス遅延回路１０内で遅延ユニット２からの出力がHighレベルからLow レベルに変化している位置（つまり、パルス遅延回路１０内でのパルス信号の到達位置）を検出するパルスセレクタ２４-1、２４-2、２４-3、２４-4と、このパルスセレクタ２４-1〜２４-4による検出結果（パルス遅延回路１０内でのパルス信号の到達位置）を数値データに変換するエンコーダ２６-1、２６-2、２６-3、２６-4と、パルス位置数値化部１２-1〜１２-4の内の特定のパルス位置数値化部（本実施例ではパルス位置数値化部１２-1）のエンコーダ２６-1からの出力をそれぞれサンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングでラッチするラッチ回路２８-1、２８-2、２８-3、２８-4と、自己のエンコーダ２６-1〜２６-4から出力されている現在の数値データ（現在値）とラッチ回路２８-1〜２８-4にラッチされているエンコーダ２６-1からの前回の数値データとの偏差を求め、これをｎビットの数値データＤＴ１〜ＤＴｍとして出力する減算器３８と、から構成されている。
【００４９】
また、各パルス位置数値化部１２-1〜１２-4内のインバータ群２０-1〜２０-4及びラッチ群２２-1〜２２-4は、図３（ａ）に示す如く（図ではパルス位置数値化部１２-1内のインバータ群２０-1及びラッチ群２２-1のみを示す）、パルス遅延回路１０を構成する各遅延ユニット２からの出力信号を個々に取り込み、ラッチするため、パルス遅延回路１０を構成する各遅延ユニット２の個数に対応した数だけ設けられている。
【００５０】
そして、そのインバータ群２０-1〜２０-4を構成するインバータＩＮＶには、各パルス位置数値化部１２-1〜１２-4毎に、それぞれ、反転レベル（換言すればスイッチングレベル）が異なるインバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３、ＩＮＶ４が用いられている。
【００５１】
即ち、図４に示すように、各インバータ群２０-1〜２０-4を構成するインバータＩＮＶ１〜ＩＮＶ４は、遅延ユニット２を構成するインバータＩＮＶと同様、Ｐチャネルトランジスタ（ＦＥＴ）とｎチャネルトランジスタ（ＦＥＴ）とからなるＣＭＯＳインバータにて構成されているが、その反転レベルは、例えば、図３（ｂ）に示すように、各インバータＩＮＶ１〜ＩＮＶ４を構成するＰチャネルトランジスタ（ＦＥＴ）のトランジスタ幅Ｗｐ（図ではインバータＩＮＶ１とＩＮＶ２のトランジスタ幅Ｗｐ１，Ｗｐ２を示す）を調整することによって、互いに異なるレベルに設定されている。
【００５２】
つまり、インバータＩＮＶ１〜ＩＮＶ４の反転レベルや遷移時間は、インバータＩＮＶ１〜ＩＮＶ４を構成するトランジスタの構造によって任意に設定することができることから、本実施例では、各インバータ群２０-1〜２０-4を構成するインバータＩＮＶ１〜ＩＮＶ４毎に、それを構成するＰチャネルトランジスタ（ＦＥＴ）のトランジスタ幅Ｗｐ１、Ｗｐ２、Ｗｐ３、Ｗｐ４を、Ｗｐ１＞Ｗｐ２＞Ｗｐ３＞Ｗｐ４となるように調整することによって、図５に示すように、入力信号のレベル変化に対する出力レベルの遷移時間Ｔｆが遅延ユニット２の遅延時間Ｔｄとほぼ等しく、しかも、反転レベルが、夫々、遅延ユニット２からの出力信号（図に示す遅延パルスＰ１）の信号レベルの変化分（Low レベルとHighレベルとの偏差）を略「ｍ＋１」等分（ここでは５当分）する電圧レベル（図に示す反転レベル１〜４）となって、パルス遅延回路１０の各遅延ユニット２から各パルス位置数値化部１２-1〜１２-4（詳しくはラッチ群２２-1〜２２-4）に入力される出力信号（遅延パルス）の入力タイミングが、遅延ユニット２の遅延時間Ｔｄをパルス位置数値化部１２-1〜１２-4の個数ｍ（本実施例ではｍ＝４）で除算した時間Ｔｄ／ｍだけ互いにずれるようにしているのである。
【００５３】
なお、本実施例のように、各インバータＩＮＶ１〜ＩＮＶ４の反転レベルを互いに異なるレベルに設定するには、必ずしも各インバータＩＮＶ１〜ＩＮＶ４を構成するＰチャネルトランジスタのトランジスタ幅Ｗｐを調整する必要はなく、Ｐチャネルトランジスタのゲート長Ｌｐ、或いは、ｎチャネルトランジスタのゲート長ＬｎやＷｎを調整するようにしてもよく、これら各パラメータの全て若しくは複数を調整するようにしてもよい。
【００５４】
また、各パルス位置数値化部１２-1〜１２-4への出力信号（遅延パルス）の入力タイミングが、アナログ入力信号Ｖｉｎの電圧変化によってＴｄ／ｍから外れることのないようにするため、本実施例では、図４に示すように、各インバータ群２０-1〜２０-4を構成するインバータＩＮＶ１〜ＩＮＶ４についても、遅延ユニット２と同様、Ａ／Ｄ変換対象となるアナログ入力信号Ｖｉｎにて駆動するようにされている。
【００５５】
この結果、本実施例のＡ／Ｄ変換装置においては、パルス遅延回路１０にパルス信号ＰＡを入力して、パルス遅延回路１０内でパルス信号ＰＡを伝送させているときに、各パルス位置数値化部１２-1〜１２-4でサンプリングクロックＣＫ０に同期して生成される数値データＤＴ１〜ＤＴｍは、各パルス位置数値化部１２-1〜１２-4内でインバータ群２０-1〜２０-4を介してラッチ群２２-1〜２２-4に入力される各遅延ユニット２からの出力信号（遅延パルス）の入力タイミングのずれによって、最下位ビット（ＬＳＢ）がばらつくことになり、加算器１４の加算動作によって最終的に得られるＡ／Ｄ変換結果である数値データの電圧分解能は、一つのパルス位置数値化部１２にて得られる数値データの電圧分解能に比べて、加算によって増加するビット数（ｌｏｇ2 ｍ）分だけ高分解能となる。
【００５６】
よって、本実施例のＡ／Ｄ変換装置によれば、パルス遅延回路１０と一つのパルス位置数値化部１２とで構成される従来のＡ／Ｄ変換装置に対して、Ａ／Ｄ変換の速度を低下させることなく、Ａ／Ｄ変換結果として得られる数値データＤＴＡの電圧分解能を高めることができる。また、従来のＡ／Ｄ変換装置に対して、得られる数値データＤＴＡの電圧分解能を高める必要がなければ、サンプリングクロックＣＫ１〜ＣＫｍの周期を短くして、Ａ／Ｄ変換をより高速に行うことができる。
【００５７】
また、本実施例のＡ／Ｄ変換装置のように、複数のパルス位置数値化部１２を用いてパルス遅延回路１０内でのパルス信号の到達位置を数値化し、その数値化結果（数値データ）を加算することにより、最終的に得られる数値データのビット数（換言すれば電圧分解能）を高める方法としては、例えば、図６に示す参考例１のように、ｍ個（４個）のパルス位置数値化部１２を、ラッチ群２２と、パルスセレクタ２４と、エンコーダ２６と、自己のエンコーダ２６からの出力をラッチするラッチ回路２８と、ラッチ回路２８の出力とエンコーダ２６からの出力との偏差を演算する減算器３０とを用いて、全て共通に構成し（図６（ｂ）参照）、各パルス位置数値化部１２には、位相がサンプリング周期の１／ｍだけ互いにずれたサンプリングクロックＣＫ１〜ＣＫ４を入力することにより（図６（ａ）参照）、互いに異なるタイミングで数値データを生成するようにすることが考えられる。
【００５８】
しかし、この参考例１のＡ／Ｄ変換方法では、各パルス位置数値化部１２でのＡ／Ｄ変換タイミングは異なるものの、各パルス位置数値化部１２のＡ／Ｄ変換特性は、全て同じＡ／Ｄ変換特性（図７に示すオフセットのないＡ／Ｄ変換特性１）となり、各パルス位置数値化部１２で得られる数値データの分解能は全て同じになる。したがって、入力電圧Ｖｉｎが時間的に変化しない場合は、分解能の向上は得られない。
【００５９】
これに対して、本実施例のＡ／Ｄ変換装置では、各パルス位置数値化部１２-1〜１２-4内で各遅延ユニット２からの出力信号（遅延パルス）を取り込むタイミングを、各パルス位置数値化部１２-1〜１２-4毎に、遅延ユニット２の遅延時間Ｔｄを１／ｍした時間分だけずらすようにしていることから、実質的に、各パルス位置数値化部１２-1〜１２-4においてパルス信号の到達位置を検出する際のサンプリング時間が、遅延ユニット２の遅延時間Ｔｄを１／ｍした時間分だけずれることと等価になる。
【００６０】
この結果、各パルス位置数値化部１２-1〜１２-4のＡ／Ｄ変換特性は、図７に示すように、例えば、パルス位置数値化部１２-1のＡ／Ｄ変換特性がオフセットのないＡ／Ｄ変換特性１であるとすれば、他のパルス位置数値化部１２-2〜１２-4のＡ／Ｄ変換特性は、その基準となるＡ／Ｄ変換特性１に一定のオフセット量（＝ＬＳＢの１／ｍ分）を順に加算した３種類のＡ／Ｄ変換特性２〜４となり、各パルス位置数値化部１２-1〜１２-4で得られる数値データの分解能を、ＬＳＢの１／ｍ分だけ互いに異なる値に設定できることになる。
【００６１】
よって、本実施例のＡ／Ｄ変換装置によれば、アナログ入力信号Ｖｉｎが変動している場合であっても、また、アナログ入力信号Ｖｉｎの電圧レベルが一定で変化しない場合であっても、各パルス位置数値化部１２-1〜１２-4のオフセットの違いによって、各パルス位置数値化部１２で得られる数値データが異なる値となり、上記参考例１に比べて、アナログ入力信号Ｖｉｎをより精度よくＡ／Ｄ変換することができるようになる。
【００６２】
つまり、図６に示した参考例１では、アナログ入力信号Ｖｉｎが変動している場合には、本実施例と略同じＡ／Ｄ変換結果（図７では６＋５×３＝２１）が得られるものの、アナログ入力信号Ｖｉｎの電圧レベルが一定である場合には、各パルス位置数値化部１２で得られる数値データが全て同一の値になるため、最終的に得られる数値データの電圧分解能を高めることができないのに対して、本実施例のＡ／Ｄ変換装置によれば、アナログ入力信号Ｖｉｎの電圧レベルが一定であっても、各パルス位置数値化部１２で得られる数値データが異なる値となるため、最終的に得られる数値データの電圧分解能を高めることができるようになるのである。
【００６３】
以上、本発明の一実施例について説明したが、本発明は、上記実施例に限定されるものではなく、種々の態様を採ることができる。
例えば、上記実施例では、パルス遅延回路１０を構成する各遅延ユニット２からの出力信号（遅延パルス）の入力タイミングを各パルス位置数値化部１２-1〜１２-4毎にずらすためのインバータ群２０-1〜２０-4には、互いに反転レベルが異なるインバータＩＮＶ１〜ＩＮＶ４を、パルス遅延回路１０内の各遅延ユニット２毎に設けるものとして説明したが、Ａ／Ｄ変換装置を温度変化が大きい環境下（例えば、自動車等）で使用する際には、図８に示すように、各インバータ群２０-1〜２０-4を構成するインバータＩＮＶ１〜ＩＮＶ４の少なくとも出力側（図８では、入力側と出力側）に、パルス遅延回路１０内の遅延ユニット２を構成しているインバータＩＮＶと同じ一般的なインバータ（但し、駆動能力は必要に応じて変える。即ち、スイッチングレベルは一般的に設定するが、ｐチャネルとｎチャネルの両トランジスタサイズは条件に合わせて大きくする）を設け、これをバッファとして利用するようにするとよい。
【００６４】
つまり、例えば、各遅延ユニット２から各パルス位置数値化部１２-1〜１２-4への出力信号（遅延パルス）の入力経路に、反転レベルの異なるインバータＩＮＶ１〜ＩＮＶ４を設けた場合、このインバータＩＮＶ１〜ＩＮＶ４の出力をラッチ群２２-1〜２２-4を構成するラッチ回路に直接接続するようにすると、インバータＩＮＶ１〜ＩＮＶ４の出力側の負荷容量が温度によって変化した際に、インバータＩＮＶ１〜ＩＮＶ４の出力が反転するのに要する時間も変化してしまうことから、Ａ／Ｄ変換装置を温度変化が大きい環境下（例えば、自動車等）で使用する際には、少なくとも、各インバータＩＮＶ１〜ＩＮＶ４の出力側には、インバータ等からなるバッファを設けて、各インバータＩＮＶ１〜ＩＮＶ４を後段の負荷条件の影響を受けることなく動作させるようにするとよい。
【００６５】
また、上記実施例では、各パルス位置数値化部１２-1〜１２-4は、外部から周期的に入力されるサンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングで動作し、各パルス位置数値化部１２-1〜１２-4では、パルス位置数値化部１２-1にて前回のサンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングで生成した数値データと、各パルス位置数値化部１２-1〜１２-4にて今回のサンプリングクロックＣＫ０の立上がり（又は立下がり）タイミングで生成した数値データとの偏差を求めるものとして説明したが、この方法で、数値データを繰り返し生成するには、パルス遅延回路１０を構成する遅延ユニット２の数を極めて多くする必要があり、パルス遅延回路１０の大型化を招くことになる。
【００６６】
このため、各パルス位置数値化部１２-1〜１２-4内で、サンプリングクロックＣＫ０に同期して、繰り返し数値データを生成する際には、Ａ／Ｄ変換装置を、図９に示すように構成してもよい。
即ち、図９に示すＡ／Ｄ変換装置においては、パルス遅延回路として、遅延ユニット２をリング状に連結することにより、最終段の遅延ユニット２ｅから初段の遅延ユニット２ｓにパルス信号ＰＡを戻して、パルス信号を周回させるように構成されたパルス周回回路１１を備え、このパルス周回回路１１の最終段の遅延ユニット２ｓからの出力を、アンド回路ＡＮＤを介して周回数カウンタ１６に入力することにより、周回数カウンタ１６にてパルス周回回路１１内でのパルス信号の周回回数をカウントするように構成されている。
【００６７】
また、パルス位置数値化部１２-1には、インバータ群２０-1、ラッチ群２２-1、パルスセレクタ２４-1、エンコーダ２６-1、ラッチ回路２８-1、減算器３０-1に加えて、サンプリングクロックＣＫの立上がり（又は立下がり）タイミングで周回数カウンタ１６からの出力（ｋビット）をラッチするラッチ回路３２-1と、サンプリングクロックＣＫをその周期よりも短い（半分程度）の遅延時間を有する遅延線３６-1を介して受けて、その立上がり（又は立下がり）タイミングで周回数カウンタ１６からの出力（ｋビット）をラッチするラッチ回路３４-1と、エンコーダ２６-1から出力される数値データ（ｊビット）の最上位（ＭＳＢ）のビットデータがLow レベルであればラッチ回路３２-1からの出力を選択し、そのビットデータがHighレベルであればラッチ回路３４-1からの出力を選択するセレクタ３８-1とを備え、エンコーダ２６-1からの出力（ｊビット）を下位ビットデータ、セレクタ３８-1からの出力（ｋビット）を上位ビットデータとするｎビットの数値データＩＳを生成するようにされている。
【００６８】
そして、その数値データＩＳは、上記実施例と同様、ラッチ回路２８-1に入力されてラッチされると共に、減算器３０-1にて、そのラッチされた前回の数値データＩＳと、今回生成した数値データＩＳとの偏差が演算され、その演算結果が、数値データＤＴ１として図示しない加算器１４に出力される。
【００６９】
また、図示しないが、他のパルス位置数値化部１２-2〜１２-4も、パルス位置数値化部１２-1と同様に構成されており、パルス位置数値化部１２-1と同様にｎビットの数値データＩＳを生成して、その生成した数値データと、ラッチ回路２８-2〜２８-4にてラッチしたパルス位置数値化部１２-1での前回の数値データとの偏差を、減算器３０-1にて演算して、その演算結果を、数値データＤＴ２〜ＤＴ４として出力するようにされている。
【００７０】
この結果、図９に示したＡ／Ｄ変換装置によれば、パルス遅延回路としてのパルス周回回路１１内でパルス信号を周回させつつ、その周回回数とパルス周回回路１１内でのパルス信号の到達位置とに基づき、アナログ入力信号ＶｉｎをＡ／Ｄ変換することができるようになり、パルス遅延回路（詳しくはパルス周回回路１１）を構成する遅延ユニット２の数を少なくしても、Ａ／Ｄ変換動作を長時間に渡って繰り返し行うことができるようになる。
【００７１】
なお、パルス周回回路１１から周回数カウンタ１６へのパルス信号の入力経路に設けられたアンド回路ＡＮＤは、パルス周回回路１１の最終段の遅延ユニット２ｅに接続されない側の入力端子がHighレベルであるとき、遅延ユニット２ｅからの出力を周回数カウンタ１６に入力して、周回数カウンタ１６のカウント動作を許可し、逆に、パルス周回回路１１の周回動作が停止状態で最終段の遅延ユニット２ｅの出力がLow レベルであるときに、その最終段の遅延ユニット２ｅに接続されない側の入力端子にカウンタテスト用のテストクロックＴＣＫを入力することにより、周回数カウンタ１６のカウント動作を外部からテストできるようにするためのものである。
【００７２】
また次に、上記実施例では、加算器１４の動作によって得られた数値データ（つまり加算結果）を、そのままアナログ入力信号ＶｉｎのＡ／Ｄ変換結果として出力するものとして説明したが、Ａ／Ｄ変換結果のＳＮ比（信号対雑音比）を向上するためには、例えば、図１０に例示するように、加算器１４から出力される加算後の数値データＤＴＡを、Ｄ−フリップフロップ等からなるラッチ回路１８ａ、１８ｂ、１８ｃにて順次シフトしながらラッチし、各ラッチ回路１８ａ、１８ｂ、１８ｃにてラッチされた過去３回分の数値データＤＴＡと、加算器１４から出力される数値データＤＴＡの最新値とを加算回路１９にて加算することにより、数値データＤＴＡの移動平均をとるようにしてもよい。なお、図１０では、加算回路１９から出力される移動平均後の数値データＤout が、加算器１４から出力される数値データＤＴＡのビット数に１ビットを加えた「ｎ＋ｌｏｇ2 ｍ＋１」ビットとなるように、加算回路１９を構成している。
【００７３】
以上、本発明の実施例及び変形例について説明したが、次に、本発明と同様に複数のパルス位置数値化部１２を用いてパルス遅延回路１０内でのパルス信号の到達位置を数値化し、その数値化結果（数値データ）を加算することにより、本発明と同様の電圧分解能にて、アナログ入力信号ＶｉｎをＡ／Ｄ変換する方法について説明する（参考例２）。
【００７４】
図１１（ａ）は、この参考例２のＡ／Ｄ変換装置の構成を表すブロック図である。
図１１（ａ）に示すように、参考例２のＡ／Ｄ変換装置は、図１に示した実施例のＡ／Ｄ変換装置と同様、パルス遅延回路１０と、ｍ個（４個）のパルス位置数値化部１２-1〜１２-2と、これら各パルス位置数値化部１２-1〜１２-4から出力されるｍ個（４個）の数値データＤＴ１〜ＤＴｍ（ＤＴｍ＝ＤＴ４）を加算することで「ｎ＋ｌｏｇ2 ｍ」ビットの数値データＤＴＡを生成する加算器１４とから構成されている。
【００７５】
そして、本参考例２のＡ／Ｄ変換装置が上記実施例のＡ／Ｄ変換装置と異なる点は、４個のパルス位置数値化部１２-1〜１２-4が図１２に示す如く構成され、これら各パルス位置数値化部１２-1〜１２-4に、図１１（ｂ）に示す一定周期（周期：Ｔｓ）の基準クロックＣＫ０と、この基準クロックＣＫ０に基づき生成された４個のサンプリングクロックＣＫ１〜ＣＫ４の一つが入力される点である。
【００７６】
即ち、図１１（ｂ）に示すように、４個のパルス位置数値化部１２-1〜１２-4に夫々入力される４個のサンプリングクロックＣＫ１〜ＣＫ４は、基準クロックＣＫ０を遅延させることにより生成されたものであり、各サンプリングクロックＣＫ１〜ＣＫ４の位相は、パルス遅延回路１０を構成する遅延ユニット２の遅延時間ＴｄをサンプリングクロックＣＫ１〜ＣＫ４の個数ｍ（つまり「４」）で除算した単位時間△Ｔだけ互いにずれている。つまり、サンプリングクロックＣＫ２〜ＣＫ４は、サンプリングクロックＣＫ１を基準に、単位時間△Ｔの整数倍の時間（１×△Ｔｓ、２×△Ｔｓ、３×△Ｔｓ）だけ遅延されている。
【００７７】
また、図１２に示すように、４個のパルス位置数値化部１２-1〜１２-4は、図２に示した実施例のものから、インバータ群２０-1〜２０-4を削除し、パルス遅延回路１０を構成する各遅延ユニット２からの出力を各ラッチ群２２-1〜２２-4に直接入力するようにされている。
【００７８】
このように構成された参考例２のＡ／Ｄ変換装置によれば、上記実施例と同様に、各パルス位置数値化部１２-1〜１２-4において、サンプリングクロックＣＫ１の一周期Ｔｓを基準として互いに時間△Ｔだけずれたサンプリング周期（Ｔｓ、Ｔｓ＋△Ｔ、Ｔｓ＋２×△Ｔ、Ｔｓ＋３×△ｔ）で、パルス遅延回路１０内でパルス信号ＰＡが通過した遅延ユニット２の個数が数値化されることになる。
【００７９】
従って、この参考例２のＡ／Ｄ変換装置によっても、上記実施例と同様の効果が得られる。
但し、この参考例２のＡ／Ｄ変換装置では、基準クロックＣＫ０を用いて、各パルス位置数値化部１２-1〜１２-4の動作タイミングを決定するサンプリングクロックＣＫ１〜ＣＫ４を生成する回路を別途設ける必要があり、しかも、その生成したサンプリングクロックＣＫ１〜ＣＫ４が異なる時間で遅延されて各パルス位置数値化部１２-1〜１２-4に入力されることのないよう、各回路の配置を高精度に設定する必要があるため、上記実施例に比べて回路構成が複雑で、設計が難しいという問題がある。
【００８０】
なお、基準クロックＣＫ０からサンプリングクロックＣＫ１〜ＣＫ４を生成するための回路については、例えば、図１３に示すように、基準クロックＣＫ０を、上記実施例と同様に反転タイミングの異なるインバータＩＮＶ１〜ＩＮＶ４を通過させることによって生成するように構成すればよいが、この場合にも、各インバータＩＮＶ１〜ＩＮＶ４が出力側の負荷条件（容量等）の温度変化の影響を受けることのないよう、各インバータＩＮＶ１〜ＩＮＶ４の出力側に、同一特性のインバータＩＮＶ等からなるバッファを設けることが望ましい。但し、この場合でも、駆動能力は必要に応じて変える必要がある。即ち、スイッチングレベルは一般的に設定するが、ｐチャネルとｎチャネルの両トランジスタサイズは、条件（駆動負荷）に合わせて大きくする。
【図面の簡単な説明】
【図１】 実施例のＡ／Ｄ変換装置の構成を表すブロック図である。
【図２】 実施例のパルス位置数値化部の構成を表すブロック図である。
【図３】 実施例のインバータ群及びラッチ群の構成を表す説明図である。
【図４】 実施例のインバータ群及び遅延ユニットの構成を表す電気回路図である。
【図５】 実施例のインバータ群を構成するインバータの動作を説明する説明図である。
【図６】 参考例１のＡ／Ｄ変換装置の構成を表すブロック図である。
【図７】 実施例のパルス位置数値化部のＡ／Ｄ変換特性を表す説明図である。
【図８】 実施例のインバータ群の他の構成例を表す電気回路図である。
【図９】 パルス遅延回路としてパルス周回回路を用いたＡ／Ｄ変換装置の構成を表すブロック図である。
【図１０】 Ａ／Ｄ変換結果を移動平均する回路を設けたＡ／Ｄ変換装置の構成を表すブロック図である。
【図１１】 参考例２のＡ／Ｄ変換装置の構成及びサンプリングクロックを表す説明図である。
【図１２】 参考例２のパルス位置数値化部の構成を表すブロック図である。
【図１３】 参考例のＡ／Ｄ変換装置においてサンプリングクロックを生成するのに用いられるサンプリングクロック生成回路の構成例を説明する説明図である。
【符号の説明】
２…遅延ユニット、１０…パルス遅延回路、１１…パルス周回回路、１２-1〜１２-4，１２…パルス位置数値化部、１４…加算器、１６…周回数カウンタ、１８ａ〜１８ｃ，２８-1〜２８-4，３２-1，３４-1，４０-1〜４０-4…ラッチ回路、１９，４２-1〜４２-4…加算回路、２０-1〜２０-4…インバータ群、２２-1〜２２-4…ラッチ群、２４-1〜２４-4…パルスセレクタ、２６-1〜２６-4…エンコーダ、３０-1〜３０-4…減算器、３６-1…遅延線、３８-1…セレクタ、ＩＮＶ，ＩＮＶ０〜ＩＮＶ４…インバータ。
Claims (16)
- パルス信号を遅延して出力する遅延ユニットを複数個直列に接続してなるパルス遅延回路における各遅延ユニットの遅延時間をアナログ入力信号にて変調すると共に、
前記パルス遅延回路にパルス信号を入力することにより、前記パルス遅延回路内でパルス信号を伝送させ、
その後、所定のタイミングで、前記パルス遅延回路を構成する各遅延ユニットからの出力信号をラッチし、
該ラッチした各信号のレベルに基づき、前記パルス遅延回路内でのパルス信号の到達位置を表す数値データを生成することにより、前記アナログ入力信号を数値データに変換するＡ／Ｄ変換方法であって、
前記パルス遅延回路を構成する各遅延ユニットからの出力信号のラッチ及び前記数値データの生成を、複数のパルス位置数値化手段を用いて同時に行うと共に、
該各パルス位置数値化手段毎に、前記各遅延ユニットからの出力信号の入力タイミングを前記遅延ユニットの遅延時間よりも短い時間にてずらし、
前記各パルス位置数値化手段にて得られた数値データを加算することを特徴とするＡ／Ｄ変換方法。 - 前記各パルス位置数値化手段毎の前記出力信号の入力タイミングのずれは、前記遅延ユニットの遅延時間（Ｔｄ）を前記パルス位置数値化手段の個数（ｍ）で除した時間（Ｔｄ／ｍ）に設定することを特徴とする請求項１記載のＡ／Ｄ変換方法。
- 前記各遅延ユニットから前記各パルス位置数値化手段への前記出力信号の入力経路上にそれぞれ設けられたインバータの反転レベルを各パルス位置数値化手段毎に異なるレベルに設定することにより、前記各パルス位置数値化手段への前記出力信号の入力タイミングをずらすことを特徴とする請求項１又は請求項２記載のＡ／Ｄ変換方法。
- 前記インバータの駆動電圧を前記アナログ入力電圧とすることを特徴とする請求項３記載のＡ／Ｄ変換方法。
- 前記インバータの出力側にはバッファを設けることを特徴とする請求項３又は請求項４記載のＡ／Ｄ変換方法。
- 前記各パルス位置数値化手段は、共通のサンプリングクロックを用いて動作させることを特徴とする請求項１〜請求項５何れか記載のＡ／Ｄ変換方法。
- 前記各パルス位置数値化手段を、前記サンプリングクロックに同期して繰り返し動作させると共に、
前記複数のパルス位置数値化手段の内の特定のパルス位置数値化手段からは、前記サンプリングクロックに同期して得られた今回の数値データと前回の数値データとの偏差を、最新の数値データとして出力させ、
他のパルス位置数値化手段からは、前記サンプリングクロックに同期して得られた今回の数値データと、前記特定のパルス位置数値化手段内で前記サンプリングクロックに同期して得られた前回の数値データとの偏差を、最新の数値データとして出力させることを特徴とする請求項６記載のＡ／Ｄ変換方法。 - 前記パルス遅延回路として、前記遅延ユニットがリング状に連結されることにより前記パルス信号を周回させるパルス周回回路を使用し、
該パルス周回回路へのパルス信号入力後の該パルス周回回路内でのパルス信号の周回回数を周回数カウンタによりカウントし、
前記各パルス位置数値化手段では、前記サンプリングクロックに同期して、前記パルス周回回路内でのパルス信号の位置を数値化し、該数値化により得られた数値データを下位ビットデータ、前記周回数カウンタによりカウントされた前記パルス信号の周回回数を上位ビットデータとする数値データを生成することを特徴とする請求項７記載のＡ／Ｄ変換方法。 - アナログ入力信号を数値データに変換するＡ／Ｄ変換装置であって、
前記アナログ入力信号の電圧レベルに応じた遅延時間でパルス信号を遅延させて出力する遅延ユニットを複数個直列に接続してなるパルス遅延回路と、
前記パルス遅延回路にパルス信号が入力された後の所定のタイミングで、前記パルス遅延回路を構成する各遅延ユニットからの出力信号をラッチし、該ラッチした各信号のレベルに基づき、前記パルス遅延回路内でのパルス信号の到達位置を表す数値データを生成するｍ個のパルス位置数値化手段と、
該各パルス位置数値化手段毎に、前記各遅延ユニットからの出力信号の入力タイミングを前記遅延ユニットの遅延時間よりも短い時間にてずらす遅延手段と、前記各パルス位置数値化手段にて得られた数値データを加算し、該加算結果を、前記アナログ入力信号を表す数値データとして出力する加算手段と、
を備えたことを特徴とするＡ／Ｄ変換装置。 - 前記遅延手段は、前記各パルス位置数値化手段への前記出力信号の入力タイミングが、それぞれ、前記遅延ユニットの遅延時間（Ｔｄ）を前記パルス位置数値化手段の個数（ｍ）で除した時間（Ｔｄ／ｍ）分だけずれるように、出力信号を遅延させることを特徴とする請求項９記載のＡ／Ｄ変換装置。
- 前記遅延手段は、前記パルス遅延回路を構成する各遅延ユニットから前記各パルス位置数値化手段への前記出力信号の入力経路上にそれぞれ設けられ、反転レベルが各パルス位置数値化手段毎に異なるレベルに設定されたインバータからなることを特徴とする請求項９又は請求項１０記載のＡ／Ｄ変換装置。
- 前記インバータは、前記アナログ入力電圧を駆動電圧として動作することを特徴とする請求項１１記載のＡ／Ｄ変換装置。
- 前記インバータの出力側にバッファを設けたことを特徴とする請求項１１又は請求項１２記載のＡ／Ｄ変換装置。
- 前記各パルス位置数値化手段は、共通のサンプリングクロックを受けて動作することを特徴とする請求項９〜請求項１３何れか記載のＡ／Ｄ変換装置。
- 前記複数のパルス位置数値化手段の内の特定のパルス位置数値化手段は、前記サンプリングクロックに同期して生成した今回の数値データと前回の数値データとの偏差を、Ａ／Ｄ変換結果を表す数値データとして、前記加算手段に出力し、
他のパルス位置数値化手段は、前記サンプリングクロックに同期して生成した今回の数値データと、前記特定のパルス位置数値化手段内で前記サンプリングクロックに同期して生成された前回の数値データとの偏差を、Ａ／Ｄ変換結果を表す数値データとして、前記加算手段に出力することを特徴とする請求項１４記載のＡ／Ｄ変換装置。 - 前記パルス遅延回路を、前記遅延ユニットがリング状に連結されることにより前記パルス信号を周回させるパルス周回回路にて構成すると共に、
該パルス周回回路内でのパルス信号の周回回数をカウントする周回数カウンタを設け、
前記各パルス位置数値化手段を、それぞれ、前記サンプリングクロックに同期して、前記パルス周回回路内でのパルス信号の位置を数値化し、該数値化により得られた数値データを下位ビットデータ、前記周回数カウンタによりカウントされた前記パルス信号の周回回数を上位ビットデータとする数値データを生成するよう構成してなることを特徴とする請求項１５記載のＡ／Ｄ変換装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003153107A JP3960267B2 (ja) | 2003-05-29 | 2003-05-29 | Ａ／ｄ変換方法及び装置 |
| US10/854,297 US6879278B2 (en) | 2003-05-29 | 2004-05-26 | A/D conversion method and apparatus |
| DE102004026156A DE102004026156B4 (de) | 2003-05-29 | 2004-05-28 | A/D-Umsetzverfahren und -gerät |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003153107A JP3960267B2 (ja) | 2003-05-29 | 2003-05-29 | Ａ／ｄ変換方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004357030A JP2004357030A (ja) | 2004-12-16 |
| JP3960267B2 true JP3960267B2 (ja) | 2007-08-15 |
Family
ID=33447821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003153107A Expired - Fee Related JP3960267B2 (ja) | 2003-05-29 | 2003-05-29 | Ａ／ｄ変換方法及び装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6879278B2 (ja) |
| JP (1) | JP3960267B2 (ja) |
| DE (1) | DE102004026156B4 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4442508B2 (ja) * | 2005-04-28 | 2010-03-31 | 株式会社デンソー | Ａ／ｄ変換装置 |
| JP2007006368A (ja) | 2005-06-27 | 2007-01-11 | Denso Corp | Ａ／ｄ変換回路 |
| JP4650242B2 (ja) * | 2005-11-30 | 2011-03-16 | 株式会社デンソー | Ａ／ｄ変換回路 |
| JP4626581B2 (ja) | 2006-05-15 | 2011-02-09 | 株式会社デンソー | 数値化装置 |
| JP4725418B2 (ja) * | 2006-05-31 | 2011-07-13 | 株式会社デンソー | 時間計測回路 |
| JP2008066879A (ja) * | 2006-09-05 | 2008-03-21 | Ricoh Co Ltd | オーバーサンプリング回路及びオーバーサンプリング方法 |
| EP2083518A4 (en) | 2006-10-04 | 2011-12-07 | Nagasaki University Nat University Corp | ANALOG-DIGITAL TRANSFORMATION CIRCUIT, TIMING SIGNAL GENERATION CIRCUIT AND CONTROL DEVICE |
| EP1995874B1 (en) * | 2007-05-17 | 2010-02-03 | Denso Corporation | A/D converter circuit and A/D conversion method |
| EP1995875B1 (en) * | 2007-05-17 | 2010-07-28 | Denso Corporation | A/D converter circuit and A/D conversion method |
| JP4525706B2 (ja) * | 2007-05-25 | 2010-08-18 | 株式会社デンソー | Ａ／ｄ変換回路の試験方法 |
| JP4345854B2 (ja) | 2007-07-17 | 2009-10-14 | 株式会社デンソー | Ａ／ｄ変換回路 |
| JP5086937B2 (ja) | 2008-08-19 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | パルス位相差検出回路及びこれを用いたａ／ｄ変換回路 |
| US7815987B2 (en) * | 2008-12-04 | 2010-10-19 | Dow Global Technologies Inc. | Polyamide membrane with coating of polyalkylene oxide and polyacrylamide compounds |
| JP4645734B2 (ja) | 2008-12-12 | 2011-03-09 | 株式会社デンソー | パルス遅延回路およびａ／ｄ変換回路 |
| JP5313008B2 (ja) * | 2009-03-30 | 2013-10-09 | オリンパス株式会社 | 補正信号生成装置およびａ／ｄ変換装置 |
| WO2010116737A1 (ja) * | 2009-04-09 | 2010-10-14 | オリンパス株式会社 | Ａ／ｄ変換装置 |
| DE102010027829A1 (de) * | 2010-04-15 | 2011-10-20 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung und Verfahren zur Messung der Oszillationen eines Oszillators |
| JP5806539B2 (ja) | 2011-07-22 | 2015-11-10 | ルネサスエレクトロニクス株式会社 | 固体撮像装置 |
| JP5472243B2 (ja) * | 2011-09-20 | 2014-04-16 | 株式会社デンソー | Ａｄ変換装置 |
| JP5945832B2 (ja) * | 2012-03-14 | 2016-07-05 | パナソニックＩｐマネジメント株式会社 | アナログ−デジタル変換回路及びその駆動方法 |
| US9063519B2 (en) * | 2013-08-22 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Time-to-digital converter and related method |
| US10015429B2 (en) * | 2015-12-30 | 2018-07-03 | Omnivision Technologies, Inc. | Method and system for reducing noise in an image sensor using a parallel multi-ramps merged comparator analog-to-digital converter |
| CN109143832B (zh) * | 2018-07-26 | 2020-01-17 | 天津大学 | 一种高精度多通道的时间数字转换器 |
| JP7119982B2 (ja) * | 2018-12-21 | 2022-08-17 | 株式会社デンソー | Ａ／ｄ変換回路 |
| CN114967410B (zh) * | 2022-06-16 | 2024-03-08 | 陕西科技大学 | 一种数字时间转换装置及方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5055845A (en) * | 1984-03-30 | 1991-10-08 | Datajet, Inc. | Signal digitizing method and system utilizing time delay of the input signal |
| JP3064644B2 (ja) | 1992-03-16 | 2000-07-12 | 株式会社デンソー | Ａ／ｄ変換回路 |
| JP2003273735A (ja) * | 2002-03-12 | 2003-09-26 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| JP3956847B2 (ja) * | 2002-04-24 | 2007-08-08 | 株式会社デンソー | Ａ／ｄ変換方法及び装置 |
-
2003
- 2003-05-29 JP JP2003153107A patent/JP3960267B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-26 US US10/854,297 patent/US6879278B2/en active Active
- 2004-05-28 DE DE102004026156A patent/DE102004026156B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6879278B2 (en) | 2005-04-12 |
| DE102004026156A1 (de) | 2004-12-16 |
| US20040239546A1 (en) | 2004-12-02 |
| JP2004357030A (ja) | 2004-12-16 |
| DE102004026156B4 (de) | 2010-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3960267B2 (ja) | Ａ／ｄ変換方法及び装置 | |
| JP3956847B2 (ja) | Ａ／ｄ変換方法及び装置 | |
| JP4442508B2 (ja) | Ａ／ｄ変換装置 | |
| JP4626581B2 (ja) | 数値化装置 | |
| US7755530B2 (en) | Analog to digital converter with a series of delay units | |
| JPH06216721A (ja) | リングオシレータ及びパルス位相差符号化回路 | |
| US7248197B2 (en) | A/D converter that is implemented using only digital circuit components and digital signal processing | |
| JP2003273735A (ja) | Ａ／ｄ変換方法及び装置 | |
| JP5617688B2 (ja) | 時間デジタル変換装置 | |
| WO2009136627A1 (ja) | Ａ／ｄ変換回路 | |
| JP4140530B2 (ja) | Ａ／ｄ変換回路装置及びａ／ｄ変換方法 | |
| US9276600B2 (en) | Output changing method for an A/D conversion apparatus and A/D conversion apparatus | |
| JP4349266B2 (ja) | Ａ／ｄ変換装置 | |
| JP7119982B2 (ja) | Ａ／ｄ変換回路 | |
| US7292175B2 (en) | Method of testing A/D converter circuit and A/D converter circuit | |
| RU2260830C1 (ru) | Устройство для измерения интервала времени | |
| US20230116954A1 (en) | Analog-to-digital converter circuit | |
| JP2007189744A (ja) | Ａ／ｄ変換方法及び装置 | |
| JP4311344B2 (ja) | Ａ／ｄ変換装置 | |
| JP2023045786A (ja) | Ａ／ｄ変換回路 | |
| JP3123525B2 (ja) | パルス信号処理装置 | |
| CN116155292A (zh) | 模数转换器电路 | |
| JPH104353A (ja) | Ａ／ｄ変換器 | |
| JPH11355109A (ja) | パルス発生装置 | |
| JPH04360418A (ja) | デジタル・アナログ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070507 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3960267 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |