JP5472243B2 - Ad変換装置 - Google Patents
Ad変換装置 Download PDFInfo
- Publication number
- JP5472243B2 JP5472243B2 JP2011204712A JP2011204712A JP5472243B2 JP 5472243 B2 JP5472243 B2 JP 5472243B2 JP 2011204712 A JP2011204712 A JP 2011204712A JP 2011204712 A JP2011204712 A JP 2011204712A JP 5472243 B2 JP5472243 B2 JP 5472243B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- delay
- temperature
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 112
- 238000005259 measurement Methods 0.000 claims description 25
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 24
- 238000005070 sampling Methods 0.000 description 24
- 230000000694 effects Effects 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 101100420795 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sck1 gene Proteins 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0619—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement
- H03M1/0621—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement with auxiliary conversion of a value corresponding to the physical parameter(s) to be compensated for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/089—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of temperature variations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/502—Analogue/digital converters with intermediate conversion to time interval using tapped delay lines
Description
ここで図15は、TAD10の構成の一例を示す図である。
図16に示すように、TAD10の入出力特性には、温度にかかわらず入出力特性が一定となる入力電圧Vinが存在する。以下では、この入力電圧Vinを温特ゼロ電圧Vfという。
この場合、本発明では、温度がTm1の時の測定時間TW(Tm1)は(1)式、温度がTm2の時の測定時間TW(Tm2)は(2)式で表される。
TW(Tm2)=N×(D+ΔD) (2)
ここで、簡単のために、入力電圧が指定電圧に等しい場合を考える。
DT(Tm2)=TW/(D+ΔD)≠N (4)
これに対して、本発明のAD変換装置のように、温度に応じて測定時間も変化させた場合、第1符号化回路が出力するAD変換データDTは、温度Tm1の時には(5)式、温度Tm2の時には(6)式で表され、温度によらず同じ値のAD変換データを得ることができる。
DT(Tm2)=TW(Tm2)/(D+ΔD)=N (6)
このように本発明のAD変換装置によれば、入力電圧が指定電圧である場合に、AD変換データの温度特性がゼロとなるため、指定電圧によって温度特性がゼロとなる電圧(温特ゼロ電圧)を簡単に調整することができる。
本発明のAD変換装置において、タイミング生成回路は、例えば、指定電圧に応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段接続してなり、これら遅延ユニットの遅延時間が第1パルス遅延回路を構成する遅延ユニットと同様の温度特性を有する第2パルス遅延回路と、開始タイミング後にパルス信号が指定段数目に通過する遅延ユニットの出力を選択して、終了タイミング信号として出力する選択回路とにより構成されていてもよい。
ところで、AD変換データは、入力電圧の大きさを表しているが、何ボルトであるかを直接的に表しているわけではないため、各種制御に用いる場合には、電圧値に変換する必要がある。そして、電圧値は、上述の補正回路によりAD変換データを補正したあと、その補正されたAD変換データを電圧値に変換してもよいが、補正されたAD変換データを求めることなく、第1符号化回路が出力するAD変換データから直接電圧値を求めてもよい。
[第1実施形態]
<全体構成>
図1は、AD変換装置1の全体構成を示すブロック図である。
図2(a)に示すように、DCO20は、一方の入力端にパルス信号PAを受けて動作する1つの否定論理積回路NANDと、入力信号の信号レベルを反転させて出力する多数(偶数個)のインバータINVとをリング状に連結してなるリングディレイライン(RDL:所謂パルス遅延回路)21と、RDL21を構成する各遅延ユニット(即ち否定論理積回路NAND及びインバータINV)の出力に基づいて、周期データDpによって規定される周期を有したサンプリングクロックCKを生成するクロック生成回路22とを備えている。
図3は、DCO20が発生させるサンプリングクロックCK、及びAD変換装置1の動作を模式的に示した説明図である。
但し、遅延時間DL{Tm}は温度によって変化するため、周期T_CKも温度によって変化し、具体的には、図示されているように、周期T_CKは、温度が低いほど短く、温度が高いほど長くなる。
以上説明したように、AD変換装置1によれば、指定電圧V_DCOにより、入出力特性の温特ゼロ電圧Vfを任意に調整することができる。
次に、第2実施形態について説明する。
<構成>
図5は、本実施形態のAD変換装置2の全体構成を示すブロック図である。
但し、システムクロックSCKは、周期データDpが許容最大値であり且つDCO20のRDL21を構成する遅延ユニットの遅延が最大となる状況(動作を保証する最高温度の環境)である時にDCO20が生成するサンプリングクロックCKの周期T_CKより十分に長い周期(例えば、1.5倍以上)を有するものが用いられる。
図6は、AD変換装置2の動作を示すタイミング図である。
なお、周期データDpは、パルス信号PAが立ち上がったあと、システムクロックSCKの半周期より長く、一周期より短いタイミングでサンプリングクロックCKのパルスが出力されるように設定される。
<効果>
以上説明したように、AD変換装置2によれば、AD変換装置1と同様に、指定電圧V_DCOにより、入出力特性の温特ゼロ電圧Vfを任意に調整することができるため、指定電圧V_DCOを適宜設定することにより、温度によるAD変換データDTのばらつきを抑制することができる。
次に第3実施形態について説明する。
<構成>
図7は、本実施形態のAD変換装置3の全体構成を示すブロック図である。
AD変換装置3は、AD変換装置2のものと同様に構成されたTAD10,論理和回路30,分周回路31を備えている。
<DCO&TDC>
ここで、図8は、DCO&TDC40の構成を示すブロック図、図9はAD変換装置3各部の動作を示すタイミング図である。
補正処理部33では、(8)式を用いて補正されたAD変換データDTBを求める。
以上説明したようにAD変換装置3によれば、入力電圧Vinが温特ゼロ電圧Vf(=V_DCO)から大きく外れている場合でも、温度によるばらつきが抑制された精度のよいAD変換データDTBを得ることができる。
次に第4実施形態について説明する。
<構成>
図12は、本実施形態のAD変換装置4の全体構成を示すブロック図である。
センサ電圧算出処理部36では、(9)式を用いてセンサ電圧値DT_Vsを求める。
以上説明したように、AD変換装置4によれば、補正されたAD変換データDTBを求めることなく、センサ電圧値DT_Vsを直接求めることができるため、センサ電圧値DT_Vsの算出に要する処理量を削減することができる。
[第5実施形態]
次に第5実施形態について説明する。
図14は、本実施形態のAD変換装置5の全体構成を示すブロック図である。
AD変換装置5は、同じ入力電圧VinをAD変換する複数の単位回路50と、各単位回路50からの出力を加算してAD変換データDTを生成する加算器51とを備えている。
<効果>
このように構成されたAD変換装置5によれば、単一の単位回路50からなるAD変換装置と比較して、AD変換データDTの分解能を向上させることができる。
以上、本発明のいくつかの実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、様々な態様にて実施することが可能である。
また、AD変換装置5を構成する全ての単位回路50が、同じAD変換装置からなる場合、ラッチ回路32(単位回路50がAD変換装置2,3の場合)、補正処理部33(単位回路50がAD変換装置3の場合)、セレクタ35及びセンサ電圧算出処理部36(単位回路50がAD変換装置4の場合)は、そのまま単位回路50毎に設けてもよいし、加算器51の後段に一つだけ設けてもよい。
Claims (4)
- 入力電圧に応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段接続してなる第1パルス遅延回路と、
開始タイミング信号及び終了タイミング信号の供給を受け、前記開始タイミング信号が示す開始タイミングから前記終了タイミング信号が示す終了タイミングまでの測定時間の間に、前記第1パルス遅延回路にて前記パルス信号が通過する前記遅延ユニットの段数を検出し、その段数に対応した数値データをAD変換データとして出力する第1符号化回路と、
前記開始タイミング信号の供給を受け、前記第1パルス遅延回路の入力電圧が該入力電圧の許容電圧範囲内で指定された指定電圧である場合に、予め指定された指定段数だけ前記パルス信号が前記遅延ユニットを通過するのに要する時間が、前記測定時間となるような前記終了タイミング信号を生成するタイミング生成回路と、
を備え、
前記タイミング生成回路は、
前記指定電圧に応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段接続してなり、該遅延ユニットの遅延時間が前記第1パルス遅延回路を構成する遅延ユニットと同様の温度特性を有する第2パルス遅延回路と、
前記指定段数を前記第2パルス遅延回路の遅延ユニットの数で割った値の商を周回数データ、余りを初期位置データとして出力する割算器と、
前記割算器が出力する前記周回数データおよび前記初期位置データをもとに、前記開始タイミング後に前記パルス信号が前記指定段数目に通過する前記遅延ユニットの出力を選択して、前記終了タイミング信号として出力する選択回路と、
からなることを特徴とするAD変換装置 - 予め設定された固定時間の間に、前記第2パルス遅延回路にて前記パルス信号が通過する前記遅延ユニットの段数を検出し、その段数に対応した数値データを、温度と相関関係を有する温度データとして出力する第2符号化回路と、
前記第2符号化回路にて検出された温度データ、及び予め設定された基準温度の時に前記第2符号化回路にて検出される温度データであって予め設定された基準温度データ、前記入力電圧が前記指定電圧である時に前記第1符号化回路にて検出されるAD変換データであって予め設定された基準AD変換データを用いて、前記第1符号化回路が出力するAD変換データを、前記基準温度の時に出力される値となるように補正する補正回路と、
を備えることを特徴とする請求項1に記載のAD変換装置。 - 変換対象となる対象電圧及び前記指定電圧とは異なるように設定された基準電圧を交互に選択し、前記入力電圧として前記第1パルス遅延回路に供給する入力選択回路と、
前記入力電圧が前記指定電圧である場合に前記第1符号化回路にて検出されるAD変換データであって予め設定された基準AD変換データ、及び前記入力選択回路により前記対象電圧の供給を受けた前記第1符号化回路が出力するAD変換データ、前記基準電圧の供給を受けた前記第1符号化回路が出力するAD変換データ、前記基準電圧が前記指定電圧である場合に前記第1符号化回路が出力するAD変換データを用いて、前記対象電圧を算出する電圧算出回路と、
を備えることを特徴とする請求項1に記載のAD変換装置。 - 請求項1乃至請求項3のいずれか1項に記載のAD変換装置を単位回路として、該単位回路を複数備えると共に、前記複数の単位回路の出力を加算する加算器を備え、前記加算器の出力をAD変換データとして出力することを特徴とするAD変換装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011204712A JP5472243B2 (ja) | 2011-09-20 | 2011-09-20 | Ad変換装置 |
US13/622,437 US8681028B2 (en) | 2011-09-20 | 2012-09-19 | Analog to digital converter provided with pulse delay circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011204712A JP5472243B2 (ja) | 2011-09-20 | 2011-09-20 | Ad変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013066119A JP2013066119A (ja) | 2013-04-11 |
JP5472243B2 true JP5472243B2 (ja) | 2014-04-16 |
Family
ID=48189209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011204712A Expired - Fee Related JP5472243B2 (ja) | 2011-09-20 | 2011-09-20 | Ad変換装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8681028B2 (ja) |
JP (1) | JP5472243B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5945832B2 (ja) * | 2012-03-14 | 2016-07-05 | パナソニックIpマネジメント株式会社 | アナログ−デジタル変換回路及びその駆動方法 |
EP2796945A1 (en) * | 2013-04-24 | 2014-10-29 | Asahi Kasei Microdevices Corporation | Time-to-digital conversion with analog dithering |
JP2015167278A (ja) * | 2014-03-03 | 2015-09-24 | 株式会社デンソー | A/d変換装置の出力切替方法及びa/d変換装置 |
KR102268767B1 (ko) * | 2017-06-09 | 2021-06-29 | 에스케이하이닉스 주식회사 | 지연 회로 및 이를 포함하는 듀티 사이클 제어 장치 |
JP2019086416A (ja) * | 2017-11-07 | 2019-06-06 | 株式会社豊田中央研究所 | デジタルセンサ |
JP7151260B2 (ja) * | 2018-08-08 | 2022-10-12 | 株式会社デンソー | A/d変換回路 |
US20190205272A1 (en) * | 2019-03-12 | 2019-07-04 | Intel Corporation | Compensation for hold-over errors in distributed clock synchronization |
CN111835358B (zh) * | 2019-04-23 | 2023-03-24 | 华为技术有限公司 | 一种数字模拟转换电路及数字模拟转换器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3064644B2 (ja) | 1992-03-16 | 2000-07-12 | 株式会社デンソー | A/d変換回路 |
JP2003273735A (ja) * | 2002-03-12 | 2003-09-26 | Denso Corp | A/d変換方法及び装置 |
JP3956847B2 (ja) * | 2002-04-24 | 2007-08-08 | 株式会社デンソー | A/d変換方法及び装置 |
JP4074823B2 (ja) * | 2003-03-05 | 2008-04-16 | 株式会社デンソー | A/d変換出力データの非直線性補正方法及び非直線性補正装置 |
EP1657564B1 (en) * | 2003-04-03 | 2008-07-16 | Mitsubishi Electric Information Technology Centre Europe B.V. | Time delay measurement |
JP3960267B2 (ja) * | 2003-05-29 | 2007-08-15 | 株式会社デンソー | A/d変換方法及び装置 |
JP4442508B2 (ja) * | 2005-04-28 | 2010-03-31 | 株式会社デンソー | A/d変換装置 |
JP4337924B2 (ja) * | 2007-05-17 | 2009-09-30 | 株式会社デンソー | A/d変換回路 |
EP1995875B1 (en) | 2007-05-17 | 2010-07-28 | Denso Corporation | A/D converter circuit and A/D conversion method |
JP4345854B2 (ja) * | 2007-07-17 | 2009-10-14 | 株式会社デンソー | A/d変換回路 |
-
2011
- 2011-09-20 JP JP2011204712A patent/JP5472243B2/ja not_active Expired - Fee Related
-
2012
- 2012-09-19 US US13/622,437 patent/US8681028B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130249722A1 (en) | 2013-09-26 |
JP2013066119A (ja) | 2013-04-11 |
US8681028B2 (en) | 2014-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5472243B2 (ja) | Ad変換装置 | |
TWI545307B (zh) | 半導體溫度感測器 | |
KR101237728B1 (ko) | 아날로그 디지털 컨버터 | |
US20070296396A1 (en) | Phase Difference Measurement Circuit | |
US9213316B2 (en) | Circuit for detecting and correcting timing errors | |
JP2004274157A (ja) | A/d変換出力データの非直線性補正方法及び非直線性補正装置 | |
US10725433B2 (en) | Time-to-digital conversion circuitry | |
JP6481533B2 (ja) | デジタル制御発振回路 | |
US20180076816A1 (en) | Temperature measurement circuit, integrated circuit, and temperature measurement method | |
JP2003273735A (ja) | A/d変換方法及び装置 | |
JP2013223112A (ja) | Ad変換回路 | |
JP5936405B2 (ja) | 測距システム | |
US7274185B2 (en) | Methods of generating internal clock signals from external clock signals and of measuring the frequency of external clock signals and related frequency measuring circuits and semiconductor memory devices | |
JP2005045538A (ja) | A/d変換出力データの非直線性補正方法及び非直線性補正装置 | |
JP5914718B2 (ja) | 発振器を有する時間ベース、周波数分割回路及びクロックパルス抑制回路 | |
US10041841B2 (en) | Semiconductor device | |
JP2007312084A (ja) | A/d変換器のデータ補正回路 | |
JP7135997B2 (ja) | 時間計測回路及び積分型a/dコンバータ | |
JP4349266B2 (ja) | A/d変換装置 | |
JP2005244758A (ja) | A/d変換装置 | |
JP5294718B2 (ja) | 周波数変換器 | |
JP3864583B2 (ja) | 可変遅延回路 | |
JP2010041098A (ja) | A/d変換装置 | |
JPH11177427A (ja) | 信号位相差検出回路及び信号位相差検出方法 | |
JP5509624B2 (ja) | 信号発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5472243 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |