JP2010025882A - 周波数計測装置及び周波数計測方法 - Google Patents

Abstract

【課題】本発明は、周波数計測装置及び周波数計測方法に関し、例えば集積回路の試験装置に適用して、被計測信号の周波数を短時間で高精度に測定することができるようにする。
【解決手段】本発明は、被計測信号Ｓ_xを周波数の低い中間周波信号Ｓ_iに変換して中間周波信号Ｓ_iの周期を時間計測し、この時間計測結果から被計測信号Ｓ_xの周波数を算出する。
【選択図】 図１

Description

本発明は、周波数計測装置及び周波数計測方法に関し、例えば集積回路の試験装置に適用することができる。本発明は、被計測信号を周波数の低い中間周波信号に変換して中間周波信号の周期を時間計測し、この時間計測結果から被計測信号の周波数を算出することにより、被計測信号の周波数を短時間で高精度に測定することができるようにする。

近年、通信技術の発達に伴い、集積回路の試験装置は、通信機器などに用いる集積回路から出力される信号について、定格周波数からの偏差を高精度で測定することが求められている。このため従来、この種の試験装置は、時間間隔を計測する時間間隔計測ユニットを用いて被計測信号の整数周期（例えば１周期又は複数周期）の時間を計測し、計測した時間の逆数を計算して被計測信号の周波数を求めている。

このような周波数計測に関して、特開２００７−２３２３８０号公報には、ノイズによる測定精度の低下を防止する工夫が提案されている。
特開２００７−２３２３８０号公報

しかしながら従来の周波数計測方法では、測定時間を短くすると分解能が劣化し、これにより充分に高い精度で周波数を計測するためには、測定に時間を要する問題があった。具体的に、例えば、１０〔ｎＳ〕の時間測定分解能を有する時間測定器を用いて、周波数２６〔ＭＨｚ〕の被計測信号の周波数を周波数１〔Ｈｚ〕の分解能で測定する場合、時間計測分解能は１／２６×１０⁶ であることから、１０〔ｎＳ〕×２６×１０⁶ ＝２６０〔ｍＳ〕（被計測信号の６７６００００周期分の時間）が必要になる。

本発明は以上の点を考慮してなされたもので、被計測信号の周波数を短時間で高精度に測定することができる周波数計測装置及び周波数計測方法を提案しようとするものである。

上記の課題を解決するため請求項１の発明は、周波数計測装置に適用して、周波数シンセサイザ方式によりローカル信号を生成するローカル信号生成部と、被計測信号を前記ローカル信号で処理して、前記被計測信号に比して周波数の低い中間周波信号に前記被計測信号を変換する周波数変換部と、前記中間周波信号の整数周期を検出して整数周期信号を出力する整数周期抽出部と、前記整数周期信号に基づいて、クロックをカウントし、前記中間周波信号の整数周期の時間を計測するタイムカウンタと、前記タイムカウンタによる時間計測結果に基づいて、前記中間周波信号の周波数を算出し、前記中間周波信号の周波数と前記ローカル信号の周波数とから、前記被計測信号の周波数を算出する演算処理部とを備えるようにする。

また請求項２の発明は、請求項１の構成において、前記周波数変換部は、前記被計測信号を逓倍する逓倍部を有し、前記逓倍部の出力信号を周波数変換して前記中間周波信号を生成する。

また請求項３の発明は、請求項１又は請求項２の構成において、前記クロックのカウント開始時およびカウント終了時において、前記整数周期信号と前記クロックとの間の時間差に基づく第１及び第２の端数時間を計測する計測部を有し、前記演算処理部は、前記カウンタによる時間計測結果を前記第１及び第２の端数時間で補正して、前記中間周波信号の周波数を算出する。

また請求項４の発明は、周波数計測方法に適用して、周波数シンセサイザ方式によりローカル信号を生成するローカル信号生成ステップと、被計測信号を前記ローカル信号で処理して、前記被計測信号に比して周波数の低い中間周波信号に前記被計測信号を変換する周波数変換ステップと、前記中間周波信号の整数周期を検出して整数周期信号を出力する整数周期抽出ステップと、前記整数周期信号に基づいて、クロックをカウントし、前記中間周波信号の整数周期の時間を検出するタイムカウントステップと、前記タイムカウントステップによる時間計測結果に基づいて、前記中間周波信号の周波数を算出し、前記中間周波信号の周波数と前記ローカル信号の周波数とから、前記被計測信号の周波数を算出する演算処理ステップとを備える。

請求項１の構成によれば、被計測信号を周波数の低い中間周波信号に変換して時間計測していることから、中間周波信号の周波数に対する被計測信号の周波数の比の分だけ、周波数計測結果の精度を向上することができる。また周波数計測結果の精度を向上することができることから、測定に要する時間を短縮することができる。

また請求項２の構成によれば、さらに被計測信号を逓倍した後、中間周波信号を生成することにより、周波数計測結果の分解能を逓倍数分だけ向上することができ、一段と被計測信号の周波数を短時間で高精度に測定することができる。

また請求項３の構成によれば、請求項１又は請求項２の構成において、前記クロックのカウント開始時およびカウント終了時において、前記整数周期信号と前記クロックとの間の時間差に基づく第１及び第２の端数時間を計測して時間計測結果を補正することから、一段と被計測信号の周波数を高精度に測定することができる。

また請求項４の構成によれば、周波数計測方法に適用して、被計測信号を周波数の低い中間周波信号に変換してカウンタにより時間計測していることから、中間周波信号の周波数に対する被計測信号の周波数の比の分だけ、周波数計測結果の精度を向上でき、測定に要する時間を短縮することができる。

本発明によれば、被計測信号の周波数を短時間で高精度に測定することができる。

以下、適宜図面を参照しながら本発明の実施例を詳述する。

（１）実施例の構成及び動作
図２は、本発明の実施例１の試験装置に適用される周波数計測ユニットを示すブロック図である。この周波数計測ユニット１は、被計測対象の集積回路から出力される被計測信号Ｓ_xの周波数ｆ_xを計測する。なおここで被計測信号Ｓ_xの定格周波数をｆ_x0とする。

ここでこの周波数計測ユニット１において、基準周波数発振回路（ＯＳＣ）２は、所定周波数の基準信号Ｓ₁を生成して出力する。

ローカル信号生成回路３は、周波数シンセサイザ方式により基準信号Ｓ₁を基準にして、被計測信号Ｓ_xの定格周波数ｆ_x0から後述する中間周波信号Ｓ_iの周波数ｆ_i0だけ周波数の異なる周波数ｆ_Lのローカル信号Ｓ_Lを生成して出力する。すなわちローカル信号生成回路３において、分周回路４は、基準信号Ｓ₁を１／Ｐ分周して出力し、位相比較回路５は、この分周回路４の出力信号と分周回路６の出力信号との位相比較結果を出力する。電圧制御型発振回路（ＶＣＯ）７は、この位相比較結果に基づいて周波数を可変して出力信号を出力し、分周回路６は、この電圧制御型発振回路７の出力信号を１／Ｑ分周して出力する。また分周回路８は、この電圧制御型発振回路７の出力信号を１／Ｒ分周して周波数変換部９に出力する。ここで分周回路４、６、８に係る分周比Ｐ、Ｑ、Ｒは、目的とするローカル信号Ｓ_Lの周波数ｆ_Lに応じて設定される。

周波数変換部９は、このローカル信号Ｓ_Lを用いて被計測信号Ｓ_xから被計測信号Ｓ_xよりも周波数の低い中間周波信号Ｓ_iを生成する。すなわち周波数変換部９において、ミクサ（ＭＩＸ）１０は、ローカル信号Ｓ_Lにより被計測信号Ｓ_xを周波数変換し、被計測信号Ｓ_xより周波数の低い中間周波信号Ｓ_iを出力する。

整数周期抽出部１１は、中間周波信号Ｓ_iの整数周期を検出して整数周期信号Ｓ_mpを出力する。ここで整数周期抽出部１１は、この実施例において、プリセットカウンタで構成される。ここでプリセットカウンタは、計測開始に先立って事前に抽出すべき中間周波信号Ｓ_iの波数に相当する数値が設定される。プリセットカウンタは、周波数計測部１３から出力される初期設定信号により初期状態にリセットされた後、周波数計測部１３から出力される計測指令信号により中間周波信号Ｓ_iの波数のカウントを開始する。プリセットカウンタは、カウントを開始してから、設定された数値にカウント値が等しくなるまでの間、整数周期信号Ｓ_mp（中間周波信号Ｓ_iの整数周期に相当する時間幅の単発パルス信号）を出力する。

周波数計測部１３は、内蔵のタイムカウンタ１２により、この整数周期信号Ｓ_mpの時間を計測する。すなわち、タイムカウンタ１２は、時間計測の基準になるクロックを発生するクロック発生器とデジタルカウンタとを有し、整数周期信号Ｓ_mpが出力されている期間の間、デジタルカウンタによりこのクロックをカウントし、中間周波信号Ｓ_iの整数周期の時間を計測する。

さらに周波数計測部１３は、内蔵の演算処理部１４により、この周波数計測ユニット１の動作を制御すると共に、カウンタ１２のカウント結果を処理する。

ここで図１は、演算処理部１４の処理手順を示すフローチャートである。なお以下においては、併せて周波数計測ユニット１の動作を説明する。演算処理部１４は、ユーザーによる指示、上位のコントローラによる指示等により、図１による処理手順を開始してステップＳＰ１からステップＳＰ２に移る。ここで演算処理部１４は、初期設定の処理を実行する。ここで初期設定の処理は、分周回路４、６、８の分周比、整数周期抽出部１１のプリセットカウンタに対する抽出すべき中間周波信号の波数に相当する数値の設定、プリセットカウンタのリセット、タイムカウンタ１２のリセット等である。これにより周波数計測ユニット１は、ローカル信号生成回路３により所定周波数ｆ_Lのローカル信号Ｓ_Lを生成し、周波数変換部９においてこのローカル信号Ｓ_Lにより被計測信号Ｓ_xを周波数変換し、被計測信号Ｓ_xより周波数の低い中間周波信号Ｓ_iを生成する。

続いて演算処理部１４はステップＳＰ３に移り、整数周期抽出部１１に計測開始指令を出力する。これにより周波数計測ユニット１は、整数周期抽出部１１で中間周波信号Ｓ_iの波数のカウントを開始し、整数周期信号Ｓ_mpを出力する。また周波数計測部１３に設けられたタイムカウンタ１２により、整数周期信号Ｓ_mpが立ち上がっている期間の間、内蔵のデジタルカウンタによりクロックをカウントし、中間周波信号Ｓ_iの所定波数の時間を取得する。

続いて演算処理部１４は、ステップＳＰ４に移り、ステップＳＰ３で取得した中間周波信号の所定波数の時間を中間周波信号Ｓ_iの所定波数で割り算して逆数を計算し、中間周波信号Ｓ_iの周波数を計算する。また続くステップＳＰ５において、ステップＳＰ４で計算した中間周波信号Ｓ_iの周波数に、ローカル信号Ｓ_Lの周波数ｆ_Lを加算又は減算して被計測信号Ｓ_xの周波数ｆ_xを計算する。

演算処理部１４は、続いてステップＳＰ６に移り、検出された被計測信号Ｓ_xの周波数ｆ_xをユーザーに通知し、又は上位のコントローラに通知する。

これによりこの周波数計測ユニット１は、被計測信号Ｓ_xより周波数の低い中間周波信号Ｓ_iの周波数ｆ_iを時間計測により求め、その値を用いて被計測信号Ｓ_xの周波数ｆ_xを求め、直接被計測信号Ｓ_xの周波数ｆ_xを周波数計測する場合に比して、周波数測定結果における分解能（周波数の最小測定単位）をｆ_i0／ｆ_x0倍に改善する。なおここでｆ_i0は、被計測信号Ｓ_xが定格周波数である場合の中間周波信号Ｓ_iの周波数である。これによりこの周波数計測ユニット１では、直接、被計測信号Ｓ_xの周波数ｆ_xを周波数計測する従来方式による場合に比して、被計測信号の周波数を短時間で高精度に測定することができる。

すなわちローカル信号Ｓ_L、被計測信号Ｓ_x、中間周波信号Ｓ_iの間には、次式の関係式が成立する。なお以下において、±は、ｆ_L＜ｆ_xoのとき、＋であり、ｆ_L＞ｆ_xoのとき、−である。

ここで周波数ｆ_i0の中間周波信号Ｓ_iにおけるＭ周期の時間をｔ₀とすると、次式の関係式を得ることができる。なおＭは正の整数である。

被計測信号Ｓ_x（周波数ｆ_x＝ｆ_x0＋△ｆ）について、中間周波信号Ｓ_iのＭ周期の時間で測定した時の測定時間ｔ_Mがｔ_M＝ｔ₀−△ｔであったとする。この場合、次式の関係式を得ることができる。

ここでｆ_x0≫△ｆであることから、ｔ₀≫△ｔの関係式が成立し、ｔ₀ ²−△ｔ²≒ｔ₀ ²とすることができる。従ってｆ_i0＝Ｍ／ｔ₀であることから、（３）式は、次式に示すように変形することができる。

従って、定格周波数ｆ_x0に対する被計測信号Ｓ_xの偏差△ｆは、次式により表される。

ここで周波数計測ユニット１では、タイムカウンタ１２により内臓のクロック発生器が発生するクロックＣＬＫをカウントして被測定時間を求めており、時間計測の分解能は、クロックＣＬＫの１周期分の時間（ｔ_c）であることから、（５）式において△ｔをクロックの周期ｔ_cにおきかえると、△ｆは被計測信号Ｓ_xの周波数ｆ_xの測定分解能になり、これを△ｆ₁とすると、△ｆ₁は次式により表される。

これに対して直接、定格周波数ｆ_x0の被計測信号Ｓ_xを整数周期抽出部１１に入力し、被計測信号_xの周波数ｆ_xを計測する場合、整数周期抽出部１１で抽出した上述の整数周期信号Ｓ_mpと同じ時間（ｔ₀）に含まれる被計測信号Ｓ_xの周期数をＬとし、被計測信号Ｓ_x（周波数ｆ_x0＋△ｆ’）のＬ周期に対する時間の計測値ｔ_M’が ｔ_M’＝ｔ₀−△ｔ’であったとして同様の演算式を展開すれば、次の関係式を得ることができる。

但し、△ｆ’はＳ_xの定格周波数ｆ_x0からの偏差である。ここで（７）式の両辺からｆ _x0を消去し、次式により表される△ｆ’を得ることができる。

ここでタイムカウンタ１２による時間計測の分解能は、クロックＣＬＫの１周期分の時間（ｔ_c）であるから、（８）式において△ｔ’をクロックの周期ｔ_cに置き換えると、△ｆ’は被計測信号Ｓ_xの周波数ｆ_xの測定分解能になり、これを△ｆ₂とすると△ｆ₂は次式により表される。

従って（６）式及び（９）式より、次式の関係式を求めることができ、従来に比して周波数測定結果における分解能をｆ_i0／ｆ_x0倍に改善できることが判る。

また、（６）式及び（９）式より分かるように、周波数計測において、測定分解能は、計測時間に比例することから、測定分解能を落とせば（周波数の最小測定単位を大きくすれば）、周波数の計測時間を短縮することができる。従ってこの実施例では、従来方式による場合と同一の分解能により周波数計測する場合には、測定時間を従来に比してｆ_i0／ｆ_x0倍に短縮できることが分かる。これらによりこの実施例では、従来に比して短時間で高精度に周波数を計測することが出来る。

（２）実施例の効果
以上の構成によれば、被計測信号を周波数の低い中間周波信号に変換して中間周波信号の周期を時間計測し、この時間計測結果から被計測信号の周波数を算出することにより、従来に比して短時間で高精度に周波数を計測することができる。

図３は、図２との対比により本発明の実施例２の試験装置に適用される周波数計測ユニットを示すブロック図である。この図３において、図２の周波数計測ユニット１と同一の構成は、対応する符号を付して示し、重複した説明は省略する。この周波数計測ユニット２１は、周波数変換部９に代えて、周波数変換部１９が設けられる点を除いて、実施例１の周波数計測ユニット１と同一に構成される。

この周波数変換部１９は、逓倍回路２２により被計測信号Ｓ_xを逓倍して周波数Ｎｆ_xの逓倍信号Ｓ_Nxを生成し、この逓倍信号Ｓ_Nxをミクサ１０に入力する。すなわち逓倍回路２２において、位相比較回路２４は、被計測信号Ｓ_xと分周回路２５の出力信号との位相比較結果を出力し、電圧制御型発振回路（ＶＣＯ）２６は、この位相比較結果に基づいて周波数を可変して逓倍信号Ｓ_Nxを出力する。分周回路２５は、この逓倍信号Ｓ_Nxを１／Ｎ分周して出力する。これにより位相比較回路２４、分周回路２５及び電圧制御型発振回路２６は、ＰＬＬ回路を構成し、被計測信号Ｓ_xの周波数をＮ逓倍する。

この実施例によれば、逓倍回路により被計測信号の周波数を逓倍して中間周波信号に変換することにより、逓倍数（Ｎ）倍だけさらに測定精度を向上することができる。従って従来に比して一段と短時間で高精度に周波数を計測することができる。

図４は、本発明の実施例３の試験装置に適用される周波数計測部を示すブロック図である。この実施例の試験装置は、上述の周波数計測部１３に代えて、この図４に示す周波数計測部２８が設けられる点を除いて、上述の実施例１又は実施例２と同一に構成される。

この周波数計測部２８は、整数周期信号Ｓ_mpの時間をタイムカウンタ１２により計測すると共に、この時間計測時に発生する端数時間を積分回路３０、３１及びＡ／Ｄコンバータ４１、４２を用いて計測し、さらに周波数測定精度を向上する。ここで端数時間は、整数周期信号Ｓ_mpとクロックＣＬＫとの時間差に基づくものであり、タイムカウンタ１２でクロックＣＬＫのカウントを開始する時及びカウントを終了する時にそれぞれ発生する。端数時間は、クロックＣＬＫの周期より短い時間であり、タイムカウンタ１２の測定分解能以下の時間である。そこで、この端数時間の分、実施例１、２の構成では、測定精度が劣化することになる。このため周波数計測部２８は、積分回路３０、３１及びＡ／Ｄコンバータ４１、４２によって、それぞれこのカウント開始時及びカウント終了時における端数時間を計測してタイムカウンタ１２による測定値を補正する。

ここで、図５は周波数計測部２８の動作の説明に供するタイムチャートである。この周波数計測部２８において、Ｄフリップフロップ３３は、整数周期抽出部１１から供給される整数周期信号Ｓ_mp（図５（Ａ））を、タイムカウンタ１２より供給されるクロックＣＬＫによりトリガして出力信号Ｄ₁を出力する（図５（Ａ）〜（Ｃ））。Ｄフリップフロップ３４は、Ｄフリップフロップ３３の出力信号Ｄ₁をクロックＣＬＫによりトリガして出力信号Ｄ₂を出力する（図５（Ｄ））。

タイムカウンタ１２は、Ｄフリップフロップ３４の出力信号Ｄ₂が立ち上がっている期間の間、内蔵のデジタルカウンタでクロックをカウントする（図５（Ｅ））。なおここで図５（Ｅ）では、カウンタでカウントされるクロックの数を１〜ｎの番号で示す。なおこの図５では、このカウンタのカウント開始時、Ｄフリップフロップ３４の出力信号Ｄ₂の立ち上がりとクロックＣＬＫとがほぼ同じタイミングで示されている。しかしながらＤフリップフロップ３４の出力信号Ｄ₂は、Ｄフリップフロップ３３の出力信号Ｄ₁をクロックＣＬＫでトリガして得たものであるから、出力信号Ｄ₂の立ち上がりは、Ｄフリップフロップ３４の動作時間だけクロックＣＬＫより遅れることになる。このためカウンタは、図５（Ｅ）で０の番号をつけたパルスを結局カウントしないことになる。またカウンタのカウント終了時においても、Ｄフリップフロップ３４の出力信号Ｄ₂の立ち下がりとクロックＣＬＫとがほぼ同じタイミングで示されている。しかしながら、この場合、カウンタは、ｎ番目のクロックをカウントすることになる。従ってカウンタは、結局、波数ｎをカウントすることになる。

アンド回路３６は、整数周期信号Ｓ_mpと、Ｄフリップフロップ３４の反転出力信号ＩＤ₂との論理積演算処理を実行し、これにより整数周期信号Ｓ_mpの立ち上がりからＤフリップフロップ３４の反転出力信号ＩＤ₂の立下りまでの間、出力レベルが論理「１」となるゲート信号Ｇ₂を出力する（図５（Ｆ））。積分器３０は、ゲート信号Ｇ₂が論理「１」となっている間、積分コンデンサを定電流Ｉ₀により充電して積分結果をアナログ電圧Ｉ₁として出力する（図５（Ｈ））。なおこの図４において、Ｉ₀は、この積分器３０の積分処理に係る定電流である。

インバータ回路３８は、整数周期信号Ｓ_mpを入力し、その反転信号を出力する。アンド回路３９は、インバータ回路３８の出力信号と、Ｄフリップフロップ３４の出力信号Ｄ₂との論理積演算処理を実行し、これにより整数周期信号Ｓ_mpの立ち下がりからＤフリップフロップ３４の出力信号Ｄ₂の立下りまでの期間、出力レベルが論理「１」となるゲート信号Ｇ₃を出力する（図５（Ｇ））。積分器３１は、積分器３０と同様にゲート信号Ｇ₃が論理「１」となっている間、積分動作を実行し、積分結果をアナログ電圧Ｉ₂として出力する（図５（Ｉ））。

アナログディジタル変換回路（Ａ／Ｄ）４１、４２は、積分回路３０、３１の出力信号をアナログディジタル変換処理して出力する（図５（Ｊ）及び（Ｋ））。中央処理ユニット（ＣＰＵ）４３は、タイムカウンタ１２のカウント値、アナログディジタル変換回路４１、４２の出力値を処理して、中間周波信号Ｓ_iの周波数を算出する。

より具体的に、中央処理ユニット４３は、図示しないメモリに記録されたクロックＣＬＫの１周期の積分で得られるアナログディジタル変換回路４１、４２の出力値により、実際の計測により求めたアナログディジタル変換回路４１、４２の出力値を割り算し、クロックＣＬＫの一周期の時間（ｔ_c）で正規化した計測開始端における端数時間（図５（Ｆ））及び計測終了端における端数時間（図５（Ｇ））を求める。ここでこの実施例において、計測開始端で検出される端数時間は、整数周期信号Ｓ_mpの前縁から続いてクロックＣＬＫが立ち上がるまでの時間に、クロックＣＬＫの一周期の時間を加算して検出される。また計測終了端で検出される端数時間は、整数周期信号Ｓ_mpの後縁から、続いてクロックＣＬＫが立ち上がるまでの時間に、クロックＣＬＫの一周期の時間を加算して検出される。このように所望のクロック数だけ加算して端数時間を計測することにより、この実施例の構成は、積分器３０、３１において積分開始時点で発生する非直線性による計測精度の劣化を低減することができる。しかしながら実用上十分な精度により積分処理することができる場合には、余分なクロックの時間計測を省略するようにしてもよい。また精度が不足する場合には、１クロック以上、余分に積分処理するようにしてもよい。

これにより中央処理ユニット４３は、この正規化した開始端の端数時間から終了端の端数時間を減算し、減算値をタイムカウンタ１２のカウント値に加算する。中央処理ユニット４３は、この加算値にクロックＣＬＫの１周期の期間ｔ_cを乗算した後、整数周期抽出部１１で抽出した中間周波信号Ｓ_iの波数で割り算して逆数を計算し、中間周波信号Ｓ_iの周波数を算出する。またこの算出した中間周波信号Ｓ_iの周波数にローカル信号Ｓ_Lの周波数を加算して被計測信号Ｓ_xの周波数ｆ_xを算出する。

この実施例によれば、積分器を用いて被計測信号のカウント開始端及び終了端の端数時間を計測し、カウンタによる時間計測結果を補正することから、一段と被計測信号の周波数を高精度に測定することができる。具体的に、例えばアナログディジタル変換回路４１、４２を１０ビットにより構成すると共に、端数時間の最大測定範囲をクロックＣＬＫの２周期分の時間に設定すると、端数時間の時間計測における分解能は、クロックＣＬＫの一周期（ｔ_c）の２^-9倍になる。従って、例えばクロックＣＬＫの周波数が５０〔ＭＨｚ〕（１周期２０〔ｎＳ〕）である場合には、４０〔ｐＳ〕の分解能を確保することができる。

なお上述の実施例においては、周波数シンセサイザで使用する基準信号Ｓ₁とは別に、時間計測用のクロックＣＬＫを生成してカウンタにより時間計測する場合について述べたが、本発明はこれに限らず、基準信号Ｓ₁とクロックＣＬＫとを共通の基準周波数発生器で生成してもよく、また例えばＰＬＬ回路等により一方の信号を処理して他方の信号を生成するようにしてもよい。

また上述の実施例においては、被計測信号の定格周波数が既知である場合について述べたが、本発明はこれに限らず、被計測信号の定格周波数が未知の場合にも広く適用することができる。なおこの場合、中間周波信号に周波数変換することなく、直接、被計測信号の周波数を測定した後、その測定結果に基づいて、ローカル信号の周波数を設定して上述の手法により被計測信号の周波数を再測定することにより、正確に被計測信号の周波数を測定することができる。

また上述の実施例においては、本発明を集積回路の試験装置に適用する場合について述べたが、本発明はこれに限らず、各種の周波数計測装置に広く適用することができる。

本発明は、例えば集積回路の試験装置に適用することができる。

本発明の実施例１の周波数計測ユニットに設けられた整数周期抽出部及び周波数計測部の説明に供するフローチャートである。 本発明の実施例１の周波数計測ユニットの説明に供するブロック図である。 本発明の実施例２の周波数計測ユニットの説明に供するブロック図である。 本発明の実施例３の周波数計測ユニットの説明に供するブロック図である。 図４の周波数計測ユニットの説明に供するタイムチャートである。

符号の説明

１、２１……周波数計測ユニット、３……ローカル信号生成回路、５、２４……位相比較回路、７、２６……電圧制御型発振回路、４、６、８、２５……分周回路、９、１９……周波数変換部、１０……ミクサ、１１……整数周期抽出部、１２……タイムカウンタ、１３、２８……周波数計測部、３０、３１……積分回路、４３……中央処理ユニット

Claims (4)

1. 周波数シンセサイザ方式によりローカル信号を生成するローカル信号生成部と、
   被計測信号を前記ローカル信号で処理して、前記被計測信号に比して周波数の低い中間周波信号に前記被計測信号を変換する周波数変換部と、
   前記中間周波信号の整数周期を検出して整数周期信号を出力する整数周期抽出部と、
   前記整数周期信号に基づいて、クロックをカウントし、前記中間周波信号の整数周期の時間を計測するタイムカウンタと、
   前記タイムカウンタによる時間計測結果に基づいて、前記中間周波信号の周波数を算出し、前記中間周波信号の周波数と前記ローカル信号の周波数とから、前記被計測信号の周波数を算出する演算処理部とを備える
   ことを特徴とする周波数計測装置。
2. 前記周波数変換部は、
   前記被計測信号を逓倍する逓倍部を有し、
   前記逓倍部の出力信号を周波数変換して前記中間周波信号を生成する
   ことを特徴とする請求項１に記載の周波数計測装置。
3. 前記クロックのカウント開始時およびカウント終了時において、前記整数周期信号と前記クロックとの間の時間差に基づく第１及び第２の端数時間を計測する端数時間の計測部を有し、
   前記演算処理部は、
   前記タイムカウンタによる時間計測結果を前記第１及び第２の端数時間で補正して、前記中間周波信号の周波数を算出する
   ことを特徴とする請求項１又は請求項２に記載の周波数計測装置。
4. 周波数シンセサイザ方式によりローカル信号を生成するローカル信号生成ステップと、
   被計測信号を前記ローカル信号で処理して、前記被計測信号に比して周波数の低い中間周波信号に前記被計測信号を変換する周波数変換ステップと、
   前記中間周波信号の整数周期を検出して整数周期信号を出力する整数周期抽出ステップと、
   前記整数周期信号に基づいて、クロックをカウントし、前記中間周波信号の整数周期の時間を検出するタイムカウントステップと、
   前記タイムカウントステップによる時間計測結果に基づいて、前記中間周波信号の周波数を算出し、前記中間周波信号の周波数と前記ローカル信号の周波数とから、前記被計測信号の周波数を算出する演算処理ステップとを備える
   ことを特徴とする周波数計測方法。
   

Images