JP3064644B2 - A/d変換回路 - Google Patents
A/d変換回路Info
- Publication number
- JP3064644B2 JP3064644B2 JP4058027A JP5802792A JP3064644B2 JP 3064644 B2 JP3064644 B2 JP 3064644B2 JP 4058027 A JP4058027 A JP 4058027A JP 5802792 A JP5802792 A JP 5802792A JP 3064644 B2 JP3064644 B2 JP 3064644B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage signal
- signal
- pulse
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0619—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/502—Analogue/digital converters with intermediate conversion to time interval using tapped delay lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【0001】
【産業上の利用分野】本発明は、アナログの電圧信号を
二進数のデジタルデータに数値化するA/D変換回路に
関する。
二進数のデジタルデータに数値化するA/D変換回路に
関する。
【0002】
【従来の技術】従来のA/D変換回路は、A/D変換す
べき電圧信号をアナログコンパレータを用いて基準電圧
と比較することにより、電圧信号を数値化するようにさ
れているため、電圧信号の変化が微小な場合には、アナ
ログ増幅回路により電圧信号を増幅するようにしてい
る。
べき電圧信号をアナログコンパレータを用いて基準電圧
と比較することにより、電圧信号を数値化するようにさ
れているため、電圧信号の変化が微小な場合には、アナ
ログ増幅回路により電圧信号を増幅するようにしてい
る。
【0003】
【発明が解決しようとする課題】しかしこのようにアナ
ログ増幅回路により電圧信号を増幅して、電圧信号を数
値化する場合、アナログ増幅回路は、高温で使用する
と、高温リーク電流の発生により誤動作し、場合によっ
ては動作不能になるため、電圧信号を正常にA/D変換
することができなくなってしまう。
ログ増幅回路により電圧信号を増幅して、電圧信号を数
値化する場合、アナログ増幅回路は、高温で使用する
と、高温リーク電流の発生により誤動作し、場合によっ
ては動作不能になるため、電圧信号を正常にA/D変換
することができなくなってしまう。
【0004】本発明はこうした問題に鑑みなされたもの
で、従来装置のようにアナログ増幅回路を使用すること
なく、電圧信号の微小な変化を数値化できるA/D変換
回路を提供することにより、A/D変換回路を高温で使
用できるようにすることを目的としている。
で、従来装置のようにアナログ増幅回路を使用すること
なく、電圧信号の微小な変化を数値化できるA/D変換
回路を提供することにより、A/D変換回路を高温で使
用できるようにすることを目的としている。
【0005】
【課題を解決するための手段】即ち上記目的を達成する
ためになされた請求項1に記載のA/D変換回路は、入
力信号を反転して出力すると共に反転動作時間が電源電
圧により変化する反転回路が複数個連結されると共に、
該反転回路の一つが反転動作を外部から制御可能な起動
用反転回路として構成され、該起動用反転回路の動作開
始に伴いパルス信号を走行させるパルス走行回路と、 該
パルス走行回路内の各反転回路の電源ラインに接続さ
れ、上記電圧信号を各反転回路の電源電圧として印加す
る電圧信号入力端子と、 上記各反転回路からの出力信号
に基づき上記パルス走行回路内での上記パルス信号の走
行位置を検出し、該走行位置に応じたデータを発生する
走行位置検出手段と、 上記起動用反転回路を動作させて
上記パルス走行回路の走行動作を起動し、その後所定時
間経過した時点で上記走行位置検出手段を動作させる制
御手段と、 上記走行位置検出手段からのデータを含むデ
ジタルデータをA/D変換結果として出力するデータ出
力ラインと、 を備えたことを特徴とするA/D変換回路
を要旨としている。 また上記目的を達成するためになさ
れた請求項2に記載のA/D変換回路は、入力信号を反
転して出力すると共に反転動作時間が電源電圧により変
化する反転回路が複数個リング状に連結されると共に、
該反転回路の一つが反転動作を外部から制御可能な起動
用反転回路として構成され、該起動用反転回路の動作開
始に伴いパルス信号を周回させるパルス周回回路と、該
パルス周回回路内の各反転回路の電源ラインに接続さ
れ、上記電圧信号を各反転回路の電源電圧として印加す
る電圧信号入力端子と、上記パルス周回回路内での上記
パルス信号の周回回数をカウントし、該カウント結果を
二進数デジタルデータとして出力するカウンタと、上記
各反転回路からの出力信号に基づき上記パルス周回回路
内での上記パルス信号の周回位置を検出し、該周回位置
に応じた二進数デジタルデータを発生する周回位置検出
手段と、上記起動用反転回路を動作させて上記パルス周
回回路の周回動作を起動し、その後所定時間経過した時
点で上記周回位置検出手段を動作させる制御手段と、上
記周回位置検出手段からの二進数デジタルデータを下位
ビット,上記カウンタからの二進数デジタルデータを上
位ビットとする複数ビットのデジタルデータをA/D変
換結果として出力するデータ出力ラインと、を備えたこ
とを特徴とするA/D変換回路を要旨としている。
ためになされた請求項1に記載のA/D変換回路は、入
力信号を反転して出力すると共に反転動作時間が電源電
圧により変化する反転回路が複数個連結されると共に、
該反転回路の一つが反転動作を外部から制御可能な起動
用反転回路として構成され、該起動用反転回路の動作開
始に伴いパルス信号を走行させるパルス走行回路と、 該
パルス走行回路内の各反転回路の電源ラインに接続さ
れ、上記電圧信号を各反転回路の電源電圧として印加す
る電圧信号入力端子と、 上記各反転回路からの出力信号
に基づき上記パルス走行回路内での上記パルス信号の走
行位置を検出し、該走行位置に応じたデータを発生する
走行位置検出手段と、 上記起動用反転回路を動作させて
上記パルス走行回路の走行動作を起動し、その後所定時
間経過した時点で上記走行位置検出手段を動作させる制
御手段と、 上記走行位置検出手段からのデータを含むデ
ジタルデータをA/D変換結果として出力するデータ出
力ラインと、 を備えたことを特徴とするA/D変換回路
を要旨としている。 また上記目的を達成するためになさ
れた請求項2に記載のA/D変換回路は、入力信号を反
転して出力すると共に反転動作時間が電源電圧により変
化する反転回路が複数個リング状に連結されると共に、
該反転回路の一つが反転動作を外部から制御可能な起動
用反転回路として構成され、該起動用反転回路の動作開
始に伴いパルス信号を周回させるパルス周回回路と、該
パルス周回回路内の各反転回路の電源ラインに接続さ
れ、上記電圧信号を各反転回路の電源電圧として印加す
る電圧信号入力端子と、上記パルス周回回路内での上記
パルス信号の周回回数をカウントし、該カウント結果を
二進数デジタルデータとして出力するカウンタと、上記
各反転回路からの出力信号に基づき上記パルス周回回路
内での上記パルス信号の周回位置を検出し、該周回位置
に応じた二進数デジタルデータを発生する周回位置検出
手段と、上記起動用反転回路を動作させて上記パルス周
回回路の周回動作を起動し、その後所定時間経過した時
点で上記周回位置検出手段を動作させる制御手段と、上
記周回位置検出手段からの二進数デジタルデータを下位
ビット,上記カウンタからの二進数デジタルデータを上
位ビットとする複数ビットのデジタルデータをA/D変
換結果として出力するデータ出力ラインと、を備えたこ
とを特徴とするA/D変換回路を要旨としている。
【0006】また次に請求項3に記載のA/D変換回路
は、請求項1又は請求項2のA/D変換回路に、上記電
圧信号入力端子に、A/D変換用の電圧信号と予め設定
された基準電圧信号とを切り換えて入力する入力電圧切
換手段と、該入力電圧切換手段によって上記電圧信号入
力端子に基準電圧信号が入力されたときに上記データ出
力ラインから出力されるデジタルデータを記憶する記憶
手段と、上記入力電圧切り換え手段によって上記電圧信
号入力端子にA/D変換用の電圧信号が入力されたとき
に上記データ出力ラインから出力されるデジタルデータ
を、上記記憶手段に記憶されたデジタルデータにて除算
し、該除算結果をA/D変換結果を表すデータとして出
力する除算回路と、を設けたことを特徴とするA/D変
換回路を要旨としている。
は、請求項1又は請求項2のA/D変換回路に、上記電
圧信号入力端子に、A/D変換用の電圧信号と予め設定
された基準電圧信号とを切り換えて入力する入力電圧切
換手段と、該入力電圧切換手段によって上記電圧信号入
力端子に基準電圧信号が入力されたときに上記データ出
力ラインから出力されるデジタルデータを記憶する記憶
手段と、上記入力電圧切り換え手段によって上記電圧信
号入力端子にA/D変換用の電圧信号が入力されたとき
に上記データ出力ラインから出力されるデジタルデータ
を、上記記憶手段に記憶されたデジタルデータにて除算
し、該除算結果をA/D変換結果を表すデータとして出
力する除算回路と、を設けたことを特徴とするA/D変
換回路を要旨としている。
【0007】また更に請求項4に記載のA/D変換回路
は、請求項2のA/D変換回路において、制御回路を、
発振周波数を制御可能な周波数可変発振回路と、該周波
数可変発振回路からの発振信号をカウントし、該カウン
ト結果に基づき、上記パルス周回回路の起動タイミン
グ、及び上記周回位置検出手段の動作タイミングを決定
するタイミング設定手段と、により構成し、更に、上記
電圧信号入力端子に、A/D変換用の電圧信号、A/D
変換対象となる第1の基準電圧信号、及び第2の基準電
圧信号を、選択的に入力する入力電圧選択手段と、該入
力電圧選択手段によって上記電圧信号入力端子に第1の
基準電圧信号が入力されたときに上記データ出力ライン
から出力されるデジタルデータを記憶する第1の記憶手
段と、上記入力電圧選択手段によって上記電圧信号入力
端子に第2の基準電圧信号が入力されたときに上記デー
タ出力ラインから出力されるデジタルデータを記憶する
第2の記憶手段と、上記第1の記憶手段及び第2の記憶
手段に夫々記憶されたデジタルデータの偏差を求め、該
偏差が予め設定された所定値となるように上記周波数可
変発振回路の発振周波数を制御する発振周波数制御手段
と、上記入力電圧選択手段によって上記電圧信号入力端
子にA/D変換用の電圧信号が入力されたときに上記デ
ータ出力ラインから出力されるデジタルデータと上記第
1の記憶手段又は第2の記憶手段に記憶されたデジタル
データとの偏差を求め、該偏差をA/D変換結果を表す
データとして出力する偏差算出手段と、を設けたことを
特徴とするA/D変換回路を要旨としている。
は、請求項2のA/D変換回路において、制御回路を、
発振周波数を制御可能な周波数可変発振回路と、該周波
数可変発振回路からの発振信号をカウントし、該カウン
ト結果に基づき、上記パルス周回回路の起動タイミン
グ、及び上記周回位置検出手段の動作タイミングを決定
するタイミング設定手段と、により構成し、更に、上記
電圧信号入力端子に、A/D変換用の電圧信号、A/D
変換対象となる第1の基準電圧信号、及び第2の基準電
圧信号を、選択的に入力する入力電圧選択手段と、該入
力電圧選択手段によって上記電圧信号入力端子に第1の
基準電圧信号が入力されたときに上記データ出力ライン
から出力されるデジタルデータを記憶する第1の記憶手
段と、上記入力電圧選択手段によって上記電圧信号入力
端子に第2の基準電圧信号が入力されたときに上記デー
タ出力ラインから出力されるデジタルデータを記憶する
第2の記憶手段と、上記第1の記憶手段及び第2の記憶
手段に夫々記憶されたデジタルデータの偏差を求め、該
偏差が予め設定された所定値となるように上記周波数可
変発振回路の発振周波数を制御する発振周波数制御手段
と、上記入力電圧選択手段によって上記電圧信号入力端
子にA/D変換用の電圧信号が入力されたときに上記デ
ータ出力ラインから出力されるデジタルデータと上記第
1の記憶手段又は第2の記憶手段に記憶されたデジタル
データとの偏差を求め、該偏差をA/D変換結果を表す
データとして出力する偏差算出手段と、を設けたことを
特徴とするA/D変換回路を要旨としている。
【0008】
【作用】上記のように構成された請求項1に記載のA/
D変換回路において、パルス走行回路では、反転回路が
複数個連結されているため、例えば起動用反転回路出力
がLow レベルであれば、次段の反転回路出力がHighレベ
ルとなり、更にその次の反転回路出力がLow レベルとな
るというように、各反転回路出力が反転動作時間TDで
順次反転する。そして、パルス走行回路内では、後段の
反転回路と出力レベルが同一となっている反転回路の位
置がパルス信号の走行位置となる。 一方、パルス走行回
路内の各反転回路の電源ラインには、電圧信号入力端子
を介して、A/D変換すべき電圧信号が各反転回路の電
源電圧として印加されているため、この電圧信号の電圧
レベルに応じて各反転回路の反転動作時間TDが変化す
る。従って、パルス走行回路内でのパルス信号の走行時
間及び走行位置は、電圧信号入力端子に入力される電圧
信号により決定されることとなる。上記のように当該A
/D変換回路においては、走行位置検出手段が、各反転
回路からの出力信号に基づきパルス走行回路内でのパル
ス信号の走行位置を検出して、その走行位置に応じたデ
ータを発生し、データ出力ラインが、走行位置検出手段
からのデータを含むデジタルデータをA/D変換結果と
して出力する。 またパルス走行回路内での起動用反転回
路と走行位置検出手段の動作タイミングは、制御手段に
より制御され、この制御手段により、パルス走行回路の
走行動作開始後、走行位置検出手段がパルス信号の走行
位置を検出するまでの時間(サンプリング時間)が、所
定時間に設定される。 即ち、請求項1に記載のA/D変
換回路においては、パルス走行回路内に設けられた反転
回路の電源電圧としてA/D変換の対象となる電圧信号
を使用することにより、パルス走行回路内でのパルス信
号の走行時間を電圧信号により変化させ、パルス走行回
路が所定のサンプリング時間走行動作する間の、パルス
走行回路内でのパルス信号の走行位置を検出することに
より、電圧信号をデジタルデータに変換するようにされ
ている。 このため、従来のように電圧信号を増幅するア
ナログ増幅回路を使用することなく、電圧信号の微小な
変化を数値化することが可能となり、周囲温度が高温で
あっても正常にA/D変換を行なうことができるように
なる。 また、上記のように構成された請求項2に記載の
A/D変換回路において、パルス周回回路では、反転回
路が複数個リング状に連結されているため、例えば起動
用反転回路出力がLow レベルであれば、次段の反転回路
出力がHighレベルとなり、更にその次の反転回路出力が
Low レベルとなるというように、各反転回路出力が反転
動作時間TDで順次反転する。
D変換回路において、パルス走行回路では、反転回路が
複数個連結されているため、例えば起動用反転回路出力
がLow レベルであれば、次段の反転回路出力がHighレベ
ルとなり、更にその次の反転回路出力がLow レベルとな
るというように、各反転回路出力が反転動作時間TDで
順次反転する。そして、パルス走行回路内では、後段の
反転回路と出力レベルが同一となっている反転回路の位
置がパルス信号の走行位置となる。 一方、パルス走行回
路内の各反転回路の電源ラインには、電圧信号入力端子
を介して、A/D変換すべき電圧信号が各反転回路の電
源電圧として印加されているため、この電圧信号の電圧
レベルに応じて各反転回路の反転動作時間TDが変化す
る。従って、パルス走行回路内でのパルス信号の走行時
間及び走行位置は、電圧信号入力端子に入力される電圧
信号により決定されることとなる。上記のように当該A
/D変換回路においては、走行位置検出手段が、各反転
回路からの出力信号に基づきパルス走行回路内でのパル
ス信号の走行位置を検出して、その走行位置に応じたデ
ータを発生し、データ出力ラインが、走行位置検出手段
からのデータを含むデジタルデータをA/D変換結果と
して出力する。 またパルス走行回路内での起動用反転回
路と走行位置検出手段の動作タイミングは、制御手段に
より制御され、この制御手段により、パルス走行回路の
走行動作開始後、走行位置検出手段がパルス信号の走行
位置を検出するまでの時間(サンプリング時間)が、所
定時間に設定される。 即ち、請求項1に記載のA/D変
換回路においては、パルス走行回路内に設けられた反転
回路の電源電圧としてA/D変換の対象となる電圧信号
を使用することにより、パルス走行回路内でのパルス信
号の走行時間を電圧信号により変化させ、パルス走行回
路が所定のサンプリング時間走行動作する間の、パルス
走行回路内でのパルス信号の走行位置を検出することに
より、電圧信号をデジタルデータに変換するようにされ
ている。 このため、従来のように電圧信号を増幅するア
ナログ増幅回路を使用することなく、電圧信号の微小な
変化を数値化することが可能となり、周囲温度が高温で
あっても正常にA/D変換を行なうことができるように
なる。 また、上記のように構成された請求項2に記載の
A/D変換回路において、パルス周回回路では、反転回
路が複数個リング状に連結されているため、例えば起動
用反転回路出力がLow レベルであれば、次段の反転回路
出力がHighレベルとなり、更にその次の反転回路出力が
Low レベルとなるというように、各反転回路出力が反転
動作時間TDで順次反転する。
【0009】
【0010】つまり、パルス周回回路内では、起動用反
転回路の動作開始後、パルス周回回路を構成する反転回
路の連結段数xと各反転回路での反転動作時間TDとに
より決定される一定時間(x・TD)でパルス信号が一
周回し、後段の反転回路と出力レベルが同一となってい
る反転回路の位置がパルス信号の周回位置となる。一
方、パルス周回回路内の各反転回路の電源ラインには、
電圧信号入力端子を介して、A/D変換すべき電圧信号
が各反転回路の電源電圧として印加されているため、こ
の電圧信号の電圧レベルに応じて各反転回路の反転動作
時間TDが変化する。従って、パルス周回回路内でのパ
ルス信号の周回時間及び周回位置は、電圧信号入力端子
に入力される電圧信号により決定されることとなる。
転回路の動作開始後、パルス周回回路を構成する反転回
路の連結段数xと各反転回路での反転動作時間TDとに
より決定される一定時間(x・TD)でパルス信号が一
周回し、後段の反転回路と出力レベルが同一となってい
る反転回路の位置がパルス信号の周回位置となる。一
方、パルス周回回路内の各反転回路の電源ラインには、
電圧信号入力端子を介して、A/D変換すべき電圧信号
が各反転回路の電源電圧として印加されているため、こ
の電圧信号の電圧レベルに応じて各反転回路の反転動作
時間TDが変化する。従って、パルス周回回路内でのパ
ルス信号の周回時間及び周回位置は、電圧信号入力端子
に入力される電圧信号により決定されることとなる。
【0011】そして当該A/D変換回路においては、カ
ウンタが、パルス周回回路内でのパルス信号の周回回数
をカウントして、そのカウント結果を二進数デジタルデ
ータとして出力すると共に、周回位置検出手段が、各反
転回路からの出力信号に基づきパルス周回回路内でのパ
ルス信号の周回位置を検出して、その周回位置に応じた
二進数デジタルデータを発生し、データ出力ラインが、
周回位置検出手段からの二進数デジタルデータを下位ビ
ット,カウンタからの二進数デジタルデータを上位ビッ
トとする複数ビットのデジタルデータをA/D変換結果
として出力する。
ウンタが、パルス周回回路内でのパルス信号の周回回数
をカウントして、そのカウント結果を二進数デジタルデ
ータとして出力すると共に、周回位置検出手段が、各反
転回路からの出力信号に基づきパルス周回回路内でのパ
ルス信号の周回位置を検出して、その周回位置に応じた
二進数デジタルデータを発生し、データ出力ラインが、
周回位置検出手段からの二進数デジタルデータを下位ビ
ット,カウンタからの二進数デジタルデータを上位ビッ
トとする複数ビットのデジタルデータをA/D変換結果
として出力する。
【0012】またパルス周回回路内での起動用反転回路
と周回位置検出手段の動作タイミングは、制御手段によ
り制御され、この制御手段により、パルス周回回路の周
回動作開始後、周回位置検出手段がパルス信号の周回位
置を検出するまでの時間(サンプリング時間)が、所定
時間に設定される。
と周回位置検出手段の動作タイミングは、制御手段によ
り制御され、この制御手段により、パルス周回回路の周
回動作開始後、周回位置検出手段がパルス信号の周回位
置を検出するまでの時間(サンプリング時間)が、所定
時間に設定される。
【0013】即ち、請求項2に記載のA/D変換回路に
おいては、パルス周回回路内に設けられた反転回路の電
源電圧としてA/D変換の対象となる電圧信号を使用す
ることにより、パルス周回回路内でのパルス信号の周回
時間を電圧信号により変化させ、パルス周回回路が所定
のサンプリング時間周回動作する間の、パルス周回回路
内でのパルス信号の周回回数及び周回位置を検出するこ
とにより、電圧信号をデジタルデータに変換するように
されている。
おいては、パルス周回回路内に設けられた反転回路の電
源電圧としてA/D変換の対象となる電圧信号を使用す
ることにより、パルス周回回路内でのパルス信号の周回
時間を電圧信号により変化させ、パルス周回回路が所定
のサンプリング時間周回動作する間の、パルス周回回路
内でのパルス信号の周回回数及び周回位置を検出するこ
とにより、電圧信号をデジタルデータに変換するように
されている。
【0014】このため、従来のように電圧信号を増幅す
るアナログ増幅回路を使用することなく、電圧信号の微
小な変化を数値化することが可能となり、周囲温度が高
温であっても正常にA/D変換を行なうことができるよ
うになる。次に請求項3に記載のA/D変換回路におい
ては、入力電圧切換手段が、電圧信号入力端子に、A/
D変換用の電圧信号と予め設定された基準電圧信号とを
切り換えて入力し、記憶手段が、入力電圧切換手段によ
って電圧信号入力端子に基準電圧信号が入力されたとき
にデータ出力ラインから出力されるデジタルデータを記
憶し、除算回路が、入力電圧切り換え手段によって電圧
信号入力端子にA/D変換用の電圧信号が入力されたと
きにデータ出力ラインから出力されるデジタルデータ
を、記憶手段に記憶されたデジタルデータにて除算し
て、その除算結果をA/D変換結果を表すデータとして
出力する。
るアナログ増幅回路を使用することなく、電圧信号の微
小な変化を数値化することが可能となり、周囲温度が高
温であっても正常にA/D変換を行なうことができるよ
うになる。次に請求項3に記載のA/D変換回路におい
ては、入力電圧切換手段が、電圧信号入力端子に、A/
D変換用の電圧信号と予め設定された基準電圧信号とを
切り換えて入力し、記憶手段が、入力電圧切換手段によ
って電圧信号入力端子に基準電圧信号が入力されたとき
にデータ出力ラインから出力されるデジタルデータを記
憶し、除算回路が、入力電圧切り換え手段によって電圧
信号入力端子にA/D変換用の電圧信号が入力されたと
きにデータ出力ラインから出力されるデジタルデータ
を、記憶手段に記憶されたデジタルデータにて除算し
て、その除算結果をA/D変換結果を表すデータとして
出力する。
【0015】即ち、請求項1又は請求項2に記載のA/
D変換装置においては、電源電圧変化に伴う反転回路の
反転動作時間の変化を利用して電圧信号をデジタルデー
タに変換するため、電源電圧以外の要因(例えば温度変
化)によって反転動作時間が変化すると、電圧信号を正
確にデジタルデータに変換することができなくなってし
まう。そこで請求項3に記載のA/D変換装置において
は、入力電圧切換手段によって、電圧信号入力端子にA
/D変換用の電圧信号と基準電圧信号とを切り換えて入
力できるようにし、電圧信号入力端子に基準電圧信号を
入力したときに得られるA/D変換結果と電圧信号入力
端子にA/D変換用の電圧信号を入力したときに得られ
るA/D変換結果との比をとることにより、電圧信号の
A/D変換結果を補正するようにしている。このため反
転回路の反転動作時間が温度変化等の電源電圧以外の要
因によって変化しても、電圧信号を正確にデジタルデー
タに変換することが可能となる。
D変換装置においては、電源電圧変化に伴う反転回路の
反転動作時間の変化を利用して電圧信号をデジタルデー
タに変換するため、電源電圧以外の要因(例えば温度変
化)によって反転動作時間が変化すると、電圧信号を正
確にデジタルデータに変換することができなくなってし
まう。そこで請求項3に記載のA/D変換装置において
は、入力電圧切換手段によって、電圧信号入力端子にA
/D変換用の電圧信号と基準電圧信号とを切り換えて入
力できるようにし、電圧信号入力端子に基準電圧信号を
入力したときに得られるA/D変換結果と電圧信号入力
端子にA/D変換用の電圧信号を入力したときに得られ
るA/D変換結果との比をとることにより、電圧信号の
A/D変換結果を補正するようにしている。このため反
転回路の反転動作時間が温度変化等の電源電圧以外の要
因によって変化しても、電圧信号を正確にデジタルデー
タに変換することが可能となる。
【0016】また次に請求項4に記載のA/D変換回路
においては、制御回路が、周波数可変発振回路とタイミ
ング設定手段とにより構成されており、タイミング設定
手段が、周波数可変発振回路からの発振信号をカウント
してそのカウント結果に基づき、パルス周回回路の起動
タイミング、及び周回位置検出手段の動作タイミングを
決定するようにされている。
においては、制御回路が、周波数可変発振回路とタイミ
ング設定手段とにより構成されており、タイミング設定
手段が、周波数可変発振回路からの発振信号をカウント
してそのカウント結果に基づき、パルス周回回路の起動
タイミング、及び周回位置検出手段の動作タイミングを
決定するようにされている。
【0017】そして入力電圧選択手段が、電圧信号入力
端子に、A/D変換用の電圧信号、A/D変換対象とな
る第1の基準電圧信号、及び第2の基準電圧信号を、選
択的に入力し、第1の記憶手段が、入力電圧選択手段に
よって電圧信号入力端子に第1の基準電圧信号が入力さ
れたときにデータ出力ラインから出力されるデジタルデ
ータを記憶し、第2の記憶手段が、入力電圧選択手段に
よって電圧信号入力端子に第2の基準電圧信号が入力さ
れたときにデータ出力ラインから出力されるデジタルデ
ータを記憶し、発振周波数制御手段が、これら各記憶手
段に夫々記憶されたデジタルデータの偏差を求めて、そ
の偏差が予め設定された所定値となるように周波数可変
発振回路の発振周波数を制御し、偏差算出手段が、入力
電圧選択手段によって電圧信号入力端子にA/D変換用
の電圧信号が入力されたときにデータ出力ラインから出
力されるデジタルデータと第1の記憶手段又は第2の記
憶手段に記憶されたデジタルデータとの偏差を求めて、
その偏差をA/D変換結果を表すデータとして出力す
る。
端子に、A/D変換用の電圧信号、A/D変換対象とな
る第1の基準電圧信号、及び第2の基準電圧信号を、選
択的に入力し、第1の記憶手段が、入力電圧選択手段に
よって電圧信号入力端子に第1の基準電圧信号が入力さ
れたときにデータ出力ラインから出力されるデジタルデ
ータを記憶し、第2の記憶手段が、入力電圧選択手段に
よって電圧信号入力端子に第2の基準電圧信号が入力さ
れたときにデータ出力ラインから出力されるデジタルデ
ータを記憶し、発振周波数制御手段が、これら各記憶手
段に夫々記憶されたデジタルデータの偏差を求めて、そ
の偏差が予め設定された所定値となるように周波数可変
発振回路の発振周波数を制御し、偏差算出手段が、入力
電圧選択手段によって電圧信号入力端子にA/D変換用
の電圧信号が入力されたときにデータ出力ラインから出
力されるデジタルデータと第1の記憶手段又は第2の記
憶手段に記憶されたデジタルデータとの偏差を求めて、
その偏差をA/D変換結果を表すデータとして出力す
る。
【0018】即ち、請求項4に記載のA/D変換回路に
おいては、電圧信号入力端子に第1の基準電圧信号を入
力したときに得られるA/D変換結果と、電圧信号入力
端子に第2の基準電圧信号を入力したときに得られるA
/D変換結果との偏差が所定値になるように、周波数可
変発振回路の発振周波数を制御することにより、上記の
ように反転回路の反転動作時間が温度変化等の電源電圧
以外の要因によって変化しても、第1の基準電圧信号と
第2の基準電圧信号との偏差を表すA/D変換結果が常
に一定値となるようにしている。このため、偏差算出手
段にて得られるデータは、温度変化等の電源電圧以外の
要因による反転回路の反転動作時間の変化に影響される
ことなく、常に電圧信号に対応した値となる。また偏差
算出手段にて得られるデータの1ビット当たりの電圧分
解能は、各基準電圧信号の電圧差を、発振周波数制御手
段が制御する各基準電圧信号のA/D変換結果の偏差で
除算した値となるため、電圧分解能を任意に設定するこ
とができる。
おいては、電圧信号入力端子に第1の基準電圧信号を入
力したときに得られるA/D変換結果と、電圧信号入力
端子に第2の基準電圧信号を入力したときに得られるA
/D変換結果との偏差が所定値になるように、周波数可
変発振回路の発振周波数を制御することにより、上記の
ように反転回路の反転動作時間が温度変化等の電源電圧
以外の要因によって変化しても、第1の基準電圧信号と
第2の基準電圧信号との偏差を表すA/D変換結果が常
に一定値となるようにしている。このため、偏差算出手
段にて得られるデータは、温度変化等の電源電圧以外の
要因による反転回路の反転動作時間の変化に影響される
ことなく、常に電圧信号に対応した値となる。また偏差
算出手段にて得られるデータの1ビット当たりの電圧分
解能は、各基準電圧信号の電圧差を、発振周波数制御手
段が制御する各基準電圧信号のA/D変換結果の偏差で
除算した値となるため、電圧分解能を任意に設定するこ
とができる。
【0019】
【実施例】以下に本発明の実施例を図面と共に説明す
る。まず図1は本発明が適用された第1実施例のA/D
変換回路を表す概略構成図である。
る。まず図1は本発明が適用された第1実施例のA/D
変換回路を表す概略構成図である。
【0020】図1に示す如く、本実施例のA/D変換回
路は、入力パルスPA,PBの位相差を符号化するパル
ス位相差符号化回路2と、パルス信号PA,PBを発生
する制御回路4とから構成されている。ここでパルス位
相差符号化回路2は、一方の入力端にパルス信号PAを
受けて動作する起動用反転回路としての1個の否定論理
積回路NANDと反転回路としての多数(偶数個)のイ
ンバータINVとをリング状に連結してなるパルス周回
回路10(パルス走行回路)と、パルス周回回路10内
の否定論理積回路NANDの前段に設けられたインバー
タINVの出力レベルの反転回数からパルス周回回路1
0内でのパルス信号の周回回数をカウントして二進数の
デジタルデータを発生するカウンタ12と、カウンタ1
2から出力されるデジタルデータをラッチするラッチ回
路14と、パルス周回回路10を構成する各反転回路
(即ち否定論理積回路NAND及びインバータINV)
の出力を取り込み、その出力レベルからパルス周回回路
10内を周回中のパルス信号を抽出して、その位置を表
す信号を発生するパルスセレクタ16と、パルスセレク
タ16からの出力信号に対応したデジタルデータを発生
するエンコーダ18と、ラッチ回路14からのデジタル
データを上位ビット,エンコーダ18からのデジタルデ
ータを下位ビットとして入力し、下位ビットのデータか
ら上位ビットのデータを減じることによりパルス信号P
A,PBの位相差を表す二進数のデジタルデータDO1
を生成する信号処理回路19と、信号処理回路19にて
生成されたデジタルデータDO1を外部に出力するデー
タ出力ライン20とにより構成されている。なおラッチ
回路14及びパルスセレクタ16は、制御回路4から出
力されるパルス信号PBを受けて動作する。このように
構成されたパルス位相差符号化回路2は、本願出願人が
特願平2−15865号等にて先に提案した回路(特願
平2−15865号における第2実施例の回路)であ
り、次のように動作する。
路は、入力パルスPA,PBの位相差を符号化するパル
ス位相差符号化回路2と、パルス信号PA,PBを発生
する制御回路4とから構成されている。ここでパルス位
相差符号化回路2は、一方の入力端にパルス信号PAを
受けて動作する起動用反転回路としての1個の否定論理
積回路NANDと反転回路としての多数(偶数個)のイ
ンバータINVとをリング状に連結してなるパルス周回
回路10(パルス走行回路)と、パルス周回回路10内
の否定論理積回路NANDの前段に設けられたインバー
タINVの出力レベルの反転回数からパルス周回回路1
0内でのパルス信号の周回回数をカウントして二進数の
デジタルデータを発生するカウンタ12と、カウンタ1
2から出力されるデジタルデータをラッチするラッチ回
路14と、パルス周回回路10を構成する各反転回路
(即ち否定論理積回路NAND及びインバータINV)
の出力を取り込み、その出力レベルからパルス周回回路
10内を周回中のパルス信号を抽出して、その位置を表
す信号を発生するパルスセレクタ16と、パルスセレク
タ16からの出力信号に対応したデジタルデータを発生
するエンコーダ18と、ラッチ回路14からのデジタル
データを上位ビット,エンコーダ18からのデジタルデ
ータを下位ビットとして入力し、下位ビットのデータか
ら上位ビットのデータを減じることによりパルス信号P
A,PBの位相差を表す二進数のデジタルデータDO1
を生成する信号処理回路19と、信号処理回路19にて
生成されたデジタルデータDO1を外部に出力するデー
タ出力ライン20とにより構成されている。なおラッチ
回路14及びパルスセレクタ16は、制御回路4から出
力されるパルス信号PBを受けて動作する。このように
構成されたパルス位相差符号化回路2は、本願出願人が
特願平2−15865号等にて先に提案した回路(特願
平2−15865号における第2実施例の回路)であ
り、次のように動作する。
【0021】即ち、まずパルス周回回路10は、制御回
路4から出力されるパルス信号PAがHighレベルになる
と、パルス信号の周回動作を開始し、パルス信号PAが
Highレベルである間パルス信号を周回させる。またその
周回回数は、カウンタ12によりカウントされ、制御回
路4から出力されるパルス信号PBがHighレベルとなっ
た時点で、そのカウント結果がラッチ回路14にラッチ
される。
路4から出力されるパルス信号PAがHighレベルになる
と、パルス信号の周回動作を開始し、パルス信号PAが
Highレベルである間パルス信号を周回させる。またその
周回回数は、カウンタ12によりカウントされ、制御回
路4から出力されるパルス信号PBがHighレベルとなっ
た時点で、そのカウント結果がラッチ回路14にラッチ
される。
【0022】一方制御回路4から出力されるパルス信号
PBがHighレベルになると、パルスセレクタ16が、パ
ルス周回回路10内でのパルス信号の周回位置を検出
し、エンコーダ18がその周回位置に対応したデジタル
データを発生する。すると信号処理回路19が、エンコ
ーダ18からのデジタルデータとラッチ回路14にラッ
チされたデジタルデータとから、パルス信号PAの立上
がりからパルス信号PBの立上がりまでの時間Tcに対
応した二進数のデジタルデータDO1を生成し、データ
出力ライン20を介して外部に出力する。
PBがHighレベルになると、パルスセレクタ16が、パ
ルス周回回路10内でのパルス信号の周回位置を検出
し、エンコーダ18がその周回位置に対応したデジタル
データを発生する。すると信号処理回路19が、エンコ
ーダ18からのデジタルデータとラッチ回路14にラッ
チされたデジタルデータとから、パルス信号PAの立上
がりからパルス信号PBの立上がりまでの時間Tcに対
応した二進数のデジタルデータDO1を生成し、データ
出力ライン20を介して外部に出力する。
【0023】また次に、本実施例では、パルス周回回路
10内の各反転回路(即ち否定論理積回路NAND及び
インバータINV)に電源供給を行なうための電源ライ
ン10aに、A/D変換すべき電圧信号Vinの入力端子
2aが接続されており、各反転回路には電圧信号Vinが
電源電圧として印加される。
10内の各反転回路(即ち否定論理積回路NAND及び
インバータINV)に電源供給を行なうための電源ライ
ン10aに、A/D変換すべき電圧信号Vinの入力端子
2aが接続されており、各反転回路には電圧信号Vinが
電源電圧として印加される。
【0024】各反転回路の反転動作時間は、電源電圧に
より変化するため、データ出力ライン20から出力され
るデジタルデータDO1は、電圧信号Vinの電圧レベル
に応じて変化し、上記時間Tcを一定にすれば、電圧信
号Vinに対応したデジタルデータが得られることとな
る。
より変化するため、データ出力ライン20から出力され
るデジタルデータDO1は、電圧信号Vinの電圧レベル
に応じて変化し、上記時間Tcを一定にすれば、電圧信
号Vinに対応したデジタルデータが得られることとな
る。
【0025】そこで本実施例では、制御回路4を、図2
に示す如く、発振器22と、発振器22からの発振信号
CKをカウントするカウンタ24と、カウンタ24のカ
ウント結果に基づき、図3に示す如くパルス信号PA,
PBを周期的に発生するデコーダ26とから構成し、パ
ルス信号PAの立上がりからパルス信号PBの立上がり
までの時間Tcが常に一定になるようにしている。
に示す如く、発振器22と、発振器22からの発振信号
CKをカウントするカウンタ24と、カウンタ24のカ
ウント結果に基づき、図3に示す如くパルス信号PA,
PBを周期的に発生するデコーダ26とから構成し、パ
ルス信号PAの立上がりからパルス信号PBの立上がり
までの時間Tcが常に一定になるようにしている。
【0026】この結果、本実施例のA/D変換装置によ
れば、図3に示す如く、電圧信号Vinに対応したデジタ
ルデータDO1がパルス位相差符号化回路2から出力さ
れることとなり、しかもそのA/D変換動作は、制御回
路4のパルス信号PA,PBの出力周期に対応して周期
的に実行されるため、デジタルデータDO1は、電圧信
号Vinの変化に対応して、値D0,D1,D2…として
変化することとなる。
れば、図3に示す如く、電圧信号Vinに対応したデジタ
ルデータDO1がパルス位相差符号化回路2から出力さ
れることとなり、しかもそのA/D変換動作は、制御回
路4のパルス信号PA,PBの出力周期に対応して周期
的に実行されるため、デジタルデータDO1は、電圧信
号Vinの変化に対応して、値D0,D1,D2…として
変化することとなる。
【0027】なおパルス位相差符号化回路2としては、
Vinラインを除き、本願出願人が特願平2−15865
号等にて先に提案したパルス周回回路10を有する回路
であれば実現可能である。以上説明したように本実施例
のA/D変換回路によれば、従来のように電圧信号を増
幅するアナログ増幅回路を使用することなく、電圧信号
の微小な変化を数値化することができるため、周囲温度
が高温であっても正常にA/D変換を行なうことができ
る。またパルス信号PAの立上がりからパルス信号PB
の立上がりまでの時間Tcを長くするに従い、デジタル
データDO1の分解能を高くできる。つまり時間Tcを
2倍にすれば、デジタルデータDO1の1ビット当たり
の電圧値は1/2となり、A/D変換を高分解能で行な
うことができる。このためA/D変換回路の分解能を任
意に設定することができる。また従来のようにアナログ
増幅回路及び基準電圧発生のための基準抵抗素子を使用
する必要がないので、低コスト化、低消費電力化を図る
ことも可能である。
Vinラインを除き、本願出願人が特願平2−15865
号等にて先に提案したパルス周回回路10を有する回路
であれば実現可能である。以上説明したように本実施例
のA/D変換回路によれば、従来のように電圧信号を増
幅するアナログ増幅回路を使用することなく、電圧信号
の微小な変化を数値化することができるため、周囲温度
が高温であっても正常にA/D変換を行なうことができ
る。またパルス信号PAの立上がりからパルス信号PB
の立上がりまでの時間Tcを長くするに従い、デジタル
データDO1の分解能を高くできる。つまり時間Tcを
2倍にすれば、デジタルデータDO1の1ビット当たり
の電圧値は1/2となり、A/D変換を高分解能で行な
うことができる。このためA/D変換回路の分解能を任
意に設定することができる。また従来のようにアナログ
増幅回路及び基準電圧発生のための基準抵抗素子を使用
する必要がないので、低コスト化、低消費電力化を図る
ことも可能である。
【0028】また次に本実施例のA/D変換回路では、
従来のようにアナログ増幅回路を必要とせず、高温使用
が可能であるため、例えば図4に示す如く、本実施例の
A/D変換回路を、センサの信号検出回路として用いれ
ば、センサの使用範囲を拡大できる。なお図4は、電源
電圧VCCを受け、物理量(圧力、加速度、磁界等)が変
化すると中点電圧が変化するブリッジ回路を形成するセ
ンシング素子28を用いた検出装置を表し、その中点電
圧を電圧信号VinとしてA/D変換回路に入力すること
により、中点電圧の変化に応じたデジタルデータDO1
が得られることとなる。
従来のようにアナログ増幅回路を必要とせず、高温使用
が可能であるため、例えば図4に示す如く、本実施例の
A/D変換回路を、センサの信号検出回路として用いれ
ば、センサの使用範囲を拡大できる。なお図4は、電源
電圧VCCを受け、物理量(圧力、加速度、磁界等)が変
化すると中点電圧が変化するブリッジ回路を形成するセ
ンシング素子28を用いた検出装置を表し、その中点電
圧を電圧信号VinとしてA/D変換回路に入力すること
により、中点電圧の変化に応じたデジタルデータDO1
が得られることとなる。
【0029】そしてこのようにA/D変換回路をセンサ
の信号検出回路として用いる場合、センシング素子のイ
ンピーダンスが大きくてA/D変換回路の動作に問題が
あるときには、一般的なインピーダンス変換回路(例え
ば電圧フォロア回路、ソースフォロア回路等)を、セン
シング素子とA/D変換回路との間に設ければよい。
の信号検出回路として用いる場合、センシング素子のイ
ンピーダンスが大きくてA/D変換回路の動作に問題が
あるときには、一般的なインピーダンス変換回路(例え
ば電圧フォロア回路、ソースフォロア回路等)を、セン
シング素子とA/D変換回路との間に設ければよい。
【0030】またセンシング素子として、上記のような
ブリッジ回路の代わりに、ホール素子を用い、ホール電
圧を電圧信号Vinとすることもできる。また更にA/D
変換回路から出力されるデジタルデータDO1は、図5
に示す如く、電圧信号Vinの変化に対応して変化するた
め、A/D変換回路をセンサの信号検出回路として用い
る場合、デジタルデータDO1が増加しているときはHi
ghレベル,減少しているときはLow レベルとなる信号を
出力するような一般的なロジック回路を設けることによ
り、検出信号の変化に同期したパルス信号を得る用にす
ることもできる。
ブリッジ回路の代わりに、ホール素子を用い、ホール電
圧を電圧信号Vinとすることもできる。また更にA/D
変換回路から出力されるデジタルデータDO1は、図5
に示す如く、電圧信号Vinの変化に対応して変化するた
め、A/D変換回路をセンサの信号検出回路として用い
る場合、デジタルデータDO1が増加しているときはHi
ghレベル,減少しているときはLow レベルとなる信号を
出力するような一般的なロジック回路を設けることによ
り、検出信号の変化に同期したパルス信号を得る用にす
ることもできる。
【0031】ここで、上記実施例のA/D変換回路は、
パルス周回回路10内の反転回路の反転動作時間を用い
て、電圧信号VinをデジタルデータDO1に変換するも
のであるため、上記のように高温使用の際にも電圧信号
VinをデジタルデータDO1に変換することはできるも
のの、温度変化等によって反転回路の反転動作時間が変
化すると、デジタルデータDO1も変化してしまう。
パルス周回回路10内の反転回路の反転動作時間を用い
て、電圧信号VinをデジタルデータDO1に変換するも
のであるため、上記のように高温使用の際にも電圧信号
VinをデジタルデータDO1に変換することはできるも
のの、温度変化等によって反転回路の反転動作時間が変
化すると、デジタルデータDO1も変化してしまう。
【0032】そこで次に、こうしたデジタルデータDO
1の変化を補正して、温度変化等に影響されることな
く、常に安定したデジタルデータが得られるようにした
A/D変換回路について、本発明の第2実施例として説
明する。図6は本実施例のA/D変換回路の構成を表す
概略構成図である。
1の変化を補正して、温度変化等に影響されることな
く、常に安定したデジタルデータが得られるようにした
A/D変換回路について、本発明の第2実施例として説
明する。図6は本実施例のA/D変換回路の構成を表す
概略構成図である。
【0033】図に示す如く、本実施例のA/D変換回路
は、上記実施例のパルス位相差符号化回路2と同様に構
成されたパルス位相差符号化回路32と、同じく上記実
施例の制御回路4と略同様に構成され、パルス信号P
A,PBを発生すると共に、パルス信号PB立ち上げ後
の任意のタイミングでレベルが反転する切換信号SEL
を発生する制御回路34と、制御回路からの切換信号S
ELにより切り換えられて、パルス位相差符号化回路3
2の入力端子32aに、A/D変換用の電圧信号Vinと
所定電圧の基準電圧信号VRとの何れか一方を入力する
電圧切換スイッチ36と、パルス位相差符号化回路32
から出力されるデジタルデータDO1(DVin又はD
R)を記憶する2個のレジスタ38,40と、制御回路
からの切換信号SELにより切り換えられて、パルス位
相差符号化回路32から出力される電圧信号Vinに対応
したデジタルデータDVinをレジスタ38に、基準電圧
信号VRに対応したデジタルデータDRをレジスタ40
に、夫々入力するデータ切換スイッチ42と、各レジス
タ38,40に記憶されたデジタルデータDVin,DR
を夫々受け、電圧信号Vinに対応したデジタルデータD
Vinを基準電圧信号VRに対応したデジタルデータVR
にて除算することによりデジタルデータDVinを補正し
て、その除算結果(DVin/DR)をデジタルデータD
O2として出力する除算器44と、から構成されてい
る。
は、上記実施例のパルス位相差符号化回路2と同様に構
成されたパルス位相差符号化回路32と、同じく上記実
施例の制御回路4と略同様に構成され、パルス信号P
A,PBを発生すると共に、パルス信号PB立ち上げ後
の任意のタイミングでレベルが反転する切換信号SEL
を発生する制御回路34と、制御回路からの切換信号S
ELにより切り換えられて、パルス位相差符号化回路3
2の入力端子32aに、A/D変換用の電圧信号Vinと
所定電圧の基準電圧信号VRとの何れか一方を入力する
電圧切換スイッチ36と、パルス位相差符号化回路32
から出力されるデジタルデータDO1(DVin又はD
R)を記憶する2個のレジスタ38,40と、制御回路
からの切換信号SELにより切り換えられて、パルス位
相差符号化回路32から出力される電圧信号Vinに対応
したデジタルデータDVinをレジスタ38に、基準電圧
信号VRに対応したデジタルデータDRをレジスタ40
に、夫々入力するデータ切換スイッチ42と、各レジス
タ38,40に記憶されたデジタルデータDVin,DR
を夫々受け、電圧信号Vinに対応したデジタルデータD
Vinを基準電圧信号VRに対応したデジタルデータVR
にて除算することによりデジタルデータDVinを補正し
て、その除算結果(DVin/DR)をデジタルデータD
O2として出力する除算器44と、から構成されてい
る。
【0034】このように構成された本実施例のA/D変
換回路においては、図7に示す如く、切換信号SELに
より切り換えられる電圧切換スイッチ36によって、パ
ルス位相差符号化回路32への入力信号VD1が、A/
D変換用の電圧信号Vinと基準電圧信号VRとに交互に
切り換えられ、パルス位相差符号化回路32からは、各
電圧信号Vin,VRに対応したデジタルデータDVin,
DRが交互に出力される。そしてパルス位相差符号化回
路32から交互に出力されるデジタルデータDVin,D
Rの内、電圧信号Vinに対応したデジタルデータDVin
がレジスタ38に、基準電圧信号VRに対応したデジタ
ルデータDRがレジスタ40に、夫々、格納され、除算
器44から、これらデジタルデータDVinをデジタルデ
ータDRで除算した結果(DVin/DR)が、電圧信号
VinのA/D変換結果を表すデジタルデータとして出力
される。
換回路においては、図7に示す如く、切換信号SELに
より切り換えられる電圧切換スイッチ36によって、パ
ルス位相差符号化回路32への入力信号VD1が、A/
D変換用の電圧信号Vinと基準電圧信号VRとに交互に
切り換えられ、パルス位相差符号化回路32からは、各
電圧信号Vin,VRに対応したデジタルデータDVin,
DRが交互に出力される。そしてパルス位相差符号化回
路32から交互に出力されるデジタルデータDVin,D
Rの内、電圧信号Vinに対応したデジタルデータDVin
がレジスタ38に、基準電圧信号VRに対応したデジタ
ルデータDRがレジスタ40に、夫々、格納され、除算
器44から、これらデジタルデータDVinをデジタルデ
ータDRで除算した結果(DVin/DR)が、電圧信号
VinのA/D変換結果を表すデジタルデータとして出力
される。
【0035】このため、本実施例のA/D変換回路によ
れば、温度変化によってパルス周回回路10内の反転回
路(即ち否定論理積回路NAND及びインバータIN
V)の反転動作時間が変化して、電圧信号Vinを表すデ
ジタルデータDVinが変化したとしても、基準電圧信号
VRを表すデジタルデータDRも同様に変化して、除算
器44においてその変動分が相殺されるため、除算器4
4から出力されるデジタルデータDO2は、温度変化に
よる反転回路の反転動作時間の変化の影響を受けること
はなく、常に電圧信号Vinに対応したデジタルデータD
O2を得ることが可能となる。
れば、温度変化によってパルス周回回路10内の反転回
路(即ち否定論理積回路NAND及びインバータIN
V)の反転動作時間が変化して、電圧信号Vinを表すデ
ジタルデータDVinが変化したとしても、基準電圧信号
VRを表すデジタルデータDRも同様に変化して、除算
器44においてその変動分が相殺されるため、除算器4
4から出力されるデジタルデータDO2は、温度変化に
よる反転回路の反転動作時間の変化の影響を受けること
はなく、常に電圧信号Vinに対応したデジタルデータD
O2を得ることが可能となる。
【0036】このように第2実施例では、A/D変換用
の電圧信号Vinと基準電圧信号VRとのA/D変換結果
を表すデジタルデータDVin,DRの比をとることによ
り、デジタルデータDVinを補正する回路について説明
したが、次に本発明の第3実施例として、PLL(Pha
se Locked Loop )を用いた自己補正タイプのA/
D変換回路について説明する。
の電圧信号Vinと基準電圧信号VRとのA/D変換結果
を表すデジタルデータDVin,DRの比をとることによ
り、デジタルデータDVinを補正する回路について説明
したが、次に本発明の第3実施例として、PLL(Pha
se Locked Loop )を用いた自己補正タイプのA/
D変換回路について説明する。
【0037】なお本実施例のA/D変換回路は、図8に
示す如く、基準電圧信号として、A/D変換対象となる
電圧信号Vinの最小値(最小電圧信号)VR1と最大値
(最大電圧信号)VR2の2値を用い、最小電圧信号V
R1のA/D変換結果を表すデジタルデータDR1と、
最大電圧信号VR2のA/D変換結果を表すデジタルデ
ータDR2との差(DR2−DR1)が、温度等の変化
に対して、常に一定(例えば1100−1000=10
0)になるように、パルス信号PAの立上がりからパル
ス信号PBの立上がりまでの時間TcをPLLにより制
御して、1ビット当りの電圧分解能を一定に保つこと
で、電圧信号VinのA/D変換結果を表すデジタルデー
タDVinを補正するものである。
示す如く、基準電圧信号として、A/D変換対象となる
電圧信号Vinの最小値(最小電圧信号)VR1と最大値
(最大電圧信号)VR2の2値を用い、最小電圧信号V
R1のA/D変換結果を表すデジタルデータDR1と、
最大電圧信号VR2のA/D変換結果を表すデジタルデ
ータDR2との差(DR2−DR1)が、温度等の変化
に対して、常に一定(例えば1100−1000=10
0)になるように、パルス信号PAの立上がりからパル
ス信号PBの立上がりまでの時間TcをPLLにより制
御して、1ビット当りの電圧分解能を一定に保つこと
で、電圧信号VinのA/D変換結果を表すデジタルデー
タDVinを補正するものである。
【0038】即ち、図8において、VR1=4.5V,
VR2=5.5Vとすれば、1ビット当り(LSB)の
電圧値(電圧分解能)は、 LSB=(VR2−VR1)/(DR2−DR4) =1000mV/100=10mV となる。従って、最小電圧信号VR1と電圧信号Vinと
の差をVSとし、最小電圧信号VR1から最大電圧信号
VR2までの電圧に対してデジタルデータDO1が直線
的に変化するとすると、電圧信号Vinと最小電圧信号V
R1との差電圧は、 VS=LSB・(DVin−DR1) となり、電圧信号Vinは、 Vin=VR1+LSB・(DVin−DR1) により求めることができる。
VR2=5.5Vとすれば、1ビット当り(LSB)の
電圧値(電圧分解能)は、 LSB=(VR2−VR1)/(DR2−DR4) =1000mV/100=10mV となる。従って、最小電圧信号VR1と電圧信号Vinと
の差をVSとし、最小電圧信号VR1から最大電圧信号
VR2までの電圧に対してデジタルデータDO1が直線
的に変化するとすると、電圧信号Vinと最小電圧信号V
R1との差電圧は、 VS=LSB・(DVin−DR1) となり、電圧信号Vinは、 Vin=VR1+LSB・(DVin−DR1) により求めることができる。
【0039】図9はこうした補正動作を実現するために
構成された第3実施例のA/D変換回路を表す概略構成
図であり、図10はその動作を表すタイムチャートであ
る。図に示す如く、本実施例のA/D変換回路には、上
記各実施例と同様に構成されたパルス位相差符号化回路
52と、制御回路54とが備えられている。
構成された第3実施例のA/D変換回路を表す概略構成
図であり、図10はその動作を表すタイムチャートであ
る。図に示す如く、本実施例のA/D変換回路には、上
記各実施例と同様に構成されたパルス位相差符号化回路
52と、制御回路54とが備えられている。
【0040】制御回路54は、発振周波数をデジタル制
御可能なデジタル制御発振回路56と、デジタル制御発
振回路56からの発振信号CKをカウントするカウンタ
58と、カウンタ58のカウント値に基づきパルス信号
PA,PBを発生すると共に、パルス信号PB立ち上げ
後の任意のタイミングで順次3段階に変化する切換信号
SEL3を発生するデコーダ60とにより構成され、デ
ジタル制御発振回路56の発振周波数を外部から制御す
ることにより、パルス信号PA,PBの立上がり間隔T
cを制御できるようにされている。
御可能なデジタル制御発振回路56と、デジタル制御発
振回路56からの発振信号CKをカウントするカウンタ
58と、カウンタ58のカウント値に基づきパルス信号
PA,PBを発生すると共に、パルス信号PB立ち上げ
後の任意のタイミングで順次3段階に変化する切換信号
SEL3を発生するデコーダ60とにより構成され、デ
ジタル制御発振回路56の発振周波数を外部から制御す
ることにより、パルス信号PA,PBの立上がり間隔T
cを制御できるようにされている。
【0041】また本実施例のA/D変換回路には、制御
回路54からの切換信号SEL3により切り換えられ
て、パルス位相差符号化回路52の入力端子52aに、
A/D変換用の電圧信号Vinと最小電圧信号VR1と最
大電圧信号VR2との何れか一つを入力する電圧切換ス
イッチ62、パルス位相差符号化回路32から出力され
るデジタルデータDO1の内、各電圧信号Vin,VR
1,VR2に対応したデジタルデータDVin,DR1,
DR2を各々記憶する3個のレジスタ64,66,6
8、及び、制御回路54からの切換信号SEL3により
切り換えられて、パルス位相差符号化回路52から出力
されるデジタルデータDO1を上記各レジスタ64,6
6,68に順次入力するデータ切換スイッチ70、が備
えられている。
回路54からの切換信号SEL3により切り換えられ
て、パルス位相差符号化回路52の入力端子52aに、
A/D変換用の電圧信号Vinと最小電圧信号VR1と最
大電圧信号VR2との何れか一つを入力する電圧切換ス
イッチ62、パルス位相差符号化回路32から出力され
るデジタルデータDO1の内、各電圧信号Vin,VR
1,VR2に対応したデジタルデータDVin,DR1,
DR2を各々記憶する3個のレジスタ64,66,6
8、及び、制御回路54からの切換信号SEL3により
切り換えられて、パルス位相差符号化回路52から出力
されるデジタルデータDO1を上記各レジスタ64,6
6,68に順次入力するデータ切換スイッチ70、が備
えられている。
【0042】そして、レジスタ66,68に格納された
最小電圧信号VR1と最大電圧信号VR2とに夫々対応
したデジタルデータDR2とDR1との差が常に一定値
DBSに保たれるように、パルス信号PAとパルス信号
PBとの立上がり間隔Tcを制御するために、以下の処
理が行なわれる。
最小電圧信号VR1と最大電圧信号VR2とに夫々対応
したデジタルデータDR2とDR1との差が常に一定値
DBSに保たれるように、パルス信号PAとパルス信号
PBとの立上がり間隔Tcを制御するために、以下の処
理が行なわれる。
【0043】即ち、まず減算器72により、レジスタ6
6,68に記憶されたデジタルデータDR1とDR2の
差△DR12(=DR2−DR1)を求め、次に減算器
74により、この差△DR12と、パルス信号PAとパ
ルス信号PBとの立上がり間隔Tcを決定する基準デー
タDBSとの差DC1(=DBS−△D12)を求め
る。そしてこの算出結果DC1を、デジタルループフィ
ルタ76に入力して、デジタルループフィルタ76か
ら、DC1から高周波のノイズを除去したデータDC2
を出力させ、加算器78により、このデータDC2と、
デジタル制御発振回路56の発振周波数を決定する制御
データDC3とを加算し、その加算結果を制御データD
C3をストアするレジスタ80に入力することにより、
制御データDC3を補正する。
6,68に記憶されたデジタルデータDR1とDR2の
差△DR12(=DR2−DR1)を求め、次に減算器
74により、この差△DR12と、パルス信号PAとパ
ルス信号PBとの立上がり間隔Tcを決定する基準デー
タDBSとの差DC1(=DBS−△D12)を求め
る。そしてこの算出結果DC1を、デジタルループフィ
ルタ76に入力して、デジタルループフィルタ76か
ら、DC1から高周波のノイズを除去したデータDC2
を出力させ、加算器78により、このデータDC2と、
デジタル制御発振回路56の発振周波数を決定する制御
データDC3とを加算し、その加算結果を制御データD
C3をストアするレジスタ80に入力することにより、
制御データDC3を補正する。
【0044】この結果、△D12と基準データDBSと
の差DC1が正のときは、現在の制御データDC3に正
のデータDC2が加算されるため、デジタル制御発振回
路56に入力される制御データDC3が増加して、デジ
タル制御発振回路56の発振周波数が上昇し、パルス信
号PAとパルス信号PBとの立上がり間隔Tcが小さく
なる。逆に、△DR12と基準データDBSとの差DC
1が負のときは、現在の制御データDC3に負のデータ
DC2が加算されるため、デジタル制御発振回路56に
入力される制御データDC3が減少して、デジタル制御
発振回路56の発振周波数が減少し、パルス信号PAと
パルス信号PBとの立上がり間隔Tcが大きくなる。
の差DC1が正のときは、現在の制御データDC3に正
のデータDC2が加算されるため、デジタル制御発振回
路56に入力される制御データDC3が増加して、デジ
タル制御発振回路56の発振周波数が上昇し、パルス信
号PAとパルス信号PBとの立上がり間隔Tcが小さく
なる。逆に、△DR12と基準データDBSとの差DC
1が負のときは、現在の制御データDC3に負のデータ
DC2が加算されるため、デジタル制御発振回路56に
入力される制御データDC3が減少して、デジタル制御
発振回路56の発振周波数が減少し、パルス信号PAと
パルス信号PBとの立上がり間隔Tcが大きくなる。
【0045】また次に本実施例のA/D変換回路では、
減算器82により、レジスタ64に記憶された電圧信号
Vinに対応したデジタルデータDVinと、レジスタ66
に記憶された最小電圧信号VR1に対応したデジタルデ
ータDR1との差DO3(=DVin−DR1)が算出さ
れ、更に補正用ROM84により、この算出結果DO3
が補正されて、デジタルデータDO4が出力される。
減算器82により、レジスタ64に記憶された電圧信号
Vinに対応したデジタルデータDVinと、レジスタ66
に記憶された最小電圧信号VR1に対応したデジタルデ
ータDR1との差DO3(=DVin−DR1)が算出さ
れ、更に補正用ROM84により、この算出結果DO3
が補正されて、デジタルデータDO4が出力される。
【0046】即ち、減算器82は、DVinからDR1を
減じることで、最小電圧信号VR1を基準として、電圧
信号Vinに対応したデジタルデータDO3を求めるため
のものであるが、その算出結果DO3は、パルス周回回
路内の反転回路の特性により、図11に示す如く電圧信
号Vinの変化に対してリニアに変化しないため、本実施
例では、この特性に対応した補正値を補正用ROM84
内に格納しておき、この補正値によりデジタルデータD
O3を補正して、電圧信号Vinの変化に対してリニアに
変化するデジタルデータDO4が得られるようにしてい
る。
減じることで、最小電圧信号VR1を基準として、電圧
信号Vinに対応したデジタルデータDO3を求めるため
のものであるが、その算出結果DO3は、パルス周回回
路内の反転回路の特性により、図11に示す如く電圧信
号Vinの変化に対してリニアに変化しないため、本実施
例では、この特性に対応した補正値を補正用ROM84
内に格納しておき、この補正値によりデジタルデータD
O3を補正して、電圧信号Vinの変化に対してリニアに
変化するデジタルデータDO4が得られるようにしてい
る。
【0047】なおデジタルデータDO3が電圧信号Vin
の変化に対してリニアに変化しないのは、パルス周回回
路を構成している否定論理積回路NANDやインバータ
INVの遅延時間が、電源電圧の変化に対して1対1に
変化しないためである。以上説明したように、本実施例
のA/D変換回路においては、減算器72,74、デジ
タルループフィルタ76、加算器78、レジスタ80、
及びデジタル制御発振回路56により、デジタルPLL
を構成し、デジタルデータDR1,DR2の差△D12
が基準データDBS(一定値:100)となるように、
制御回路54から出力されるパルス信号PAとパルス信
号PBとの立上がり間隔Tcを制御している。このため
温度変化等によりパルス位相差符号化回路内の反転回路
の反転動作時間が変化しても、常に電圧信号Vinに対応
したデジタルデータDO3を得ることができる。また本
実施例では、デジタルデータDO3を補正する補正用R
OM84を備えているため、電圧信号Vinの変化に対し
て1対1に変化するデジタルデータDO4を得ることが
できる。
の変化に対してリニアに変化しないのは、パルス周回回
路を構成している否定論理積回路NANDやインバータ
INVの遅延時間が、電源電圧の変化に対して1対1に
変化しないためである。以上説明したように、本実施例
のA/D変換回路においては、減算器72,74、デジ
タルループフィルタ76、加算器78、レジスタ80、
及びデジタル制御発振回路56により、デジタルPLL
を構成し、デジタルデータDR1,DR2の差△D12
が基準データDBS(一定値:100)となるように、
制御回路54から出力されるパルス信号PAとパルス信
号PBとの立上がり間隔Tcを制御している。このため
温度変化等によりパルス位相差符号化回路内の反転回路
の反転動作時間が変化しても、常に電圧信号Vinに対応
したデジタルデータDO3を得ることができる。また本
実施例では、デジタルデータDO3を補正する補正用R
OM84を備えているため、電圧信号Vinの変化に対し
て1対1に変化するデジタルデータDO4を得ることが
できる。
【0048】なお本実施例では、補正用ROM84を、
電圧信号Vinの変化に対して1対1に変化するデジタル
データDO4を得るために使用したが、補正用ROM8
4に格納する補正値データを変更することにより、例え
ばsin曲線等、デジタルデータDO4の特性を任意に
設定することができる。
電圧信号Vinの変化に対して1対1に変化するデジタル
データDO4を得るために使用したが、補正用ROM8
4に格納する補正値データを変更することにより、例え
ばsin曲線等、デジタルデータDO4の特性を任意に
設定することができる。
【0049】また本実施例では、制御回路54内の発振
回路に、デジタル制御発振回路56を使用しているた
め、発振回路の発振周波数を制御するための制御信号と
して、デジタルデータをそのまま使用することができ、
回路構成を簡素化できる。つまり、本実施例のようにP
LLを構成する場合、発振回路にアナログの周波数可変
発振回路(VCO)を使用することもできる。しかしこ
の場合には、制御データDC3をアナログ電圧に変換す
るためのD/A変換回路が必要となり、本実施例のよう
に、制御データDC3をそのまま発振回路56に入力す
ることができない。
回路に、デジタル制御発振回路56を使用しているた
め、発振回路の発振周波数を制御するための制御信号と
して、デジタルデータをそのまま使用することができ、
回路構成を簡素化できる。つまり、本実施例のようにP
LLを構成する場合、発振回路にアナログの周波数可変
発振回路(VCO)を使用することもできる。しかしこ
の場合には、制御データDC3をアナログ電圧に変換す
るためのD/A変換回路が必要となり、本実施例のよう
に、制御データDC3をそのまま発振回路56に入力す
ることができない。
【0050】なお発振周波数をデジタル制御可能な発振
回路としては、従来より、水晶発振器等の固定発振器か
らの発振信号を分周・トリガリングする発振回路が知ら
れているが、こうした従来のデジタル制御発振回路で
は、クロック信号を分周することにより所望の発振信号
を得るため、発振周波数が100kHz以下の低周波数
であるため、本願出願人が特願平3−258039号に
より提案したデジタル制御発振回路を使用することが望
ましい。
回路としては、従来より、水晶発振器等の固定発振器か
らの発振信号を分周・トリガリングする発振回路が知ら
れているが、こうした従来のデジタル制御発振回路で
は、クロック信号を分周することにより所望の発振信号
を得るため、発振周波数が100kHz以下の低周波数
であるため、本願出願人が特願平3−258039号に
より提案したデジタル制御発振回路を使用することが望
ましい。
【0051】つまり、上記提案のデジタル制御発振回路
は、本実施例のパルス周回回路と同様に多数の反転回路
をリング状に連結したリングオシレータを備え、リング
オシレータ内でのパルス信号の周回回数から、発振信号
CKの出力周期を計測することにより、発振周波数を制
御するものであるため、発振信号CKの出力周期を反転
回路の反転動作時間を1単位として制御することがで
き、発振周波数を数十MHzまで任意の値に制御できる
ため、上記実施例のデジタル制御発振回路56に適用す
れば、パルス信号PAとパルス信号PBとの立上がりタ
イミングの制御精度を向上して、電圧信号Vinをより正
確にA/D変換することができるようになる。
は、本実施例のパルス周回回路と同様に多数の反転回路
をリング状に連結したリングオシレータを備え、リング
オシレータ内でのパルス信号の周回回数から、発振信号
CKの出力周期を計測することにより、発振周波数を制
御するものであるため、発振信号CKの出力周期を反転
回路の反転動作時間を1単位として制御することがで
き、発振周波数を数十MHzまで任意の値に制御できる
ため、上記実施例のデジタル制御発振回路56に適用す
れば、パルス信号PAとパルス信号PBとの立上がりタ
イミングの制御精度を向上して、電圧信号Vinをより正
確にA/D変換することができるようになる。
【0052】
【発明の効果】以上説明したように請求項1に記載のA
/D変換回路によれば、従来のように電圧信号を増幅す
るアナログ増幅回路を使用することなく、電圧信号の微
小な変化を数値化することができるため、周囲温度が高
温であっても正常にA/D変換を行なうことが可能とな
る。またパルス周回回路の動作時間を長く設定して、パ
ルス信号の周回回数を増加すればするほど、A/D変換
結果の分解能を高くできるため、その分解能を任意に設
定することができ、しかも同一分解能のA/D変換結果
を得るのに要する時間を、従来に比べて短くすることが
できる。また従来のようにアナログ増幅回路を使用する
必要がないので、低コスト化、低消費電力化を図ること
も可能である。
/D変換回路によれば、従来のように電圧信号を増幅す
るアナログ増幅回路を使用することなく、電圧信号の微
小な変化を数値化することができるため、周囲温度が高
温であっても正常にA/D変換を行なうことが可能とな
る。またパルス周回回路の動作時間を長く設定して、パ
ルス信号の周回回数を増加すればするほど、A/D変換
結果の分解能を高くできるため、その分解能を任意に設
定することができ、しかも同一分解能のA/D変換結果
を得るのに要する時間を、従来に比べて短くすることが
できる。また従来のようにアナログ増幅回路を使用する
必要がないので、低コスト化、低消費電力化を図ること
も可能である。
【0053】また次に請求項2に記載のA/D変換装置
においては、電圧信号入力端子に基準電圧信号を入力し
たときに得られるA/D変換結果と電圧信号入力端子に
A/D変換用の電圧信号を入力したときに得られるA/
D変換結果との比をとることにより、電圧信号のA/D
変換結果を補正するため、反転回路の反転動作時間が温
度変化等の電源電圧以外の要因によって変化しても、電
圧信号を正確にデジタルデータに変換することが可能と
なる。
においては、電圧信号入力端子に基準電圧信号を入力し
たときに得られるA/D変換結果と電圧信号入力端子に
A/D変換用の電圧信号を入力したときに得られるA/
D変換結果との比をとることにより、電圧信号のA/D
変換結果を補正するため、反転回路の反転動作時間が温
度変化等の電源電圧以外の要因によって変化しても、電
圧信号を正確にデジタルデータに変換することが可能と
なる。
【0054】また更に請求項3に記載のA/D変換回路
においては、第1の基準電圧信号及び第2の基準電圧信
号のA/D変換結果の偏差が所定値となるように、サン
プリングタイミングを決定する周波数可変発振回路の発
振周波数を制御しているため、反転回路の反転動作時間
が温度変化等の電源電圧以外の要因によって変化して
も、常に電圧信号に対応したデジタルデータを得ること
ができるようになり、しかも、デジタルデータの電圧分
解能を容易に且つ確実に設定することができる。
においては、第1の基準電圧信号及び第2の基準電圧信
号のA/D変換結果の偏差が所定値となるように、サン
プリングタイミングを決定する周波数可変発振回路の発
振周波数を制御しているため、反転回路の反転動作時間
が温度変化等の電源電圧以外の要因によって変化して
も、常に電圧信号に対応したデジタルデータを得ること
ができるようになり、しかも、デジタルデータの電圧分
解能を容易に且つ確実に設定することができる。
【図1】第1実施例のA/D変換回路の構成を表す概略
構成図である。
構成図である。
【図2】制御回路4の構成を表すブロック図である。
【図3】第1実施例のA/D変換回路の動作を表すタイ
ムチャートである。
ムチャートである。
【図4】A/D変換回路をセンサの信号検出回路として
用いた場合の電気回路図である。
用いた場合の電気回路図である。
【図5】A/D変換回路をセンサの信号検出回路として
用いた場合の信号処理の一例を説明するタイムチャート
である。
用いた場合の信号処理の一例を説明するタイムチャート
である。
【図6】第2実施例のA/D変換回路の構成を表す概略
構成図である。
構成図である。
【図7】第2実施例のA/D変換回路の動作を表すタイ
ムチャートである。
ムチャートである。
【図8】第3実施例のA/D変換回路の動作原理を説明
する説明図である。
する説明図である。
【図9】第3実施例のA/D変換回路の構成を表す概略
構成図である。
構成図である。
【図10】第3実施例のA/D変換回路の動作を表すタ
イムチャートである。
イムチャートである。
【図11】第3実施例のA/D変換回路における補正用
ROMの動作を説明する説明図である。
ROMの動作を説明する説明図である。
2,32,52…パルス位相差符号化回路 2a,32a,52a…入力端子 4,34,54…
制御回路 10…パルス周回回路 10a…電源ライン 12,24,58…カウンタ 14…ラッチ回路 16…パルスセレクタ 18…エンコーダ 20…
データ出力ライン 22…発振器 26,60…デコーダ 36,62
…電圧切換スイッチ 38,40,64,66,68,80…レジスタ 42,70…データ切換スイッチ 44…除算器 56…デジタル制御発振回路 72,74,82…減
算器 76…デジタルループフィルタ 78…加算器
制御回路 10…パルス周回回路 10a…電源ライン 12,24,58…カウンタ 14…ラッチ回路 16…パルスセレクタ 18…エンコーダ 20…
データ出力ライン 22…発振器 26,60…デコーダ 36,62
…電圧切換スイッチ 38,40,64,66,68,80…レジスタ 42,70…データ切換スイッチ 44…除算器 56…デジタル制御発振回路 72,74,82…減
算器 76…デジタルループフィルタ 78…加算器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−220814(JP,A) 特開 平3−101410(JP,A) 実開 昭59−149722(JP,U) (58)調査した分野(Int.Cl.7,DB名) H03M 1/00 - 1/88 H03K 3/26 - 3/36 H03K 3/00 - 3/22
Claims (4)
- 【請求項1】 アナログの電圧信号を、二進数のデジタ
ルデータに変換するA/D変換回路であって、 入力信号を反転して出力すると共に反転動作時間が電源
電圧により変化する反転回路が複数個連結されると共
に、該反転回路の一つが反転動作を外部から制御可能な
起動用反転回路として構成され、該起動用反転回路の動
作開始に伴いパルス信号を走行させるパルス走行回路
と、 該パルス走行回路内の各反転回路の電源ラインに接続さ
れ、上記電圧信号を各反転回路の電源電圧として印加す
る電圧信号入力端子と、 上記各反転回路からの出力信号に基づき上記パルス走行
回路内での上記パルス信号の走行位置を検出し、該走行
位置に応じたデータを発生する走行位置検出手段と、 上記起動用反転回路を動作させて上記パルス走行回路の
走行動作を起動し、その後所定時間経過した時点で上記
走行位置検出手段を動作させる制御手段と、 上記走行位置検出手段からのデータを含むデジタルデー
タをA/D変換結果として出力するデータ出力ライン
と、 を備えたことを特徴とするA/D変換回路。 - 【請求項2】 アナログの電圧信号を、二進数のデジタ
ルデータに変換するA/D変換回路であって、 入力信号を反転して出力すると共に反転動作時間が電源
電圧により変化する反転回路が複数個リング状に連結さ
れると共に、該反転回路の一つが反転動作を外部から制
御可能な起動用反転回路として構成され、該起動用反転
回路の動作開始に伴いパルス信号を周回させるパルス周
回回路と、 該パルス周回回路内の各反転回路の電源ラインに接続さ
れ、上記電圧信号を各反転回路の電源電圧として印加す
る電圧信号入力端子と、 上記パルス周回回路内での上記パルス信号の周回回数を
カウントし、該カウント結果を二進数デジタルデータと
して出力するカウンタと、 上記各反転回路からの出力信号に基づき上記パルス周回
回路内での上記パルス信号の周回位置を検出し、該周回
位置に応じた二進数デジタルデータを発生する周回位置
検出手段と、 上記起動用反転回路を動作させて上記パルス周回回路の
周回動作を起動し、その後所定時間経過した時点で上記
周回位置検出手段を動作させる制御手段と、 上記周回位置検出手段からの二進数デジタルデータを下
位ビット,上記カウンタからの二進数デジタルデータを
上位ビットとする複数ビットのデジタルデータをA/D
変換結果として出力するデータ出力ラインと、 を備えたことを特徴とするA/D変換回路。 - 【請求項3】 請求項1又は請求項2に記載のA/D変
換回路に、更に、 上記電圧信号入力端子に、A/D変換用の電圧信号と予
め設定された基準電圧信号とを切り換えて入力する入力
電圧切換手段と、 該入力電圧切換手段によって上記電圧信号入力端子に基
準電圧信号が入力されたときに上記データ出力ラインか
ら出力されるデジタルデータを記憶する記憶手段と、 上記入力電圧切り換え手段によって上記電圧信号入力端
子にA/D変換用の電圧信号が入力されたときに上記デ
ータ出力ラインから出力されるデジタルデータを、上記
記憶手段に記憶されたデジタルデータにて除算し、該除
算結果をA/D変換結果を表すデータとして出力する除
算回路と、 を設けたことを特徴とするA/D変換回路。 - 【請求項4】 請求項2に記載のA/D変換回路におい
て、 制御回路を、発振周波数を制御可能な周波数可変発振回
路と、該周波数可変発振回路からの発振信号をカウント
し、該カウント結果に基づき、上記パルス周回回路の起
動タイミング、及び上記周回位置検出手段の動作タイミ
ングを決定するタイミング設定手段と、により構成し、
更に、 上記電圧信号入力端子に、A/D変換用の電圧信号、A
/D変換対象となる第1の基準電圧信号、及び第2の基
準電圧信号を、選択的に入力する入力電圧選択手段と、 該入力電圧選択手段によって上記電圧信号入力端子に第
1の基準電圧信号が入力されたときに上記データ出力ラ
インから出力されるデジタルデータを記憶する第1の記
憶手段と、 上記入力電圧選択手段によって上記電圧信号入力端子に
第2の基準電圧信号が入力されたときに上記データ出力
ラインから出力されるデジタルデータを記憶する第2の
記憶手段と、 上記第1の記憶手段及び第2の記憶手段に夫々記憶され
たデジタルデータの偏差を求め、該偏差が予め設定され
た所定値となるように上記周波数可変発振回路の発振周
波数を制御する発振周波数制御手段と、 上記入力電圧選択手段によって上記電圧信号入力端子に
A/D変換用の電圧信号が入力されたときに上記データ
出力ラインから出力されるデジタルデータと上記第1の
記憶手段又は第2の記憶手段に記憶されたデジタルデー
タとの偏差を求め、該偏差をA/D変換結果を表すデー
タとして出力する偏差算出手段と、 を設けたことを特徴とするA/D変換回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4058027A JP3064644B2 (ja) | 1992-03-16 | 1992-03-16 | A/d変換回路 |
DE69320853T DE69320853T2 (de) | 1992-03-16 | 1993-03-15 | Schaltung zur Analog-/Digital-Umwandlung |
EP93104187A EP0561331B1 (en) | 1992-03-16 | 1993-03-15 | Analog-to-digital converting circuit |
US08/031,262 US5396247A (en) | 1992-03-16 | 1993-03-15 | Analog-to-digital conversion circuit having a pulse circulating portion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4058027A JP3064644B2 (ja) | 1992-03-16 | 1992-03-16 | A/d変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05259907A JPH05259907A (ja) | 1993-10-08 |
JP3064644B2 true JP3064644B2 (ja) | 2000-07-12 |
Family
ID=13072470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4058027A Expired - Lifetime JP3064644B2 (ja) | 1992-03-16 | 1992-03-16 | A/d変換回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5396247A (ja) |
EP (1) | EP0561331B1 (ja) |
JP (1) | JP3064644B2 (ja) |
DE (1) | DE69320853T2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8412032B2 (en) | 2009-04-23 | 2013-04-02 | Olympus Corporation | A/D conversion circuit, signal processing circuit, and shake detection device |
US8477220B2 (en) | 2011-01-12 | 2013-07-02 | Olympus Corporation | Solid-state image pickup device |
US9105536B2 (en) | 2011-10-21 | 2015-08-11 | Olympus Corporation | Solid-state imaging device for analog-to-digital conversion |
Families Citing this family (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3322067B2 (ja) * | 1995-04-24 | 2002-09-09 | 株式会社デンソー | 物理量検出装置 |
JP3435979B2 (ja) * | 1996-04-26 | 2003-08-11 | 株式会社デンソー | 物理量検出装置 |
JP3572809B2 (ja) * | 1996-06-17 | 2004-10-06 | 株式会社デンソー | A/d変換器 |
US6346907B1 (en) * | 1998-08-07 | 2002-02-12 | Agere Systems Guardian Corp. | Analog-to-digital converter having voltage to-time converter and time digitizer, and method for using same |
EP1024348B1 (en) | 1999-01-28 | 2011-07-27 | Denso Corporation | Low-frequency noise removing method and a related CMOS sensing circuit |
JP2000241202A (ja) | 1999-02-24 | 2000-09-08 | Denso Corp | センサ装置 |
US6307496B1 (en) * | 1999-10-04 | 2001-10-23 | Denso Corporation | Sensing apparatus including an A/D conversion circuit for detecting a physical quantity |
US6486805B1 (en) * | 2000-06-09 | 2002-11-26 | Lsi Logic Corporation | Frequency to digital converter |
JP2002118467A (ja) | 2000-10-11 | 2002-04-19 | Denso Corp | A/d変換回路 |
JP4008200B2 (ja) * | 2001-01-16 | 2007-11-14 | 株式会社デンソー | フィルタ機能を有する信号レベル検出方法及び装置 |
US6448875B1 (en) | 2001-03-07 | 2002-09-10 | Matthew J. Sciarrino | Waveguide interconnection system |
JP4396063B2 (ja) | 2001-07-13 | 2010-01-13 | 株式会社デンソー | A/d変換方法及び装置 |
JP3775258B2 (ja) * | 2001-07-31 | 2006-05-17 | 株式会社デンソー | フィルタリング方法及びフィルタ機能を有するa/d変換装置 |
US7595686B2 (en) | 2001-11-09 | 2009-09-29 | The Regents Of The University Of Colorado | Digital controller for high-frequency switching power supplies |
CA2469428C (en) * | 2001-12-07 | 2012-01-31 | The Regents Of The University Of Colorado, A Body Corporate | Voltage controller for switching power supplies |
JP2003273735A (ja) | 2002-03-12 | 2003-09-26 | Denso Corp | A/d変換方法及び装置 |
JP4000879B2 (ja) * | 2002-03-26 | 2007-10-31 | 株式会社デンソー | 磁気センサ装置 |
JP3956847B2 (ja) | 2002-04-24 | 2007-08-08 | 株式会社デンソー | A/d変換方法及び装置 |
US6621442B1 (en) | 2002-06-24 | 2003-09-16 | Charles Douglas Murphy | Analog-to-digital conversion with piece-wise non-linear reference waveforms |
US7149903B1 (en) * | 2002-12-18 | 2006-12-12 | National Semiconductor Corporation | System and method for signal delay in an adaptive voltage scaling slack detector |
JP4074823B2 (ja) * | 2003-03-05 | 2008-04-16 | 株式会社デンソー | A/d変換出力データの非直線性補正方法及び非直線性補正装置 |
JP3960267B2 (ja) * | 2003-05-29 | 2007-08-15 | 株式会社デンソー | A/d変換方法及び装置 |
JP3979358B2 (ja) * | 2003-07-22 | 2007-09-19 | 株式会社デンソー | A/d変換出力データの非直線性補正装置 |
JP3991969B2 (ja) | 2003-09-17 | 2007-10-17 | 株式会社デンソー | A/d変換回路 |
US6958721B2 (en) * | 2003-09-18 | 2005-10-25 | The Regents Of The University Of Colorado | Matched delay line voltage converter |
US7030803B2 (en) | 2004-02-09 | 2006-04-18 | Denso Corporation | Analog-to-digital converter and method of analog-to-digital conversion |
JP4682668B2 (ja) * | 2005-03-30 | 2011-05-11 | 株式会社デンソー | A/d変換装置、およびa/d変換装置を備えたセンサ装置 |
JP4232755B2 (ja) | 2005-04-05 | 2009-03-04 | 株式会社デンソー | イメージセンサ及びイメージセンサの制御方法 |
JP3992049B2 (ja) | 2005-04-21 | 2007-10-17 | 株式会社デンソー | A/d変換回路の試験方法、及びa/d変換回路 |
JP4442508B2 (ja) * | 2005-04-28 | 2010-03-31 | 株式会社デンソー | A/d変換装置 |
JP3701668B1 (ja) | 2005-05-27 | 2005-10-05 | 株式会社フュートレック | アナログデジタルコンバータ |
JP2007006368A (ja) | 2005-06-27 | 2007-01-11 | Denso Corp | A/d変換回路 |
US7106239B1 (en) * | 2005-08-03 | 2006-09-12 | Qualcomm Incorporated | Rail-to-rail delay line for time analog-to-digital converters |
JP2007104475A (ja) * | 2005-10-06 | 2007-04-19 | Denso Corp | A/d変換方法及び装置 |
JP2007134786A (ja) | 2005-11-08 | 2007-05-31 | Denso Corp | A/d変換回路 |
JP4650242B2 (ja) | 2005-11-30 | 2011-03-16 | 株式会社デンソー | A/d変換回路 |
JP4375331B2 (ja) | 2005-12-26 | 2009-12-02 | 株式会社デンソー | ノックセンサ信号処理装置 |
DE112006003542B4 (de) * | 2005-12-27 | 2016-08-04 | Analog Devices Inc. | Analog-Digital-Umsetzersystem mit Drehtakt-Flash und Verfahren |
JP4626581B2 (ja) | 2006-05-15 | 2011-02-09 | 株式会社デンソー | 数値化装置 |
JP4702179B2 (ja) * | 2006-05-22 | 2011-06-15 | 株式会社デンソー | A/d変換回路 |
EP1995874B1 (en) | 2007-05-17 | 2010-02-03 | Denso Corporation | A/D converter circuit and A/D conversion method |
US7639169B2 (en) * | 2007-05-17 | 2009-12-29 | Denso Corporation | A/D converter circuit and A/D conversion method |
US7977994B2 (en) | 2007-06-15 | 2011-07-12 | The Regents Of The University Of Colorado, A Body Corporate | Digital pulse-width-modulator with discretely adjustable delay line |
JP4345854B2 (ja) | 2007-07-17 | 2009-10-14 | 株式会社デンソー | A/d変換回路 |
JP4569641B2 (ja) | 2008-02-06 | 2010-10-27 | 株式会社デンソー | アナログデジタル変換装置 |
US20100260242A1 (en) * | 2008-03-04 | 2010-10-14 | Katsuaki Abe | Time digital converter, digital pll frequency synthesizer, transceiver, and receiver |
JP4561921B2 (ja) | 2008-04-04 | 2010-10-13 | 株式会社デンソー | 電圧検出装置、及び電池の状態制御装置 |
JP2009272858A (ja) * | 2008-05-07 | 2009-11-19 | Olympus Corp | A/d変換回路 |
DE102008023536B4 (de) * | 2008-05-14 | 2019-06-27 | Texas Instruments Deutschland Gmbh | Leistungsarmer und hochauflösender Zeitgeber |
JP2009284388A (ja) * | 2008-05-26 | 2009-12-03 | Olympus Corp | A/d変換回路および固体撮像装置 |
JP2009290748A (ja) | 2008-05-30 | 2009-12-10 | Olympus Corp | A/d変換装置、およびサーボ制御装置 |
JP4645734B2 (ja) | 2008-12-12 | 2011-03-09 | 株式会社デンソー | パルス遅延回路およびa/d変換回路 |
JP5201041B2 (ja) | 2009-03-19 | 2013-06-05 | 株式会社デンソー | パルス遅延回路の構成方法 |
JP5313008B2 (ja) | 2009-03-30 | 2013-10-09 | オリンパス株式会社 | 補正信号生成装置およびa/d変換装置 |
WO2010116737A1 (ja) | 2009-04-09 | 2010-10-14 | オリンパス株式会社 | A/d変換装置 |
JP5340838B2 (ja) * | 2009-07-16 | 2013-11-13 | オリンパス株式会社 | 時間ad変換器及び固体撮像装置 |
JP2011044920A (ja) | 2009-08-21 | 2011-03-03 | Denso Corp | Ad変換装置 |
JP5393360B2 (ja) * | 2009-09-09 | 2014-01-22 | オリンパス株式会社 | 光電変換装置 |
JP5378132B2 (ja) * | 2009-09-28 | 2013-12-25 | オリンパス株式会社 | 光電変換装置 |
JP5478304B2 (ja) * | 2010-03-15 | 2014-04-23 | オリンパス株式会社 | A/d変換回路 |
JP5387465B2 (ja) * | 2010-03-16 | 2014-01-15 | 富士電機株式会社 | デジタル制御dc/dcコンバータ |
JP5494273B2 (ja) * | 2010-06-18 | 2014-05-14 | 富士通株式会社 | Ad変換回路およびad変換方法 |
JP4993009B2 (ja) * | 2010-08-18 | 2012-08-08 | 株式会社デンソー | A/d変換方法及び装置 |
WO2012026343A1 (en) * | 2010-08-24 | 2012-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2012100161A (ja) | 2010-11-04 | 2012-05-24 | Olympus Corp | A/d変換装置 |
JP2012120045A (ja) * | 2010-12-02 | 2012-06-21 | Olympus Corp | パルス走行位置検出回路、a/d変換回路および固体撮像素子 |
JP2011050112A (ja) * | 2010-12-06 | 2011-03-10 | Denso Corp | A/d変換方法及び装置 |
JP5472243B2 (ja) * | 2011-09-20 | 2014-04-16 | 株式会社デンソー | Ad変換装置 |
TWI444017B (zh) * | 2011-12-16 | 2014-07-01 | Ind Tech Res Inst | 具相位掃瞄的正交相位解調裝置與方法 |
JP5616948B2 (ja) | 2012-02-16 | 2014-10-29 | 株式会社半導体理工学研究センター | マルチビットのデルタシグマ型タイムデジタイザ回路及びその校正方法 |
GB2502557B8 (en) * | 2012-05-30 | 2015-10-21 | Cirrus Logic Int Semiconductor Ltd | Analogue-to-digital converter |
DE112014004697T5 (de) * | 2013-10-09 | 2016-07-14 | Panasonic intellectual property Management co., Ltd | Beschleunigungssensor |
JP2015167278A (ja) | 2014-03-03 | 2015-09-24 | 株式会社デンソー | A/d変換装置の出力切替方法及びa/d変換装置 |
JP6252303B2 (ja) * | 2014-03-28 | 2017-12-27 | 株式会社デンソー | A/d変換装置 |
JP6218297B2 (ja) * | 2015-03-05 | 2017-10-25 | 国立大学法人 千葉大学 | 半導体集積回路及び遅延測定回路 |
JP6681586B2 (ja) * | 2015-03-19 | 2020-04-15 | パナソニックIpマネジメント株式会社 | イメージセンサおよびそれを備えた撮像装置 |
JP2016219887A (ja) | 2015-05-14 | 2016-12-22 | 国立大学法人東京工業大学 | 電圧制御発振器およびad変換器 |
JP6380229B2 (ja) | 2015-05-14 | 2018-08-29 | 株式会社デンソー | 復調装置 |
KR102342851B1 (ko) * | 2015-08-17 | 2021-12-23 | 삼성전자주식회사 | 반도체 칩, 테스트 시스템 및 반도체 칩의 테스트 방법 |
JP6583000B2 (ja) * | 2016-01-07 | 2019-10-02 | 株式会社デンソー | 回転電機の制御装置 |
ITUA20161380A1 (it) * | 2016-03-04 | 2017-09-04 | Milano Politecnico | Dispositivo e sistema di misura di grandezze elettriche impiegante una conversione analogico-digitale |
JP6705283B2 (ja) | 2016-05-20 | 2020-06-03 | 株式会社デンソー | ジャイロセンサ装置 |
JP6819114B2 (ja) * | 2016-07-25 | 2021-01-27 | セイコーエプソン株式会社 | コンパレーター、回路装置、物理量センサー、電子機器及び移動体 |
JP6772998B2 (ja) | 2017-10-04 | 2020-10-21 | 株式会社デンソー | A/d変換回路 |
JP7151260B2 (ja) | 2018-08-08 | 2022-10-12 | 株式会社デンソー | A/d変換回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2834011A (en) * | 1954-09-29 | 1958-05-06 | Raytheon Mfg Co | Binary cyclical encoder |
US4758821A (en) * | 1983-12-28 | 1988-07-19 | Timeback Systems, Inc. | Methods and apparatus for analog-to-digital conversion |
US4694261A (en) * | 1986-10-29 | 1987-09-15 | International Business Machines Corporation | Integrated high gain voltage controlled oscillator |
US4998109A (en) * | 1989-12-13 | 1991-03-05 | Lechevalier Robert E | Analog to digital conversion device by charge integration using delay-line time measurement |
JP2868266B2 (ja) * | 1990-01-25 | 1999-03-10 | 株式会社日本自動車部品総合研究所 | 信号位相差検出回路及び信号位相差検出方法 |
-
1992
- 1992-03-16 JP JP4058027A patent/JP3064644B2/ja not_active Expired - Lifetime
-
1993
- 1993-03-15 US US08/031,262 patent/US5396247A/en not_active Expired - Lifetime
- 1993-03-15 EP EP93104187A patent/EP0561331B1/en not_active Expired - Lifetime
- 1993-03-15 DE DE69320853T patent/DE69320853T2/de not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8412032B2 (en) | 2009-04-23 | 2013-04-02 | Olympus Corporation | A/D conversion circuit, signal processing circuit, and shake detection device |
US8477220B2 (en) | 2011-01-12 | 2013-07-02 | Olympus Corporation | Solid-state image pickup device |
US9105536B2 (en) | 2011-10-21 | 2015-08-11 | Olympus Corporation | Solid-state imaging device for analog-to-digital conversion |
Also Published As
Publication number | Publication date |
---|---|
JPH05259907A (ja) | 1993-10-08 |
EP0561331A2 (en) | 1993-09-22 |
EP0561331B1 (en) | 1998-09-09 |
EP0561331A3 (en) | 1994-09-28 |
US5396247A (en) | 1995-03-07 |
DE69320853T2 (de) | 1999-04-01 |
DE69320853D1 (de) | 1998-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3064644B2 (ja) | A/d変換回路 | |
US6466151B2 (en) | A/D converter | |
US7728754B2 (en) | Integrating analog to digital converter | |
JP3232351B2 (ja) | デジタル回路装置 | |
JPH0799446A (ja) | Pll回路 | |
US6307494B2 (en) | Device and method for the rapid digital/analog conversion of pulse width modulated signals | |
US7397237B2 (en) | Determining the position of the rotor in an electric motor | |
US5757302A (en) | Microcomputer | |
JP3049826B2 (ja) | 磁気変化検出装置 | |
JPH07154256A (ja) | A/d変換装置及び物理量検出装置 | |
JPH05291898A (ja) | 比較器の入力信号処理装置 | |
JPH05187889A (ja) | バッテリ動作型エンコーダ | |
US6369625B1 (en) | Phase locked loop circuit | |
JP2532716B2 (ja) | 位相ずれ判定装置 | |
JP2996266B2 (ja) | デジタルpll回路 | |
JP3262088B2 (ja) | パルス発生装置 | |
JP3123525B2 (ja) | パルス信号処理装置 | |
JPS609374B2 (ja) | 位相同期発振器 | |
JP2675571B2 (ja) | 掃引周波数信号発生器 | |
JP2577931B2 (ja) | パルス幅計測方法 | |
SU1200195A1 (ru) | Формирующее устройство фазометра | |
JPH0434582Y2 (ja) | ||
JPH01286603A (ja) | 発振装置 | |
SU1383474A1 (ru) | Частотно-импульсное устройство преобразовани сигнала с мостового датчика | |
JP2604740B2 (ja) | アナログ−デジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |