SU1200195A1 - Формирующее устройство фазометра - Google Patents
Формирующее устройство фазометра Download PDFInfo
- Publication number
- SU1200195A1 SU1200195A1 SU843747946A SU3747946A SU1200195A1 SU 1200195 A1 SU1200195 A1 SU 1200195A1 SU 843747946 A SU843747946 A SU 843747946A SU 3747946 A SU3747946 A SU 3747946A SU 1200195 A1 SU1200195 A1 SU 1200195A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- digital
- comparator
- control input
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
1. ФОРМИРУЮЩЕЕ УСТРОЙСТВО ФАЗОМЕТРА, содержащее высокочастотный генератор, ключевой модул тор и демодул тор, отличающеес тем, что, с целью повышени фазовой стабильности, в него введены элемент выборки-хранени , формирователь импульсов, два элемента задержки, усилитель посто нного тока, компаратор и блок цифровой коррекции дрейфа нул , соединенный выходом с управл ющим входом усилител посто нного тока, выход которого подключен к информационным входам демодул тора и компаратора, а информационный вход через ключевой модул тор соединен с выходом элемента выборки-хранени , которьй информационным входом соединен с входом устройства, а управл ющим входом - с первым выхо75 . %J ... lv..дом формировател импульсов, к которому также подключены первый элемент задержки и основной управл ющий вход ключевого модул тора, соединенного дополнительным управл ющим входом с вторым выходом формировател импульсов, который через второй элемент задержки соединен с управл ющим входом демодул тора , вход формировател импульсов соединен с выходом высокочастотного генератора, а выход первого элемента задержки соединен с тактовым входом блока цифровой коррекции дрейфа нул , информационный I вход которого соединен с выходом компаратора. (Л 2. Устройство по п. I, о т л ичающеес тем, что блок цифровой коррекции дрейфа нул содержит последовательно соединенные реверсивный счетчик, регистр, цифроаналоговый преобразователь и фильтр нижних частот, выход которого соединен с выходом блока, а также элемент задержки, соединенный выходом с входом записи регистра, а входом - со счетным входом реверсивного счетчика, соединенным в свою очередь с тактовым входом блока, информационный вход реверсивного счетчика соединен с информационным входом блока.
Description
Изобретение относитс к радиоизмерительной технике и может быть ис пользовано дл построени фазометро инфранизкочастотного диапазона. Целью изобретени вл етс повышение фазовой стабильности устройст ва за счет прив зки моментов перехо да входных,сигналов через нуль к по следовательности пр моугольных импульсов высокой частоты, модулируе мых по амплитуде входным сигналом с последующей синхронной демодул цией усиленного и сформированного сиг нала. При этом временное положение выходного сигнала относительно вход ного остаетс неизменным в заданном диапазоне изменени задержки, обусловленной вли нием дестабилизирующих факторов. Абсолютное значение переменной составл ющей задержки в тракте уменьшаетс за счет его реал зации на основе усилител посто нного тока (УПТ с автоматической ци ровой коррекцией дрейфа нул , исклю чающей реактивные элементы межкаска ной св зи. На фиг, I приведена структурна схема устройства на фиг, 2 - струк турна схема элемента выборки-хране ни и ключевого модул тораi на фиг, 3 - структурна схема блока цифровой коррекции дрейфа нул ; на фиг, 4 - временные диаграммы. Устройство (фиг, 1} содержит последовательно соединенные элемент 1 выборки-хранени , ключевой модул тор 2, усилитель 3 посто нного тока и демодул тор 4, последовательно соединенные компаратор 5 и блок 6 цифровой коррекции дрейфа нул , выход которого соединен с управл ющим входом усилител 3 посто нного тока, соединенного выходом со входом компаратора 5, а также последовательно соединенные высокочастотный генератор 7 и формирователь 8 импульсов, соединенный с элементом 1 выборки-хранени , ключевым модул тором 2 и через первый и второй элементы 9, 10 задержки - демодул тором 4 и блоком 6 цифровой коррекции дрейфа нул , I При этом блок 6 цифровой коррекции дрейфа нул (фиг, З) содержит последовательно соединенные реверсивный счетчик П, регистр 12, цифроаналоговый преобразователь 13 и фильтр 14 нижних частот, выход ко5 торого соединен с выходом блока, а также элемент 15 задержки, соединенный входом со счетным входом реверсивного счетчика 1.1 , а выходом - со входом записи регистра 12, счетный вход реверсивного счетчика соединен с тактовым входом блока, а его информационньш вход - с информационным входом блока. Устройство работает следующим образом. Входное гармоническое колебание (фиг, 4а) поступает на информационный вход элемента 1 выборки-хранени , на управл ющий вход которого подаетс последовательность пр моугольных импульсов частоты fс первого выхода формировател 8 импульсов (фиг, 4б), котора также поступает на основной управл ющий вход ключевого модул тора 2, на дополнительньй управл ющий вход ключевого модул тора 2 со второго выхода формировател 8 импульсов поступает втора последовательность пр моугольных импульсов, сдвинута по фазе относительно первой на 180 (фиг, 4в), Элемент 1 выборки-хранени (фиг. 2 содержит электронный ключ 16 и конденсатор 17. Электронный ключ 16 элемента 1 замыкаетс на врем tp l/2fg действи пр моугольного импульса первой последовательности, в течение которого происходит запоминание на .конденсаторе 17 элемента 1 значени входного сигнала , Во врем паузы между импульсами этот ключ разомкнут и напр жение с конденсатора 17 элемента 1 поступает на ключевой модул тор 2, который (фиг. 2) выполнен по последовательно-параллельной схеме и содержит ключи 18 и 19, Во врем запоминани входного сигнала электронный ключ 18 модул тора 2 разомкнут, а ключ 19 замкнут. При этом вход усилител 3 посто нного тока закорочен и его выходное напр жение соответствует усиленному напр жению смещени нул , обусловленному дрейфом и фликкер-шумами. В следующем полупериоде, во врем действи импульса второй последовательности формировател 8 импульсов , электронный ключ 19 моду3 л тора 2 разомкнут, а ключ 18 замкнут и напр жение с конденсатора 17 элемента 1, соответствующее значению сигнала в момент переключени электронного ключа 16 и элемента 1 и электронного луча 18 модул тора 2поступает на вход усилител 3 посто нного тока. Временна диаграмма выходного сигнала ключевого моду л тора 2 показана на фиг. 4г. Этот сигнал усиливаетс и ограничиваетс по нулевому уровню усилителем 3 посто нного тока (фиг. 4д) и далее поступает на демодул тор 4. Последний наиболее просто реализуетс в виде 3D-триггера, соединенного В-входом с выходом усилител 3посто нного тока, а С-входом - че рез второй элемент 10 задержки с вторым выходом формировател - 8 им пульсов. Врем задержки элемента 10 задержки выбираетс равным среднему времени задержки усилител 3 п сто нного тока плюс четверть периода () выходной последовательнос формировател 8 импульсов. При этом напр жение на выходе демодул тора 4 устанавливаетс в соответствии со значением сигнала на его информационном входе в моменты времени, соответствующие фронту импульса на управл ющем входе(фиг. 4е). Если при этом в тракте усилени и формировани сигнала (в усилителе 3 посто нного тока) возникает переменна составл юща задержки, обусловленна изменением частоты или амплитуды сигнала, а также изменением температуры, котора не превышает по модулю четверти периода управл ющих импульсов tg/2, то это не приведет к смещению выходного сигнала демодул тора 4. В результате обеспечиваетс высока фазова стабильность формирующего устройства при работе в заданном диапазоне температур и изменении частоты и амплитуды сигнала. Реализаци тракта усилени и формировани сигнала-На основе УПТ пр мого усилени исключает разделительные КС-цепи и вносимые ими задержки, что облегчает выполнение указанного услови на величину переменной составл ющей, задержки сигнала в тракте. Однако при этом имеет место значительный дрейф нул и фликкер-шу54 мы, ограничивающие снизу динамический диапазон устройства. Дл их уменьщени используетс блок 6 цифровой коррекции дрейфа нул и фликкер-шумов усилител 3 посто нного тока (фиг. З). В момент действи импульса первой последовательности формировател 8 импульсов, когда информационный вход усилител 3 посто нного тока закорочен, действующее на его выходе усиленное напр жение смещени нул сравниваетс в компараторе 5 с напр жением сравнени и (в данном случае - с нулевым напр жением ). 3 зависимости от знака отклонени этих напр жений на выходе компаратора 5 формируетс уровень логического нул или логической единицы, который управл ет направлением счета реверсивного счетчика 1 1 С-четные импульсы на реверсивный счетчик 11 поступают через первьй элемент 9 задержки с первого выхода формировател 8 импульсов . Врем задержки элемента 9 задержки выбираетс из тех же соображений , что и элемента 10 задержки . Этой же последовательностью с выхода элемента 15 задержки на врем , равное времени задержки реверсивного счетчика 11, его выходной код записываетс в регистр 12. Код регистра 12 с помощью цифроаналогового преобразовател I3 преобразуетс в пропорциональное напр жение, которое через фильтр 14 нижних частот поступает на управл ющий вход усилител 3 посто нного тока. Если напр жение U на выходе фильтра 14 окажетс меньше напр жени , смещени нул усилител 3 посто нного тока (фиг. 4ж), то напр жение на выходе компаратора 5 в следующем цикле коррекции будет, иметь уровень логической единицы и выходной код реверсивного счетчика 11 увеличитс на единицу, что приводит к увеличению компенсирующего напр жени на выходе фильтра 14 нижних частот на величину ьи,и,., где uU- напр жение, соответствующее единице младшего разр да цифроаналогового преобразовател 13, - коэффициент передачи i f- I) фильтра 14 нижних частот. 5 Этот процесс продолжаетс до тех пор, пока напр жение на управл ющем входе усилител 3 посто нно го тока не превысит напр жение сме щени нул . Это приводит к изменен логического уровн выходного напр жени компаратора 5 и уменьшению на единицу, кода реверсивного счетчика II и регистра 12, В результате компенсирующее напр жение уменьшаетс на величину ли и становитс меньше напр жени смещени нул Далее в установившемс режиме напр жение на выхо цифроаналогового преобразовател 1 циклически измен етс на величину +ли с частотой коррекции f|,f „. Э напр жение сглаживаетс и ослабл етс в раз фильтром 14 нижних частот, и компенсирующее напр жени на его выходе измен етс относител но напр жени смещени нул так, что разность их не превьш1ает, по модулю величину лПц, определ ющую максимальную погрешность компенсации напр жени смещени нул в установившемс режиме. Величина &U| определ ет соответственно тре бовани к параметрам цифроаналогового преобразовател 13 (его разр дности и опорному напр жению)и фильтра 14 нижних частот (коэффи циенту передачи) , Полоса пропуска56 ни фильтра 14 нижних частот определ етс верхней частотой спектра напр жени дрейфа нул и фликкер-шумов и реально составл ет единицы килогерц . Частота дискретизации f, входного сигнала выбираетс , исход из да-пустимой погрешности измерени сдвига фаз, обусловленной дискретизацией входного сигнала. Ее среднеквадратическое значение равно ЗЬО F -9 Р - частота входного сигналаi где п - число периодов сигнала, по которому усредн етс результат измерени сдвига фаз (при измерении за период сигнала 1д 1 ).. Верхнее значение fg ограничиваетс быстродействием ключей и состав лет сотникилогерц-единицы мегагерц. Возможны и другие варианты построени блока 6 цифровой коррекции дрейфа нул . В частности, можно производить цифровую фильтрацию выходного сигнала компаратора 5 и оценку усредненного значени знака отклонени напр жени смещени нул усилител 3 посто нного тока за некоторое врем TK, определ ющее период коррекции дрейфа нул и фликкер-шумов.
в
fff
Ж
иг.2.
иг.5
Claims (2)
1. ФОРМИРУЮЩЕЕ УСТРОЙСТВО ФАЗОМЕТРА, содержащее высокочастотный генератор, ключевой модулятор и демодулятор, отличающееся тем, что, с целью повышения фазовой стабильности, в него введены элемент выборки-хранения, формирователь импульсов, два элемента задержки, усилитель постоянного тока, компаратор и блок цифровой коррекции дрейфа нуля, соединенный выходом с управляющим входом усилителя постоянного тока, выход которого подключен к информационным входам демодулятора и компаратора, а информационный вход через ключевой модулятор соединен с выходом элемента выборки-хранения, которьй информационным входом соединен с входом устройства, а управляющим входом - с первым выхо дом формирователя импульсов, к которому также подключены первый элемент задержки и основной управляющий вход ключевого модулятора, соединенного дополнительным управляющим входом с вторым выходом формирователя импульсов, который через второй элемент задержки соединен с управляющим входом демодулятора, вход формирователя импульсов соединен с выходом высокочастотного генератора, а выход первого элемента задержки соединен с тактовым входом блока цифровой коррекции дрейфа нуля, информационный вход которого соединен с выходом компаратора.
2. Устройство по π. 1, отличающееся тем, что блок цифровой коррекции дрейфа нуля содержит последовательно соединенные реверсивный счетчик, регистр, цифроаналоговый преобразователь и фильтр нижних частот, выход которого соединен с выходом блока, а также элемент задержки, соединенный выходом с входом записи регистра, а входом - со счетным входом реверсивного счетчика, соединенным в свою очередь с тактовым входом блока, информационный вход реверсивного счетчика соединен с информационным входом блока.
SU..„ 1200195 >
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843747946A SU1200195A1 (ru) | 1984-06-01 | 1984-06-01 | Формирующее устройство фазометра |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843747946A SU1200195A1 (ru) | 1984-06-01 | 1984-06-01 | Формирующее устройство фазометра |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1200195A1 true SU1200195A1 (ru) | 1985-12-23 |
Family
ID=21121761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843747946A SU1200195A1 (ru) | 1984-06-01 | 1984-06-01 | Формирующее устройство фазометра |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1200195A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107430173A (zh) * | 2016-02-17 | 2017-12-01 | 深圳市英威腾电气股份有限公司 | 一种变频器的输出电流直流零偏的检测方法及系统 |
-
1984
- 1984-06-01 SU SU843747946A patent/SU1200195A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР . № 305422,, кл. G 01 R 25/00, 1971. Авторское свидетельство СССР № 451965. кл, G 01 R 25/00, Г974. * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107430173A (zh) * | 2016-02-17 | 2017-12-01 | 深圳市英威腾电气股份有限公司 | 一种变频器的输出电流直流零偏的检测方法及系统 |
CN107430173B (zh) * | 2016-02-17 | 2019-12-03 | 深圳市英威腾电气股份有限公司 | 一种变频器的输出电流直流零偏的检测方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4510461A (en) | Phase lock loop having switchable filters and oscillators | |
US4243975A (en) | Analog-to-digital converter | |
US9584177B2 (en) | Time to digital converter and phase locked loop | |
US4987373A (en) | Monolithic phase-locked loop | |
US4368439A (en) | Frequency shift keying system | |
JPS63287211A (ja) | デジタルpll回路 | |
US4496937A (en) | Sampled signal generation circuit | |
SU1200195A1 (ru) | Формирующее устройство фазометра | |
US4137503A (en) | Phase shifting apparatus | |
EP0005128A2 (en) | Improvement in circuits for the automatic tuning of voltage controlled filters | |
JPH0442851B2 (ru) | ||
EP0238646B1 (en) | Dual slope converter with large apparent integrator swing | |
US4495460A (en) | Resettable feedback sensor | |
US5057705A (en) | Clock formation circuit with phase locked loop control | |
SU1242848A1 (ru) | Цифровой калибратор фазы | |
US4068171A (en) | Frequency comparator | |
SU1233292A1 (ru) | Устройство синхронизации | |
SU1647892A1 (ru) | Устройство автоподстройки частоты | |
JPS6311914Y2 (ru) | ||
US4670718A (en) | Frequency synthesizing circuit | |
JP2754540B2 (ja) | パルスカウント型検波装置 | |
SU1764085A1 (ru) | Устройство дл синхронизации воспроизведени цифровой информации | |
JP2959511B2 (ja) | データストローブ装置 | |
SU1218345A1 (ru) | Устройство дл измерени коэффициента амплитудной модул ции | |
JPH0461421A (ja) | Pll回路 |