JP5728826B2 - カラムa/d変換器、カラムa/d変換方法、固体撮像素子およびカメラシステム - Google Patents
カラムa/d変換器、カラムa/d変換方法、固体撮像素子およびカメラシステム Download PDFInfo
- Publication number
- JP5728826B2 JP5728826B2 JP2010105795A JP2010105795A JP5728826B2 JP 5728826 B2 JP5728826 B2 JP 5728826B2 JP 2010105795 A JP2010105795 A JP 2010105795A JP 2010105795 A JP2010105795 A JP 2010105795A JP 5728826 B2 JP5728826 B2 JP 5728826B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- column
- counter
- code
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 45
- 238000003384 imaging method Methods 0.000 title claims description 45
- 238000000034 method Methods 0.000 title claims description 18
- 238000012545 processing Methods 0.000 claims description 98
- 238000012546 transfer Methods 0.000 claims description 39
- 230000004044 response Effects 0.000 claims description 26
- 230000003111 delayed effect Effects 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 7
- 230000001960 triggered effect Effects 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 3
- 230000000644 propagated effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 28
- 230000002265 prevention Effects 0.000 description 23
- 230000006870 function Effects 0.000 description 17
- 230000001360 synchronised effect Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 101001018097 Homo sapiens L-selectin Proteins 0.000 description 3
- 102100033467 L-selectin Human genes 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 102100032814 ATP-dependent zinc metalloprotease YME1L1 Human genes 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- 102100035044 Myosin light chain kinase, smooth muscle Human genes 0.000 description 1
- 101710198035 Myosin light chain kinase, smooth muscle Proteins 0.000 description 1
- 101800000795 Proadrenomedullin N-20 terminal peptide Proteins 0.000 description 1
- 101000899851 Rattus norvegicus Guanylate cyclase 2D Proteins 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- PIRWNASAJNPKHT-SHZATDIYSA-N pamp Chemical compound C([C@@H](C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CC=1C2=CC=CC=C2NC=1)C(=O)N[C@@H](CC(N)=O)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CC=1C2=CC=CC=C2NC=1)C(=O)N[C@@H](C)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CO)C(=O)N[C@@H](CCCNC(N)=N)C(N)=O)NC(=O)[C@H](CCC(O)=O)NC(=O)[C@H](CO)NC(=O)[C@H](C)NC(=O)[C@@H](NC(=O)[C@H](CC(O)=O)NC(=O)[C@H](CC(C)C)NC(=O)[C@H](CCCNC(N)=N)NC(=O)[C@H](C)N)C(C)C)C1=CC=CC=C1 PIRWNASAJNPKHT-SHZATDIYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
- H03M1/0872—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches by disabling changes in the output during the transitions, e.g. by holding or latching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
- H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/7795—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Description
これは、画素内に配置されたFDアンプでは十分な駆動能力を得ることは難しく、したがってデータレートを下げることが必要で、並列処理が有利とされているからである。
その最も進んだ形態のひとつが列毎にアナログ−デジタル変換装置(以下、ADC(Analog Digital Converter)と略す)を備え、デジタル信号として画素信号を取り出すタイプである。
さらに、固体撮像素子1は、デジタル−アナログ変換装置(以下、DAC(Digital - Analog Converter)と略す)6、およびアンプ回路(S/A)7を有する。
各カラム処理回路(ADC)51は、DAC6により生成される参照信号を階段状に変化させたランプ波形(RAMP)である参照信号RAMP(Vslop)と、行線毎に画素から垂直信号線を経由し得られるアナログ信号とを比較する比較器51−1を有する。
さらに、各カラム処理回路51は、比較器51−1の比較時間をカウントし、そのカウント結果を保持するカウンタラッチ51−2を有する。
カラム処理回路51は、nビットデジタル信号変換機能を有し、垂直信号線(列線)8−1〜8−n毎に配置され、これにより列並列ADCブロックが構成される。
各カウンタラッチ51−2の出力は、たとえばkビット幅の水平転送線9に接続されている。
そして、水平転送線9に対応したk個のアンプ回路7が配置される。
このとき、アナログ電位Vslと参照信号RAMP(Vslop)のレベルが交差し比較器51−1の出力が反転するまで基準クロックCKを用いてカウンタラッチ51−2でカウントが行われる。これにより、垂直信号線8の電位(アナログ信号)Vslがデジタル信号に変換される(AD変換される)。このとき、カウンタはフルビットリップルカウンタとして構成される。
このAD変換は、1度の読出しで2回行われる。
1回目は単位画素21のリセットレベル(P相)が垂直信号線8(−1〜−n)に読み出され、AD変換が実行される。
このリセットレベルP相には画素毎のばらつきが含まれる。
2回目は各単位画素21で光電変換された信号が垂直信号線8(−1〜−n)に読み出され(D相)、AD変換が実行される。
このD相にも、画素毎のばらつきが含まれるため、(D相レベル−P相レベル)を実行することで、相関二重サンプリング(CDS)が実現できる。
デジタル信号に変換された信号はカウンタラッチ51−2に記録され、水平(列)転送走査回路4により、順番に水平転送線9を介してアンプ回路7に読み出され、最終的に出力される。
このようにして、列並列出力処理が行われる。
このため、クロック周波数が高くなり、水平カラム数が大きくなると、各カラムにおけるカウンタで消費する電力が大きくなり、製品性を損なうと同時にIRドロップ等による動作マージンの低下等の弊害を生じる。
また、基準クロック配線の負荷が大きいことで、高速な基準クロックになるほどクロックデューティ劣化が大きくなりAD分解能の限界が生じる。
なお、説明は以下の順序で行う。
1.固体撮像素子の全体構成例
2.カラムA/D変換器の基本構成例
3.グレイコードカウンタの構成例
4.下位ビットラッチ部および上位ビットリップルカウンタの構成例
4.1 下位ビットラッチ部の構成例
4.2 上位ビットカウンタ部の構成例
5.ビット非整合性防止回路の構成例
6.カメラシステムの構成例
図3は、本発明の実施形態に係る列並列ADC搭載固体撮像素子(CMOSイメージセンサ)の構成例を示すブロック図である。
図4は、図3の列並列ADC搭載固体撮像素子(CMOSイメージセンサ)における要部をより具体的に示すブロック図である。
固体撮像素子100は、D/A変換器161を含むDACおよびバイアス回路160、アンプ回路(S/A)170、および信号処理回路180を有する。
これらの構成要素のうち、画素部110、垂直走査回路120、水平転送走査回路130、カラムA/D変換器150、DACおよびバイアス回路160、並びにアンプ回路(S/A)170はアナログ回路により構成される。
また、タイミング制御回路140、および信号処理回路180はデジタル回路により構成される。
カラムADC150は、各カラムにおける下位側ビットのカウント動作は行わず、複数カラムにひとつ配置した、基準クロックPLLCKに同期してカウントを行うNビットグレイコードカウンタの出力コードを各カラムでラッチする構成を採用する。これにより、AD変換値を確定する。
本実施形態に係るカラムADC150においては、タイミング制御回路140のPLL回路で生成される基準クロックPLLCKは数ユニットのグレイコードカウンタのみに入力される。
このため、配線負荷が軽く、動作周波数を大きくすることができる。
また、本実施形態のカラムADC150においては、カラム毎に下位ビットのカウント動作を行わないことから消費電力を小さく抑えることができる。
カラムADC150においては、カウンタ上位側ビットに関しては、カウンタ出力Nビット目のコード(クロック)を用いて、リップルカウント動作を行うことができる。
これにより、カラム内デジタルCDS(Correlated Double Sampling;相関二重サンプリング)を行うことができ、水平転送配線面積を抑えることも可能としている。
また、カラムADC150は、カラム内に加算器等を配置することにより、ラッチした下位ビットに関してもカラム内でいわゆる垂直(V)方向加算を行う構成をとることも可能である。
本実施形態のカラムADC150は、同時間分解能をもつ場合のフルビットリップルカウンタ方式と比較して、消費電力を1/8程度まで抑えることが可能となっている。
図5は、本実施形態に係る4つのトランジスタで構成されるCMOSイメージセンサの画素の一例を示す図である。
単位画素110Aは、1個のフォトダイオード111に対して、転送素子としての転送トランジスタ112、リセット素子としてのリセットトランジスタ113、増幅トランジスタ114、および選択トランジスタ115の4トランジスタを能動素子として有する。
転送トランジスタ112は、フォトダイオード111と出力ノードとしてのフローティングディフュージョンFDとの間に接続されている。
転送トランジスタ112は、転送制御線LTxを通じてそのゲート(転送ゲート)に駆動信号TGが与えられることで、光電変換素子であるフォトダイオード111で光電変換された電子をフローティングディフュージョンFDに転送する。
リセットトランジスタ113は、リセット制御線LRSTを通してそのゲートにリセットRSTが与えられることで、フローティングディフュージョンFDの電位を電源ラインLVDDの電位にリセットする。
そして、選択制御線LSELを通して制御信号(アドレス信号またはセレクト信号)SELが選択トランジスタ115のゲートに与えられ、選択トランジスタ115がオンする。
選択トランジスタ115がオンすると、増幅トランジスタ114はフローティングディフュージョンFDの電位を増幅してその電位に応じた電圧を垂直信号線116に出力する。垂直信号線116を通じて、各画素から出力された電圧は、画素信号読み出し部としてのカラムADC150に出力される。
これらの動作は、たとえば転送トランジスタ112、リセットトランジスタ113、および選択トランジスタ115の各ゲートが行単位で接続されていることから、1行分の各画素について同時並列的に行われる。
これらのリセット制御線LRST、転送制御線LTx、および選択制御線LSELは、画素駆動部としての垂直走査回路120により駆動される。
また、タイミング制御回路140は、PLL回路141を含む。
PLL回路は、カラムADC150のカウント動作に用いられる、たとえば周波数900MHzの基準クロックPLLCKを生成し、カラムADC150の複数カラムに一つ配置されるグレイコードカウンタにクロック供給線LCKを通して供給する。
カラムADC150では、各カラム部でそれぞれ、画素部110のアナログ出力をDAC161からの参照信号(ランプ信号)RAMPを使用したAD変換、およびデジタルCDSを行い、数ビットのデジタル信号を出力する。
後段の信号処理回路180では、縦線欠陥や点欠陥の補正、信号のクランプ処理を行ったり、パラレル-シリアル変換、圧縮、符号化、加算、平均、間欠動作などデジタル信号処理を行う。
本実施形態の固体撮像素子100においては、信号処理回路180のデジタル出力がISPやベースバンド(base band)LSIの入力として送信される。
図6および図7は、本実施形態に係るカラムA/D変換器(カラムADC)150の基本的な構成例を示す図である。
本実施形態に係るカラムADC150は、たとえば下位5ビット、上位10ビットのADCとして構成される。
カラムADC150は、各ADCブロック150−1〜150−Pに一つのグレイコードカウンタ200−1〜200−Pが配置されている。グレイコードカウンタ200−1〜200−Pは、コード変換カウンタとして機能する。
各カラムには、カラム毎に比較処理、下位ビットラッチ、並びに上位ビットカウント動作を行うカラム処理部300が配置されている。
カラム処理部300は、比較器310の出力およびグレイコードカウンタ200−1〜200−Pのカウント結果を受けてカウント値をラッチする下位Nビットの下位ビットラッチ部320を有する。
カラム処理部300は、下位ビットラッチ部320の最上位側下位ビットラッチ回路のラッチ出力を受けてカウント動作を行う上位Mビット用の上位ビットカウンタ部330を有する。
また、カラム処理部300は、最上位側下位ビットラッチ回路の出力と上位ビットリップルカウンタ部330の最下位側上位ビットリップルカウンタ回路との間に、ビット非整合性を防止するビット非整合性防止回路340を有する。
また、グレイコードカウンタ200と下位ビットラッチ部320により第1のカウンタが形成され、上位ビットカウンタ部330により第2のカウンタが形成される。
各カラム処理部300の比較器310は、この参照信号RAMPと画素部110のアドレス指定された画素から垂直信号線116に読み出されたアナログ信号VSLとを比較する。
ここでは、比較器310は、参照信号PAMPとアナログ信号VSLが一致するまでは出力信号VCOをハイレベルで出力し、一致すると出力信号VCOのレベルをハイレベルからローレベルに反転する。
本実施形態では、この比較器310の出力信号VCOの出力レベルが反転したことをトリガとして下位ビットラッチ部320におけるグレイコードGC[0]〜GC「4」のラッチ動作が行われる。
各グレイコードカウンタ200は、タイミング制御回路140のPLL回路141で生成され、クロック供給線LPLLCKを伝搬される、たとえば周波数fn(MHz)の基準クロックPLLCKを受けデジタルコードであるNビットのグレイコードGCを生成する。
複数のNビットのグレイコードGCは、1ビットのみ論理[0]と論理[1]間のレベル遷移がおこるコードとして形成される。
本実施形態のグレイコードカウンタ200は、周波数fnの基準クロックPLLCKを受けてカウント動作を行い、分周した周波数の5(=N)ビットのグレイコードGC[0]〜GC[4]を生成する。
グレイコードカウンタ200は、周波数(1/2)fnの最下位のグレイコードGC[0]を生成し、周波数(1/4)fnのグレイコードGC[1]を生成し、周波数(1/8)fnMHzのグレイコードGC[2]を生成する。
グレイコードカウンタ200は、周波数(1/16)fnのグレイコードGC[3]おおび最上位のグレイコードGC[4]を生成する。
各グレイコードカウンタ200は、生成したグレイコードを同じADCブロック150−1〜150−Pに含まれる複数カラム分の下位ビットラッチ部320に供給する。
そして、基準クロックPLLCKと同じ周波数のクロックCKおよびその反転信号XCKで各ビットの同期を取り直して、グレイコードGC[0]〜GC[4]を出力する。
本実施形態においては、クロック供給線LCKを伝送される基準クロックPLLCKのデューティの崩れを防止するために、図7に示すような構成を採用している。
すなわち、PLL回路141の出力部からラム全体に配線される主クロック供給線MLCKにはひとつのCMOSバッファによる一つずつの主インバータMIVをリピータとして用いている。
そして、各ADCブロック150−1〜150−Pのグレイコードカウンタ200に分岐する副クロック供給線SLCKには、基準クロックPLLCKが正論理で供給されるように、反転回路としての副インバータSIVが選択的に配置される。
図7の例では、ADCブロック150−1のグレイコードカウンタ200−1にはリピータとしての主インバータMIVを介していないことから、副クロック供給線SLCKには副インバータSIVは配置されていない。
ADCブロック150−2のグレイコードカウンタ200−2には、リピータとしての主インバータMIVを介していることから、副クロック供給線SLCKには副インバータSIVが配置されている。
以下同様に構成される。
このような構成を採用することにより、周波数fn(MHz)程度の高速な基準クロックPLLCKのデューティに崩れを防止しながら、略50%に保持しつつ、供給先のグレイコードカウンタ200に伝送することができる。
下位ビットラッチ部320は、同じADCブロック150−1〜150−Pのグレイコードカウンタ200で生成されたグレイコードGC[0]〜GC[4]を、同じカラムの比較器310の出力がローレベルに反転したことをトリガとしてラッチする機能を有する。
図9は、本実施形態に係る下位ビットラッチ部にラッチされるグレイコードおよび上位ビットリップルカウンタの各カウンタ出力の一例を示す図である。
各カラムに配置される下位ビットラッチ部320は、各グレイコードGC[0]〜GC[4]をラッチする下位ビットラッチ回路(LTC)321〜325(32N)、および比較器310の出力を入力する比較器出力入力部(VCO入力部)326を有する。
下位ビットラッチ回路322は、グレイコードカウンタ200によるグレイコードGC[1]を取り込んでラッチする。
下位ビットラッチ回路323は、グレイコードカウンタ200によるグレイコードGC[2]を取り込んでラッチする。
下位ビットラッチ回路324は、グレイコードカウンタ200によるグレイコードGC[3]を取り込んでラッチする。
下位ビットラッチ回路325は、グレイコードカウンタ200によるグレイコードGC[4]を取り込んでラッチする。
この場合、後段の信号処理回路180において、P相のデータ処理が行われる。
図10(A)〜(C)は、本実施形態に係る下位ビットラッチ部におけるラッチ処理に好適な駆動方法である遅延VCO駆動について説明するための図である。
図10(A)は、一つのADCブロックにおける下位ビットラッチ部を模式的に示している。
図10(B)は、比較器310の出力信号VCOを遅延させない通常VCO駆動のためのタイミングを示している。
図10(C)は、比較器310の出力信号VCOを遅延させる遅延VCO駆動のためのタイミングを示している。
比較器310の出力信号VCOを遅延させる遅延VCO駆動の場合、図10(C)に示すように、信号VCOの立ち下がりのタイミングから数n秒後にラッチする。その結果、信号VCOのエッジタイミングまでは、ラッチノードND322のトグルが生じないことから消費電力を抑えることが可能となる。
この遅延VCO駆動の場合、たとえばVCO入力部326において遅延素子を配置して調整するように構成することが可能である。
このような構成を有する下位ビットラッチ部320の出力側にビット非整合性を防止するビット非整合性防止回路340を介して上位ビットカウンタ部330が配置されている。
リップルカウンタCT331〜CT340は、アップダウン(U/D)カウンタとして形成される。
上位ビットカウンタ部330は、図9に示すように、下位ビットラッチ部320の最上位側の下位ビットラッチ回路325にラッチされたグレイコードGC[N(=4)]の立ち下りのタイミングで最下位側のリップルカウンタCT331でカウントされる。
次に、次段のリップルカウンタCT332は、前段のリップルカウンタCT331の出力信号の立ち下りのタイミングでカウントされる。
以下同様に、前段のリップルカウンタの出力信号の立ち下がりのタイミングでカウント動作が行われる。
図11は、本実施形態に係る上位側リップルカウンタの具体的な構成例を示す回路図である。
ここでは、リップルカウンタCT331を例に説明する。
NANDゲートNA331の第1入力端子がORゲートOR331の出力が供給され、第2入力端子に第2外部制御信号xRVDCKが供給される。
NANDゲートNA331の出力がフリップフロップFF331のクロックノードND331に接続されている。
フリップフロップFF331は、ノードND331がハイレベルの場合には、出力ノードND332のラッチデータがQ入力側レベルの反転レベルとなる。
図12は、図11のリップルカウンタCT331におけるP相およびD相切り替え時のデータ反転機能を説明するための図である。
P相時のデータが第1データに相当し、D相時のデータが第2データに相当する。
図11のリップルカウンタCT331は、各ビットのクロックラインを外部から直接制御し、カウント動作(データ反転)に必要な立ち上がり(Rise)/立ち下り(Fall)エッジを唯一一回強制付加することで、全ビットのデータ反転を実現可能である。
本例の場合、第1外部制御信号HLDCKをハイレベルに保持した状態で、第2外部制御信号xRVDCKをハイレベルからローレベルに切り替えることにより、ノードND331のレベルをローレベルからハイレベルに切り替えることができる。
これにより、データを反転させることができる。
この例では、カウントアップ動作を行い、カウント値が「6」になった後に、第1外部制御信号HLDCKをハイレベルに保持した状態で、第2外部制御信号xRVDCKをハイレベルからローレベルに切り替えて、データ反転を行っている。
これにより、「−7」からのダウンカウントに切り替えられている。
したがって、各カラム処理部300において、下位の5(N)ビットのグレイコードGC[0]〜GC[4]はラッチされたデータが、上位の10(M)ビットは各カラムのリップルカウンタによりCDSされたデータがデータ転送線LTRFに出力される。
これらのデータは、データ転送線LTRを介して信号処理回路180に供給されて、全体的なCDSが行われる。
図15は、本実施形態におけるバイナリデータとグレイコードのCDS演算処理の具体例を示す図である。
信号処理回路180は、グレイコードからバイナリコードへの変換回路181を有している。
変換回路181は、P相のグレイコードGC P[4:0]をバイナリコードBC P[4:0]に変換する。
変換回路181は、D相のグレイコードGC D[4:0]をバイナリコードBC D[4:0]に変換する。
信号処理回路180は、加算部182において上位ビットBIN[14:5]とD相のバイナリコードBC D[4:0]とを加算する。
そして、信号処理回路180は、減算部183において、加算部182の加算結果S182からP相のバイナリコードBC P[4:0]を減算する。
さらに、信号処理回路180は、加算部184において、減算器の減算結果に初期値FV(本実施形態では32)を加算することにより、全体的にCDS演算されたデータCDS DATA[14:0]を得る。
その演算式は、次のように表すことができる。
CDSデータ=バイナリデータ+D相グレイデータ-P相グレイデータ+32digit
すなわち、
CDS DATA[14:0]
=BIN[14:5]+BC D[4:0]−BC P[4:0]+32
CDS処理部327は、2入力NANDゲートNA321,NA322,NA323(,NA324,NA325)、およびコード変換回路としてのEXORゲートEX321,EX322(,EX323,EX324)を有する。
最下位のバイナリコードBD[0]はNANDゲートNA321の第1入力端子に供給される。NANDゲートNA321の第2入力端子には、パルス信号CNTPLS[0]が供給される。
NANDゲートNA321の出力端子はフリップフロップFF321の端子RCKに接続されている。
そして、フリップフロップFF321の反転出力端XQが自身のデータ入力端Dおよび次段のフリップフロップFF322のクロック端に接続されている。
フリップフロップFF321は、ラッチデータが「0」から「1」になるとキャリーを出力する。
すなわち、下位ビットラッチ回路322のコードラッチ部CLT322にラッチされたグレイコードGC「1」はEXORゲートEX321で前段のバイナリコードBD[0]とEXORがとられてバイナリコードBD[1]に変換される。
最下位のバイナリコードBD[1]はNANDゲートNA322の第1入力端子に供給される。NANDゲートNA322の第2入力端子には、パルス信号CNTPLS[1]が供給される。
NANDゲートNA322の出力端子はフリップフロップFF322の端子RCKに接続されている。
そして、フリップフロップFF322の反転出力端XQが自身のデータ入力端Dおよび次段のフリップフロップFF323のクロック端に接続されている。
フリップフロップFF322は、ラッチデータが「0」から「1」になるとキャリーを出力する。
下位ビットラッチ回路323のコードラッチ部CLT323にラッチされたグレイコードGC「2」はEXORゲートEX322で前段のバイナリコードBD[1]とEXORがとられてバイナリコードBD[2]に変換される。
最下位のバイナリコードBD[2]はNANDゲートNA323の第1入力端子に供給される。NANDゲートNA323の第2入力端子には、パルス信号CNTPLS[2]が供給される。
NANDゲートNA323の出力端子はフリップフロップFF323の端子RCKに接続されている。
そして、フリップフロップFF322の反転出力端XQが自身のデータ入力端Dおよび次段のフリップフロップFF323のクロック端に接続されている。
フリップフロップFF323は、ラッチデータが「0」から「1」になるとキャリーを出力する。
以下に、下位ビットラッチ回路324,325の段においても同様の処理が行われる。
カラム処理部300は、前述したように、最上位側下位ビットラッチ回路の出力と上位ビットリップルカウンタ部330の最下位側上位ビットリップルカウンタ回路との間に、ビット非整合性を防止するビット非整合性防止回路340が配置される。
ビット非整合性防止回路340は以下の理由により配置される。
メタステーブルが発生するとグレイコード最上位ビットデータ(GD)とバイナリコード最下位ビットデータBD[5]間にデータの非整合性が発生する。その結果、誤カウントを起こす可能性がある。
このことについて、図17(A)および(B)に関連付けて説明する。
これにより、グレイコードデータGD[4]とバイナリデータBD[5]の整合性がとれなくなり、32digitのデータ飛びが発生する可能性がある。
すなわち、図17(B)に示すように、グレイコードデータGD[4]が立ち下がらなかったにもかかわらず、キャリー(COUT)が発生し、上位のバイナリビットBD[5]が反転し、その結果データ飛びが発生する。
そして、マスク解除後のグレイコードデータGD[4]の値によりキャリーCOUTを出力する。
このように、本実施形態においては、ビット非整合性防止回路340およびキャリーマスク信号CMASKを導入することで、コードラッチエラーを防止する。
ラッチ回路341は、キャリーマスク信号CMASKがハイレベルに保持されているときに、対応するグレイコードデータGD[4]のキャリーCOUTの出力をマスク(所定期間停止)する。
そして、所定期間経過してキャリーマスク信号CMASKがローレベルに切り替わったときにキャリーCOUTを出力する。
グレイコードNビットの場合、最上位ビット(Nビット目)の1つ下の位のビット、すなわち、N−1ビット目の反転信号をキャリーマスク信号CMASKとして使用できる。
これは、Nがどんな値であっても成り立つ。
本例では、グレイコードGC[3]の反転信号と等価な信号がキャリーマスク信号CMASKとして採用されている。
NOR351は、最上位ビット(Nビット目)の1つ下の位のビットのグレイコードGC[3]が第1入力端子に供給され、リセット信号が第2入力端子に供給される。
このように、キャリーマスク信号CMASKはグレイコードGC[3]の反転信号と等価な信号として生成される。
図20の構成では、ビット非整合性防止回路340にはキャリーマスク信号CMASKの供給ラインに対して直列に接続されたインバータIV342,343を有する。
インバータIV342の出力によりキャリーマスク信号CMASKの反転信号XCMASKが得られ、インバータIV343の出力によりグレイコードGC[3]と同相のキャリーマスク信号CMASKが得られる。
図22は、図21の回路のタイミングチャートを示す図である。
データラッチタイミング調整回路360は、最上位側下位ビットラッチ回路325におけるラッチ動作に用いる比較器310の出力信号VCOをグレイコードデータGDのレベル、換言すれば下位ビットラッチ回路325のラッチノードND332の信号に同期させる。
そして、グレイコードデータGDに同期した信号VCOを、グレイコードGCの変化のタイミングでラッチを行わないように遅延させて下位ビットラッチ回路325に供給する機能を有している。
同期ラッチ回路362は、グレイコードデータ信号GDの反転信号CGDに同期して信号VCOをラッチして出力する機能を有する。
同期ラッチ回路361が信号VCOの出力を行っているときは、同期ラッチ回路362の出力はハイインピーダンス(Hi−Z)に保持される。
同様に、同期ラッチ回路362が信号VCOの出力を行っているときは、同期ラッチ回路361の出力はハイインピーダンス(Hi−Z)に保持される。
遅延部363は、一または複数の遅延素子DLYにより形成され、素子数や遅延素子の遅延値により信号VCOの遅延量が調整される。
これにより、図22に示すように、メタステーブル発生を防止することができる。
なお、データラッチタイミング調整回路360において、同期ラッチ回路361,362を並列に設けている理由は、本カラムADC150がクロックの半周期の分解能で動作するためである。
すなわち、この分解能を維持するために、グレイコードデータの立ち上がりと立ち下がりのタイミングで並行するように同期ラッチするように同期ラッチ回路361,362が並列に設けられている。
カラムADC150は、各カラムにおける下位側ビットのカウント動作は行わず、複数カラムにひとつ配置した、基準クロックPLLCKに同期してカウントを行うNビットグレイコードカウンタ200の出力コードを各カラムでラッチする構成を採用する。これにより、AD変換値を確定する。
本実施形態に係るカラムADC150においては、タイミング制御回路140のPLL回路で生成される基準クロックPLLCKは数ユニットのグレイコードカウンタのみに入力される。
このため、配線負荷が軽く、動作周波数を大きくすることができる。
また、本実施形態のカラムADC150においては、カラム毎に下位ビットのカウント動作を行わないことから消費電力を小さく抑えることができる。
カラムADC150においては、カウンタ上位側ビットに関しては、カウンタ出力Nビット目のコード(クロック)を用いて、リップルカウント動作を行うことができる。
これにより、カラム内デジタルCDSを行うことができ、水平転送配線面積を抑えることも可能としている。
また、カラムADC150は、カラム内に加算器等を配置することにより、ラッチした下位ビットに関してもカラム内でいわゆる垂直(V)方向加算を行う構成をとることも可能である。
本実施形態のカラムADC150は、同時間分解能をもつ場合のフルビットリップルカウンタ方式と比較して、消費電力を1/8程度まで抑えることが可能となっている。
図23は、本発明の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。
カメラシステム400は、撮像デバイス410の画素領域に入射光を導く(被写体像を結像する)光学系として、たとえば入射光(像光)を撮像面上に結像させるレンズ420を有する。
さらに、カメラシステム400は、撮像デバイス410を駆動する駆動回路(DRV)430と、撮像デバイス410の出力信号を処理する信号処理回路(PRC)440と、を有する。
信号処理回路440で処理された画像信号は、たとえばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理回路440で処理された画像信号を液晶ディスプレイ等からなるモニターに動画として映し出される。
Claims (24)
- カラム毎または複数のカラム毎に配置され、アナログ信号をデジタル信号に変換するアナログデジタル(A/D)変換機能を含む複数のカラム処理部と、
複数のカラム処理部に対応して配置され、基準クロックに応答してデジタルコードを生成するコードカウンタと、を有し、
上記コードカウンタは、
基準クロックに基づくカウント処理により上記デジタルコードを生成し、
上記複数のカラム処理部の各々は、
時間とともに電圧値が変化するランプ波形の参照電圧と入力電圧とを比較する複数の比較器と、
上記比較器の出力信号が反転したことをトリガとして、当該反転した比較器の出力信号に応答して上記コードカウンタで生成されたデジタルコードをラッチするラッチカウンタ部と、を含み、
上記ラッチカウンタ部は、
上記比較器の出力信号が反転したことをトリガとして、当該反転した比較器の出力信号に応答して上記コードカウンタで生成された上記デジタルコードを下位ビットとしてそれぞれラッチする下位ビットラッチ部と、
上記下位ビットラッチ部のデータをキャリーとしてカウントする上位ビットカウンタ部と、を含む
カラムA/D変換器。 - 上記上位ビットカウンタ部は、
縦続接続された複数のリップルカウンタを有し、上記下位ビットラッチ部の最上位側下位ビットラッチ回路のラッチデータ出力を、最下位側リップルカウンタに受けてカウント動作を行う
請求項1記載のカラムA/D変換器。 - 上記コードカウンタは、
基準クロックに応答して複数のビットのうち一つのビットのレベルが遷移する複数ビットのデジタルコードを生成する
請求項1または2記載のカラムA/D変換器。 - 上記カラム処理部は、
上記比較器の反転した出力信号を遅延させて上記ラッチカウンタ部の上記下位ビットラッチ部に供給する機能を有する
請求項1から3のいずれか一に記載のカラムA/D変換器。 - 上記基準クロックが伝搬される主クロック供給線と、
上記主クロック供給線から分岐される複数の副クロック供給線と、
上記一つのコードカウンタと複数のカラム処理部により形成される複数のA/D変換ブロックと、を有し、
上記主クロック供給線には、
上記基準クロックの反転機能を有する複数のリピータが配置され、
上記副クロック供給線には、
上記対応する上記A/D変換ブロックの上記コードカウンタが接続され、
上記リピータで反転された上記基準クロックが供給される上記副クロック供給線には、上記コードカウンタに上記基準クロックを正論理で入力する反転回路が配置されている
請求項1から4のいずれか一に記載のカラムA/D変換器。 - 上記コードカウンタは、
上記基準クロックに同期してバイナリコードを生成し、
上記基準クロックおよび上記バイナリコードを分周して上記複数のデジタルコードを生成して、上記ラッチカウンタ部の上記下位ビットラッチ部に出力する
請求項1から5のいずれか一に記載のカラムA/D変換器。 - データ転送線と、
上記データ転送線を転送されたデータに対して信号処理を行う信号処理部と、を有し、
上記アナログ信号は、
初期状態の第1データと
通常時の第2データと、含み、
上記ラッチカウンタ部は、
上記第1データおよび上記第2データに関するラッチコードを上記データ転送線に転送し、
上記信号処理部は、
上記第1データおよび上記第2データに関するラッチコードをバイナリコードに変換する変換部を含む
請求項1から6のいずれか一に記載のカラムA/D変換器。 - 上記ラッチカウンタ部の上記上位ビットカウンタ部は、
制御信号に応答した、第1データと第2データの切替時のデータ反転機能と、
当該反転機能に関連付けてカラム内で、演算処理を行う機能と、
処理後の複数ビットのバイナリデータを上記データ転送線に転送する機能と、を含み、
上記信号処理部は、
上記データ転送線を転送されたデータに対して演算処理を行う機能を含む、
請求項7記載のカラムA/D変換器。 - 上記信号処理部は、
上記上位ビットカウンタ部によるバイナリデータと上記変換部でバイナリコードに変換された下位側の第2データのバイナリコードとを加算し、当該加算結果から上記変換部で変換された上記第1データのバイナリコードを減算する
請求項8記載のカラムA/D変換器。 - 上記アナログ信号は、
初期状態の第1データと
通常時の第2データと、含み、
上記ラッチカウンタ部は、
カラム内でラッチデータをバイナリコードに変換する機能を含み、
当該変換機能に関連付けてカラム内で、演算処理を行う機能を含む
請求項1から6のいずれか一に記載のカラムA/D変換器。 - 上記ラッチカウンタ部の上記上位ビットカウンタ部は、
制御信号に応答した、第1データと第2データの切り替え時のデータ反転機能と、
当該反転機能に関連付けてカラム内で、演算処理を行う機能と、を含む
請求項10記載のカラムA/D変換器。 - 基準クロックに基づくカウント処理によりデジタルコードを生成し、
生成したデジタルコードを、カラム毎または複数のカラム毎に配置された複数のカラム処理部に出力し、
各カラム処理部において、
比較器で時間とともに電圧値が変化するランプ波形の参照電圧と入力電圧とを比較し、
上記比較器の出力信号が反転したことをトリガとして、当該反転した比較器の出力信号に応答して供給されるデジタルコードを下位ビットとしてそれぞれ下位ビットラッチ部でラッチし、
上位ビットカウンタ部で上記下位ビットラッチ部のデータをキャリーとしてカウントすることにより、アナログ信号をデジタル信号に変換するA/D変換を行う
カラムA/D変換方法。 - 光電変換を行う複数の画素が行列状に配列された画素部と、
上記画素部から複数の画素単位で画素信号の読み出しを行う画素信号読み出し部と、を有し、
上記画素信号読み出し部は、
読み出したアナログ信号をデジタル信号に変換するカラムA/D変換器を含み、
上記カラムA/D変換器は、
カラム毎または複数のカラム毎に配置され、アナログ信号をデジタル信号に変換するアナログデジタル(A/D)変換機能を含む複数のカラム処理部と、
複数のカラム処理部に対応して配置され、基準クロックに応答してデジタルコードを生成するコードカウンタと、を有し、
上記コードカウンタは、
基準クロックに基づくカウント処理により上記デジタルコードを生成し、
上記複数のカラム処理部の各々は、
時間とともに電圧値が変化するランプ波形の参照電圧と入力電圧とを比較する複数の比較器と、
上記比較器の出力信号が反転したことをトリガとして、当該反転した比較器の出力信号に応答して上記コードカウンタで生成されたデジタルコードをラッチするラッチカウンタ部と、を含み、
上記ラッチカウンタ部は、
上記比較器の出力信号が反転したことをトリガとして、当該反転した比較器の出力信号に応答して上記コードカウンタで生成された上記デジタルコードを下位ビットとしてそれぞれラッチする下位ビットラッチ部と、
上記下位ビットラッチ部のデータをキャリーとしてカウントする上位ビットカウンタ部と、を含む
固体撮像素子。 - 上記上位ビットカウンタ部は、
縦続接続された複数のリップルカウンタを有し、上記下位ビットラッチ部の最上位側下位ビットラッチ回路のラッチデータ出力を、最下位側リップルカウンタに受けてカウント動作を行う
請求項13記載の固体撮像素子。 - 上記コードカウンタは、
基準クロックに応答して複数のビットのうち一つのビットのレベルが遷移する複数ビットのデジタルコードを生成する
請求項13または14記載の固体撮像素子。 - 上記カラム処理部は、
上記比較器の反転した出力信号を遅延させて上記ラッチカウンタ部の上記下位ビットラッチ部に供給する機能を有する
請求項13から15のいずれか一に記載の固体撮像素子。 - 上記基準クロックが伝搬される主クロック供給線と、
上記主クロック供給線から分岐される複数の副クロック供給線と、
上記一つのコードカウンタと複数のカラム処理部により形成される複数のA/D変換ブロックと、を有し、
上記主クロック供給線には、
上記基準クロックの反転機能を有する複数のリピータが配置され、
上記副クロック供給線には、
上記対応する上記A/D変換ブロックの上記コードカウンタが接続され、
上記リピータで反転された上記基準クロックが供給される上記副クロック供給線には、上記コードカウンタに上記基準クロックを正論理で入力する反転回路が配置されている
請求項13から16のいずれか一に記載の固体撮像素子。 - 上記コードカウンタは、
上記基準クロックに同期してバイナリコードを生成し、
上記基準クロックおよび上記バイナリコードを分周して上記複数のデジタルコードを生成して、上記ラッチカウンタ部の上記下位ビットラッチ部に出力する
請求項13から17のいずれか一に記載の固体撮像素子。 - データ転送線と、
上記データ転送線を転送されたデータに対して信号処理を行う信号処理部と、を有し、
上記アナログ信号は、
初期状態の第1データと
通常時の第2データと、含み、
上記ラッチカウンタ部は、
上記第1データおよび上記第2データに関するラッチコードを上記データ転送線に転送し、
上記信号処理部は、
上記第1データおよび上記第2データに関するラッチコードをバイナリコードに変換する変換部を含む
請求項13から18のいずれか一に記載の固体撮像素子。 - 上記ラッチカウンタ部の上記上位ビットカウンタ部は、
制御信号に応答した、第1データと第2データの切替時のデータ反転機能と、
当該反転機能に関連付けてカラム内で、演算処理を行う機能と、
処理後の複数ビットのバイナリデータを上記データ転送線に転送する機能と、を含み、
上記信号処理部は、
上記データ転送線を転送されたデータに対して演算処理を行う機能を含む、
請求項19記載の固体撮像素子。 - 上記信号処理部は、
上記上位ビットカウンタ部によるバイナリデータと上記変換部でバイナリコードに変換された下位側の第2データのバイナリコードとを加算し、当該加算結果から上記変換部で変換された上記第1データのバイナリコードを減算する
請求項20記載の固体撮像素子。 - 上記アナログ信号は、
初期状態の第1データと
通常時の第2データと、含み、
上記ラッチカウンタ部は、
カラム内でラッチデータをバイナリコードに変換する機能を含み、
当該変換機能に関連付けてカラム内で、演算処理を行う機能を含む
請求項13から18のいずれか一に記載の固体撮像素子。 - 上記ラッチカウンタ部の上記上位ビットカウンタ部は、
制御信号に応答した、第1データと第2データの切り替え時のデータ反転機能と、
当該反転機能に関連付けてカラム内で、演算処理を行う機能と、を含む
請求項22記載の固体撮像素子。 - 固体撮像素子と、
上記固体撮像素子に被写体像を結像する光学系と、を有し、
上記固体撮像素子は、
光電変換を行う複数の画素が行列状に配列された画素部と、
上記画素部から複数の画素単位で画素信号の読み出しを行う画素信号読み出し部と、を有し、
上記画素信号読み出し部は、
読み出したアナログ信号をデジタル信号に変換するカラムA/D変換器を含み、
上記カラムA/D変換器は、
カラム毎または複数のカラム毎に配置され、アナログ信号をデジタル信号に変換するアナログデジタル(A/D)変換機能を含む複数のカラム処理部と、
複数のカラム処理部に対応して配置され、基準クロックに応答してデジタルコードを生成するコードカウンタと、を有し、
上記コードカウンタは、
基準クロックに基づくカウント処理により上記デジタルコードを生成し、
上記複数のカラム処理部の各々は、
時間とともに電圧値が変化するランプ波形の参照電圧と入力電圧とを比較する複数の比較器と、
上記比較器の出力信号が反転したことをトリガとして、当該反転した比較器の出力信号に応答して上記コードカウンタで生成されたデジタルコードをラッチするラッチカウンタ部と、を含み、
上記ラッチカウンタ部は、
上記比較器の出力信号が反転したことをトリガとして、当該反転した比較器の出力信号に応答して上記コードカウンタで生成された上記デジタルコードを下位ビットとしてそれぞれラッチする下位ビットラッチ部と、
上記下位ビットラッチ部のデータをキャリーとしてカウントする上位ビットカウンタ部と、を含む
カメラシステム。
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010105795A JP5728826B2 (ja) | 2010-04-30 | 2010-04-30 | カラムa/d変換器、カラムa/d変換方法、固体撮像素子およびカメラシステム |
KR1020127027448A KR101820984B1 (ko) | 2010-04-30 | 2011-04-22 | 칼럼 a/d 변환기, 칼럼 a/d 변환 방법, 고체 촬상 소자 및 카메라 시스템 |
PCT/JP2011/002359 WO2011135814A1 (en) | 2010-04-30 | 2011-04-22 | Column a/d converter, column a/d conversion method, solid-state imaging element and camera system |
EP11774602.4A EP2564587B1 (en) | 2010-04-30 | 2011-04-22 | Column a/d converter, column a/d conversion method, solid-state imaging element and camera system |
US13/637,870 US9019138B2 (en) | 2010-04-30 | 2011-04-22 | Column A/D converter, column A/D conversion method, solid-state imaging element and camera system |
TW100114184A TWI507038B (zh) | 2010-04-30 | 2011-04-22 | 行類比對數位轉換器,行類比對數位轉換方法,固態成像元件及照相機系統 |
RU2012144843/07A RU2012144843A (ru) | 2010-04-30 | 2011-04-22 | Аналого-цифровой преобразователь столбцов, способ аналого-цифрового преобразования столбцов, твердотельный элемент получения изображений и система камеры |
CN201180020470.9A CN102845055B (zh) | 2010-04-30 | 2011-04-22 | 列a/d转换器、列a/d转换方法、固态成像元件和相机系统 |
BR112012027216A BR112012027216A2 (pt) | 2010-04-30 | 2011-04-22 | dispositivo de formação de imagem em estado sólido, método de conversão analógico- digital |
ARP110101480A AR080986A1 (es) | 2010-04-30 | 2011-04-28 | Convertidor a/d de columna, metodo de conversion a/d de columna, elemento formador de imagenes en estado solido y sistema de camara |
ZA2012/07608A ZA201207608B (en) | 2010-04-30 | 2012-10-10 | Column a/d converter, column a/d conversion method, solid-state imaging element and camera system |
US14/668,669 US9473722B2 (en) | 2010-04-30 | 2015-03-25 | Column A/D converter, column A/D conversion method, solid-state imaging element and camera system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010105795A JP5728826B2 (ja) | 2010-04-30 | 2010-04-30 | カラムa/d変換器、カラムa/d変換方法、固体撮像素子およびカメラシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011234326A JP2011234326A (ja) | 2011-11-17 |
JP5728826B2 true JP5728826B2 (ja) | 2015-06-03 |
Family
ID=44861139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010105795A Active JP5728826B2 (ja) | 2010-04-30 | 2010-04-30 | カラムa/d変換器、カラムa/d変換方法、固体撮像素子およびカメラシステム |
Country Status (11)
Country | Link |
---|---|
US (2) | US9019138B2 (ja) |
EP (1) | EP2564587B1 (ja) |
JP (1) | JP5728826B2 (ja) |
KR (1) | KR101820984B1 (ja) |
CN (1) | CN102845055B (ja) |
AR (1) | AR080986A1 (ja) |
BR (1) | BR112012027216A2 (ja) |
RU (1) | RU2012144843A (ja) |
TW (1) | TWI507038B (ja) |
WO (1) | WO2011135814A1 (ja) |
ZA (1) | ZA201207608B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11477405B2 (en) | 2020-04-01 | 2022-10-18 | Sharp Kabushiki Kaisha | Solid-state image sensor |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5728826B2 (ja) * | 2010-04-30 | 2015-06-03 | ソニー株式会社 | カラムa/d変換器、カラムa/d変換方法、固体撮像素子およびカメラシステム |
JP6044632B2 (ja) * | 2012-02-29 | 2016-12-14 | ソニー株式会社 | カラムa/d変換器、カラムa/d変換方法、固体撮像装置およびカメラシステム |
TW201351889A (zh) | 2012-05-21 | 2013-12-16 | Sony Corp | A/d轉換器、固體攝像裝置及電子機器 |
JP6049332B2 (ja) * | 2012-07-11 | 2016-12-21 | キヤノン株式会社 | 光電変換装置および撮像システム |
JP6132506B2 (ja) * | 2012-10-05 | 2017-05-24 | キヤノン株式会社 | 光電変換装置および撮像システム |
JP6037947B2 (ja) * | 2013-06-11 | 2016-12-07 | ルネサスエレクトロニクス株式会社 | 固体撮像装置および半導体装置 |
KR102135684B1 (ko) | 2013-07-24 | 2020-07-20 | 삼성전자주식회사 | 카운터 회로, 이를 포함하는 아날로그-디지털 컨버터, 이미지 센서 및 이를 이용하는 상관 이중 샘플링 방법 |
TWI631854B (zh) | 2013-08-05 | 2018-08-01 | 日商新力股份有限公司 | Conversion device, imaging device, electronic device, conversion method |
KR102075093B1 (ko) | 2013-08-14 | 2020-03-03 | 삼성전자주식회사 | 이미지 센서, 아날로그-디지털 컨버터 및 아날로그-디지털 변환 방법 |
TWI650016B (zh) * | 2013-08-22 | 2019-02-01 | 新力股份有限公司 | 成像裝置、製造方法及電子設備 |
JP6394056B2 (ja) | 2013-11-27 | 2018-09-26 | ソニー株式会社 | A/d変換装置、グレイコード生成装置、撮像素子、並びに、電子機器 |
KR102292644B1 (ko) | 2013-12-24 | 2021-08-23 | 삼성전자주식회사 | 고속으로 동작하는 이미지 센서 |
KR102130611B1 (ko) * | 2013-12-31 | 2020-07-06 | 삼성전자주식회사 | 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서 및 이미지 센서의 동작 방법 |
JP6245997B2 (ja) * | 2014-01-16 | 2017-12-13 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
JP6341688B2 (ja) * | 2014-02-25 | 2018-06-13 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
CN107079123B (zh) * | 2014-10-06 | 2021-05-14 | 索尼半导体解决方案公司 | 信号处理装置、信号处理方法、摄像元件和电子设备 |
JP6579744B2 (ja) * | 2014-11-28 | 2019-09-25 | キヤノン株式会社 | 撮像装置、撮像システム、撮像装置の駆動方法、及び撮像装置の検査方法 |
WO2016136500A1 (ja) | 2015-02-26 | 2016-09-01 | ソニー株式会社 | 撮像素子、処理方法、及び、電子機器 |
JP6674224B2 (ja) * | 2015-10-22 | 2020-04-01 | キヤノン株式会社 | 固体撮像装置 |
JP6239665B2 (ja) | 2016-03-16 | 2017-11-29 | 株式会社東芝 | 半導体装置 |
US10841524B2 (en) | 2016-12-27 | 2020-11-17 | Sony Semiconductor Solutions Corporation | Imaging element and method for controlling imaging element, imaging apparatus, and electronic apparatus |
JP6195142B1 (ja) * | 2017-01-30 | 2017-09-13 | テックポイント インクTechpoint,Inc. | Ad変換装置及び撮像装置 |
JP6726362B2 (ja) | 2017-06-20 | 2020-07-22 | シャープ株式会社 | アナログデジタル変換器および固体撮像素子 |
US10784466B2 (en) | 2017-07-31 | 2020-09-22 | Sharp Kabushiki Kaisha | Method of manufacturing display device |
JP6910255B2 (ja) | 2017-09-14 | 2021-07-28 | シャープ株式会社 | Ad変換器、および固体撮像素子 |
KR102359298B1 (ko) | 2017-09-25 | 2022-02-07 | 삼성전자주식회사 | 디지털 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서 |
WO2019107085A1 (ja) * | 2017-11-29 | 2019-06-06 | パナソニックIpマネジメント株式会社 | 固体撮像装置、撮像システム |
US10326955B1 (en) | 2018-01-16 | 2019-06-18 | Omnivision Technologies, Inc. | Image sensor readout circuitry including analog-to-digital conversion with hybrid counter structure |
JP6797249B2 (ja) * | 2018-08-10 | 2020-12-09 | シャープ株式会社 | Ad変換器、および固体撮像素子 |
JP6753985B2 (ja) | 2018-08-10 | 2020-09-09 | シャープ株式会社 | アナログデジタル変換器および固体撮像素子 |
KR102592932B1 (ko) * | 2018-09-19 | 2023-10-24 | 에스케이하이닉스 주식회사 | 고속 데이터 리드아웃 장치 및 그를 이용한 씨모스 이미지 센서 |
US10659055B1 (en) | 2018-11-14 | 2020-05-19 | Omnivision Technologies, Inc. | Two stage gray code counter with a redundant bit |
KR20200142169A (ko) | 2019-06-12 | 2020-12-22 | 삼성전자주식회사 | 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서 |
US10659056B1 (en) | 2019-06-13 | 2020-05-19 | Omnivision Technologies, Inc. | Gray code counting signal distribution system |
US11585849B2 (en) * | 2019-07-02 | 2023-02-21 | Nxp Usa, Inc. | Apparatuses involving calibration of input offset voltage and signal delay of circuits and methods thereof |
JP7419013B2 (ja) * | 2019-10-11 | 2024-01-22 | キヤノン株式会社 | 光電変換装置及び撮像システム |
KR20220105496A (ko) | 2021-01-20 | 2022-07-27 | 삼성전자주식회사 | 펄스 생성기 및 이를 포함하는 이미지 센서 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5877715A (en) * | 1997-06-12 | 1999-03-02 | International Business Machines Corporation | Correlated double sampling with up/down counter |
JP4470700B2 (ja) * | 2004-02-23 | 2010-06-02 | ソニー株式会社 | Ad変換方法およびad変換装置並びに物理量分布検知の半導体装置および電子機器 |
JP4423111B2 (ja) * | 2004-06-01 | 2010-03-03 | キヤノン株式会社 | 撮像素子および撮像システム |
JP4349232B2 (ja) * | 2004-07-30 | 2009-10-21 | ソニー株式会社 | 半導体モジュール及びmos型固体撮像装置 |
JP5040427B2 (ja) | 2007-05-11 | 2012-10-03 | ソニー株式会社 | データ処理方法、データ処理装置、固体撮像装置、撮像装置、電子機器 |
US7671317B2 (en) * | 2007-07-25 | 2010-03-02 | Panasonic Corporation | Physical quantity detecting apparatus and method for driving the same |
JP4953959B2 (ja) * | 2007-07-25 | 2012-06-13 | パナソニック株式会社 | 物理量検知装置およびその駆動方法 |
JP4953970B2 (ja) * | 2007-08-03 | 2012-06-13 | パナソニック株式会社 | 物理量検知装置およびその駆動方法 |
JP4389981B2 (ja) * | 2007-08-06 | 2009-12-24 | ソニー株式会社 | 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および撮像装置 |
JP4386118B2 (ja) * | 2007-08-31 | 2009-12-16 | ソニー株式会社 | 撮像回路 |
JP4996425B2 (ja) | 2007-11-12 | 2012-08-08 | キヤノン株式会社 | デジタルカウンタ、タイミング生成装置、撮像システム、及び撮像装置 |
JP2010063055A (ja) * | 2008-09-08 | 2010-03-18 | Sony Corp | 逐次比較型a/d変換器、逐次比較型a/d変換器の制御方法、固体撮像装置および撮像装置 |
JP5372667B2 (ja) * | 2009-09-01 | 2013-12-18 | オリンパス株式会社 | Ad変換器および固体撮像装置 |
JP5728826B2 (ja) * | 2010-04-30 | 2015-06-03 | ソニー株式会社 | カラムa/d変換器、カラムa/d変換方法、固体撮像素子およびカメラシステム |
-
2010
- 2010-04-30 JP JP2010105795A patent/JP5728826B2/ja active Active
-
2011
- 2011-04-22 KR KR1020127027448A patent/KR101820984B1/ko active IP Right Grant
- 2011-04-22 WO PCT/JP2011/002359 patent/WO2011135814A1/en active Application Filing
- 2011-04-22 RU RU2012144843/07A patent/RU2012144843A/ru not_active Application Discontinuation
- 2011-04-22 US US13/637,870 patent/US9019138B2/en active Active
- 2011-04-22 TW TW100114184A patent/TWI507038B/zh active
- 2011-04-22 BR BR112012027216A patent/BR112012027216A2/pt not_active IP Right Cessation
- 2011-04-22 CN CN201180020470.9A patent/CN102845055B/zh active Active
- 2011-04-22 EP EP11774602.4A patent/EP2564587B1/en active Active
- 2011-04-28 AR ARP110101480A patent/AR080986A1/es unknown
-
2012
- 2012-10-10 ZA ZA2012/07608A patent/ZA201207608B/en unknown
-
2015
- 2015-03-25 US US14/668,669 patent/US9473722B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11477405B2 (en) | 2020-04-01 | 2022-10-18 | Sharp Kabushiki Kaisha | Solid-state image sensor |
Also Published As
Publication number | Publication date |
---|---|
EP2564587A4 (en) | 2016-06-22 |
TWI507038B (zh) | 2015-11-01 |
CN102845055A (zh) | 2012-12-26 |
JP2011234326A (ja) | 2011-11-17 |
US9473722B2 (en) | 2016-10-18 |
US9019138B2 (en) | 2015-04-28 |
US20130015329A1 (en) | 2013-01-17 |
EP2564587B1 (en) | 2020-06-03 |
WO2011135814A1 (en) | 2011-11-03 |
AR080986A1 (es) | 2012-05-23 |
RU2012144843A (ru) | 2014-04-27 |
KR101820984B1 (ko) | 2018-03-08 |
BR112012027216A2 (pt) | 2016-07-26 |
EP2564587A1 (en) | 2013-03-06 |
ZA201207608B (en) | 2013-04-24 |
US20150326243A1 (en) | 2015-11-12 |
KR20130066580A (ko) | 2013-06-20 |
TW201146000A (en) | 2011-12-16 |
CN102845055B (zh) | 2016-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5728826B2 (ja) | カラムa/d変換器、カラムa/d変換方法、固体撮像素子およびカメラシステム | |
JP5799531B2 (ja) | A/d変換器、a/d変換方法、固体撮像素子およびカメラシステム | |
JP5407523B2 (ja) | 積分型ad変換装置、固体撮像素子、およびカメラシステム | |
JP5531797B2 (ja) | 固体撮像素子およびカメラシステム | |
US9282269B2 (en) | A/D conversion device, solid-state image-capturing device, and electronic device | |
US8704898B2 (en) | A/D converter, solid-state imaging device and camera system | |
JP6044632B2 (ja) | カラムa/d変換器、カラムa/d変換方法、固体撮像装置およびカメラシステム | |
JP5540901B2 (ja) | 積分型a/d変換器、積分型a/d変換方法、固体撮像素子、およびカメラシステム | |
JP5359521B2 (ja) | バイナリ値変換回路およびその方法、ad変換装置、固体撮像素子、並びにカメラシステム | |
JP4661891B2 (ja) | Ad変換装置、固体撮像素子、およびカメラシステム | |
JP2017079452A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150323 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5728826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |