RU2012144843A - Аналого-цифровой преобразователь столбцов, способ аналого-цифрового преобразования столбцов, твердотельный элемент получения изображений и система камеры - Google Patents

Аналого-цифровой преобразователь столбцов, способ аналого-цифрового преобразования столбцов, твердотельный элемент получения изображений и система камеры Download PDF

Info

Publication number
RU2012144843A
RU2012144843A RU2012144843/07A RU2012144843A RU2012144843A RU 2012144843 A RU2012144843 A RU 2012144843A RU 2012144843/07 A RU2012144843/07 A RU 2012144843/07A RU 2012144843 A RU2012144843 A RU 2012144843A RU 2012144843 A RU2012144843 A RU 2012144843A
Authority
RU
Russia
Prior art keywords
bit
low
output
section
analog
Prior art date
Application number
RU2012144843/07A
Other languages
English (en)
Inventor
Хироюки ИВАКИ
Original Assignee
Сони Корпорейшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Сони Корпорейшн filed Critical Сони Корпорейшн
Publication of RU2012144843A publication Critical patent/RU2012144843A/ru

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H03M1/0872—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches by disabling changes in the output during the transitions, e.g. by holding or latching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Abstract

1. Твердотельное устройство формирования изображения, содержащее:секцию обработки столбцов, содержащую секцию защелки битов низкого уровня,при этом секция защелки битов низкого уровня выполнена с возможностью приема выходного сигнала компаратора от компаратора и выходного сигнала счета от счетчика и фиксации значения счета.2. Твердотельное устройство формирования изображения по п.1, в которомсчетчик выполнен с возможностью вывода выходного сигнала счета, так чтобы выходной сигнал счета перемещался только на один бит.3. Твердотельное устройство формирования изображения по п.2, в которомсчетчик является счетчиком кода Грея.4. Твердотельное устройство формирования изображения по п.3, в которомсекция защелки битов низкого уровня содержит множество схем защелки битов низкого уровня.5. Твердотельное устройство формирования изображения по п.4, в которомсекция обработки столбцов дополнительно содержит секцию счета битов высокого уровня,при этом секция счета битов высокого уровня выполнена с возможностью приема выходного сигнала защелки одной из схем защелки битов низкого уровня, наиболее удаленной к стороне высокого уровня секции защелки битов низкого уровня, и выполнения операции счета.6. Твердотельное устройство формирования изображения по п.4, в которомсчетчик кода Грея выполнен с возможностью вывода множества значений счета кода Грея, акаждая из схем защелки битов низкого уровня выполнена с возможностью приема по меньшей мере одного из значений счета кода Грея.7. Твердотельное устройство формирования изображения по п.5, в которомкомпаратор выполнен с возможностью сравнения опорного сигнала с аналоговы

Claims (40)

1. Твердотельное устройство формирования изображения, содержащее:
секцию обработки столбцов, содержащую секцию защелки битов низкого уровня,
при этом секция защелки битов низкого уровня выполнена с возможностью приема выходного сигнала компаратора от компаратора и выходного сигнала счета от счетчика и фиксации значения счета.
2. Твердотельное устройство формирования изображения по п.1, в котором
счетчик выполнен с возможностью вывода выходного сигнала счета, так чтобы выходной сигнал счета перемещался только на один бит.
3. Твердотельное устройство формирования изображения по п.2, в котором
счетчик является счетчиком кода Грея.
4. Твердотельное устройство формирования изображения по п.3, в котором
секция защелки битов низкого уровня содержит множество схем защелки битов низкого уровня.
5. Твердотельное устройство формирования изображения по п.4, в котором
секция обработки столбцов дополнительно содержит секцию счета битов высокого уровня,
при этом секция счета битов высокого уровня выполнена с возможностью приема выходного сигнала защелки одной из схем защелки битов низкого уровня, наиболее удаленной к стороне высокого уровня секции защелки битов низкого уровня, и выполнения операции счета.
6. Твердотельное устройство формирования изображения по п.4, в котором
счетчик кода Грея выполнен с возможностью вывода множества значений счета кода Грея, а
каждая из схем защелки битов низкого уровня выполнена с возможностью приема по меньшей мере одного из значений счета кода Грея.
7. Твердотельное устройство формирования изображения по п.5, в котором
компаратор выполнен с возможностью сравнения опорного сигнала с аналоговым сигналом, выводимым из пиксельной секции.
8. Твердотельное устройство формирования изображения по п.7, в котором
выходной сигнал компаратора имеет высокий уровень, пока опорный сигнал и аналоговый сигнал не совпадают, а при совпадении опорного сигнала и аналогового сигнала выходной сигнал компаратора имеет низкий уровень.
9. Твердотельное устройство формирования изображения по п.1, характеризующийся тем, что
при переключении выходного сигнала компаратора с высокого уровня на низкий выполнено с возможностью запуска операции защелки выходного сигнала счета секцией защелки битов низкого уровня.
10. Твердотельное устройство формирования изображения по п.1, дополнительно содержащее
секцию коррелированной двойной обработки выборки, выполненную с возможностью выполнения коррелированной двойной обработки данных защелки секции защелки битов низкого уровня.
11. Твердотельное устройство формирования изображения, содержащее:
счетчик; и
множество секций обработки столбцов, каждая из которых содержит компаратор и секцию защелки битов низкого уровня,
при этом в каждой секции обработки столбцов секция защелки битов низкого уровня выполнена с возможностью приема выходного сигнала компаратора от компаратора и выходного сигнала счета от счетчика и фиксации значения счета.
12. Твердотельное устройство формирования изображения по п.11, в котором
счетчик выполнен с возможностью вывода выходного сигнала счета так, чтобы выходной сигнал счета перемещался только на один бит.
13. Твердотельное устройство формирования изображения по п.12, в котором
счетчик является счетчиком кода Грея.
14. Твердотельное устройство формирования изображения по п.13, в котором
секция защелки битов низкого уровня содержит множество схем защелки битов низкого уровня.
15. Твердотельное устройство формирования изображения по п.14, в котором
каждая из секций обработки столбцов дополнительно содержит секцию счета битов высокого уровня,
при этом в каждой из секций обработки столбцов секция счета битов высокого уровня выполнена с возможностью приема выходного сигнала защелки от одной из схем защелки битов низкого уровня, наиболее удаленной к стороне высокого уровня секции защелки битов низкого уровня, и выполнения операции счета.
16. Твердотельное устройство формирования изображения по п.14, в котором
счетчик кода Грея выполнен с возможностью вывода множества значений счета кода Грея, и
каждая из схем защелки битов низкого уровня выполнена с возможностью приема по меньшей мере одного из значений счета кода Грея.
17. Твердотельное устройство формирования изображения по п.15, в котором
компаратор выполнен с возможностью сравнения опорного сигнала с аналоговым сигналом, выводимым из пиксельной секции.
18. Твердотельное устройство формирования изображения по п.17, в котором
в каждой из секций обработки столбцов выходной сигнал компаратора имеет высокий уровень, пока опорный сигнал и аналоговый сигнал не совпадают, а при совпадении опорного сигнала и аналогового сигнала выходной сигнал компаратора имеет низкий уровень.
19. Твердотельное устройство формирования изображения по п.11, характеризующееся тем, что выполнено с возможностью в каждой из секций обработки столбцов при переключении выходного сигнала компаратора с высокого уровня на низкий запуска операции защелки выходного сигнала счета посредством секции защелки битов низкого уровня.
20. Твердотельное устройство формирования изображения по п.11, в котором
каждая из секций обработки столбцов дополнительно содержит секцию коррелированной двойной обработки выборки,
при этом в каждой из секций обработки столбцов секция коррелированной двойной обработки выборки выполнена с возможностью выполнения коррелированной двойной обработки данных защелки секции защелки битов низкого уровня.
21. Способ аналого-цифрового преобразования, содержащий этапы, на которых:
выводят выходной сигнал компаратора в секцию защелки битов низкого уровня;
выводят выходной сигнал счета в секцию защелки битов низкого уровня; и
фиксируют значение счета с помощью секции защелки битов низкого уровня.
22. Способ аналого-цифрового преобразования по п.21, в котором
на этапе вывода выходного сигнала счета выходной сигнал значения счета перемещается только на один бит.
23. Способ аналого-цифрового преобразования по п.22, в котором
выходной сигнал счета является значением счета кода Грея.
24. Способ аналого-цифрового преобразования по п.23, в котором
на этапе фиксации значения счета с помощью секции защелки битов низкого уровня фиксируют значение счета с помощью множества схем защелки битов низкого уровня, содержащихся в секции защелки битов низкого уровня.
25. Способ аналого-цифрового преобразования по п.24, дополнительно содержащий этапы, на которых
выводят в секцию счета битов высокого уровня выходной сигнал защелки одной из схем защелки битов низкого уровня, наиболее удаленной к стороне высокого уровня секции защелки битов низкого уровня, и
выполняют операцию счета в секции счета битов высокого уровня.
26. Способ аналого-цифрового преобразования по п.24, в котором
на этапе вывода выходного сигнала счета в секцию защелки битов низкого уровня выводят множество значений счета кода Грея в секцию защелки битов низкого уровня,
при этом каждая из схем защелки битов низкого уровня принимает по меньшей мере одно из значений счета кода Грея.
27. Способ аналого-цифрового преобразования по п.25, дополнительно содержащий этап, на котором
сравнивают опорный сигнал с аналоговым сигналом, причем аналоговый сигнал выводят из пиксельной секции.
28. Способ аналого-цифрового преобразования по п.27, дополнительно содержащий этап, на котором
выводят сигнал высокого уровня в секцию защелки битов низкого уровня, пока опорный сигнал и аналоговый сигнал не совпадают, а при совпадении опорного сигнала и аналогового сигнала выводят сигнал низкого уровня в секцию защелки битов низкого уровня.
29. Способ аналого-цифрового преобразования по п.21, дополнительно содержащий этап, на котором
при переключении выходного сигнала компаратора с высокого уровня на низкий запускают операцию защелки счетчика, выводящего выходной сигнал счета, посредством секции защелки битов низкого уровня.
30. Способ аналого-цифрового преобразования по п.21, дополнительно содержащий этап, на котором
выполняют коррелированную двойную обработку выборки для данных защелки секции защелки битов низкого уровня.
31. Способ аналого-цифрового преобразования столбцов, содержащий этапы, на которых:
выводят выходные сигналы компаратора во множество секций защелки битов низкого уровня;
выводят выходной сигнал счета в секции защелки битов низкого уровня; и
фиксируют значения счета с помощью секций защелки битов низкого уровня.
32. Способ аналого-цифрового преобразования по п.31, в котором
на этапе вывода выходного сигнала счета выходной сигнал значения счета перемещается только на один бит.
33. Способ аналого-цифрового преобразования по п.32, в котором
выходной сигнал счета является значением счета кода Грея.
34. Способ аналого-цифрового преобразования по п.33, в котором
на этапе фиксации значений счета с помощью секций защелки битов низкого уровня фиксируют для каждой из секций фиксации битов низкого уровня значения счета с помощью множества схем защелки битов низкого уровня, содержащихся в секции защелки битов низкого уровня.
35. Способ аналого-цифрового преобразования по п.34, дополнительно содержащий этапы, на которых
выводят во множество секций счета битов высокого уровня выходные сигналы защелки схем защелки битов низкого уровня, наиболее удаленных к стороне высокого уровня каждой из секций защелки битов низкого уровня, и
выполняют операцию счета в секциях счета битов высокого уровня.
36. Способ аналого-цифрового преобразования по п.34, в котором
на этапе вывода выходного сигнала счета в секции защелки битов низкого уровня выводят множество значений счета кода Грея в секции защелки битов низкого уровня,
при этом каждая из схем защелки битов низкого уровня, содержащаяся в каждой из секций защелки битов низкого уровня, принимает по меньшей мере одно из значений счета кода Грея.
37. Способ аналого-цифрового преобразования по п.35, дополнительно содержащий этап, на котором
сравнивают для каждой из секций защелки битов низкого уровня опорный сигнал с соответствующим аналоговым сигналом, причем соответствующий аналоговый сигнал выводят из соответствующей пиксельной секции.
38. Способ аналого-цифрового преобразования по п.37, дополнительно содержащий этапы, на которых
выводят в каждую из секций защелки битов низкого уровня высокий уровень, пока опорный сигнал и соответствующий аналоговый сигнал не совпадают, и
выводят в одну из секций защелки битов низкого уровня низкий уровень при совпадении опорного сигнала и соответствующего аналогового сигнала.
39. Способ аналого-цифрового преобразования по п.31, дополнительно содержащий этап, на котором
запускают при переключении выходного сигнала компаратора операцию защелки счетчика, выводящего выходной сигнал счета, посредством секций защелки битов низкого уровня.
40. Способ аналого-цифрового преобразования по п.31, дополнительно содержащий этап, на котором
выполняют коррелированную двойную обработку выборки для данных защелки секций защелки битов низкого уровня.
RU2012144843/07A 2010-04-30 2011-04-22 Аналого-цифровой преобразователь столбцов, способ аналого-цифрового преобразования столбцов, твердотельный элемент получения изображений и система камеры RU2012144843A (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-105795 2010-04-30
JP2010105795A JP5728826B2 (ja) 2010-04-30 2010-04-30 カラムａ／ｄ変換器、カラムａ／ｄ変換方法、固体撮像素子およびカメラシステム
PCT/JP2011/002359 WO2011135814A1 (en) 2010-04-30 2011-04-22 Column a/d converter, column a/d conversion method, solid-state imaging element and camera system

Publications (1)

Publication Number Publication Date
RU2012144843A true RU2012144843A (ru) 2014-04-27

Family

ID=44861139

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2012144843/07A RU2012144843A (ru) 2010-04-30 2011-04-22 Аналого-цифровой преобразователь столбцов, способ аналого-цифрового преобразования столбцов, твердотельный элемент получения изображений и система камеры

Country Status (11)

Country Link
US (2) US9019138B2 (ru)
EP (1) EP2564587B1 (ru)
JP (1) JP5728826B2 (ru)
KR (1) KR101820984B1 (ru)
CN (1) CN102845055B (ru)
AR (1) AR080986A1 (ru)
BR (1) BR112012027216A2 (ru)
RU (1) RU2012144843A (ru)
TW (1) TWI507038B (ru)
WO (1) WO2011135814A1 (ru)
ZA (1) ZA201207608B (ru)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5728826B2 (ja) * 2010-04-30 2015-06-03 ソニー株式会社 カラムａ／ｄ変換器、カラムａ／ｄ変換方法、固体撮像素子およびカメラシステム
US9357147B2 (en) 2012-02-29 2016-05-31 Sony Corporation Column A/D converter, column A/D conversion method, solid imaging device, and camera system
TW201351889A (zh) * 2012-05-21 2013-12-16 Sony Corp Ａ／ｄ轉換器、固體攝像裝置及電子機器
JP6049332B2 (ja) * 2012-07-11 2016-12-21 キヤノン株式会社 光電変換装置および撮像システム
JP6132506B2 (ja) 2012-10-05 2017-05-24 キヤノン株式会社 光電変換装置および撮像システム
JP6037947B2 (ja) * 2013-06-11 2016-12-07 ルネサスエレクトロニクス株式会社 固体撮像装置および半導体装置
KR102135684B1 (ko) 2013-07-24 2020-07-20 삼성전자주식회사 카운터 회로, 이를 포함하는 아날로그-디지털 컨버터, 이미지 센서 및 이를 이용하는 상관 이중 샘플링 방법
TWI631854B (zh) * 2013-08-05 2018-08-01 日商新力股份有限公司 Conversion device, imaging device, electronic device, conversion method
KR102075093B1 (ko) 2013-08-14 2020-03-03 삼성전자주식회사 이미지 센서, 아날로그-디지털 컨버터 및 아날로그-디지털 변환 방법
TWI650016B (zh) * 2013-08-22 2019-02-01 新力股份有限公司 成像裝置、製造方法及電子設備
JP6394056B2 (ja) 2013-11-27 2018-09-26 ソニー株式会社 Ａ／ｄ変換装置、グレイコード生成装置、撮像素子、並びに、電子機器
KR102292644B1 (ko) 2013-12-24 2021-08-23 삼성전자주식회사 고속으로 동작하는 이미지 센서
KR102130611B1 (ko) * 2013-12-31 2020-07-06 삼성전자주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서 및 이미지 센서의 동작 방법
JP6245997B2 (ja) * 2014-01-16 2017-12-13 キヤノン株式会社 固体撮像装置及び撮像システム
JP6341688B2 (ja) * 2014-02-25 2018-06-13 キヤノン株式会社 固体撮像装置及び撮像システム
WO2016056394A1 (ja) * 2014-10-06 2016-04-14 ソニー株式会社 信号処理装置および方法、撮像素子、並びに電子機器
JP6579744B2 (ja) * 2014-11-28 2019-09-25 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法、及び撮像装置の検査方法
WO2016136500A1 (ja) 2015-02-26 2016-09-01 ソニー株式会社 撮像素子、処理方法、及び、電子機器
JP6674224B2 (ja) * 2015-10-22 2020-04-01 キヤノン株式会社 固体撮像装置
JP6239665B2 (ja) 2016-03-16 2017-11-29 株式会社東芝 半導体装置
US10841524B2 (en) 2016-12-27 2020-11-17 Sony Semiconductor Solutions Corporation Imaging element and method for controlling imaging element, imaging apparatus, and electronic apparatus
JP6195142B1 (ja) * 2017-01-30 2017-09-13 テックポイント インクＴｅｃｈｐｏｉｎｔ，Ｉｎｃ． Ａｄ変換装置及び撮像装置
WO2018235638A1 (ja) 2017-06-20 2018-12-27 シャープ株式会社 アナログデジタル変換器および固体撮像素子
WO2019026155A1 (ja) 2017-07-31 2019-02-07 シャープ株式会社 表示デバイスの製造方法および表示デバイス
JP6910255B2 (ja) 2017-09-14 2021-07-28 シャープ株式会社 Ａｄ変換器、および固体撮像素子
KR102359298B1 (ko) 2017-09-25 2022-02-07 삼성전자주식회사 디지털 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서
WO2019107085A1 (ja) * 2017-11-29 2019-06-06 パナソニックＩｐマネジメント株式会社 固体撮像装置、撮像システム
US10326955B1 (en) 2018-01-16 2019-06-18 Omnivision Technologies, Inc. Image sensor readout circuitry including analog-to-digital conversion with hybrid counter structure
JP6753985B2 (ja) 2018-08-10 2020-09-09 シャープ株式会社 アナログデジタル変換器および固体撮像素子
JP6797249B2 (ja) * 2018-08-10 2020-12-09 シャープ株式会社 Ａｄ変換器、および固体撮像素子
KR102592932B1 (ko) * 2018-09-19 2023-10-24 에스케이하이닉스 주식회사 고속 데이터 리드아웃 장치 및 그를 이용한 씨모스 이미지 센서
US10659055B1 (en) 2018-11-14 2020-05-19 Omnivision Technologies, Inc. Two stage gray code counter with a redundant bit
KR20200142169A (ko) 2019-06-12 2020-12-22 삼성전자주식회사 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
US10659056B1 (en) 2019-06-13 2020-05-19 Omnivision Technologies, Inc. Gray code counting signal distribution system
US11585849B2 (en) * 2019-07-02 2023-02-21 Nxp Usa, Inc. Apparatuses involving calibration of input offset voltage and signal delay of circuits and methods thereof
JP7419013B2 (ja) * 2019-10-11 2024-01-22 キヤノン株式会社 光電変換装置及び撮像システム
JP7145989B2 (ja) 2020-04-01 2022-10-03 シャープ株式会社 固体撮像素子
KR20220105496A (ko) 2021-01-20 2022-07-27 삼성전자주식회사 펄스 생성기 및 이를 포함하는 이미지 센서

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877715A (en) * 1997-06-12 1999-03-02 International Business Machines Corporation Correlated double sampling with up/down counter
JP4470700B2 (ja) * 2004-02-23 2010-06-02 ソニー株式会社 Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
JP4423111B2 (ja) * 2004-06-01 2010-03-03 キヤノン株式会社 撮像素子および撮像システム
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP5040427B2 (ja) * 2007-05-11 2012-10-03 ソニー株式会社 データ処理方法、データ処理装置、固体撮像装置、撮像装置、電子機器
US7671317B2 (en) * 2007-07-25 2010-03-02 Panasonic Corporation Physical quantity detecting apparatus and method for driving the same
JP4953959B2 (ja) * 2007-07-25 2012-06-13 パナソニック株式会社 物理量検知装置およびその駆動方法
JP4953970B2 (ja) * 2007-08-03 2012-06-13 パナソニック株式会社 物理量検知装置およびその駆動方法
JP4389981B2 (ja) * 2007-08-06 2009-12-24 ソニー株式会社 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および撮像装置
JP4386118B2 (ja) * 2007-08-31 2009-12-16 ソニー株式会社 撮像回路
JP4996425B2 (ja) * 2007-11-12 2012-08-08 キヤノン株式会社 デジタルカウンタ、タイミング生成装置、撮像システム、及び撮像装置
JP2010063055A (ja) * 2008-09-08 2010-03-18 Sony Corp 逐次比較型ａ／ｄ変換器、逐次比較型ａ／ｄ変換器の制御方法、固体撮像装置および撮像装置
JP5372667B2 (ja) * 2009-09-01 2013-12-18 オリンパス株式会社 Ａｄ変換器および固体撮像装置
JP5728826B2 (ja) * 2010-04-30 2015-06-03 ソニー株式会社 カラムａ／ｄ変換器、カラムａ／ｄ変換方法、固体撮像素子およびカメラシステム

Also Published As

Publication number Publication date
US20130015329A1 (en) 2013-01-17
US9019138B2 (en) 2015-04-28
EP2564587A4 (en) 2016-06-22
AR080986A1 (es) 2012-05-23
TWI507038B (zh) 2015-11-01
TW201146000A (en) 2011-12-16
CN102845055B (zh) 2016-06-01
KR101820984B1 (ko) 2018-03-08
CN102845055A (zh) 2012-12-26
WO2011135814A1 (en) 2011-11-03
JP2011234326A (ja) 2011-11-17
US9473722B2 (en) 2016-10-18
EP2564587B1 (en) 2020-06-03
KR20130066580A (ko) 2013-06-20
ZA201207608B (en) 2013-04-24
JP5728826B2 (ja) 2015-06-03
EP2564587A1 (en) 2013-03-06
US20150326243A1 (en) 2015-11-12
BR112012027216A2 (pt) 2016-07-26

Similar Documents

Publication Publication Date Title
RU2012144843A (ru) Аналого-цифровой преобразователь столбцов, способ аналого-цифрового преобразования столбцов, твердотельный элемент получения изображений и система камеры
JP2016005147A5 (ru)
JP6053750B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法
TWI377838B (en) Solid-state imaging device, method of driving the same, and camera
US9450596B2 (en) Ramp and successive approximation register analog to digital conversion methods, systems and apparatus
US20140008515A1 (en) Hybrid analog-to-digital converter having multiple adc modes
US20150049232A1 (en) Image sensor and analog to digital converter and analog to digital converting method thereof
JP2015162751A5 (ru)
US9041838B2 (en) High dynamic range imager system
JP2013009087A5 (ru)
JP2013211832A5 (ru)
JP5077091B2 (ja) 固体撮像装置
RU2012145106A (ru) Аналого-цифровой преобразователь, способ аналого-цифрового преобразования, твердотельный элемент формирования изображения и система камеры
US10609317B2 (en) Time detection circuit, AD conversion circuit, and solid-state imaging device
EP2568699A3 (en) Solid-state imaging apparatus and method for driving solid-state imaging apparatus
US9560302B2 (en) Imaging apparatus having comparator configured to compare pixel signal with reference signal that changes with time
KR20080022887A (ko) 멀티플 샘플링을 이용한 ｃｄｓ 및 ａｄｃ 장치 및 방법
KR20150122284A (ko) Ｓａｒ 및 ｓｓ 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서
US8912942B2 (en) Successive-approximation-register analog-to-digital converter (SAR ADC) and method thereof
KR102292137B1 (ko) 이미지 센서와 이를 포함하는 이미지 처리 시스템
JP2014146849A5 (ru)
CN105338269A (zh) 双数据速率计数器和模数转换器以及cmos图像传感器
JP2016103809A5 (ru)
KR20130106221A (ko) 이미지 센서
US8969770B2 (en) Correlated double sampling to include a controller to increment and invert a count during a first period and a second period

Legal Events

Date Code Title Description
FA92 Acknowledgement of application withdrawn (lack of supplementary materials submitted)

Effective date: 20150907