JP5943576B2 - 固体撮像装置及び固体撮像装置の駆動方法 - Google Patents

Description

本発明は、スキャナ、ビデオカメラ又はデジタルスチルカメラ等に用いられる固体撮像装置及び固体撮像装置の駆動方法に関する。

近年、イメージセンサにアナログデジタル（ＡＤ）変換回路を内蔵したものが研究されている。その一形態として、画素配列の列（カラム）毎にＡＤ変換回路（ＡＤＣ）を設けた、カラムＡＤＣと呼ばれる形式がある。カラムＡＤＣに用いられるＡＤ変換形式としてランプ型カラムＡＤＣという方式がよく知られている。ランプ型カラムＡＤＣは、列毎に設けられた比較器とランプ信号源とを有する。その比較器は参照信号となるランプ信号と画素信号とを比較し、画素信号の電位とランプ信号の電位の大小関係が逆転するまでの時間を計測し、その時間をデジタルデータとして列毎に設けられた列メモリに記憶する例が多い。例えば、特許文献１には、参照信号（スロープ信号）と、参照信号の電圧が初期電圧からの変化を開始してからの時間をカウントする、いわゆる共通カウンタと呼ばれる１個のカウンタを用いる方法が開示されている。

特開２００９−６０３２７号公報 特開２００６−８１２０３号公報

共通カウンタを用いたランプ型カラムＡＤＣを搭載したイメージセンサでは、ランプ信号と画素信号の電位差が大きいと、所定のＡＤ変換期間で比較処理が終了せず、記憶手段への書き込みが行われない。このような場合、記憶手段は前に書き込まれたデータを保持し、異常な画像が出力されることとなる。このような問題に対して、レベル固定回路を付加することで抑制する方法が特許文献２に開示されている。しかし、特許文献２の方法では、レベル固定回路を付加することでチップ面積が増大するという課題がある。

本発明の目的は、異常な画像が出力されることを抑制することができる固体撮像装置及び固体撮像装置の駆動方法を提供することである。

本発明の固体撮像装置は、行列状に配列され、光電変換によって生成された光信号を出力する複数の画素と、前記複数の画素に対応して設けられ、前記複数の画素の各々から出力される前記光信号と時間的にレベルが変化する参照信号とを比較した結果を示す比較結果信号を出力する複数の比較部と、前記複数の比較部に対応して設けられ、対応する比較部が出力する前記比較結果信号の信号値の変化に基づいて、前記光信号に対応するカウント値を記憶する複数の記憶部と、前記比較結果信号と前記記憶部をリセットする制御信号とが入力され、前記比較結果信号と前記制御信号とを出力する制御回路と、時間をカウントした値である前記カウント値を、前記複数の記憶部に共通に出力するカウンタとを有し、前記記憶部は、前記制御回路から出力される前記比較結果信号に基づいて、前記カウント値を保持し、前記カウンタは、リセット値をさらに出力し、前記リセット値を前記カウンタが出力している期間に、前記制御回路が前記制御信号を前記記憶部に出力することによって、前記記憶部がリセットされることを特徴とする。

異常な画像が出力されることを抑制できる。

第１の実施形態による固体撮像装置の構成例を示す図である。 図１の固体撮像装置の動作例を説明するためのタイミングチャートである。 本発明の第２の実施形態による固体撮像装置の構成例を示す図である。 図３の固体撮像装置の動作例を説明するためのタイミングチャートである。 第２の実施形態による固体撮像装置の他の構成例を示す図である。 図５の固体撮像装置の動作例を説明するためのタイミングチャートである。 本発明の第３の実施形態による固体撮像装置の構成例を示す図である。 図７の固体撮像装置の動作例を説明するためのタイミングチャートである。 本発明の第１の実施形態による固体撮像装置の構成例を示す図である。 本発明の第４の実施形態による固体撮像装置の構成例を示す図である。 図１０の固体撮像装置の動作例を説明するタイミングチャートである。 第５の実施形態による動作例を説明するタイミングチャートである。 第６の実施形態による動作例を説明するタイミングチャートである。 固体撮像装置の構成例を示す図である。 画素の等価回路図である。 図１４の固体撮像装置の動作例を示すタイミング図である。

（第１の実施形態）
図９は、本発明の第１の実施形態による固体撮像装置の構成例を示す図である。固体撮像装置１００は、画素部１と、読み出し回路２と、比較部３と、記憶部５０と、参照信号生成手段６と、カウンタ７と、垂直走査回路１５と、水平走査回路６５と、信号処理回路７０と、出力部６０とを有する。画素部１は、図１４の画素部２１０と同様に、２次元行列状に配列された複数の画素２１０−１を有する。複数の画素２１０−１は、それぞれ光電変換により信号を生成する。読み出し回路２は、行列状に配列された複数の画素２１０−１の各列に設けられ、複数の画素２１０−１の信号を列毎に読み出す。比較部３は、読み出し回路２に接続され、読み出し回路２から出力される信号と、参照信号生成手段６により生成される時間的にレベルが変化する参照信号とを比較する。カウンタ７は、参照信号生成手段６により生成される参照信号のレベルが変化を開始してからの時間をカウントする。記憶部５０は、比較部３に接続され、読み出し回路２から出力される信号と参照信号生成手段６により生成される参照信号との大小関係が逆転したときのカウンタ７のカウント値を記憶する。垂直走査回路１５は、行単位で、画素部１内の画素２１０−１の選択、画素２１０−１のリセット等を制御する。記憶部５０に記憶されたカウント値は、水平走査回路６５からの信号によって、列毎に信号処理回路７０に順次転送される。信号処理回路７０は、画素２１０−１のリセット状態のＮ信号のカウント値と画素２１０−１の非リセット状態のＳ信号のカウント値の差分をとることで、画素の信号成分を抽出し、また必要に応じてその他の演算処理を行い、出力部６０へ出力する。

次に、本実施形態の説明を容易にするために、ＡＤ変換器を持たない固体撮像装置の構成例とその動作を説明する。図１４は、固体撮像装置内の画素部２１０及びその下方に配置された読み出し回路の構成例を示す図であり、図９の比較部３、参照信号生成手段６、カウンタ７及び記憶部５０を省略した図である。一方で、図１の構成ではＣＤＳ回路１１９及び差分処理部１１８がない。ＣＤＳ回路１１９は、増幅回路２２０−１の後段に設けられる。画素部２１０は、複数列かつ複数行に配列された複数の画素２１０−１を含んで構成される。図１４において、左から数えて奇数列目の画素から出力される信号は、画素部２１０の下方に配置された読み出し回路によって読み出される。一方、左から数えて偶数列目の画素から出力される信号は、画素部２１０の上方に配置される不図示の読み出し回路によって読み出される。このように、読み出し回路を交互に設けることで、読み出し回路をレイアウトする際に画素部２１０の２列分の面積を用いることができる。

図１５は、１つの画素２１０−１の回路図である。転送スイッチ１０２は、転送パルスＰＴＸによって駆動される。リセットスイッチ１０３は、リセットパルスＰＲＥＳによって駆動される。行選択スイッチ１０５は、行選択パルスＰＳＥＬによって駆動される。ＰＴＸは、ＰＴＸ１〜ｎ（ｎは、行数）を代表する標記である。ＰＲＥＳは、ＰＲＥＳ１〜ｎを代表する標記である。ＰＳＥＬは、ＰＳＥＬ１〜ｎを代表する標記である。画素２１０−１は、行選択スイッチ１０５を持たないものであっても良く、その場合には、リセットスイッチ１０３によって増幅ＭＯＳＦＥＴ１０４のゲートの電位を設定することで画素の選択又は非選択を行う。

図１６は、図１４の固体撮像装置の動作例を示すタイミング図である。以下、図１４〜図１６を参照しながら固体撮像装置の動作例を説明する。読み出し動作に先立って、設定された露光時間で画素部２１０が露光され、フォトダイオード１０１に光電荷が蓄積される。以下の説明は、垂直走査回路２１５が出力するＰＲＥＳ１、ＰＴＸ１、ＰＳＥＬ１によって駆動される行が選択されているものとする。

まず、画素リセットパルスＰＲＥＳがハイレベルからローレベルとなり、増幅ＭＯＳＦＥＴ１０４のゲート電極のリセットが解除される。このとき、該ゲート電極に接続された浮遊拡散部ＦＤには、リセットを解除したことに対応する電位が保持される。続いて、行選択パルスＰＳＥＬがハイレベルとなると、増幅ＭＯＳＦＥＴ１０４と定電流源１０７によって形成されているソースフォロワ回路によって浮遊拡散部ＦＤの電位に対応する出力が垂直出力線Ｖ−１に現れる。この状態でクランプパルスＰＣ０Ｒがハイレベルに活性化されることによって、クランプスイッチ１０９がオンして可変増幅部１３１が電圧フォロワ状態となり、クランプ容量１０８の列アンプ側の電極が電圧ＶＲＥＦとほぼ等しくなる。その後、クランプパルスＰＣ０Ｒがハイレベルからローレベルに非活性化され、垂直出力線Ｖ−１上の出力がクランプされる。

続いて、蓄積パルスＰＴＮがハイレベルに活性化され、増幅回路２２０−１のオフセット信号が転送ゲート１１０ｎを介して保持容量１１２ｎに記憶される。その後、転送パルスＰＴＸがハイレベルに活性化されることによって転送スイッチ１０２が一定期間ハイレベルとなり、フォトダイオード１０１に蓄積された光電荷が増幅ＭＯＳＦＥＴ１０４のゲート電極に転送される。ここでは、転送される電荷は電子であり、転送された電荷の量の絶対値をＱ、浮遊拡散部ＦＤの容量をＣＦＤとすると、ゲート電位はＱ／ＣＦＤだけ低下する。これに対応して、垂直出力線Ｖ−１の電位が変化する。ソースフォロワゲインをＧｓｆとすると、フォトダイオード１０１からフローティングディフュージョン部ＦＤに電荷を転送することによる垂直出力線Ｖ−１の電位Ｖｖｌの変化分ΔＶｖｌは、（１）式で表される。
ΔＶｖｌ＝−Ｑ・Ｇｓｆ／ＣＦＤ ・・・（１）

この電位変化ΔＶｖｌは、演算増幅器１２０、クランプ容量１０８及び帰還容量１２１によって構成される可変増幅部１３１によって電圧増幅され、可変増幅部１３１の出力Ｖｃｔは、（２）式で表される。
Ｖｃｔ＝ＶＲＥＦ＋Ｑ・（Ｇｓｆ／ＣＦＤ）・（Ｃ０／Ｃｆ） ・・・（２）

ここで、Ｃ０は、クランプ容量１０８の容量、Ｃｆは、感度切り替えパルスｘ１、ｘ２、ｘ４が活性化されたときにそれぞれ選択される帰還容量１２１ａ、１２１ｂ、１２１ｃの容量値を示している。例えば、Ｃ０＝１ｐＦである。帰還容量１２１ａが選択されたときは、Ｃｆ＝１ｐＦ、帰還容量１２１ｂが選択されたときは、Ｃｆ＝０．５ｐＦ、帰還容量１２１ｃが選択されたときは、Ｃｆ＝０．２５ｐＦである。−Ｃ０／Ｃｆで表される電圧増幅率は、それぞれ−１倍、−２倍、−４倍となっている。すなわち、演算増幅器１２０に対して負帰還をかけている系において、複数の帰還容量１２１ａ〜ｃのいずれを選択するかを切り替えることで、ＣｆとＣ０との分圧比で決まる帰還係数を変化させ、電圧増幅率を切り替えることができる。なお、電圧増幅率に負の符号がついているのは、反転増幅回路であることを示している。転送パルスＰＴＸがローレベルになった後に蓄積パルスＰＴＳがハイレベルになり、このときの増幅回路２２０−１から出力されているレベルが転送ゲート１１０ｓを介して保持容量１１２ｓに蓄積される。

続いて、水平走査回路６５が発生する走査パルスＣＯＬＳＥＬ１、ＣＯＬＳＥＬ２、・・・によって列選択スイッチ１１４ｓ及び１１４ｎが順番にオンにされる。すると、保持容量１１２ｓに蓄積されている信号は列の順番に水平出力線１１６ｓに出力され、保持容量１１２ｎに蓄積されている信号は列の順番に水平出力線１１６ｎに出力される。複数列の信号対は、順番に水平出力線１１６ｓ及び１１６ｎに出力される。差分処理部１１８は、水平出力線１１６ｓ及び１１６ｎに出力された各列の信号対の差分を出力する。これにより、保持容量１１２ｓに保持された信号に含まれるノイズ成分を低減することができる。

以下の説明におけるＮ信号とは、図９の比較部３よりも前にＣＤＳ回路を備える場合には、図１６で信号ＰＴＮによってサンプリングされる信号に相当する。一方、ＣＤＳ回路を持たない場合には、フローティングディフュージョン部ＦＤをリセットしたことに対応して垂直出力線Ｖ−１に出力される信号に相当する。同様に、以下の説明におけるＳ信号とは、比較部３よりも前にＣＤＳ回路を備える場合には、図１６で信号ＰＴＳによってサンプリングされる信号に相当する。一方、ＣＤＳ回路を持たない場合には、フォトダイオード１０１で発生した電荷をフローティングディフュージョン部ＦＤに転送したことによって垂直出力線Ｖ−１に出力される信号に相当する。

図１は、図９の固体撮像装置の一部の回路構成例を示す図である。図９の記憶部５０は、第１の記憶手段４及び第２の記憶手段５を有する。複数の読み出し回路２は、行列状に配列された複数の画素２１０−１の列毎に設けられ、複数の画素２１０−１の信号を列毎に読み出す。複数の比較部３は、複数の読み出し回路２に接続され、複数の読み出し回路２から出力される信号と、参照信号生成手段６により生成される時間的にレベルが変化する参照信号とを比較する。複数の論理和（ＯＲ）回路１１は、それぞれ複数の比較部３の出力信号と制御信号ＩＮＴとの論理和信号を出力する。複数の論理積（ＡＮＤ）回路１２は、それぞれ複数の論理和回路１１の出力信号と制御信号ＳＥＬ＿Ｎとの論理積信号を出力する。複数の論理積回路１３は、それぞれ複数の論理和回路１１の出力信号と制御信号ＳＥＬ＿Ｓとの論理積信号を出力する。カウンタ５は、制御信号ＳＥＬ及びＣＮＴを入力し、参照信号生成手段６により生成される参照信号のレベルが変化を開始してからの時間をカウントする。複数の第１の記憶手段４は、複数の論理積信号１２の出力信号を入力し、複数の読み出し回路２から出力されるＮ信号と参照信号生成手段６により生成される参照信号との大小関係が逆転したときのカウンタ７のカウント値を列毎に記憶する。複数の第２の記憶手段５は、複数の論理積信号１２の出力信号を入力し、複数の読み出し回路２から出力されるＳ信号と参照信号生成手段６により生成される参照信号との大小関係が逆転したときのカウンタ７のカウント値を記憶する。リセット部は、論理和回路１１、論理積回路１２及び論理積回路１３を有し、第１の記憶手段４及び第２の記憶手段５を含む記憶部５０が記憶するカウント値をリセットする。

カウンタ７は、内部のカウンタ回路からのカウント値とリセットカウント値を選択的に出力する。第１の記憶手段４及び第２の記憶手段５は、カウンタ７により出力されるカウント値を入力する。第１の記憶手段４は、画素２１０−１のリセット状態で画素２１０−１から読み出されたＮ信号のカウント値を記憶する。第２の記憶手段５は、画素２１０−１の非リセット状態で画素２１０−１から読み出されたＳ信号のカウント値を記憶する。第１の記憶手段４及び第２の記憶手段５は、それぞれ制御信号ＳＥＬ＿Ｎ及びＳＥＬ＿Ｓにより選択される。選択された記憶手段４又は５は、比較部３の出力信号と複数列で共通の制御信号ＩＮＴのいずれかの信号により、カウンタ７のカウント値を記憶する。比較部３は、読み出し回路２の出力信号と参照信号との電位の大きさを比較し、比較結果に応じてハイレベル又はローレベルの信号を出力する。読み出し回路２の出力信号と参照信号の電位の大小関係が逆転する時、比較部３の出力はハイレベルからローレベルもしくはローレベルからハイレベルに遷移する。この比較部３の出力電位が反転するタイミングで、第１の記憶手段４又は第２の記憶手段５がカウンタ７から出力されるカウント値を記憶する。第１の記憶手段４及び第２の記憶手段５に記憶されたカウント値は、水平走査回路６５（図９）からの信号によって、列毎に信号処理回路７０に順次転送される。信号処理回路７０は、第１の記憶手段４のカウント値と第２の記憶手段５のカウント値の差分をとることにより、画素の信号成分を抽出し、また必要に応じてその他の演算処理を行い、出力部６０に出力する。

図２は、図１の固体撮像装置の動作例を説明するためのタイミングチャートである。図２のタイミングチャートは、垂直走査回路１５により選択された１行分の画素２１０−１からの信号をＡＤ変換して出力するタイミングを示し、画素読出し期間Ｔ１Ｎ，Ｔ１Ｓ、ＡＤ変換期間Ｔ２Ｎ，Ｔ２Ｓ、及び水平走査期間Ｔ３を有する。ＡＤ変換期間Ｔ２Ｎでは、画素２１０−１のリセット状態のＮ信号のＡＤ変換が行われる。ＡＤ変換期間Ｔ２Ｓでは、画素２１０−１の非リセット状態のＳ信号のＡＤ変換が行われる。

まず、期間Ｔ１Ｎにて、図１６の信号ＰＴＮによりサンプリングされたアナログのＮ信号が読み出し回路２により読み出される。次に、期間Ｔ２Ｎにて、まず制御信号ＳＥＬがハイレベルの期間に、カウンタ７はリセットカウント値Ｄ＿ＤＡＴＡを出力する。制御信号ＳＥＬがハイレベルの期間において、制御信号ＩＮＴがハイレベルの期間に、論理和回路１１はハイレベルを出力する。この時、制御信号ＳＥＬ＿Ｎがハイレベルであるので、論理積回路１２がハイレベルを出力する。第１の記憶手段４は、論理積回路１２からハイレベルの信号を入力すると、カウンタ７のリセットカウント値Ｄ＿ＤＡＴＡを書き込み、第１の記憶手段４がリセットされる。その後、制御信号ＣＮＴがハイレベルになると、参照信号生成手段６は参照信号の生成を開始し、カウンタ７はカウントアップ動作を開始する。カウンタ７は、初期値が０であり、参照信号のレベルが変化を開始してからの時間をカウントする。参照信号は、時間に対して変化する信号である。例えば、参照信号は、時間に対してレベルが直線的に変化するランプ信号、又は階段状に変化する参照信号でもよい。図２では、参照信号として、ランプ信号の例を示す。制御信号ＣＮＴがハイレベルになると、参照信号はレベルの傾斜を開始する。比較部３は、読み出し回路２が出力するＮ信号と参照信号生成手段６が出力する参照信号とを比較する。参照信号の電位がＮ信号の電位より大きくなった時に、図２の比較部出力のように、比較部３の出力はローレベルからハイレベルへと遷移する。比較部３の出力がハイレベルになると、制御信号ＳＥＬ＿Ｎがハイレベルとなるので、論理積回路１２はハイレベルの信号を出力する。第１の記憶手段４は、論理積回路１２からハイレベルの信号を入力すると、カウンタ７のカウント値を、Ｎ信号のＡＤ変換結果のデジタルデータとして書き込む。その後、制御信号ＣＮＴ及びＳＥＬ＿Ｎがローレベルになると、参照信号のレベル変化が終了し、カウンタ７は０にリセットされる。

その後、期間Ｔ１Ｓにて、転送パルスＰＴＸ（図１６）がハイレベルになり、図１６の信号ＰＴＳによってサンプリングされたＳ信号が読み出し回路２により読み出される。次に、期間Ｔ２Ｓでは、期間Ｔ２Ｎと同様に、まず制御信号ＳＥＬがハイレベルの期間に、カウンタ７はリセットカウント値Ｄ＿ＤＡＴＡを出力する。制御信号ＳＥＬがハイレベルの期間において、制御信号ＩＮＴがハイレベルの期間に、論理和回路１１はハイレベルを出力する。この時、制御信号ＳＥＬ＿Ｓがハイレベルであるので、論理積回路１３がハイレベルを出力する。第２の記憶手段５は、論理積回路１３からハイレベルの信号を入力すると、カウンタ７のリセットカウント値Ｄ＿ＤＡＴＡを書き込み、第２の記憶手段５がリセットされる。その後、制御信号ＣＮＴがハイレベルになると、参照信号生成手段６は参照信号の生成を開始し、カウンタ７はカウントアップ動作を開始する。カウンタ７は、初期値が０であり、参照信号のレベルが変化を開始してからの時間をカウントする。比較部３は、読み出し回路２が出力するＳ信号と参照信号生成手段６が出力する参照信号とを比較する。参照信号の電位がＳ信号の電位より大きくなった時に、図２の比較部出力のように、比較部３の出力はローレベルからハイレベルへと遷移する。比較部３の出力がハイレベルになると、制御信号ＳＥＬ＿Ｓがハイレベルとなるので、論理積回路１３はハイレベルの信号を出力する。第２の記憶手段５は、論理積回路１３からハイレベルの信号を入力すると、カウンタ７のカウント値を、Ｓ信号のＡＤ変換結果のデジタルデータとして書き込む。その後、制御信号ＣＮＴ及びＳＥＬ＿Ｓがローレベルになると、参照信号のレベル変化が終了し、カウンタ７は０にリセットされる。

なお、第１の記憶手段４と第２の記憶手段５に書き込むリセットカウント値Ｄ＿ＤＡＴＡを異ならせることも可能である。具体的には、第１の記憶手段４には、暗時（リセット時）におけるターゲットのコードや、正常なデータ範囲で取り得る最小値を設定することによりリセットすることが考えられる。一方、第２の記憶手段５には、飽和レベルに相当するコードを書き込むことによりリセットすることが考えられる。リセット部は、論理和回路１１、論理積回路１２及び１３を有し、第１の記憶手段４と第２の記憶手段５とを互いに異なるタイミングでリセットする。

ＡＤ変換期間Ｔ２Ｓの後に、水平走査期間Ｔ３では、走査信号ＳＣＡＮがハイレベルになり、第１の記憶手段４及び第２の記憶手段５に記憶されたカウント値は、水平走査回路６５（図９）から出力される信号によって、列毎に信号処理回路７０に順次転送される。読み出す画素２１０−１の行を変えて図２のタイミングチャートの処理を繰り返すことにより、全行あるいは一部の行の画素２１０−１の信号を読み出すことができる。共通カウンタ７を用いたランプ型カラムＡＤＣでは、所定のＡＤ変換期間Ｔ２Ｎ又はＴ２Ｓで比較処理が終了しない場合、記憶手段４又は５への書き込みが行われない。そこで、上記のように、記憶手段４及び５を比較開始前にリセットカウント値Ｄ＿ＤＡＴＡにリセットすることにより、例えば特許文献２のレベル固定回路などを付加することなく、異常な画像が出力されることを抑制できる。

（第２の実施形態）
本発明の第１の実施形態においては、制御信号ＩＮＴがハイレベルの期間に選択された記憶手段４又は５がリセットされる。全列の第１の記憶手段４がリセットされるために、電源に流れる過渡電流や、ふられによる基板電圧の過渡変動が大きくなる可能性がある。本実施形態では、このような現象に対して有効な手法を提供する。

図３は本発明の第２の実施形態による固体撮像装置の構成例を示す図であり、図４は図３の固体撮像装置の動作例を説明するためのタイミングチャートである。以下、本実施形態が第１の実施形態と異なる点を説明する。図１では、すべての論理和回路１１に制御信号ＩＮＴが入力されている。これに対して、図３では、奇数列の論理和回路１１は、比較部３の出力信号と制御信号ＩＮＴ＿Ｏとの論理和信号を出力し、偶数列の論理和回路１１は、比較部３の出力信号と制御信号ＩＮＴ＿Ｅとの論理和信号を出力する。

図４のタイミングチャートに示すように、制御信号ＳＥＬがハイレベルの期間内において、制御信号ＩＮＴ＿Ｏ及びＩＮＴ＿Ｅがハイレベルとなる期間をずらす。これにより、奇数列の記憶手段４及び５と、偶数列の記憶手段４及び５をリセットする期間をずらすことが可能である。

期間Ｔ２Ｎでは、まず、制御信号ＩＮＴ＿Ｏがハイレベルになると、奇数列の論理和回路１１がハイレベルの信号を出力する。そして、制御信号ＳＥＬ＿Ｎがハイレベルであるので、奇数列の論理積回路１２がハイレベルの信号を出力する。奇数列の第１の記憶手段４が奇数列の論理積回路１２からハイレベルの信号を入力すると、奇数列の第１の記憶手段４にリセットカウント値Ｄ＿ＤＡＴＡが書き込まれ、奇数列の第１の記憶手段４がリセットされる。その後、制御信号ＩＮＴ＿Ｅがハイレベルになると、偶数列の論理和回路１１がハイレベルの信号を出力する。そして、制御信号ＳＥＬ＿Ｎがハイレベルであるので、偶数列の論理積回路１２がハイレベルの信号を出力する。偶数列の第１の記憶手段４が偶数列の論理積回路１２からハイレベルの信号を入力すると、偶数列の第１の記憶手段４にリセットカウント値Ｄ＿ＤＡＴＡが書き込まれ、偶数列の第１の記憶手段４がリセットされる。

期間Ｔ２Ｓでは、まず、制御信号ＩＮＴ＿Ｏがハイレベルになると、奇数列の論理和回路１１がハイレベルの信号を出力する。そして、制御信号ＳＥＬ＿Ｓがハイレベルであるので、奇数列の論理積回路１３がハイレベルの信号を出力する。奇数列の第２の記憶手段５が奇数列の論理積回路１３からハイレベルの信号を入力すると、奇数列の第２の記憶手段５にリセットカウント値Ｄ＿ＤＡＴＡが書き込まれ、奇数列の第２の記憶手段５がリセットされる。その後、制御信号ＩＮＴ＿Ｅがハイレベルになると、偶数列の論理和回路１１がハイレベルの信号を出力する。そして、制御信号ＳＥＬ＿Ｓがハイレベルであるので、偶数列の論理積回路１３がハイレベルの信号を出力する。偶数列の第２の記憶手段５が偶数列の論理積回路１３からハイレベルの信号を入力すると、偶数列の第２の記憶手段５にリセットカウント値Ｄ＿ＤＡＴＡが書き込まれ、偶数列の第２の記憶手段５がリセットされる。

このように記憶手段４及び５は、奇数列及び偶数列の複数のブロックに分割される。リセット部は、論理和回路１１、論理積回路１２及び１３を有し、記憶手段４及び５の複数のブロックを互いに異なるタイミングでリセットすることにより、多くの記憶手段４及び５がリセットされることに起因する過渡電流や電源電圧の変動を軽減することができる。本実施形態では、奇数列の記憶手段４及び５と、偶数列の記憶手段４及び５の２つのブロックに分けているが、ブロックの分割方法及び分割数はこれに限られるものではない。

図５は本実施形態による固体撮像装置の他の構成例を示す図であり、図６は図５の固体撮像装置の動作例を説明するためのタイミングチャートである。例えば、記憶手段４及び５の右半分と、記憶手段４及び５の左半分に分割することができる。左半分の論理和回路１１は、比較部３の出力信号と制御信号ＩＮＴ＿Ｌとの論理和信号を出力し、右半分の論理和回路１１は、比較部３の出力信号と制御信号ＩＮＴ＿Ｒとの論理和信号を出力する。

図６のタイミングチャートに示すように、制御信号ＳＥＬがハイレベルの期間内において、制御信号ＩＮＴ＿Ｌ及びＩＮＴ＿Ｒがハイレベルとなる期間をずらす。これにより、左半分の記憶手段４及び５と、右半分の記憶手段４及び５をリセットする期間をずらすことが可能である。

期間Ｔ２Ｎでは、まず、制御信号ＩＮＴ＿Ｌがハイレベルになると、左半分の論理和回路１１がハイレベルの信号を出力する。そして、制御信号ＳＥＬ＿Ｎがハイレベルであるので、左半分の論理積回路１２がハイレベルの信号を出力する。左半分の第１の記憶手段４が左半分の論理積回路１２からハイレベルの信号を入力すると、左半分の第１の記憶手段４にリセットカウント値Ｄ＿ＤＡＴＡが書き込まれ、左半分の第１の記憶手段４がリセットされる。その後、制御信号ＩＮＴ＿Ｒがハイレベルになると、右半分の論理和回路１１がハイレベルの信号を出力する。そして、制御信号ＳＥＬ＿Ｎがハイレベルであるので、右半分の論理積回路１２がハイレベルの信号を出力する。右半分の第１の記憶手段４が右半分の論理積回路１２からハイレベルの信号を入力すると、右半分の第１の記憶手段４にリセットカウント値Ｄ＿ＤＡＴＡが書き込まれ、右半分の第１の記憶手段４がリセットされる。

期間Ｔ２Ｓでは、まず、制御信号ＩＮＴ＿Ｌがハイレベルになると、左半分の論理和回路１１がハイレベルの信号を出力する。そして、制御信号ＳＥＬ＿Ｓがハイレベルであるので、左半分の論理積回路１３がハイレベルの信号を出力する。左半分の第２の記憶手段５が左半分の論理積回路１３からハイレベルの信号を入力すると、左半分の第２の記憶手段５にリセットカウント値Ｄ＿ＤＡＴＡが書き込まれ、左半分の第２の記憶手段５がリセットされる。その後、制御信号ＩＮＴ＿Ｒがハイレベルになると、右半分の論理和回路１１がハイレベルの信号を出力する。そして、制御信号ＳＥＬ＿Ｓがハイレベルであるので、右半分の論理積回路１３がハイレベルの信号を出力する。右半分の第２の記憶手段５が右半分の論理積回路１３からハイレベルの信号を入力すると、右半分の第２の記憶手段５にリセットカウント値Ｄ＿ＤＡＴＡが書き込まれ、右半分の第２の記憶手段５がリセットされる。

以上のように、記憶手段４及び５を左半分及び右半分に分割してリセットすることにより、電源に流れる過渡電流を分散できるという効果がある。

（第３の実施形態）
図７は、本発明の第３の実施形態による固体撮像装置の構成例を示す図である。図７は、図１に対して、読み出し用の記憶手段８及び記憶手段９を追加したものである。制御信号ＭＴＸがハイレベルの期間に、第１の記憶手段４及び第２の記憶手段５に記憶されているデータがそれぞれ第３の記憶手段８及び第４の記憶手段９に転送される。以下、本実施形態が第１の実施形態と異なる点を説明する。

図８は、図７の固体撮像装置の動作例を説明するためのタイミングチャートである。ＡＤ変換期間Ｔ２Ｎ及びＴ２Ｓでは、制御信号ＳＥＬ及びＩＮＴをローレベルに維持し、記憶手段４及び５にリセットカウント値Ｄ＿ＤＡＴＡの書き込みによるリセットを行わない。期間Ｔ２Ｓの後、制御信号ＭＴＸがハイレベルになると、記憶手段４及び５のデータがそれぞれ記憶手段８及び９に転送されて記憶される。次に、制御信号ＳＥＬがハイレベルの期間に、カウンタ７はリセットカウント値Ｄ＿ＤＡＴＡを出力する。そして、制御信号ＳＥＬ＿Ｎ、ＳＥＬ＿Ｓ及びＩＮＴがハイレベルになると、論理積回路１２及び１３がハイレベルの信号を出力し、記憶手段４及び５はカウンタ７が出力するリセットカウント値Ｄ＿ＤＡＴＡを書き込むことによりリセットされる。

水平走査回路６５は、水平走査期間Ｔ３において、記憶手段８及び９に記憶されている列毎のカウント値を順次、信号処理回路７０に転送する。リセット部は、論理和回路１１、論理積回路１２及び１３を有し、水平走査回路６５が転送を行う期間Ｔ３以外の期間にリセットを行う。制御信号ＭＴＸがハイレベルの期間に、読み出し用の記憶手段８及び記憶手段９にデータを転送することで、水平走査期間Ｔ３を、画素読出し期間Ｔ１Ｎ，Ｔ１Ｓ及びＡＤ変換期間Ｔ２Ｎ，Ｔ２Ｓと重ねることができる。これにより、フレームレートの向上が可能となる。このように画素読出し期間Ｔ１Ｎ，Ｔ１Ｓ及びＡＤ変換期間Ｔ２Ｎ，Ｔ２Ｓに水平走査を行う場合、通常、水平走査は、画素読出し期間Ｔ１Ｎ，Ｔ１Ｓ及びＡＤ変換期間Ｔ２Ｎ，Ｔ２Ｓよりも高速である。そのために、全列の記憶手段４及び５がリセットされるために発生する過渡電流や電源電圧の変動が顕著となる。これを、図９を用いて説明する。図９に示すように、記憶部５０、水平走査回路６５、信号処理回路７０及び出力部６０の電源が固体撮像装置の外部から電源配線を介して共通に供給されている。記憶部５０に記憶されたデータは、データバスを介して信号処理回路７０に読み出され、演算処理等が行われ、出力部６０より出力される。固体撮像装置において、全列の記憶手段４及び５がリセットされる場合、例えば電源に流れる過渡電流による電源変動が図中の点線で示される経路２３や、基板を介して出力部６０などにクロストークする。この電源変動により、異常なデータが出力されることになる。このような問題に対して、図８に示すように、水平走査期間Ｔ３ではない期間に、記憶手段４及び５のリセットを行うことにより、異常なデータが出力されることを抑制することができる。

（第４の実施形態）
図１０は、本発明の第４の実施形態による固体撮像装置の構成例を示す図である。本実施形態は、第２及び第３の実施形態を組み合わせた構成となっている。奇数列の論理和回路１１は、比較部３の出力信号と制御信号ＩＮＴ＿Ｏとの論理和信号を出力する。偶数列の論理和回路１１は、比較部３の出力信号と制御信号ＩＮＴ＿Ｅとの論理和信号を出力する。本実施形態では、記憶手段４及び５について、奇数列の記憶手段４及び５と、偶数列の記憶手段４及び５との２つのブロックに分けられている。

図１１は、図１０の固体撮像装置の動作例を説明するためのタイミングチャートである。まず、制御信号ＩＮＴ＿Ｏがハイレベルの期間に、奇数列の記憶手段４及び５はリセットカウント値Ｄ＿ＤＡＴＡを書き込むことによりリセットされる。その後、制御信号ＩＮＴ＿Ｅがハイレベルの期間に、偶数列の記憶手段４及び５はリセットカウント値Ｄ＿ＤＡＴＡを書き込むことによりリセットされる。制御信号ＩＮＴ＿Ｏ及びＩＮＴ＿Ｅがハイレベルとなる期間をずらすことで、奇数列の記憶手段４及び５と、偶数列の記憶手段４及び５とをリセットする期間をずらすことが可能である。このように記憶手段４及び５を複数のブロックに分け、ブロック間で異なる時間にリセットすることで多くの記憶手段４及び５がリセットされることに起因する過渡電流や電源電圧の変動を軽減することができる。第３の実施形態で説明したように、本実施形態では全列の記憶手段４及び５がリセットされるために、発生する過渡電流や電源電圧の変動が大きくなる傾向にあるため、特に効果が大きい。また、本実施形態では、奇数列の記憶手段４及び５と、偶数列の記憶手段４及び５との２つのブロックに分けているが、第２の実施形態と同様に、ブロックの分割方法はこれに限られるものではない。

（第５の実施形態）
図１２は、本発明の第５の実施形態による固体撮像装置の動作例を説明するためのタイミングチャートである。撮像装置の回路構成は、図７で示されるものである。以下、本実施形態が第３の実施形態と異なる点を説明する。期間Ｔ２Ｓの後、制御信号ＭＴＸがハイレベルになると、記憶手段４及び５のデータがそれぞれ記憶手段８及び９に転送されて記憶される。次に、制御信号ＳＥＬがハイレベルの期間に、カウンタ７はリセットカウント値Ｄ＿ＤＡＴＡを出力する。そして、制御信号ＳＥＬ＿Ｎ及びＩＮＴがハイレベルになると、論理積回路１２がハイレベルの信号を出力し、第１の記憶手段４はカウンタ７が出力するリセットカウント値Ｄ＿ＤＡＴＡを書き込むことによりリセットされる。次に、制御信号ＳＥＬ＿Ｓ及びＩＮＴがハイレベルになると、論理積回路１３がハイレベルの信号を出力し、第２の記憶手段５はカウンタ７が出力するリセットカウント値Ｄ＿ＤＡＴＡを書き込むことによりリセットされる。

本実施形態では、記憶手段４及び５をリセットするための制御信号ＳＥＬ＿Ｎ、ＳＥＬ＿Ｓがハイレベルとなる期間をずらすことで、第１の記憶手段４及び第２の記憶手段５をリセットする期間をずらすことが可能である。このように第１の記憶手段４及び第２の記憶手段５を互いに異なる時間にリセットすることで、多くの記憶手段４及び５がリセットされることに起因する過渡電流や電源電圧の変動を軽減することができる。また、第１の記憶手段４をリセットする場合と、第２の記憶手段５をリセットする場合とで、リセットカウント値Ｄ＿ＤＡＴＡを異ならせることも可能である。

（第６の実施形態）
図１３は、本発明の第６の実施形態による固体撮像装置の動作例を説明するためのタイミングチャートである。撮像装置の回路構成は、図１０で示されるものである。以下、本実施形態が第４の実施形態と異なる点を説明する。期間Ｔ２Ｓの後、制御信号ＭＴＸがハイレベルになると、記憶手段４及び５のデータがそれぞれ記憶手段８及び９に転送されて記憶される。次に、制御信号ＳＥＬがハイレベルの期間に、カウンタ７はリセットカウント値Ｄ＿ＤＡＴＡを出力する。そして、制御信号ＳＥＬ＿Ｎ及びＩＮＴ＿Ｏがハイレベルになると、奇数列の論理積回路１２がハイレベルの信号を出力し、奇数列の第１の記憶手段４はカウンタ７が出力するリセットカウント値Ｄ＿ＤＡＴＡを書き込むことによりリセットされる。次に、制御信号ＳＥＬ＿Ｎ及びＩＮＴ＿Ｅがハイレベルになると、偶数列の論理積回路１２がハイレベルの信号を出力し、偶数列の第１の記憶手段４はカウンタ７が出力するリセットカウント値Ｄ＿ＤＡＴＡを書き込むことによりリセットされる。次に、制御信号ＳＥＬ＿Ｓ及びＩＮＴ＿Ｏがハイレベルになると、奇数列の論理積回路１３がハイレベルの信号を出力し、奇数列の第２の記憶手段５はカウンタ７が出力するリセットカウント値Ｄ＿ＤＡＴＡを書き込むことによりリセットされる。次に、制御信号ＳＥＬ＿Ｓ及びＩＮＴ＿Ｅがハイレベルになると、偶数列の論理積回路１３がハイレベルの信号を出力し、偶数列の第２の記憶手段５はカウンタ７が出力するリセットカウント値Ｄ＿ＤＡＴＡを書き込むことによりリセットされる。

本実施形態では、制御信号ＳＥＬ＿Ｎ及びＳＥＬ＿Ｓがハイレベルとなる期間をずらすことで、第１の記憶手段４及び第２の記憶手段５をリセットする期間をずらしている。また、制御信号ＩＮＴ＿Ｏ及びＩＮＴ＿Ｅがハイレベルとなる期間をずらすことで、奇数列の記憶手段４及び５と、偶数列の記憶手段４及び５とをリセットする期間をずらしている。本実施形態では、第２、第４及び第５の実施形態と比較して、同時にリセットされる記憶手段４及び５の数が更に減らされている。

第１〜第６の実施形態によれば、記憶手段４及び５が記憶するカウント値をリセットする。これにより、読み出し回路２の出力信号と参照信号との大小関係が逆転せず、比較部３の出力信号が反転しない場合には、比較処理終了後に、記憶手段４及び５にはリセットカウント値が記憶されている。これにより、異常な画像が出力されることを抑制できる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１ 画素部、２ 読み出し回路、３ 比較部、４ 第１の記憶手段、５ 第２の記憶手段、６ 参照信号生成手段、７ カウンタブロック、１１ 論理和回路、１２，１３ 論理積回路

Claims (9)

1. 行列状に配列され、光電変換によって生成された光信号を出力する複数の画素と、
   前記複数の画素に対応して設けられ、前記複数の画素の各々から出力される前記光信号と時間的にレベルが変化する参照信号とを比較した結果を示す比較結果信号を出力する複数の比較部と、
   前記複数の比較部に対応して設けられ、対応する比較部が出力する前記比較結果信号の信号値の変化に基づいて、前記光信号に対応するカウント値を記憶する複数の記憶部と、
   前記比較結果信号と前記記憶部をリセットする制御信号とが入力され、前記比較結果信号と前記制御信号とを出力する制御回路と、
   時間をカウントした値である前記カウント値を、前記複数の記憶部に共通に出力するカウンタとを有し、
   前記記憶部は、前記制御回路から出力される前記比較結果信号に基づいて、前記カウント値を保持し、
   前記カウンタは、リセット値をさらに出力し、
   前記リセット値を前記カウンタが出力している期間に、前記制御回路が前記制御信号を前記記憶部に出力することによって、前記記憶部がリセットされることを特徴とする固体撮像装置。
2. 前記複数の記憶部の各々は、第１の記憶手段と、第２の記憶手段とを有し、
   前記複数の画素の各々は、前記画素のリセット状態でノイズレベルの信号を出力し、
   前記複数の比較部の各々は、前記複数の画素の各々から出力される前記ノイズレベルの信号と時間的にレベルが変化する参照信号とを比較した結果を示す第２の比較結果信号を出力し、
   前記第１の記憶手段は、
   前記ノイズレベルの信号に対応するカウント値を記憶し、
   前記第２の記憶手段は、前記光信号に対応する前記カウント値を記憶することを特徴とする請求項１記載の固体撮像装置。
3. 前記複数の記憶部は、各々が一部の記憶部を有する複数のブロックに分割され、
   前記複数の記憶部のリセットを、前記ブロックに含まれる前記記憶部で共通に行い、かつ前記複数のブロックの一部のブロックが有する前記記憶部と他の一部のブロックが有する前記記憶部とで、互いに異なるタイミングで行うことを特徴とする請求項１又は２記載の固体撮像装置。
4. 前記複数の比較部の各々は、前記ノイズレベルの信号と時間的にレベルが変化する参照信号との比較と、前記光信号と時間的にレベルが変化する参照信号との比較とを順次行い、
   前記第１の記憶手段のリセットを、前記ノイズレベルの信号と時間的にレベルが変化する参照信号との比較に先立って行い、
   前記第２の記憶手段のリセットを、前記光信号と時間的にレベルが変化する参照信号との比較に先立って行うことを特徴とする請求項２記載の固体撮像装置。
5. さらに、前記複数の記憶部の各々に記憶されているカウント値を順次転送する走査回路を有し、
   前記走査回路が転送を行う期間以外の期間に前記記憶部のリセットを行うことを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
6. 前記リセット値は前記第２の記憶手段に対して、飽和レベルに相当するコードであることを特徴とする請求項２記載の固体撮像装置。
7. 前記カウンタは、リセット値の１つとして、第１のカウント値を出力し、
   さらに前記カウンタは、リセット値の１つとして、前記第１のカウント値とは別の値である第２のカウント値を出力し、
   前記カウンタが前記第１のカウント値を出力している期間に、前記制御回路が前記制御信号を前記第１の記憶手段に出力することによって、前記第１の記憶手段がリセットされ、
   前記カウンタが前記第２のカウント値を出力している期間に、前記制御回路が前記制御信号を前記第２の記憶手段に出力することによって、前記第２の記憶手段がリセットされることを特徴とする請求項２記載の固体撮像装置。
8. 行列状に配列され、光電変換によって生成された光信号を出力する複数の画素と、
   前記複数の画素に対応して設けられた複数の記憶部と、
   前記記憶部をリセットする制御信号を出力する制御回路とを有する固体撮像装置の駆動方法であって、
   前記複数の画素の各々から出力される前記光信号と時間的にレベルが変化する参照信号との比較を行い、
   前記比較において、時間をカウントしたカウント値を、前記複数の記憶部に共通に出力し、
   前記比較の結果の変化に基づいて前記複数の記憶部の各々が前記光信号に対応するカウント値を記憶し、
   前記記憶部は、前記比較の結果の変化に基づいて、前記カウント値を保持し、
   リセット値が前記カウント値の代わりに前記記憶部に出力されている期間に、前記制御回路が前記制御信号を前記記憶部に出力することによって、前記記憶部がリセットされることを特徴とする固体撮像装置の駆動方法。
9. 第１行目の画素の前記光信号と前記参照信号との比較を行い、前記比較の結果の変化に基づく前記カウント値を前記複数の記憶部の各々が記憶し、
   前記第１行目とは別の行の画素の前記光信号に基づく前記カウント値を前記複数の記憶部の各々が記憶するのに先立って、前記複数の記憶部に記憶された前記第１行目の画素の前記光信号に基づく前記カウント値がリセットされることを特徴とする請求項８記載の固体撮像装置の駆動方法。

Images