JP5620652B2 - 固体撮像装置および駆動方法 - Google Patents

Description

本発明は、固体撮像装置、特に、ＣＭＯＳイメージセンサ等のＭＯＳ型の固体撮像装置および駆動方法に関する。

近年、固体撮像装置の一種であるＣＭＯＳイメージセンサの構成および信号読み出し方式について、様々な提案がなされている。一般的には、画素アレイ（撮像領域）中のある一行の画素を選択し、選択された画素でそれぞれ生じた画素信号を並列に垂直信号線（「列信号線」とも称される）を介して読み出す列並列出力型のＣＭＯＳイメージセンサがよく用いられている。また、各垂直信号線にＡＤ変換回路を設け、ＣＭＯＳイメージセンサの内部で画素信号をアナログ形式からデジタル形式に変換するカラムＡＤ型のイメージセンサも提案されている。

図９は、特許文献１に示された固体撮像装置の概略構成図である。

特許文献１の固体撮像装置は、複数の画素回路１１１が行および列に配置されてなる画素アレイ１１０と、画素アレイ１１０の各列に対応して配設されたカラムＡＤ（Ａｎａｌｏｇ Ｄｉｇｉｔａｌ）変換回路１２０と、ＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）を用いて所定変化率で時間的に変化する参照信号ＲＡＭＰを生成する参照信号生成部１５０と、各種タイミングを制御するタイミング制御部１４０と、出力回路１３０とを備えている。

タイミング制御部１４０は、マスタクロックＣＬＫ₀に基づいて種々の内部クロックを生成するとともに、各ブロックの動作タイミング制御信号を生成する。

各画素回路１１１から出力される信号は、垂直信号線１１９（Ｈ₀、Ｈ₁、・・・Ｈ_m）を介してカラムＡＤ変換回路１２０に供給される。

カラムＡＤ変換回路１２０は、参照信号生成部１５０から得られた参照信号ＲＡＭＰと垂直信号線１１９を介して画素回路１１１から得られた画素信号とを比較する比較器１２１と、入力されたクロックをカウントするカウンタ１２２と、参照信号生成部１５０が参照信号の変化を開始させてから比較器１２１が画素信号と参照信号との一致を示すまでにカウンタ１２２によりカウントされて得られたカウント値を、タイミング制御部１４０からの制御信号ＣＮ₃により保持するメモリ１２３とを備える。メモリ１２３に保持された画素信号は、出力信号線１２５および出力回路１３０を介して、映像データＤ₁として外部に出力される。

ここで、比較器１２１は、画素のノイズキャンセル用に入力容量が付随しており、画素信号読み出し時にリセット信号ＲＳＴによりアナログ領域のＣＤＳ（以下「アナログＣＤＳ」と称する）を実行する。リセット信号ＲＳＴは、カウンタ１２２のリセットにも用いられる。カウンタ１２２は、タイミング制御部１４０からの制御信号ＣＮ₂によりアップカウントモードとダウンカウントモードを切り替えてカウント動作を行う。

次に、特許文献１に示された固体撮像装置の動作、特にカラムＡＤ変換回路１２０により画素信号がＡＤ変換される動作について説明する。

図１０は、特許文献１に係る固体撮像装置の動作を示すタイミングチャートである。

タイミング制御部１４０は、リセット信号ＲＳＴにより、カウンタ１２２のカウント値を初期値０にリセットし、制御信号ＣＮ₂によりカウンタ１２２をダウンカウントモードに設定する（時刻ｔ₁）。またタイミング制御部１４０は、行Ｖ_x（ｘ＝０、１、２、・・・ｎ）の画素回路１１１にリセット成分ΔＶを持つ画素信号を読み出させる。画素信号は垂直信号線１１９（Ｈ₀、Ｈ₁、・・・Ｈ_m）に現れる。

タイミング制御部１４０は、比較器１２１をリセット状態とし、垂直信号線１１９の画素信号が安定した頃に（時刻ｔ₂）、参照信号生成部１５０に制御信号ＣＮ₁を供給する。これを受けて参照信号生成部１５０は参照信号ＲＡＭＰの時間的変化を開始させる。同時にタイミング制御部１４０は、カウンタ１２２にクロックＣＫ₀の入力を開始する（時刻ｔ₂）。これを受けてカウンタ１２２は初期値０からダウンカウントを開始する。

参照信号ＲＡＭＰは、時間的に変化していき、ある時刻にリセット成分ΔＶと一致する（時刻ｔ₃）。このとき比較器１２１の出力信号が反転し、これを受けてカウンタ１２２はダウンカウントを停止する。このときのカウント値がリセット成分ΔＶに相当する。

タイミング制御部１４０は、ダウンカウント期間を経過すると（時刻ｔ₄）、参照信号生成部１５０への制御信号ＣＮ₁の供給を停止し、同時にカウンタ１２２へのクロックＣＫ₀の入力を停止する。

続いて、タイミング制御部１４０は、カウンタ１２２をアップカウントモードに設定し、行Ｖ_xの画素回路１１１に信号成分Ｖ_sigをもつ画素信号を読み出させる。読み出しの方法は、カウンタ１２２をアップカウントモードに設定する以外は、リセット成分ΔＶの読み出しと同様である。

このように、カウンタ１２２の設定を、リセット成分ΔＶを読み出すときにはダウンカウント、信号成分Ｖ_sigを読み出すときにはアップカウントとすることにより、カウンタ１２２内で自動的に減算が行われ、信号成分Ｖ_sigに相当するカウント値を得ることができる。

また、ダウンカウントモードとアップカウントモードを行うことにより、カラムＡＤ変換回路１２０で変換誤差となる各列のクロックスキューばらつきやカウンタディレイばらつき等のばらつきに対して、デジタル領域でのＣＤＳ（以下「デジタルＣＤＳ」と称する）が可能となる。

以上より、カラムＡＤ変換回路１２０は全ての行Ｖ_xの画素読み出し時に対してアナログＣＤＳおよびデジタルＣＤＳを実行している。

ここで、図１１に特許文献１に係る固体撮像装置の１フレーム動作を示す。第ｋフレームにおいて、１行目読み出しからｎ行目読み出しまで、各行の画素読み出しには、画素のリセット成分を読み出すためのダウンカウント期間と、画素の信号成分を読み出しためのアップカウント期間が必要となる。

特開２００５−３２３３３１号公報

近年、高画素数化や高精度化の要望が強く、高画素数化に伴う行数増加がフレームレートに与える影響、もしくは高精度化に伴うＡＤ変換のビット数増加に伴うＡＤ変換期間の増加（１水平走査期間の増加）がフレームレートに与える影響は大きい。

さらに、ダウンカウント期間およびアップカウント期間中は高速クロックでカウント動作をしていることから各カウンタにおける消費電力が大きくなるといった課題が発生する。

特に、カラムＡＤ変換回路１２０は画素アレイ１１０の各列に対応して配置されているので、その列数が多く、カラムＡＤ変換回路１２０単体の消費電力が固体撮像装置全体の消費電力に与える影響は大きい。また、消費電力を抑えるためにカウンタクロックを遅くしても、ＡＤ変換期間が増加するためフレームレートが低下してしまうという課題が発生する。

前記課題に鑑み、本発明は、上記課題を鑑みＡＤ変換期間を短縮することで高フレームレート化および省電力化を実現させることが可能な固体撮像装置およびその駆動方法を提供することを目的とする。

上記課題を解決するために、本発明の固体撮像装置は、行列状に配置され、各々が受光量に応じたアナログ信号を出力可能な複数の画素回路と、時間変動する参照信号を出力する参照信号生成回路と、前記行列の各列に設けられ、対応列に配置された各画素回路から出力されたアナログ信号を、前記アナログ信号と前記参照信号との比較に基づいてデジタル信号に変換するカラムＡＤ変換回路とを備え、前記カラムＡＤ変換回路は、前記画素回路から出力された前記アナログ信号と前記参照信号とを比較する比較器と、初期値をプリセットされ、前記比較器が所定の比較結果を示すまで、所定のクロックをダウンカウントおよびアップカウントするカウンタと、前記カウンタの値を保持するラッチとを有し、前記画素回路は、光電変換素子と、前記光電変換素子からの電荷をフローティングディフュージョン部に転送する転送スイッチ素子と、前記フローティングディフュージョン部の電圧に応じた前記アナログ信号を出力する出力素子と、前記フローティングディフュージョン部を所定の電圧に接続するリセットスイッチ素子とを有し、前記カラムＡＤ変換回路は、特定の初期値を前記カウンタにプリセットした後、前記光電変換素子から前記フローティングディフュージョン部への電荷転送を行わずに前記画素回路から出力された前記アナログ信号であるリセット成分と前記参照信号とを前記比較器で比較しながら、前記クロックを前記カウンタで前記ダウンカウントするダウンカウント処理を行い、当該ダウンカウント処理の後の前記カウンタの値を前記ラッチに保持し、前記ラッチに保持されている値を前記カウンタにプリセットした後、前記画素回路から出力され光電変換により生じた前記アナログ信号である信号成分と前記参照信号とを前記比較器で比較しながら、前記クロックを前記カウンタでアップカウントする前記アップカウント処理を行い、当該アップカウント処理後の前記カウンタの値を前記デジタル信号として出力し、前記カラムＡＤ変換回路は、前記ダウンカウント処理を、ｎ行（ｎは２以上の整数）の前記画素回路から出力された前記リセット成分に対して行い、前記ダウンカウント処理の後の前記カウンタの値の平均値を前記ラッチに保持する。

このような構成によれば、ダウンカウント処理後のカウント値をラッチしておき、アップカウント処理においてはラッチされたデータを初期値として用いることが可能となる。ダウンカウント処理は、例えば１フレームを構成する複数の行のうち、任意に選択される１行に配置される画素回路について実行されるので、デジタルＣＤＳのために全ての画素回路についてダウンカウント処理とアップカウント処理とを実行する従来の技術と比べて、ダウンカウント処理の処理量を削減することができる。

これにより、ダウンカウント処理に費やされる時間および消費電力が従来よりも削減され、その結果、高いフレームレートを低い消費電力で実現可能な固体撮像装置が得られる。

このような構成によれば、ダウンカウント処理が複数回実行されるため、ダウンカウント値の精度を向上することができる。

また、前記カラムＡＤ変換回路は、前記ダウンカウント処理を垂直ブランキング期間において行ってもよい。

このような構成によれば、前記ダウンカウント処理を垂直ブランキング期間中に済ませた後、各画素回路からの信号成分は前記アップカウント処理だけでデジタル信号に変換することができる。これにより、画素回路ごとにダウンカウント処理を行うか行わないかといった、出画品質への悪影響が懸念される動作の不統一がなくなる。さらに、前記ダウンカウント処理をどの行の画素回路から出力されるリセット成分を用いても行うことができる。

また、前記画素回路は、前記転送スイッチ素子が遮断され、前記リセットスイッチ素子が導通された状態で、前記リセット成分としての前記アナログ信号を出力してもよい。

このような構成によれば、どの行の画素回路からでもダウンカウント処理を行うためのリセット成分を出力させることができる。

また、前記カラムＡＤ変換回路は、前記デジタル信号を出力するための有効画素領域に配置されている１つ以上の前記画素回路から出力された前記リセット成分に対して前記ダウンカウント処理を行った後、前記有効画素領域に配置されている前記画素回路から出力された前記信号成分に対して前記アップカウント処理だけを行い、前記アップカウント処理後の前記カウンタの値を前記デジタル信号として出力してもよい。

このような構成によれば、前記ダウンカウント処理を前記有効画素領域に配置されている１つ以上の画素回路で済ませた後、前記有効画素領域に配置されている各画素回路でアップカウント処理を行うだけでデジタル信号を生成できる。これにより、画素回路ごとにダウンカウント処理を行うか行わないかといった、出画品質への悪影響が懸念される動作の不統一がなくなる。

また、前記カラムＡＤ変換回路は、前記有効画素領域内のｎ行（ｎは１以上の整数）に配置されている前記画素回路から出力された前記リセット成分のそれぞれに対して前記ダウンカウント処理を行い、前記ダウンカウント処理後の前記カウンタの値の平均値を前記ラッチに保持してもよい。

このような構成によれば、ダウンカウント処理を複数回実行することが可能になるため、ダウンカウント値の精度を向上することができる。

また、本発明は、このような固体撮像装置として実現することができるだけでなく、このような固体撮像装置を駆動するための駆動方法として実現することができる。

本発明によれば、予めダウンカウント処理を行って得たカウント値をラッチしておき、アップカウント処理においてはラッチされたデータを初期値として用いることが可能となる。ダウンカウント処理は、例えば１フレームを構成する複数の行のうち、任意に選択される１行に配置される画素回路について実行することで、デジタルＣＤＳのために全ての画素回路についてダウンカウント処理とアップカウント処理とを実行する従来の技術と比べて、ダウンカウント処理の処理量を削減することができる。

これにより、ダウンカウント処理に費やされる時間および消費電力が従来よりも削減され、その結果、高いフレームレートを低い消費電力で実現可能な固体撮像装置が得られる。

本発明の第１の実施形態に係る固体撮像装置の概略構成図 本発明の第１の実施形態に係る固体撮像装置の１フレーム動作を示す図 本発明の第１の実施形態に係る固体撮像装置の動作を示す１行目読み出し時のタイミングチャート 本発明の第１の実施形態に係る固体撮像装置の動作を示す２行目以降読み出し時のタイミングチャート 本発明の第２の実施形態に係る固体撮像装置の１フレーム動作を示す図 本発明の第３の実施形態に係る固体撮像装置の概略構成図 （ａ）本発明の第３の実施形態の画素回路の構成図、（ｂ）および（ｃ）駆動タイミングチャート 本発明の第３の実施形態に係る固体撮像装置の１フレーム動作を示す図 従来の固体撮像装置の概略構成図 従来の固体撮像装置の動作を示すタイミングチャート 従来の固体撮像装置の１フレーム動作を示す図

本発明を実施するための形態を、図面を参照して詳細に説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の概略構成図である。

図１に示されるように、本実施形態の固体撮像装置１００は、複数の画素回路１１が行および列に配列されてなる画素アレイ（撮像領域）１０と、画素アレイ１０の各列に設けられ、画素回路１１から出力される信号をデジタル値に変換するためのカラムＡＤ変換回路２０と、ＤＡＣを用いて所定変化率で時間的に変化する参照信号ＲＡＭＰを生成する参照信号生成部５０と、各種タイミングを制御するタイミング制御部４０と、出力回路３０とを備えている。

タイミング制御部４０は、マスタクロックＣＬＫ₀に基づいて種々の内部クロックを生成するとともに、各ブロックの動作タイミング制御信号を生成する。各画素回路１１から出力される信号は、垂直信号線１９（Ｈ₀、Ｈ₁、・・・Ｈ_m）を介してカラムＡＤ変換回路２０に供給される。

各画素回路１１は、少なくともフォトダイオードやフォトゲートなどの光感応素子を含み、光電変換により生じた信号を読み出すためのデバイス構造や、初期化動作を可能とするデバイス構造によって実現される。

各カラムＡＤ変換回路２０は、参照信号生成部５０から得られた参照信号ＲＡＭＰと垂直信号線１９を介して画素回路１１から得られた画素信号とを比較する比較器２１と、ラッチ２４を含み、入力されたクロックをカウントするカウンタ２２と、参照信号生成部５０が参照信号の変化を開始させてから比較器２１が画素信号と参照信号との一致を示すまでにカウンタ２２によりカウントされて得られたカウント値を保持するメモリ２３で構成される。

メモリ２３に保持された画素信号は、出力信号線２５および出力回路３０を介して、映像データＤ₁として外部に出力される。ここで、比較器２１は、画素のノイズキャンセル用に入力容量が付随しており、画素信号読み出し時にリセット信号ＲＳＴによりアナログ領域のＣＤＳ（以下「アナログＣＤＳ」と称する）を実行する。

また、カウンタ２２はアップダウンカウンタ構成であり、タイミング制御部４０からの制御信号ＣＮ₂によりアップダウンカウントモードとダウンカウントモードを切り替えてカウント動作を行う。

固体撮像装置１００は、図９に示す従来の固体撮像装置と比較して、カラムＡＤ変換回路２０内にカウンタ２２が設けられている点は同じであるが、カウンタ２２の値を保持可能なラッチ２４が追加されている点、およびラッチ２４に保持されている値をカウンタ２２にプリセットできる点が異なっている。

以下に、固体撮像装置１００におけるＡＤ変換動作について説明を行う。

従来の固体撮像装置では図１０および図１１に示したように、各行の画素の読み出しは、アナログＣＤＳを行いながら、リセット成分ΔＶを読み出す時にはダウンカウント処理を行い、信号成分Ｖ_sigを読み出す時にはアップカウント処理を行うことでデジタルＣＤＳを行っている。

カラムＡＤ変換回路２０で誤差となる各列のクロックスキューばらつきやカウンタディレイばらつき等のばらつきを軽減するためにデジタルＣＤＳを行う場合、デジタルＣＤＳのためのダウンカウント処理は、各画素に対してではなく、各列に対して実施できていればよいため、各行の画素回路１１から読み出される信号に対して個々にダウンカウント処理を行う必要はない。

したがって、本実施形態では、デジタルＣＤＳのためのダウンカウント処理動作は１フレームに１回だけ行うこととし、各行ごとの画素回路１１から出力される信号のＡＤ変換は、ダウンカウント処理後のダウンカウント値を用いてアップカウント動作のみとすることでデジタルＣＤＳを行うことが特徴である。

これにより、各行における画素の読み出し時のＡＤ変換期間を短縮化することが可能であり、高フレームレート化およびダウンカウント処理削減に伴う省電力化の実現が可能となる。

図２に固体撮像装置１００の第ｋフレームにおける各行の読み出し動作を示す。

図２より、第ｋフレームの１行目については、デジタルＣＤＳのために画素回路１１から読み出されたリセット成分に対してダウンカウント処理を行い、画素回路１１から読み出された信号成分に対してアップカウント処理を行うことでデジタルＣＤＳを実施する。

２行目以降ｎ行目までは１行目のダウンカウント値をラッチ２４で保持しおき、保持していたカウント値を初期値としてアップカウント処理を行うことでデジタルＣＤＳを実行する。

これにより、２行目以降のＡＤ変換期間はアップカウント処理のみとなるため、１フレーム読み出しに対するＡＤ変換期間を短縮することが可能となる。

ここで、詳細なＡＤ変換動作に関して、図３、図４を用いて説明を行う。図３は、固体撮像装置１００の１行目読み出し動作のタイミングチャートであり、図４は、２行目以降読み出し動作のタイミングチャートである。なお、図３、図４に示されるリセット信号ＲＳＴにより比較器２１においてアナログＣＤＳが実行されることは、前述した従来の動作と同じである。

図３において、１行目の動作を開始するとき、ラッチ２４の内容はフレームごとの初期化処理によって特定の初期値（例えば０）にリセットされている。タイミング制御部４０は、リセット信号ＲＳＴにより、カウンタ２２のカウント値をラッチ２４に保持されている初期値０にプリセットし、カウンタ２２をダウンカウントモードに設定する（時刻ｔ₁）。またタイミング制御部４０は、１行目Ｖ₁の画素回路１１にリセット成分ΔＶをもつ画素信号を読み出させる。画素信号は垂直信号線１９（Ｈ₀、Ｈ₁、・・・Ｈ_m）に現れる。タイミング制御部４０は、比較器２１をリセット状態とし、垂直信号線１９の画素信号が安定した頃に（時刻ｔ₂）、参照信号生成部５０に制御信号ＣＮ₁を供給する。

これを受けて参照信号生成部５０は参照信号ＲＡＭＰの時間的変化を開始させる。同時にタイミング制御部４０は、カウンタ２２にクロックＣＫ₀の入力を開始する（時刻ｔ₂）。これを受けてカウンタ２２は初期値０からダウンカウントを開始する。

参照信号ＲＡＭＰは、時間的に変化していき、ある時刻にリセット成分ΔＶと一致する（時刻ｔ₃）。このとき比較器２１の出力信号が反転し、これを受けてカウンタ２２はダウンカウントを停止する。このときのカウント値Ｃ_rstがリセット成分ΔＶに相当し、ラッチ２４においてカウント値Ｃ_rstを保持する。

タイミング制御部４０は、ダウンカウント期間を経過すると（時刻ｔ₄）、参照信号生成部５０への制御信号ＣＮ₁の供給を停止し、同時にカウンタ２２へのクロックＣＫ₀の入力を停止する。なお、クロックＣＫ₀の入力停止は、比較器２１の出力信号が反転したタイミングで行ってもよい。この場合、余剰カウントを止めることができるため更なる消費電力の削減が可能となる。

続いて、タイミング制御部４０は、カウンタ２２をアップカウントモードに設定し、１行目Ｖ₁の画素回路１１に信号成分Ｖ_sigをもつ画素信号を読み出させる。読み出し方法は、カウンタ２２をアップカウントモードに設定し、先のダウンカウント値に引き続きアップカウント動作を行う。

このように、カウンタ２２の設定を、リセット成分ΔＶを読み出すときはダウンカウントモードとし、信号成分Ｖ_sigを読み出すときはアップカウントモードとすることにより、カウンタ２２内で結果的に減算が行われ、信号成分Ｖ_sigに相当するカウント値を得ることができる。

次に、２行目以降の読み出し動作に関して、図４を用いて説明を行う。２行目以降の動作を開始するとき、ラッチ２４には１行目読み出し時にカウントしたダウンカウント値Ｃ_rstが保持されている。

１行目読み出し動作と同様に２行目以降の読み出し動作に関してもタイミング制御部４０は、２行目以降の行Ｖ_x（ｘ＝２，３、・・・ｎ）の画素回路１１にリセット成分ΔＶをもつ画素信号を読み出させる。画素信号は垂直信号線１９（Ｈ₀、Ｈ₁、・・・Ｈ_m）に現れる。タイミング制御部４０は、リセット信号ＲＳＴにより、比較器２１をリセット状態とし、カウンタ２２のカウント値をラッチ２４で保持されている値Ｃ_rstにプリセットする（時刻ｔ₁）。

タイミング制御部４０は、垂直信号線１９の画素信号が安定した頃に（時刻ｔ₂）、カウンタ２２をアップカウントモードに設定するとともに、２行目以降の画素回路１１に信号成分Ｖ_sigをもつ画素信号を読み出させる。

画素信号は垂直信号線１９（Ｈ₀、Ｈ₁、・・・Ｈ_m）に現れる。タイミング制御部４０は、垂直信号線１９の画素信号が安定した頃に（時刻ｔ₅）、参照信号生成部５０に制御信号ＣＮ₁を供給する。これを受けて参照信号生成部５０は参照信号ＲＡＭＰの時間的変化を開始させる。

同時にタイミング制御部４０は、カウンタ２２にクロックＣＫ₀の入力を開始する。これを受けてカウンタ２２は初期値Ｃ_rstからアップカウント動作を開始する。

参照信号ＲＡＭＰは、時間的に変化していき、ある時刻に信号成分Ｖ_sigと一致する（時刻ｔ₆）。このとき比較器２１の出力が反転し、これを受けてカウンタ２２はアップカウントを停止する。

このように、アップカウント動作を初期値Ｃ_rstからカウント開始しているため、アップカウント結果は信号成分Ｖ_sigに相当し、さらに、カラムＡＤ変換回路２０の誤差となる各列のクロックスキューばらつきやカウンタディレイばらつき等のばらつきに関してデジタルＣＤＳが実行されたことになる。

以上のように、１行目の読み出し動作は、従来通りダウンカウント処理とアップカウント処理を行うことでデジタルＣＤＳを行うことで画素の信号成分Ｖ_sigを読み出す。このとき、ラッチ２４にはダウンカウント値Ｃ_rstを保持しておく。２行目以降の読み出し動作はラッチ２４のラッチデータである１行目のダウンカウント値Ｃ_rstを初期値としてアップカウント処理を行うことでデジタルＣＤＳを実施し、画素の信号成分Ｖ_sigを読み出す。

したがって、固体撮像装置１００では、デジタルＣＤＳのためのダウンカウント処理を２行目以降の読み出し動作においては行わない。よって、１フレームにおけるＡＤ変換期間を短縮することが可能で、更なる高フレームレート化、およびダウンカウント動作に伴う消費電力を削減することが可能となる。

なお、本実施形態では、１行目の動作時にカウンタにプリセットされる特定の初期値を一例として０として説明を行ったが、特定の初期値は上記に限定されず、ダウンカウント幅（ビット数）を確保した値（例えば、ダウンカウントに必要なビット数が６ビットの場合、カウンタ初期値は２＾６＝６４）として設定してもよい。このような構成は、ラッチ２４の内容をフレームごとの初期化処理において６４にリセットすることで実現できる。この場合、１行目の読み出し時におけるダウンカウント値がマイナス値になることがなく簡素な構成でカウンタが実現可能となる。

また、ダウンカウント処理は、１行目の読み出し動作で行う場合に限定されず、任意に選ばれる行の読み出し動作時に実施してもよい。また、ダウンカウント処理は垂直ブランキング期間で実施するのが好ましい。有効画素読み出し期間中にダウンカウント処理を１行だけ行う読み出し方法では、当該行の読み出し動作と、アップカウント処理のみを行う他行の読み出し動作とが異なるため、映像データへの影響が懸念されるためである。

さらに、ダウンカウント処理は１フレームに１回の実施に限定されず、複数フレームに１回実施する構成、またはモード切替時（例えば静止画モードから動画モード等）に１回実施する構成としても同様の効果を得ることができる。

さらに、本実施形態では画素のリセット成分をダウンカウント処理し、信号成分をアップカウント処理する構成として説明を行ったが、カウンタの構成は上記に限定されず、画素のリセット成分をアップカウント処理し、信号成分をダウンカウント処理する構成としてもよい。この場合、デジタルＣＤＳのためのアップカウント処理の回数を減らせばよい。また、その他、本発明の趣旨を変えずして種々の変更が可能であり、そのような構成は本発明に含まれる。

（第２の実施形態）
第１の実施形態ではデジタルＣＳＤのためのダウンカウント処理を１行目の読み出し動作に限って行い、ダウンカウント値Ｃ_rstを２行目以降の読み出し動作時のアップカウント初期値としてアップカウント処理だけ行うことでデジタルＣＤＳを実施した。これにより、１フレーム読み出し動作時のＡＤ変換期間の短縮化を行った。

第２の実施形態では、ダウンカウント処理を複数行の読み出し動作時に実施することを特徴とする。なお、ダウンカウント処理は有効画素領域以外の周辺画素領域の画素読み出し動作時に実行するような構成とする。

図５に第２の実施形態に係る固体撮像装置１００の１フレーム動作を示す。

図５は第ｋフレームにおける読み出し動作を示す図であり、この例では、１行目から４行目までが無信号レベルを検出するためだけに用いられる周辺画素領域、５行目以降が映像データとしてのデジタル信号を出力するための有効画素領域であるとして説明する。

１行目から４行目読み出し時は、図５の周辺画素データ取得期間に示されるようにダウンカウント処理とアップカウント処理との両方を行う動作とともに、各行のダウンカウント値の平均値をラッチ２４に保持する。

具体的には、４行分のダウンカウント積算値を２ビットシフトすることでダウンカウント平均値を得る。このように、ダウンカウント処理を複数回実施すれば、デジタルＣＤＳのためのダウンカウント値の精度向上につながる。

５行目以降の読み出し時は、図５の有効画素データ取得期間に示されるように、ラッチ２４のラッチデータを初期値としてアップカウント処理だけを行うことでデジタルＣＤＳを実施する。これにより、ＡＤ変換期間を短縮することが可能で、高フレームレート化および省電力化を実現させることが可能となる。

なお、図５ではダウンカウント処理を１行目から４行目まで行う場合について説明したが、任意に選択されるｎ行（ｎは２以上の整数）においてダウンカウント処理を行い、ｎ行分のダウンカウント値の平均値をラッチ２４に保持する構成としてもよい。さらに、ダウンカウント処理を行うｎ行は隣接している必要はなく、離れた複数の行でダウンカウント処理を行う構成としても同様の効果を得ることが可能である。また、ダウンカウント値の平均値を求める方法は上記に限定されず、ｎ行分のダウンカウント値の平均値を求められればよく、種々の変更が可能である。

（第３の実施形態）
図６は、本発明の第３の実施形態に係る固体撮像装置２００の概略構成図であり、以下に第１の実施形態、および第２の実施形態に係る固体撮像装置１００との違いを説明する。

固体撮像装置２００は、図１に示される固体撮像装置１００と比較して、垂直走査回路６０および複数の行制御線１８が明示されている点、およびタイミング制御部４０から垂直走査回路６０へダウンカウント処理を実施すべき期間を示す制御信号ＣＮ₄が供給される点が異なる。行制御線１８は、複数の制御線から構成される。

実施形態２では、周辺画素読み出し動作時にダウンカウント処理を実施する構成について説明をおこなった。しかしながら、通常、周辺画素領域は有効画素領域の周辺に配置されているため、周辺画素読み出し動作時にダウンカウント処理を行う構成は、ダウンカウント処理を実施できる行が、画素アレイ１０の物理領域で上側または下側の各行に制限される。それに対し、本実施形態では、画素アレイ１０の中央行付近においてもダウンカウント処理を実施することが特徴である。

図７（ａ）は、画素回路１１の構成例を示す回路図である。

図７（ｂ）、図７（ｃ）は、画素回路１１の動作を示す駆動タイミングチャートである。

図７（ａ）より、画素回路１１は光電変換素子１３と、光電変換素子１３からの電荷をフローティングディフュージョン部（以下、「ＦＤ部」と称する）に転送する転送スイッチ素子１４と、ＦＤ部の電位を出力する出力素子１６と、ＦＤ部の電位をリセットするリセット素子１５とで構成される。光電変換素子１３に光が入力されるとそれに応じた電荷が発生する。転送スイッチ素子１４は、転送制御信号ＴＲに応じてＦＤ部に光電変換素子１３で発生した電荷の転送を行う。

また、出力素子１６は、ＦＤ部の電荷に応じた電位を垂直信号線１９に出力し、リセット素子１５は、リセット信号ＲＳＴに応じてＦＤ部をリセット状態とする。なお、転送制御信号ＴＲおよびリセット信号ＲＳＴは垂直走査回路６０から行制御線１８を構成する別々の制御線を介して画素回路１１に入力される。また、垂直走査回路６０は、タイミング制御部４０からの制御信号ＣＮ₄に応じて制御される。

また、図７（ｂ）に示すように、通常、画素の読み出し動作は、まずリセット信号ＲＳＴにより画素回路１１をリセット状態とした後、転送制御信号ＴＲにより光電変換素子１３で発生した電荷に応じた信号を出力する。

しかし、本発明のポイントであるデジタルＣＤＳのためのダウンカウント処理を周辺画素領域ではなく、有効画素領域で実施したい場合、通常の画素読み出し動作を実施する必要がない。

この場合、図７（ｃ）に示すように、転送制御信号ＴＲは動作させずに光電変換素子１３からＦＤ部への電荷転送は行わない状態で、リセット信号ＲＳＴにより画素回路１１をリセット状態とする駆動を実施する（以下、「ダミー駆動」と称する）。ダミー駆動は、タイミング制御部４０からの制御信号ＣＮ₄に応じて、垂直走査回路６０において任意に定められる行Ｖ_xの画素回路１１に対して実施される。

次に、図８に本実施形態に係る固体撮像装置２００の１フレーム動作を示す。

図８より、第ｋフレーム読み出し動作開始時にタイミング制御部４０からの制御信号ＣＮ₄に応じて、垂直走査回路６０は画素アレイ１０の中央付近に定められた行Ｖ_xに対してダミー駆動を行いダウンカウント処理のみを行う。ダウンカウント値はラッチ２４に保持される。その後、１行目からの順次読み出し動作は、ラッチ２４のラッチデータをカウント初期値としてアップカウント処理のみを行うことでデジタルＣＤＳを実施する。

なお、デジタルＣＤＳのためのダウンカウント処理を行う行Ｖ_xを画素アレイ１０の中央付近に定めることは必須ではない。周辺画素領域と有効画素領域に関係なく、画素アレイ１０の任意に選択される行でダウンカウント処理を実施したい場合は、画素アレイ１０のどの行においても画素回路１１をダミー駆動することでダウンカウント処理を実施できる。

このように駆動すれば、ダウンカウント処理実施後は、各行の読み出し動作はアップカウント処理のみでよく、ＡＤ変換期間を短縮することが可能となり、高フレームレート化および省電力化が実現可能となる。

なお、本実施形態では、ダウンカウント処理を有効画素領域の中央付近の１行に対して行う例を説明したが、有効画素領域の任意に選ばれるｎ行（ｎは２以上の整数）で実施してもよい。この場合、ｎ行分のダウンカウント値の平均値をラッチ２４で保持する。

ダウンカウント処理を、例えば有効画素領域の中央行付近と上側付近と下側付近のｎ行で実施すれば、画素アレイ１０の面内依存性を考慮したダウンカウント値を求めることが可能となり、より高精度にデジタルＣＤＳを実施することが可能となる。その他、本発明の趣旨を変えずして種々の変更が可能であり、そのような構成は本発明に含まれる。

（従来技術との比較）
以下、本発明の実施形態の固体撮像装置およびその駆動方法の有効性について、従来技術の駆動方法との比較により説明する。

図１１は、従来技術に係る固体撮像装置の１フレーム動作を説明する図である。

その動作においては、従来技術の項で説明したように、第ｋフレームにおいて、１行目読み出しからｎ行目読み出しまで、各行の画素データ読み出しには、画素のリセット成分を読み出すためのダウンカウント期間と、画素の信号成分を読み出すためのアップカウント期間が必要となる。

このように、従来の駆動方法では、各行の画素データの読み出し期間、つまりＡＤ変換期間は、ダウンカウント期間とアップカウント期間とで構成され、上記ＡＤ変換期間を各行で実行することで１フレームの映像データを出力している。

したがって、図１１に示された従来の動作を行うと、フレームレートは、１フレームを構成する全ての行のＡＤ変換期間に含まれるダウンカウント期間とアップカウント期間とで制約される。

さらに、ＡＤ変換のビット数が大きいほど、ダウンカウントに必要なビット数も大きく設定する必要があり、ビット数に応じてダウンカウント期間が長くなるため、ますます高フレームレート化が困難になる。

これに対し、本発明の固体撮像装置およびその駆動方法によれば、アップカウント期間が全ての行に必要な点は従来と同様であるが、ダウンカウント期間は１フレームを構成する一部の行（例えばただ１行）にあれば足りる。

そのため、１フレームにおいて必要なＡＤ変換期間が短縮される結果、高フレームレート化および省電力化を実現させることが可能な固体撮像装置およびその駆動方法が実現される。

本発明の固体撮像装置およびその駆動方法は、各種のスチルカメラ、ビデオカメラなどに利用できる。とりわけ、高フレームレートを低消費電力で実現する特徴から、携帯情報端末や可搬型の小型カメラなどへの応用に適している。

１０ 画素アレイ
１１ 画素回路
１９ 垂直信号線
２０ カラムＡＤ変換回路
２１ 比較器
２２ カウンタ
２３ メモリ
２４ ラッチ
２５ 出力信号線
３０ 出力回路
４０ タイミング制御部
５０ 参照信号生成部
１００、２００ 固体撮像装置

Claims (6)

1. 行列状に配置され、各々が受光量に応じたアナログ信号を出力可能な複数の画素回路と、
   時間変動する参照信号を出力する参照信号生成回路と、
   前記行列の各列に設けられ、対応列に配置された各画素回路から出力されたアナログ信号を、前記アナログ信号と前記参照信号との比較に基づいてデジタル信号に変換するカラムＡＤ変換回路と
   を備え、
   前記カラムＡＤ変換回路は、
   前記画素回路から出力された前記アナログ信号と前記参照信号とを比較する比較器と、
   初期値をプリセットされ、前記比較器が所定の比較結果を示すまで、所定のクロックをダウンカウントおよびアップカウントするカウンタと、
   前記カウンタの値を保持するラッチと
   を有し、
   前記画素回路は、光電変換素子と、前記光電変換素子からの電荷をフローティングディフュージョン部に転送する転送スイッチ素子と、前記フローティングディフュージョン部の電圧に応じた前記アナログ信号を出力する出力素子と、前記フローティングディフュージョン部を所定の電圧に接続するリセットスイッチ素子と
   を有し、
   前記カラムＡＤ変換回路は、
   特定の初期値を前記カウンタにプリセットした後、前記光電変換素子から前記フローティングディフュージョン部への電荷転送を行わずに前記画素回路から出力された前記アナログ信号であるリセット成分と前記参照信号とを前記比較器で比較しながら、前記クロックを前記カウンタで前記ダウンカウントするダウンカウント処理を行い、当該ダウンカウント処理の後の前記カウンタの値を前記ラッチに保持し、
   前記ラッチに保持されている値を前記カウンタにプリセットした後、前記画素回路から出力され光電変換により生じた前記アナログ信号である信号成分と前記参照信号とを前記比較器で比較しながら、前記クロックを前記カウンタで前記アップカウントするアップカウント処理を行い、当該アップカウント処理後の前記カウンタの値を前記デジタル信号として出力し、
   前記カラムＡＤ変換回路は、
   前記ダウンカウント処理を、ｎ行（ｎは２以上の整数）の前記画素回路から出力された前記リセット成分に対して行い、前記ダウンカウント処理の後の前記カウンタの値の平均値を前記ラッチに保持する
   ことを特徴とする固体撮像装置。
2. 前記カラムＡＤ変換回路は、前記ダウンカウント処理を垂直ブランキング期間において行う
   ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記画素回路は、前記転送スイッチ素子が遮断され、前記リセットスイッチ素子が導通された状態で、前記アナログ信号を前記リセット成分として出力する
   ことを特徴とする請求項１に記載の固体撮像装置。
4. 前記カラムＡＤ変換回路は、
   前記デジタル信号を出力するための有効画素領域に配置されている１つ以上の前記画素回路から出力された前記リセット成分に対して前記ダウンカウント処理を行った後、
   前記有効画素領域に配置されている前記画素回路から出力された前記信号成分に対して前記アップカウント処理だけを行い、前記アップカウント処理後の前記カウンタの値を前記デジタル信号として出力する
   ことを特徴とする請求項３に記載の固体撮像装置。
5. 前記カラムＡＤ変換回路は、前記有効画素領域内のｎ行（ｎは１以上の整数）に配置されている前記画素回路から出力された前記リセット成分のそれぞれに対して前記ダウンカウント処理を行い、当該ダウンカウント処理後の前記カウンタの値の平均値を前記ラッチに保持する
   ことを特徴とする請求項４に記載の固体撮像装置。
6. 行列状に配置され、各々が受光量に応じたアナログ信号を出力可能な複数の画素回路と、時間変動する参照信号を出力する参照信号生成回路と、前記行列の各列に設けられ、各々が比較器と、カウンタと、ラッチとを有し、対応列の各画素回路から出力されたアナログ信号を、前記アナログ信号と前記参照信号との比較に基づいてデジタル信号に変換するカラムＡＤ変換回路とを備え、
   前記画素回路は、光電変換素子と、前記光電変換素子からの電荷をフローティングディフュージョン部に転送する転送スイッチ素子と、前記フローティングディフュージョン部の電圧に応じた前記アナログ信号を出力する出力素子と、前記フローティングディフュージョン部を所定の電圧に接続するリセットスイッチ素子とを有する固体撮像装置の駆動方法であって、
   特定の初期値を前記カウンタにプリセットするステップと、
   前記初期値のプリセット後、前記光電変換素子から前記フローティングディフュージョン部への電荷転送を行わずに前記画素回路から出力された前記アナログ信号であるリセット成分と前記参照信号とを前記比較器で比較しながら、前記比較器が所定の比較結果を示すまで、所定のクロックを前記カウンタでダウンカウントするステップと、
   前記ダウンカウントを、ｎ行（ｎは２以上の整数）の前記画素回路から出力された前記リセット成分に対して行い、前記ダウンカウント後の前記カウンタの値の平均値を前記ラッチに保持するステップと、
   前記ラッチに保持されている値を前記カウンタにプリセットするステップと、
   前記ラッチに保持されている前記値のプリセット後、前記画素回路から出力され光電変換により生じた前記アナログ信号である信号成分と前記参照信号とを前記比較器で比較しながら、前記クロックを前記カウンタでアップカウントするステップと、
   前記アップカウント後の前記カウンタの値を前記デジタル信号として出力するステップと
   を含む固体撮像装置の駆動方法。

Images