CN101796820B - 图像传感器 - Google Patents

图像传感器 Download PDF

Info

Publication number
CN101796820B
CN101796820B CN200880105458.6A CN200880105458A CN101796820B CN 101796820 B CN101796820 B CN 101796820B CN 200880105458 A CN200880105458 A CN 200880105458A CN 101796820 B CN101796820 B CN 101796820B
Authority
CN
China
Prior art keywords
pixel
signal
electric charge
savings
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880105458.6A
Other languages
English (en)
Other versions
CN101796820A (zh
Inventor
高宫健一
小关贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101796820A publication Critical patent/CN101796820A/zh
Application granted granted Critical
Publication of CN101796820B publication Critical patent/CN101796820B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/623—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by evacuation via the output or reset lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及采用简单结构就可以获得画质优良图像的图像传感器。像素对入射光进行光电转换并积蓄电荷，输出与电荷对应的像素信号。垂直扫描电路控制像素，进行快门处理、电荷积蓄处理和读出处理，所述快门处理排出积蓄在像素中的不需要的电荷，所述电荷积蓄处理使在规定的曝光时间进行光电转换后产生的电荷积蓄在像素中，所述读出处理输出与电荷积蓄处理中积蓄在像素内的电荷对应的像素信号。此外，控制装置排出在非积蓄期间中在像素中进行光电转换产生的电荷，所述非积蓄期间是除了进行快门处理期间、进行电荷积蓄处理期间和进行读出处理期间以外的期间。本发明例如可以应用于CMOS传感器。

Description

图像传感器
技术领域
本发明涉及一种图像传感器，特别是涉及一种采用简单的结构就可以获得画质优良图像的图像传感器。
背景技术
通常，在互补型金属氧化物半导体(complementary metal oxidesemiconductor，CMOS)传感器中，把具有光电二极管的多个像素配置成矩阵式，从各像素输出与用光电二极管进行光电转换后产生的电荷对应的像素信号。
此外，CMOS传感器的各像素分别具有用于控制像素信号输出的晶体管，根据指定了行和列地址的控制信号，向每条线(行)或每个像素输出像素信号。
例如，各个像素包括传输晶体管、复位晶体管、放大晶体管和选择晶体管四个晶体管。此外，传输晶体管、复位晶体管和放大晶体管的接点构成浮动扩散部，所述浮动扩散部积蓄用光电二极管进行光电转换后产生的电荷，并转换成电压。
传输晶体管把用光电二极管进行光电转换后产生的电荷传输到浮动扩散部。复位晶体管使积蓄在浮动扩散部的电荷复位。放大晶体管把与积蓄在浮动扩散部的电荷对应的电压放大。选择晶体管把用放大晶体管放大后的电压向垂直信号线输出，即，把像素信号向垂直信号线输出。
在CMOS传感器中，通过控制各晶体管，对每行或每个像素进行把积蓄在光电二极管中的电荷传输到浮动扩散部的处理、以及进行输出像素信号的处理。此外，在CMOS传感器中，当开始像素曝光时，对此前积蓄在光电二极管中的电荷进行复位，并且当终止像素曝光时，对因曝光而积蓄在光电二极管和浮动扩散部中的电荷进行复位处理(下面适当地称为滚动快门)。
此外，在CMOS传感器中，当拍摄像素数比全部像素的像素数少的图像时，进行切除视场角的处理或间隔剔除处理。例如，在间隔剔除处理中，每数行和数列间隔剔除读出像素信号的像素，根据从一部分像素读出的像素信号进行图像拍摄。
在上述间隔剔除处理等中，产生不能读出像素信号的像素，在作为该不能读出像素信号的像素的非读出像素中，由于不具有控制开始和终止电荷积蓄的滚动快门，所以产生了图像浮散现象。所谓图像浮散现象是指当光电转换了光电二极管可以积蓄的最大电荷量以上的电荷时，该电荷从光电二极管溢出(泄漏)，通过传输晶体管和通道抑制区域，流出到浮动扩散部或相邻的其他像素。
一旦产生图像浮散现象，则在图像上产生白色带状或白色圆形的图案，由此，容易使图像画质恶化。
作为解决图像浮散现象的对策，可以考虑对不能读出像素信号的像素采用快门，所述快门用于使积蓄在光电二极管中的电荷复位，避免产生图像浮散现象。
可是，为了采用避免产生图像浮散现象的快门，必须在CMOS传感器中添加用于进行该处理的专用电路和专用地址线。为了对应各种拍摄模式，必须与对应于各种拍摄模式的视场角切除处理或间隔剔除处理相对应，使得采用避免产生图像浮散现象的快门所使用的专用电路变得复杂，并且使该电路规模变大。
此外，为了特定的拍摄模式而特别设置该专用电路，当修正或添加拍摄模式时，必须修正电路或添加新电路，难以对应拍摄模式的修正或添加。此外，在准备专用的地址线的情况下，需要多个地址线，并且还需要专用的地址译码电路。因此，在具有多个拍摄模式的情况下，采用把用于避免产生图像浮散现象的快门用地址线和专用电路组合的方法，但电路变得复杂，并且该电路的规模变大。此外，在管理快门位置的地址控制装置中，需要管理的快门位置变多，从而使管理变得复杂，其结果，地址控制装置的电路规模也变大。
此外，即使在读出像素信号的像素中，在采用滚动快门之间，当强光入射到光电二极管上时，电荷从光电二极管中溢出，产生图像浮散现象。而在相邻像素的曝光过程中的情况下，该像素中积蓄了不需要的电荷，由此，使图像画质恶化。
其中，已经公开的技术是：把译码器选择的地址按时间分割成多层，用一个译码器选择多个电子快门行或读出行(例如参照专利文献1)。
专利文献1：日本专利公开公报特开2004-166269号。
发明内容
如上所述，在以往的CMOS传感器中，为了避免产生图像浮散现象，从而得到没有因图像浮散现象而造成图像画质恶化的画质优良图像，必须使用结构复杂的电路。
鉴于上述情况，本发明提供一种采用简单的结构就可以获得画质优良图像的图像传感器。
本发明一个方面的图像传感器用于拍摄图像，其特征在于包括：像素，对入射光进行光电转换并积蓄电荷，输出与所述电荷对应的像素信号；控制装置，用于控制所述像素，进行快门处理、电荷积蓄处理和读出处理，所述快门处理排出积蓄在所述像素中的不需要的电荷，所述电荷积蓄处理使在规定的曝光时间进行光电转换后产生的电荷积蓄在所述像素中，所述读出处理输出与所述电荷积蓄处理中积蓄在所述像素内的电荷对应的像素信号；在非积蓄期间中，所述控制装置排出在所述像素中进行光电转换产生的电荷，所述非积蓄期间是除了进行所述快门处理期间、进行所述电荷积蓄处理期间和进行所述读出处理期间以外的期间。
在本发明的一个方面中，利用像素对入射光进行光电转换并积蓄电荷，输出与电荷对应的像素信号。利用控制装置控制像素，进行排出积蓄在像素中的不需要的电荷的快门处理、使在规定的曝光时间进行光电转换后产生的电荷积蓄在像素中的电荷积蓄处理、以及输出与电荷积蓄处理中积蓄在像素内的电荷对应的像素信号的读出处理。在除了进行快门处理期间、进行电荷积蓄处理期间和进行读出处理期间以外期间的非积蓄期间中，利用控制装置排出在像素中进行光电转换产生的电荷。
按照本发明的一个方面，采用简单的结构就可以获得画质优良的图像。
附图说明
图1是表示适用本发明的CMOS传感器一个实施方式的结构示例的框图。
图2是表示像素21的结构示例的电路图。
图3是表示以往的CMOS传感器垂直扫描电路的结构示例的框图。
图4是说明在以往的CMOS传感器中，提供给像素21的各信号的时序图。
图5是表示适用本发明的垂直扫描电路一个实施方式的结构示例的框图。
图6是说明像素21的动作的时序图。
图7是说明在进行间隔剔除处理的情况下，像素21的动作的时序图。
图8是表示像素21’的结构示例的电路图。
图9是表示向像素21’提供各信号的垂直扫描电路结构示例的框图。
图10是说明时序控制电路51输出信号的时序图。
图11是说明在进行间隔剔除处理的情况下，时序控制电路51输出信号的时序图。
图12是表示像素共用判断电路52和输出控制电路530的结构示例的电路图。
图13是在像素共用判断电路52和输出控制电路530中的各信号的时序图。
图14是当CMOS传感器11启动时，垂直扫描电路50的各信号的时序图。
图15是表示控制信号生成电路81的结构示例的图。
图16是说明控制信号生成电路81的动作的时序图。
图17是说明排出积蓄在光电二极管31中的不需要的电荷时的电势。
附图标记说明
11CMOS传感器；12系统控制单元；13垂直扫描电路；14像素阵列；15基准电压电路；16纵列ADC；17水平扫描电路；2111至21MN像素；221至22N行控制线；231至23M垂直信号线；25电压比较部；26A/D转换部；27灵敏度放大部；281至28M比较器；291至29M A/D转换器；31光电二极管；32传输晶体管；33复位晶体管；34放大晶体管；35选择晶体管；36浮动扩散部；41时序控制电路；42驱动电路；43输出控制电路。
具体实施方式
下面参照附图对适用本发明的具体实施方式进行详细说明。
图1是表示适用本发明的CMOS传感器一个实施方式的结构示例的框图。
在图1中，CMOS传感器11包括系统控制单元12、垂直扫描电路13、像素阵列14、基准电压电路15、纵列ADC(模拟数字转换器)16和水平扫描电路17。
系统控制单元12包括逻辑控制电路、PLL电路(CLK分频)、时序控制电路和通信接口等。从未图示的外部电路向系统控制单元12提供主时钟，系统控制单元12对构成CMOS传感器11的各模块进行控制、以及与外部电路进行通信。
垂直扫描电路13按照系统控制单元12的控制，依次并以规定的时间对并排在像素阵列14垂直方向上的像素进行控制，从各像素输出像素信号。
像素阵列14包括横×纵的个数为M×N个的像素2111至21MN、N条行控制线221至22N和M条垂直信号线231至23M。像素2111至21MN通过行控制线221至22N连接在垂直扫描电路13上，通过垂直信号线231至23M连接在纵列ADC16上。
像素2111至21MN例如按照拜耳(Bayer)排列，配置成接收三种颜色的光(R、G、B)，按照通过行控制线221至22N从垂直扫描电路13提供的驱动信号进行驱动，向垂直信号线231至23M输出像素信号。
从系统控制单元12向基准电压电路15提供控制增益或偏置的控制信号、以及提供规定频率的时钟信号等。基准电压电路15生成电压从规定的初始电压以一定的斜度降低的斜坡信号，提供给纵列ADC16。
纵列ADC16包括电压比较部25、A/D转换部26和灵敏度放大部27。
电压比较部25具有M个比较器281至28M，分别从像素2111至21MN通过垂直信号线231至23M把像素信号提供给比较器281至28M，并且从基准电压电路15提供斜坡信号给比较器281至28M。
比较器281至28M对通过垂直信号线231至23M提供的像素信号与来自基准电压电路15的斜坡信号进行比较，把表示该比较结果的比较结果信号提供给A/D转换部26。
即，比较器281对通过垂直信号线231从第一列的像素2111至211N依次提供的像素信号与从基准电压电路15提供的斜坡信号进行比较，把该比较结果得到的比较结果信号提供给A/D转换部26的A/D转换器291。
与比较器281类似，比较器282把第二列的像素2121至212N的像素信号与斜坡信号的比较结果得到的比较结果信号，提供给A/D转换部26的A/D转换器292。以此类推，比较器28M把第M列的像素21M1至21MN的像素信号与斜坡信号的比较结果得到的比较结果信号，提供给A/D转换部26的A/D转换器29M。
A/D转换部26具有M个A/D转换器291至29M，分别从电压比较部25的比较器281至28M把比较结果信号提供给A/D转换器291至29M。
A/D转换器291至29M分别包括锁存器(Latch)和13个TFF(ToggleFlip-Flops，反转触发器)，输出13位的像素数据。
即，从比较器281至28M向A/D转换器291至29M提供比较结果信号，并且从系统控制单元12向A/D转换器291至29M提供规定频率的计数器时钟信号和规定的控制信号。然后，A/D转换器291至29M根据从比较器281至28M提供的比较结果信号和从系统控制单元12提供的控制信号，通过对从系统控制单元12提供的计数器时钟信号进行计数，对像素阵列14的像素2111至21MN输出的模拟像素信号进行A/D转换，输出该结果得到的像素数据。
灵敏度放大部27把从A/D转换部26输出的像素数据放大，通过系统控制单元12输出到后面的图像处理电路等中。
水平扫描电路17按照来自系统控制单元12的控制信号，依次并以规定的时间对并排在纵列ADC16水平方向上的多个A/D转换器291至29M进行控制，输出像素数据。
图2是表示图1的像素21的结构示例的电路图。
在图2中，像素21包括光电二极管(PD)31、传输晶体管(TR)32、复位晶体管(RST)33、放大晶体管(AMP)34、选择晶体管(SEL)35和浮动扩散部(FD)36。
光电二极管31的阳极接地，光电二极管31的阴极连接在传输晶体管32的源极上。传输晶体管32的漏极连接在复位晶体管33的漏极和放大晶体管34的栅极上，其接点构成浮动扩散部36。
复位晶体管33的源极和放大晶体管34的源极连接在规定的电源电压VDD上。放大晶体管34的漏极连接在选择晶体管35的源极上，选择晶体管35的漏极连接在垂直信号线23上。
传输晶体管32的栅极、复位晶体管33的栅极和选择晶体管35的栅极通过图1的行控制线22分别连接在垂直扫描电路13上，分别从垂直扫描电路13提供驱动信号。
光电二极管31对入射光进行光电转换，产生对应于该光量的电荷，并积蓄该电荷。
传输晶体管32按照从垂直扫描电路13提供的驱动信号TR_OUT，导通或断开电荷从光电二极管31向浮动扩散部36的传输。例如，如果向传输晶体管32提供H电平的驱动信号TR_OUT，则把积蓄在光电二极管31中的电荷向浮动扩散部36传输，如果提供L电平的驱动信号TR_OUT，则停止传输电荷。此外，在传输晶体管32停止向浮动扩散部36传输电荷期间，光电二极管31进行光电转换后产生的电荷积蓄在光电二极管31中。
复位晶体管33按照从垂直扫描电路13提供的驱动信号RST_OUT，导通或断开积蓄在浮动扩散部36的电荷的排出。例如，如果向复位晶体管33提供H电平的驱动信号RST_OUT，则把浮动扩散部36电平固定在电源电压VDD上，把积蓄在浮动扩散部36的电荷排出(复位)。此外，如果向复位晶体管33提供L电平的驱动信号RST_OUT，则使浮动扩散部36成为电浮空状态。
放大晶体管34把与积蓄在浮动扩散部36的电荷对应的电压放大。用放大晶体管34放大后的电压作为像素信号通过选择晶体管35输出。
选择晶体管35按照从垂直扫描电路13提供的驱动信号SEL_OUT，导通或断开像素信号从放大晶体管34向垂直信号线23的输出。例如，如果向选择晶体管35提供H电平的驱动信号SEL_OUT，则向垂直信号线23输出像素信号，如果提供L电平的驱动信号SEL_OUT，则停止输出像素信号。
浮动扩散部36积蓄从光电二极管31通过传输晶体管32传输来的电荷，转换成电压。
如上所述，按照从垂直扫描电路13提供的驱动信号TR_OUT、驱动信号RST_OUT和驱动信号SEL_OUT，来驱动像素21。
下面，对像素21的驱动时间进行说明。在对适用本发明的CMOS传感器11的驱动时间进行说明之前，先对以往的CMOS传感器的驱动时间进行说明。
在以往的CMOS传感器中，除了图1的CMOS传感器11的垂直扫描电路13以外，其余组件与图1的CMOS传感器11相同，以下，对与CMOS传感器11相同的组件，采用相同的附图标记进行说明。
图3是表示以往的CMOS传感器垂直扫描电路的结构示例的框图。
在图3中，垂直扫描电路13’包括时序控制电路41’和驱动电路42。
具体来说，在垂直扫描电路13’中，时序控制电路41’和驱动电路42对应每行像素21而设置，在图3的例子中，表示的是第n行的时序控制电路41’和驱动电路42。而且，下面适当地把第n行的像素211N至21MN称为像素21n。
把用于获得像素21n的传输晶体管32、复位晶体管33和选择晶体管35的驱动时间的时间信号，从系统控制单元12提供给时序控制电路41’。并且，在各行的时序控制电路41’中使用相同的时间信号。例如，通过第n-1行的时序控制电路41’把时间信号提供给第n行的时序控制电路41’，第n行的时序控制电路41’把该时间信号提供给第n+1行的时序控制电路41’。
此外，从系统控制单元12把地址选择信号[n]提供给时序控制电路41’，该地址选择信号[n]是表示像素21n是否被选择为输出像素信号的像素。
如果从系统控制单元12向时序控制电路41’提供表示选择了像素21n作为输出像素信号的像素的地址选择信号[n]，则时序控制电路41’按照时间信号生成驱动时间信号，提供给驱动电路42。即，时序控制电路41’生成表示传输晶体管32的驱动时间的驱动时间信号TR[n]、表示复位晶体管33的驱动时间的驱动时间信号RST[n]和表示选择晶体管35的驱动时间的驱动时间信号SEL[n]。
驱动电路42按照从时序控制电路41’提供的驱动时间信号TR[n]，生成驱动传输晶体管32的驱动信号TR_OUT[n]，提供给像素21n。并且，驱动电路42按照从时序控制电路41’提供的驱动时间信号RST[n]，生成驱动复位晶体管33的驱动信号RST_OUT[n]，提供给像素21n。此外，驱动电路42按照从时序控制电路41’提供的驱动时间信号SEL[n]，生成驱动选择晶体管35的驱动信号SEL_OUT[n]，提供给像素21n。
图4是说明在以往的CMOS传感器中，提供给像素21的各信号的时序图。下面参照图4对从第n行像素21n到第n+3行像素21n+3这4行像素进行说明。
图4上数第1个表示水平扫描期间的同步中使用的H同步信号，在图4中，表示了从第1个水平扫描期间1H到第21个水平扫描期间21H。
在H同步信号的下方，从上向下依次表示分别提供给像素21n至21n+3的驱动信号TR_OUT[n]至TR_OUT[n+3]、驱动信号RST_OUT[n]至RST_OUT[n+3]和驱动信号SEL_OUT[n]至SEL_OUT[n+3]。
如图4所示，提供给像素21n的驱动信号TR_OUT[n]和驱动信号RST_OUT[n]在水平扫描期间6H中为脉冲状的H电平，像素21n的传输晶体管32和复位晶体管33同时导通。因此，在像素21n中，在水平扫描期间5H之前积蓄在光电二极管31中的电荷被排出。以下，把上述排出积蓄在光电二极管31中的电荷的处理，适当地称为快门处理。
此后，提供给像素21n的驱动信号TR_OUT[n]在水平扫描期间7H至16H中为L电平，由此，在光电二极管31中积蓄根据接收的光量进行光电转换后产生的电荷。此外，在水平扫描期间7H至16H中，驱动信号RST_OUT[n]也为L电平。其中，水平扫描期间7H至16H的时间为像素21n被曝光的曝光时间，驱动信号TR_OUT[n]在水平扫描期间7H至16H中所示箭头是表示像素21n的曝光时间。以下，把上述在光电二极管31中积蓄电荷的处理，适当地称为电荷积蓄处理。
在水平扫描期间17H中，驱动信号RST_OUT[n]变成脉冲状的H电平后，驱动信号TR_OUT[n]变成脉冲状的H电平，在驱动信号RST_OUT[n]和驱动信号TR_OUT[n]变成脉冲状的H电平期间，驱动信号SEL_OUT[n]为H电平。由此，向垂直信号线23输出像素21n的像素信号。以下，把上述向垂直信号线23输出像素21n的像素信号的处理，适当地称为读出处理。
像素21n的像素信号包括：与复位电平的电压对应的信号；以及与从光电二极管31向浮动扩散部36传输的电荷对应的信号。即，驱动信号RST_OUT[n]变为脉冲状的H电平，像素21n的复位晶体管33导通，使浮动扩散部36复位，输出与复位电平的电压(即，电源电压VDD)对应的信号。此后，驱动信号TR_OUT[n]变成脉冲状的H电平，像素21n的传输晶体管32导通，把在曝光时间用光电二极管31进行光电转换后产生的电荷向浮动扩散部36传输，并转换成电压，输出与该电荷对应的信号。
与像素21n类似，像素21n+1按照驱动信号TR_OUT[n+1]、驱动信号RST_OUT[n+1]和驱动信号SEL_OUT[n+1]进行驱动，在水平扫描期间7H中进行快门处理，在水平扫描期间8H至17H中进行电荷积蓄处理，在水平扫描期间18H中进行读出处理。以下以此类推，像素21n+2在水平扫描期间8H中进行快门处理，在水平扫描期间9H至18H中进行电荷积蓄处理，在水平扫描期间19H中进行读出处理。此外，像素21n+3在水平扫描期间9H中进行快门处理，在水平扫描期间10H至19H中进行电荷积蓄处理，在水平扫描期间20H中进行读出处理。
曝光时间在各行中必须一致，在图4的例子中为10个水平扫描期间H的时间10H。此外，该曝光时间可以根据被拍照物体的亮度等，设定为任意的时间。
如上所述，像素21按照垂直扫描电路13’输出的驱动信号进行驱动。然后，例如在除了进行快门处理的水平扫描期间、进行电荷积蓄处理的水平扫描期间和进行读出处理的水平扫描期间以外的水平扫描期间(以下，适当地称为非积蓄期间)中，使强光入射到光电二极管31上。此时，如果光电二极管31进行光电转换，产生了本身可以积蓄的最大电荷量以上的电荷量，则电荷从光电二极管31溢出，产生图像浮散现象。
因此，需要考虑能够不产生上述图像浮散现象的对策。
其中，以下适当地把除了进行快门处理的水平扫描期间、进行电荷积蓄处理的水平扫描期间和进行读出处理的水平扫描期间以外的水平扫描期间称为非积蓄期间。
图5是表示适用本发明的垂直扫描电路一个实施方式的结构示例的框图。
在图5中，垂直扫描电路13包括时序控制电路41、驱动电路42和输出控制电路43。
此外，在图5中，对于与图3的垂直扫描电路13’相同的部分采用相同的附图标记，以下适当省略了具体说明。即，图5的垂直扫描电路13在具有驱动电路42方面与图3的垂直扫描电路13’相同。但是，垂直扫描电路13在具有时序控制电路41和输出控制电路43方面与垂直扫描电路13’不同。
与图3的时序控制电路41’相同，把时间信号和地址选择信号[n]从系统控制单元12提供给时序控制电路41，时序控制电路41生成驱动时间信号TR[n]、驱动时间信号RST[n]和驱动时间信号SEL[n]，提供给输出控制电路43。
如后面参照图15进行的说明所述，时序控制电路41与像素21的电荷读出动作一致，生成控制信号1[n]，提供给输出控制电路43。此外，在可以把从前面的电路提供给时序控制电路41的信号作为控制信号1[n]使用的情况下，时序控制电路41使该控制信号1[n]通过，提供给输出控制电路43。
把控制信号1[n]、驱动时间信号TR[n]、驱动时间信号RST[n]和驱动时间信号SEL[n]从时序控制电路41提供给输出控制电路43，并且从系统控制单元12提供控制信号2。
提供给输出控制电路43的控制信号2例如是用于使输出控制电路43初始化(使内部状态归零)的归零信号、或者用于切换通常的驱动和排出不需要的电荷的驱动的启动信号等。此外，在各行的输出控制电路43中，使用相同的控制信号2，例如，通过第n-1行的输出控制电路43把控制信号2提供给第n行的输出控制电路43，第n行的输出控制电路43把该控制信号2提供给第n+1行的输出控制电路43。
输出控制电路43根据控制信号1[n]和控制信号2，来变更驱动时间信号TR[n]、驱动时间信号RST[n]和驱动时间信号SEL[n]，提供给驱动电路42。
例如，在非积蓄期间中，输出控制电路43变更驱动时间信号TR[n]，以使从驱动电路42输出的驱动信号TR_OUT[n]反转。此外，例如在进行快门处理的水平扫描期间、进行电荷积蓄处理的水平扫描期间和非积蓄期间中，输出控制电路43变更驱动时间信号RST[n]，以使从驱动电路42输出的驱动信号RST_OUT[n]反转。
然后，驱动电路42按照从输出控制电路43提供的驱动时间信号TR[n]、驱动时间信号RST[n]和驱动时间信号SEL[n]，分别把驱动信号TR_OUT[n]、驱动信号RST_OUT[n]和驱动信号SEL_OUT[n]提供给像素21n。
图6是说明提供给像素21的各信号的时序图。
在图6中，与图4相同，从上向下依次表示H同步信号、驱动信号TR_OUT[n]至TR_OUT[n+3]、驱动信号RST_OUT[n]至RST_OUT[n+3]和驱动信号SEL_OUT[n]至SEL_OUT[n+3]。
如图6所示，在进行快门处理、电荷积蓄处理和读出处理的水平扫描期间中，驱动信号TR_OUT[n]至TR_OUT[n+3]与图4时序图中的驱动信号TR_OUT[n]至TR_OUT[n+3]相同。但是在图6中，驱动信号TR_OUT[n]至TR_OUT[n+3]在非积蓄期间为H电平，这与图4时序图中的驱动信号TR_OUT[n]至TR_OUT[n+3]不同。
即，驱动信号TR_OUT[n]在水平扫描期间1H至5H中为H电平，在水平扫描期间6H中先变成L电平，然后变成脉冲状的H电平。此后，驱动信号TR_OUT[n]在水平扫描期间7H至16H中为L电平，在水平扫描期间17H中变成脉冲状的H电平后，在水平扫描期间18H以后变成H电平。即，驱动信号TR_OUT[n]在非积蓄期间的水平扫描期间1H至5H和水平扫描期间18H至21H中为H电平。
与驱动信号TR_OUT[n]类似，驱动信号TR_OUT[n+1]在非积蓄期间的水平扫描期间1H至6H和水平扫描期间19H至21H中为H电平。以此类推，驱动信号TR_OUT[n+2]在水平扫描期间1H至7H和水平扫描期间20H至21H中为H电平，驱动信号TR_OUT[n+3]在水平扫描期间1H至8H和水平扫描期间21H中为H电平。
在进行读出处理的水平扫描期间中，驱动信号RST_OUT[n]至RST_OUT[n+3]与图4时序图中的驱动信号RST_OUT[n]至RSTR_OUT[n+3]相同。但是，在进行快门处理的水平扫描期间、进行电荷积蓄处理的水平扫描期间和非积蓄期间中为H电平方面，驱动信号RST_OUT[n]至RST_OUT[n+3]与图4时序图中的驱动信号RST_OUT[n]至RST_OUT[n+3]不同。
即，驱动信号RST_OUT[n]在水平扫描期间1H至16H中为H电平，在水平扫描期间17H中先变成L电平，然后变成脉冲状的H电平。此后，驱动信号RST_OUT[n]在水平扫描期间18H至21H中为H电平。即驱动信号RST_OUT[n]在作为进行快门处理的水平扫描期间、进行电荷积蓄处理的水平扫描期间以及非积蓄期间的水平扫描期间1H至16H和水平扫描期间19H至21H中为H电平。
与驱动信号RST_OUT[n]类似，驱动信号RST_OUT[n+1]在作为进行快门处理的水平扫描期间、进行电荷积蓄处理的水平扫描期间以及非积蓄期间的水平扫描期间1H至17H和水平扫描期间19H至21H中为H电平。以此类推，驱动信号RST_OUT[n+2]在水平扫描期间1H至18H和水平扫描期间20H至21H中为H电平，驱动信号RST_OUT[n+3]在水平扫描期间1H至18H和水平扫描期间21H中为H电平。
此外，驱动信号SEL_OUT[n]至SEL_OUT[n+3]与图4时序图中的驱动信号SEL_OUT[n]至SEL_OUT[n+3]相同。
当驱动信号TR_OUT和驱动信号RST_OUT同时为H电平时，由于像素21排出用光电二极管31进行光电转换产生的电荷，通过按照图6时序图所示驱动信号进行动作，在非积蓄期间中，总是把电荷排出。因此，在非积蓄期间中，即使强光入射到光电二极管31上，用光电二极管31进行光电转换后产生的电荷被排出，不会积蓄在光电二极管31中。因此，像素21可以避免产生如参照图4时序图进行说明的图像浮散现象。
驱动信号RST_OUT在进行快门处理的水平扫描期间和进行电荷积蓄处理的水平扫描期间中也为H电平。因此，在像素21中，在电荷积蓄处理中，即使强光入射到光电二极管31上，也使电荷从光电二极管31溢出，该电荷不会积蓄在浮动扩散部36中，可以避免产生图像浮散现象。
此外，关于快门处理、电荷积蓄处理和读出处理，由于图6时序图所示的驱动信号与图4时序图所示的驱动信号相同，所以像素21与以往相同，可以输出像素信号。
图7是说明在图1的CMOS传感器11中进行间隔剔除处理的情况下，从垂直扫描电路13输出各信号的时序图。
例如，当拍摄像素阵列14的全部像素数中的3/4像素数的图像时，不从每4行的1行像素中读出像素信号，而从剩余的3行像素中读出像素信号。在图7的例子中，不读出第n+2行的像素n+2的像素信号。
由于在不读出像素信号的像素n+2中，不进行快门处理、电荷积蓄处理和读出处理，所以如图7所示，使驱动信号TR_OUT[n+2]和RST_OUT[n+2]总是为H电平。
如上所述，通过使不读出像素信号的像素n+2的驱动信号TR_OUT[n+2]和RST_OUT[n+2]总是为H电平，像素n+2的光电二极管31总是把进行光电转换后产生的电荷排出。因此，在像素21中，即使强光入射到像素n+2的光电二极管31上，电荷也并不总是积蓄在光电二极管31或浮动扩散部36中，所以可以避免产生图像浮散现象。
在以往的CMOS传感器中，为了避免产生图像浮散现象必须进行快门处理，必须设置进行该快门处理的电路。为了避免产生图像浮散现象而进行快门处理的电路，必须具有根据间隔剔除处理的种类存储不读出像素信号的像素的存储器、或者决定进行快门处理时间的部件，使该电路结构变得复杂。
与此相反，在CMOS传感器11中，不需要具有用于避免产生图像浮散现象而进行快门处理的电路。此外，输出控制电路43例如只要在非积蓄期间中使驱动信号TR_OUT和驱动信号RST_OUT反转，或在进行快门处理的水平扫描期间和进行电荷积蓄处理的水平扫描期间中使驱动信号RST_OUT反转即可，可以简化该电路结构。
可是，如图2所示，在CMOS传感器11中，一个像素21具有一个光电二极管31，除此以外，例如也可以在一个像素中具有多个光电二极管。在一个像素中具有多个光电二极管的情况下，通过共用构成像素的晶体管中的某些晶体管，可以减小像素的整体尺寸。
图8是表示像素的其他结构示例的电路图。
在图8中，像素21’包括四个光电二极管310至313、四个传输晶体管320至323、复位晶体管33、放大晶体管34、选择晶体管35和浮动扩散部36。
在图8中，对于与图2的像素21相同的部分采用相同的附图标记，以下适当地省略了具体说明。即，在具有复位晶体管33、放大晶体管34、选择晶体管35和浮动扩散部36方面，图8的像素21’与图2的像素21相同。但是，在具有四个光电二极管310至313、四个传输晶体管320至323方面，像素21’与像素21不同。
如图8所示，光电二极管310至313分别通过传输晶体管320至323连接在浮动扩散部36上。在像素21’中，通过使传输晶体管320至323依次变成H电平，把用光电二极管310至313进行光电转换后产生的电荷依次积蓄在浮动扩散部36中。
在像素21’中，由于四个光电二极管310至313共同使用复位晶体管33、放大晶体管34、选择晶体管35和浮动扩散部36，所以驱动时间受到限制。此外，把垂直方向(列)的四个像素共用复位晶体管33、放大晶体管34、选择晶体管35和浮动扩散部36的方式，称为垂直四像素共用方式。
图9是表示向图8的像素21’提供各信号的垂直扫描电路结构示例的框图。
在图9中，垂直扫描电路50包括时序控制电路51、像素共用判断电路52、四个输出控制电路530至533、四个传输晶体管驱动电路540至543、复位晶体管驱动电路55和选择晶体管驱动电路56。
为了驱动像素21’具有的四个传输晶体管320至323，垂直扫描电路50需要分别独立的驱动信号TR_OUT[4n]至TR_OUT[4n+3]，设置了四个输出控制电路530至533和四个传输晶体管驱动电路540至543。此外，由于像素21’具有一个复位晶体管33和一个选择晶体管35，所以在垂直扫描电路50上分别设置一个复位晶体管驱动电路55和一个选择晶体管驱动电路56。
即，在垂直扫描电路50中，为每行设置输出控制电路和传输晶体管驱动电路，为每4行设置复位晶体管驱动电路55和选择晶体管驱动电路56。
把地址选择信号[4n]至[4n+3]和时间信号从系统控制单元12提供给时序控制电路51。
时序控制电路51使用地址选择信号[4n]至[4n+3]和时间信号，来生成驱动时间信号TR[4n]至TR[4n+3]、控制信号1[4n]至1[4n+3]、驱动时间信号RST[n]、控制信号3[n]和驱动时间信号SEL[n]。
时序控制电路51分别把驱动时间信号TR[4n]至TR[4n+3]和控制信号1[4n]至1[4n+3]提供给输出控制电路530至533。此外，时序控制电路51把驱动时间信号RST[n]和控制信号3[n]提供给像素共用判断电路52，把驱动时间信号SEL[n]提供给选择晶体管驱动电路56。
把控制信号2从系统控制单元12提供给像素共用判断电路52和输出控制电路530至533。在各行的像素共用判断电路52和输出控制电路530至533中共用控制信号2。
像素共用判断电路52具有如下结构：当共用浮动扩散部36的光电二极管310至313中的一个光电二极管进行读出处理时，把表示光电二极管310至313中的任意一个进行读出处理的信号，提供给传输晶体管驱动电路540至543，以使其他光电二极管的电荷不向浮动扩散部36传输。关于像素共用判断电路52，在后面参照图12进行叙述。
与图5的输出控制电路43相同，输出控制电路530至533分别变更驱动时间信号TR[4n]至TR[4n+3]的期间，提供给传输晶体管驱动电路540至543，以使从传输晶体管驱动电路540至543输出的驱动信号TR_OUT[4n]至TR_OUT[4n+3]的一部分期间反转。
传输晶体管驱动电路540至543按照驱动时间信号TR[4n]至TR[4n+3]，生成驱动传输晶体管320至323的驱动信号TR_OUT[4n]至TR_OUT[4n+3]，并输出。
与驱动电路42相同，复位晶体管驱动电路55按照从像素共用判断电路52提供的驱动时间信号RST[n]，生成驱动复位晶体管33的驱动信号RST_OUT[n]，并输出。
与驱动电路42相同，选择晶体管驱动电路56按照从时序控制电路51提供的驱动时间信号SEL[n]，生成驱动选择晶体管35的驱动信号SEL_OUT[n]，并输出。
下面参照图10的时序图，对时序控制电路51输出的信号进行说明。
在进行快门处理、电荷积蓄处理和读出处理的水平扫描期间中，驱动信号TR_OUT[4n]至TR_OUT[4n+3]与图6的驱动信号TR_OUT[n]至TR_OUT[n+3]相同。在驱动信号TR_OUT[4n]至TR_OUT[4n+2]从进行读出处理的水平扫描期间的下一个水平扫描期间到驱动信号TR_OUT[4n+3]进行读出处理的水平扫描期间为L电平方面，与图6的驱动信号TR_OUT[n]至TR_OUT[n+3]不同。
在像素21’中，由于光电二极管310至313共用浮动扩散部36，所以当某个光电二极管进行读出处理时，必须停止从其他光电二极管排出电荷。
即，在光电二极管311进行读出处理的水平扫描期间18H中，驱动信号TR_OUT[4n]为L电平，在光电二极管312进行读出处理的水平扫描期间19H中，驱动信号TR_OUT[4n]和TR_OUT[4n+1]为L电平。此外，在光电二极管313进行读出处理的水平扫描期间20H中，驱动信号TR_OUT[4n]至TR_OUT[4n+2]为L电平。
并且，驱动信号TR_OUT[4n]至TR_OUT[4n+2]在水平扫描期间21H中同时增为H电平。
在水平扫描期间17H至20H中，由于光电二极管310至313依次进行读出处理，所以在上述期间中，驱动信号RST_OUT[n]和驱动信号SEL_OUT[n]连续输出驱动脉冲。
通过输出如图10所示的信号，在像素21’中，即使光电二极管310至313共用浮动扩散部36，在来自成为读出对象的光电二极管310至313的电荷中，不会流入来自其他光电二极管310至313的电荷，可以正常地输出读出对象像素信号。
图11是说明在进行间隔剔除处理的情况下，传输晶体管驱动电路540至543、复位晶体管驱动电路55、选择晶体管驱动电路56输出的信号的时序图。
在图11中，与图7的时序图相同，对于不读出来自与第n+2行的像素n+2对应的光电二极管312的像素信号的情况进行说明。
如上所述，当光电二极管310至313中的任意一个进行读出处理时，使提供给不成为读出处理对象的光电二极管的驱动信号TR_OUT[4n]至TR_OUT[4n+3]为L电平。对于不读出像素信号的光电二极管312的驱动信号TR_OUT[4n+2]也相同。
即，如图11所示，当光电二极管310的读出处理在水平扫描期间17H中进行、光电二极管311的读出处理在水平扫描期间18H中进行、光电二极管313的读出处理在水平扫描期间19H中进行时，驱动信号TR_OUT[4n+2]在水平扫描期间17H至19H中为L电平。
此外，由于驱动信号TR_OUT[4n+2]在除了水平扫描期间17H至19H以外的水平扫描期间中为H电平，所以即使在不从光电二极管312读出像素信号的情况下，光电二极管312进行光电转换后产生的电荷在除了水平扫描期间17H至19H以外的水平扫描期间中总是被排出。由此，可以避免产生图像浮散现象。
此外，例如当变更了进行间隔剔除的行的位置或行数时，在设置有用于避免产生图像浮散现象而进行快门处理的电路的情况下，根据该变更必须对电路进行修正或添加，但是在垂直扫描电路50中，各行的输出控制电路53根据各自行的控制信号，可以生成驱动信号TR_OUT，所以无须进行如上所述的电路修正或添加。
此外，在进行视场角切除处理的情况下，像素信号不从像素阵列14的上部分或下部分中的像素21读出，但即使对于这样的像素21，利用如参照图11进行说明的处理，也可以避免产生图像浮散现象。
图12是表示图9的像素共用判断电路52和输出控制电路530的结构示例的电路图。各个输出控制电路530至533具有相同的结构，并进行相同的动作，下面省略对输出控制电路531至533的说明。
在图12中，像素共用判断电路52包括NAND门61、反相器62、NOR门63和64、以及反相器65。
把驱动时间信号RST[n]从时序控制电路51提供给像素共用判断电路52，并且提供作为控制信号3的读出地址选择信号RD_ADD_INF[4n]至RD_ADD_INF[4n+3]。此外，把作为控制信号2的启动信号(enable)从系统控制单元12通过各行的像素共用判断电路52和输出控制电路53，提供给像素共用判断电路52。
NAND门61的四个输入端子分别连接在提供读出地址选择信号RD_ADD_INF[4n]至RD_ADD_INF[4n+3]的信号线上，NOR门64的两个输入端子中的一个连接在提供驱动时间信号RST[n]的信号线(RST普通线)上。此外，反相器62的输入端子连接在提供启动信号的信号线上。
NAND门61的输出端子连接在NOR门63的两个输入端子中的一个上。把从NAND门61输出的信号称为共用像素判断信号PX_SHR_RD[n]。此外，NAND门61的输出端子也连接在输出控制电路530的NOR门75的输入端子上。
反相器62的输出端子连接在NOR门63的两个输入端子中的另一个上。NOR门63的输出端子连接在NOR门64的两个输入端子中的另一个上，把连接NOR门63的输出端子和NOR门64的输入端子的信号线称为RST电荷排出控制线。NOR门64的输出端子连接在反相器65的输入端子上。反相器65连接在图9的复位晶体管驱动电路55上，从反相器65输出变更后的驱动时间信号RST’[n]。
输出控制电路530包括NAND门71、反相器72、存储器73、NAND门74、NOR门75和76、以及反相器77。
把驱动时间信号TR[4n]从时序控制电路51提供给输出控制电路530，并且提供作为控制信号1[4n]的读出地址选择信号RD_ADD_INF[4n]和快门地址选择信号SH_ADD_INF[4n]。此外，把作为控制信号2的启动信号(enable)和归零信号(clear)，从系统控制单元12通过各行的像素共用判断电路52或输出控制电路53，提供给输出控制电路530。
NAND门71的两个输入端子中的一个连接在提供快门地址选择信号SH_ADD_INF[4n]的信号线上，另一个连接在提供归零信号的信号线上。NAND门71的输出端子通过反相器72连接在存储器73上，此外，提供读出地址选择信号RD_ADD_INF[4n]的信号线连接在存储器73上。
存储器73具有锁存器电路，锁存器电路包括NAND门78和79，存储器73的输出端子连接在NAND门74的两个输入端子中的一个上。此外，NAND门74的两个输入端子中的另一个连接在提供启动信号的信号线上。
NAND门74的输出端子连接在NOR门75的两个输入端子中的一个上，共用像素判断信号PX_SHR_RD[n]从NAND门61提供到另一个端子上。NOR门75的输出端子连接在NOR门76的两个输入端子中的一个上，把连接NOR门75的输出端子和NOR门76的输入端子的信号线称为TR电荷排出控制线。NOR门76的两个输入端子中的另一个连接在提供驱动时间信号TR[4n]的信号线(TR普通线)上。
NOR门76的输出端子连接在反相器77的输入端子上。反相器77连接在图9的传输晶体管驱动电路540上，从反相器77输出变更后的驱动时间信号TR’[4n]。
其中，当图8的光电二极管310至313分别选择进行读出在曝光时间中进行光电转换后产生的电荷的读出处理时，读出地址选择信号RD_ADD_INF[4n]至RD_ADD_INF[4n+3]为有效信号，仅仅在进行读出处理的一个水平扫描期间有效。当选择进行排出积蓄在光电二极管310中的不需要的电荷的快门处理时，快门地址选择信号SH_ADD_INF[4n]为有效信号，仅仅在进行快门处理的一个水平扫描期间有效。
启动信号用于切换通常的驱动时间和可以排出不需要的电荷的驱动时间。归零信号用于对输出控制电路530的存储器73进行归零，例如有时当接通电源时存储器73不稳定，从输出控制电路530的外部将其状态归零。此外，也可以替代归零信号，采用设定存储器73的值的设定信号。
如上所述，输出控制电路531至533与输出控制电路530结构相同，输出控制电路531至533也分别在内部安装有存储器。这样，存储器安装在各行的输出控制电路内部中，通过用各行的地址选择信号来控制该存储器，根据从输出控制电路531至533输出的信号，传输晶体管驱动电路540至543输出驱动信号TR_OUT[4n]至TR_OUT[4n+3]。
此外，TR普通线是输出来自时序控制电路51的驱动时间信号TR[4n]的路径，TR电荷排出控制线是输出表示可以排出不需要电荷的期间的时间信号的路径。然后，根据驱动时间信号TR[4n]和表示可以排出不需要电荷的期间的时间信号的逻辑或而得到的信号(即从NOR门76输出的信号)，决定变更后的驱动时间信号TR’[4n]。
此外，通过读出地址选择信号RD_ADD_INF[4n]至RD_ADD_INF[4n+3]的NAND(与非)生成共用像素判断信号PX_SHR_RD[n]，在像素共用判断电路52的NAND门61上，利用该共用像素判断信号PX_SHR_RD[n]，当光电二极管310至313中的任意一个光电二极管进行读出处理时，输出控制电路530能够控制成不从其他三个光电二极管排出电荷。
图13是在像素共用判断电路52和输出控制电路530中的各信号的时序图。下面参照图13对驱动光电二极管310的驱动信号TR_OUT[4n]进行说明。
在初始状态下，存储器73为H电平，由于在水平扫描期间1H至5H中，读出地址选择信号RD_ADD_INF[4n]和快门地址选择信号SH_ADD_INF[4n]为H电平，所以在此期间中，存储器73为H电平。
此外，在水平扫描期间1H至5H中，由于读出地址选择信号RD_ADD_INF[4n]至RD_ADD_INF[4n+3]为H电平，所以共用像素判断信号PX_SHR_RD[n]为L电平，TR电荷排出控制线为H电平。因此，在此期间中，驱动信号TR_OUT[4n]为H电平，排出由光电二极管310进行光电转换产生的不需要的电荷。
在水平扫描期间6H中，由于进行光电二极管310的快门处理，所以快门地址选择信号SH_ADD_INF[4n]为L电平。
由此，由于存储器73为L电平，所以TR电荷排出控制线变成L电平，输出作为驱动信号TR_OUT[4n]的TR普通线的电平，即，输出驱动时间信号TR[4n]。由此，驱动信号TR_OUT[4n]在水平扫描期间6H中变成脉冲状的H电平。
在水平扫描期间7H至16H中，由于驱动时间信号TR[4n]为L电平、读出地址选择信号RD_ADD_INF[4n]为H电平，所以驱动信号TR_OUT[4n]在此期间中变成L电平，由此，电荷积蓄在光电二极管310中。此外，存储器73保持L电平。
在水平扫描期间17H中，由于进行光电二极管310的读出处理，所以读出地址选择信号RD_ADD_INF[4n]变成L电平，由此，存储器73变成H电平，但由于共用像素判断信号PX_SHR_RD[n]同时变成H电平，所以TR电荷排出控制线保持L电平。因此，由于输出作为驱动信号TR_OUT[4n]的TR普通线的电平，即，输出驱动时间信号TR[4n]，所以驱动信号TR_OUT[4n]在水平扫描期间17H中变成脉冲状的H电平。此外，存储器73保持H电平。
此外，在水平扫描期间17H中，由于共用像素判断信号PX_SHR_RD[n]变成H电平，所以RST电荷排出控制线变成L电平。由此，由于输出作为驱动信号RST_OUT[n]的RST普通线的电平，即，输出驱动时间信号RST[n]，所以驱动信号RST_OUT[n]在水平扫描期间17H中变成脉冲状的H电平。
并且，如图10所示，在水平扫描期间17H中，由于驱动信号SEL_OUT[n]变成H电平，所以读出与用光电二极管310进行光电转换后产生的电荷对应的像素信号。
在水平扫描期间18H至20H中，由于读出地址选择信号RD_ADD_INF[4n+1]至RD_ADD_INF[4n+3]依次变成L电平，所以在此期间中，共用像素判断信号PX_SHR_RD[n]变成H电平。因此，在此期间中，输出作为驱动信号TR_OUT[4n]的驱动时间信号TR[4n]的L电平。
在水平扫描期间21H中，由于读出地址选择信号RD_ADD_INF[4n]至RD_ADD_INF[4n+3]为H电平，所以共用像素判断信号PX_SHR_RD[n]变成L电平，由此，TR电荷排出控制线变成H电平。因此，驱动信号TR_OUT[4n]变成H电平，排出用光电二极管310进行光电转换产生的不需要的电荷。
这样，可以排出用光电二极管310进行光电转换产生的不需要的电荷。此外，在光电二极管311至313中，与光电二极管310相同，也可以排出不需要的电荷。
其中，例如当进行视场角切除处理或间隔剔除处理等，不从像素21’的光电二极管310读出像素信号时，不使输入到输出控制电路530的读出地址选择信号RD_ADD_INF[4n]和快门地址选择信号SH_ADD_INF[4n]发生变化，不使存储器73从初始状态改变状态。
因此，在开始像素信号读出处理之前必须使存储器73成为H电平。由此，可以使不读出像素信号的光电二极管310排出不需要电荷的期间和停止该排出的期间(即，读出像素信号的光电二极管311至313进行读出处理的期间)重复。
作为使存储器73成为H电平的最合适的时间为CMOS传感器11刚刚启动之后。
图14是当CMOS传感器11启动时，垂直扫描电路50的各信号的时序图。
在图14中，H同步信号下面表示的备用(STBY)信号是使CMOS传感器11启动的信号，把该备用信号作为归零信号，例如通过输入到图12的输出控制电路530的NAND门71，使存储器73变成L电平。此外，备用信号被提供给各行的所有输出控制电路53。
此外，为了将存储器73设定为H电平，可采用如下方法：如图14中备用信号下面所示的那样，当启动CMOS传感器11后，把变成H电平的设定(SET)信号添加到控制信号3中，或当启动CMOS传感器11后，把变成H电平的读出地址选择信号RD_ADD_INF提供给所有行的输出控制电路530。
由于仅将存储器73设定成H电平，驱动信号RST_OUT和驱动信号TR_OUT不会变成H电平，所以当启动时存储器73变成H电平后、在开始读出像素信号的动作之前，使启动信号为H电平，由此，可以使驱动信号RST_OUT和驱动信号TR_OUT成为H电平，开始排出不需要的电荷。此后进行快门处理等。
然后，例如在共用读出地址选择信号RD_ADD_INF的信号线和快门地址选择信号SH_ADD_INF的信号线、把该信号线按时间分割使用的情况下，可以减少信号线的数量或译码器电路等。在这种情况下，时序控制电路51具有控制信号生成电路，该控制信号生成电路基于按时间分割发送来的信号生成控制信号1。把这样按时间分割使用信号线的摄像装置称为锁存器式地址型摄像装置。
图15是表示包含在时序控制电路51中的控制信号生成电路81的结构示例的图。
在图15中，控制信号生成电路81包括六个NOR门82至87。
把按时间分割的地址选择信号ADD_INF[4n]、快门用存储器的控制信号SLRST和SLSET、以及读出用存储器的控制信号RLRST和RLSET，从图1的系统控制单元12提供给控制信号生成电路81。
NOR门82的两个输入端子中的一个连接在提供地址选择信号ADD_INF[4n]的信号线上，另一个连接在提供读出用存储器的控制信号RLSET的信号线上。
NOR门83和84构成锁存器电路，成为读出用存储器。NOR门82的输出端子连接在NOR门83的输入端子上，NOR门84的输入端子连接在提供读出用存储器的控制信号RLRST的信号线上。从读出用存储器输出读出地址选择信号RD_LAT_INF[4n]，即，从NOR门83的输出端子输出读出地址选择信号RD_LAT_INF[4n]。
即，读出用存储器存储地址选择信号ADD_INF[4n]，按照读出用存储器的控制信号RLRST和RLSET，生成仅仅在一个水平扫描期间有效的读出地址选择信号RD_LAT_INF[4n]。
NOR门85的两个输入端子中的一个连接在提供地址选择信号ADD_INF[4n]的信号线上，另一个连接在提供快门用存储器的控制信号SLSET的信号线上。
NOR门86和87构成锁存器电路，成为快门用存储器。NOR门85的输出端子连接在NOR门86的输入端子上，NOR门87的输入端子连接在提供快门用存储器的控制信号SLRST的信号线上。从快门用存储器输出快门地址选择信号SH_LAT_INF[4n]，即，从NOR门86的输出端子输出快门地址选择信号SH_LAT_INF[4n]。
即，读出用存储器存储地址选择信号ADD_INF[4n]，按照快门用存储器的控制信号SLRST和SLSET，生成仅仅在一个水平扫描期间有效的快门地址选择信号SH_LAT_INF[4n]。
读出地址选择信号RD_LAT_INF[4n]和快门地址选择信号SH_LAT_INF[4n]作为控制信号1，即，分别作为读出地址选择信号RD_ADD_INF[4n]和快门地址选择信号SH_ADD_INF[4n]，被提供给图12的输出控制电路530。
图16是说明控制信号生成电路81的动作的时序图。
图16的上侧是表示使读出地址选择信号RD_LAT_INF[4n]的电平跃迁的时序图，图16的下侧是表示使快门地址选择信号SH_LAT_INF[4n]的电平跃迁的时序图。
此外，在图16中表示了一个水平扫描期间的信号，最上面表示的XHS信号是表示H同步信号。
由于按分时的方式使用地址选择信号ADD_INF[4n]，所以当选择了地址后，在一个水平扫描期间的按时间分割后的任意时间成为H电平(有效)。
下面对于使读出地址选择信号RD_LAT_INF[4n]的电平跃迁的时序图进行说明。在地址选择信号ADD_INF[4n]为H电平期间，通过将读出用存储器的控制信号RLSET设定为H电平，在由控制信号生成电路81的NOR门83和84构成的读出用存储器中，存入地址选择信号ADD_INF[4n]，则读出地址选择信号RD_LAT_INF[4n]变成L电平。
此后，即使在地址选择信号ADD_INF[4n]变成L电平的情况下，由于在由NOR门83和84构成的读出用存储器中存入了地址选择信号ADD_INF[4n]，所以能够以L电平输出读出地址选择信号RD_LAT_INF[4n]。并且，在下面的一个水平扫描期间中，通过使读出用存储器的控制信号RLRST变成H电平，可以使读出地址选择信号RD_LAT_INF[4n]复位到H电平。
此外，由于读出地址选择信号RD_LAT_INF[4n]在每一个水平扫描期间被更新，所以读出用存储器的控制信号RLRST在每一个水平扫描期间被提供一次。因此，在将读出用存储器的控制信号RLSET设定为H电平之前，成为将读出用存储器的控制信号RLRST设定为H电平的时间。
从控制信号生成电路81输出的读出地址选择信号RD_LAT_INF[4n]从水平扫描期间的开始时刻移位，成为跃迁的信号。该移位量取决于读出用存储器的控制信号RLSET变成H电平的时间。
读出地址选择信号RD_LAT_INF[4n]作为控制信号1，即，作为图13的读出地址选择信号RD_ADD_INF[4n]，被提供给输出控制电路530。
如图16的下侧所示，与读出地址选择信号RD_LAT_INF[4n]相同，快门地址选择信号SH_LAT_INF[4n]按照快门用存储器的控制信号SLRST和SLSET，使电平跃迁。快门地址选择信号SH_LAT_INF[4n]作为图13的快门地址选择信号SH_ADD_INF[4n]，被提供给输出控制电路530。
按照上述时序图，控制信号生成电路81可以生成读出地址选择信号RD_LAT_INF[4n]和快门地址选择信号SH_LAT_INF[4n]。
下面参照图17对排出积蓄在图2的光电二极管31中的不需要电荷时的电势进行说明。
在图17中，纵方向表示SEL栅极、Amp栅极、RST栅极和TR栅极中的电位(电势)，随着朝向纵方向的上方，电势逐渐变高。
图17的上侧表示：当排出电荷时，通过使提供给传输晶体管32的驱动信号TR_OUT成为H电平，并且使提供给复位晶体管33的驱动信号RST_OUT成为H电平，使RST栅极和TR栅极为完全导通的状态。
在这样的状态下，用光电二极管(PD)31进行光电转换后产生的电荷，通过TR栅极被传输到浮动扩散部(FD)36，通过RST栅极向电源电压VDD(不需要的电荷的漏极部)排出。此时，由于TR栅极完全导通，所以随着在光电二极管31中产生电荷，电荷被传输到浮动扩散部36。
这样就可以排出不需要的电荷。然而，即使TR栅极和RST栅极没有完全导通，也可以排出不需要的电荷，避免产生图像浮散现象。
图17的下侧表示当排出电荷时使TR栅极和RST栅极为部分导通的状态。即，通过使提供给传输晶体管32和复位晶体管33的信号的电位为中间电位，使TR栅极和RST栅极部分导通。
通过使TR栅极部分导通，用光电二极管31进行光电转换后产生的电荷被积蓄到一定程度，但由于基板一侧的电势高，从光电二极管31溢出的电荷不会流向基板一侧，而流向浮动扩散部36。因此，与图17上侧所示的状态相同，从光电二极管31溢出的电荷通过RST栅极向电源电压VDD排出。
此外，在与曝光时间对应的电荷积蓄处理开始之前，TR栅极和RST栅极部分导通时积蓄在光电二极管31或浮动扩散部36中的电荷，通过进行快门处理被排出，电荷积蓄处理从没有电荷积蓄在光电二极管31中的状态开始。
即使只有TR栅极部分导通，也与TR栅极和RST栅极部分导通的状态相同，从光电二极管31溢出的电荷流向浮动扩散部36，通过RST栅极向电源电压VDD排出。
这样，即使TR栅极和RST栅极没有完全导通，也可以排出不需要的电荷。
需要说明的是，本发明并不限定于上述实施方式，在不脱离本发明宗旨的范围内可以进行各种变更。

Claims (6)

1.一种图像传感器，用于拍摄图像，其包括：
像素，对入射光进行光电转换并积蓄电荷，输出与所述电荷对应的像素信号；
控制装置，用于控制所述像素进行快门处理、电荷积蓄处理和读出处理，所述快门处理排出积蓄在所述像素中的不需要的电荷，所述电荷积蓄处理使在规定的曝光时间进行光电转换后产生的电荷积蓄在所述像素中，所述读出处理输出与所述电荷积蓄处理中积蓄在所述像素内的电荷对应的像素信号；
所述控制装置在非积蓄期间中排出在所述像素中进行光电转换产生的电荷，所述非积蓄期间是除了进行所述快门处理期间、进行所述电荷积蓄处理期间和进行所述读出处理期间以外的期间，且所述控制装置总是排出在不从中读出像素信号的像素中进行光电转换产生的电荷。
2.根据权利要求1所述的图像传感器，其特征在于，
在所述图像传感器中，多个所述像素配置成矩阵式，所述控制装置为各行所述像素设置，
所述控制装置根据选择信号来控制所述像素，所述选择信号表示各行的所述像素是否被选择为输出像素信号的像素。
3.根据权利要求1所述的图像传感器，其特征在于，
所述像素包括：
光电转换装置，对入射光进行光电转换；
转换装置，积蓄用所述光电转换装置进行光电转换产生的电荷，转换成与所述电荷对应的电压；
传输装置，导通或断开向所述转换装置传输用所述光电转换装置进行光电转换产生的电荷；以及
排出装置，导通或断开积蓄在所述转换装置中的电荷的排出；
在所述非积蓄期间中，所述控制装置导通由所述传输装置进行的电荷传输，并且导通由所述排出装置进行的电荷排出。
4.根据权利要求3所述的图像传感器，其特征在于，在进行所述快门处理和所述电荷积蓄处理期间中，所述控制装置导通由所述排出装置进行的电荷排出。
5.根据权利要求3所述的图像传感器，其特征在于，
所述像素具有多个所述光电转换装置，
通过多个所述光电转换装置各自的所述传输装置，在所述转换装置中依次积蓄由多个所述光电转换装置进行光电转换产生的电荷，
在所述控制装置使多个所述光电转换装置各自的所述传输装置中的任意一个所述传输装置进行的电荷传输导通期间，所述控制装置使其他所述光电转换装置的所述传输装置进行的电荷传输断开。
6.根据权利要求1所述的图像传感器，其特征在于，所述控制装置具有存储器，所述存储器用于存储选择信号，该选择信号表示像素是否被选择为输出像素信号的像素。
CN200880105458.6A 2007-09-10 2008-09-10 图像传感器 Expired - Fee Related CN101796820B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007233662A JP5262028B2 (ja) 2007-09-10 2007-09-10 イメージセンサおよび制御方法
JP2007-233662 2007-09-10
PCT/JP2008/066281 WO2009034978A1 (ja) 2007-09-10 2008-09-10 イメージセンサ

Publications (2)

Publication Number Publication Date
CN101796820A CN101796820A (zh) 2010-08-04
CN101796820B true CN101796820B (zh) 2014-03-05

Family

ID=40451985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880105458.6A Expired - Fee Related CN101796820B (zh) 2007-09-10 2008-09-10 图像传感器

Country Status (7)

Country Link
US (1) US9111837B2 (zh)
EP (1) EP2190188A4 (zh)
JP (1) JP5262028B2 (zh)
KR (1) KR20100051706A (zh)
CN (1) CN101796820B (zh)
TW (1) TWI430658B (zh)
WO (1) WO2009034978A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023917A (ja) * 2009-07-15 2011-02-03 Nikon Corp 固体撮像素子
US8872953B2 (en) * 2009-10-30 2014-10-28 Sony Corporation Solid-state imaging device, manufacturing method thereof, camera, and electronic device
CN102792677B (zh) * 2010-03-08 2015-08-05 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011114450A1 (ja) 2010-03-17 2011-09-22 キヤノン株式会社 撮像装置および撮像システム
JP5631058B2 (ja) * 2010-05-20 2014-11-26 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の駆動方法
JP5598126B2 (ja) * 2010-07-09 2014-10-01 ソニー株式会社 固体撮像素子およびカメラシステム
JP5296930B2 (ja) * 2011-06-21 2013-09-25 オリンパスメディカルシステムズ株式会社 医療機器
JP5448208B2 (ja) * 2011-12-13 2014-03-19 国立大学法人東北大学 固体撮像装置
JP2014039159A (ja) * 2012-08-16 2014-02-27 Sony Corp 固体撮像装置および駆動方法、並びに電子機器
JP2014143498A (ja) * 2013-01-22 2014-08-07 Toshiba Corp 固体撮像装置
US9100600B2 (en) 2013-07-10 2015-08-04 Samsung Electronics Co., Ltd. Anti-blooming shutter control in image sensors
JP2015026977A (ja) * 2013-07-26 2015-02-05 株式会社東芝 固体撮像装置
EP3073729B1 (en) * 2013-11-18 2019-12-25 Nikon Corporation Solid-state imaging element, and imaging device
JP6406856B2 (ja) * 2014-04-07 2018-10-17 キヤノン株式会社 撮像装置及びその制御方法
KR102407036B1 (ko) 2015-11-03 2022-06-10 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
CN106791461B (zh) * 2016-11-25 2019-10-18 维沃移动通信有限公司 一种曝光控制方法、曝光控制电路及移动终端
WO2020183533A1 (ja) * 2019-03-08 2020-09-17 株式会社ブルックマンテクノロジ 距離画像センサ及び距離画像撮像装置
CN111757026B (zh) * 2020-08-05 2022-06-21 锐芯微电子股份有限公司 图像传感器像素结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0707417A2 (en) * 1994-10-11 1996-04-17 AT&T Corp. An active pixel image sensor

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031606B2 (ja) 1995-08-02 2000-04-10 キヤノン株式会社 固体撮像装置と画像撮像装置
JP3834841B2 (ja) 1995-08-03 2006-10-18 株式会社日立製作所 固体撮像素子
JP3791708B2 (ja) * 1996-05-20 2006-06-28 オリンパス株式会社 固体撮像装置
JP4672976B2 (ja) 1998-11-02 2011-04-20 キヤノン株式会社 固体撮像装置
JP3554224B2 (ja) * 1999-06-02 2004-08-18 キヤノン株式会社 光電変換装置
JP3796412B2 (ja) * 2000-02-28 2006-07-12 キヤノン株式会社 撮像装置
JP2002320143A (ja) * 2001-04-23 2002-10-31 Olympus Optical Co Ltd 撮像装置
ITUD20020084A1 (it) 2002-04-12 2003-10-13 Neuricam Spa Dispositivo elettronico selezionatore per sensori elettro-ottici
US6777662B2 (en) 2002-07-30 2004-08-17 Freescale Semiconductor, Inc. System, circuit and method providing a dynamic range pixel cell with blooming protection
JP4117540B2 (ja) 2002-10-17 2008-07-16 ソニー株式会社 固体撮像素子の制御方法
KR100562489B1 (ko) 2002-11-11 2006-03-21 삼성전자주식회사 셔터 타이밍 조절 가능한 로우 디코더를 갖는 이미지 센서
US7489352B2 (en) * 2002-11-15 2009-02-10 Micron Technology, Inc. Wide dynamic range pinned photodiode active pixel sensor (APS)
JP2005065184A (ja) 2003-08-20 2005-03-10 Canon Inc 固体撮像装置及びその駆動方法、並びにそれを用いたビデオカメラ及びスチルカメラ
US7542085B2 (en) * 2003-11-26 2009-06-02 Aptina Imaging Corporation Image sensor with a capacitive storage node linked to transfer gate
US20050128327A1 (en) * 2003-12-10 2005-06-16 Bencuya Selim S. Device and method for image sensing
JP3814609B2 (ja) * 2003-12-12 2006-08-30 キヤノン株式会社 撮像装置、及び撮像装置の駆動方法
US7446812B2 (en) 2004-01-13 2008-11-04 Micron Technology, Inc. Wide dynamic range operations for imaging
US7196304B2 (en) * 2004-01-29 2007-03-27 Micron Technology, Inc. Row driver for selectively supplying operating power to imager pixel
US20060102827A1 (en) * 2004-11-17 2006-05-18 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device
WO2006073875A2 (en) 2005-01-06 2006-07-13 Recon/Optical, Inc. Cmos active pixel sensor with improved dynamic range and method of operation, method for identifying moving objects and hybrid array with ir detector
JP4340660B2 (ja) * 2005-04-14 2009-10-07 シャープ株式会社 増幅型固体撮像装置
JP4455409B2 (ja) * 2005-06-02 2010-04-21 キヤノン株式会社 走査回路及びその制御方法
US7432540B2 (en) * 2005-08-01 2008-10-07 Micron Technology, Inc. Dual conversion gain gate and capacitor combination
US20070035649A1 (en) * 2005-08-10 2007-02-15 Micron Technology, Inc. Image pixel reset through dual conversion gain gate
JP2007158741A (ja) 2005-12-06 2007-06-21 Olympus Corp 固体撮像装置
JP2007158740A (ja) * 2005-12-06 2007-06-21 Olympus Corp 固体撮像装置
US7982790B2 (en) * 2006-01-16 2011-07-19 Panasonic Corporation Solid-state imaging apparatus and method for driving the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0707417A2 (en) * 1994-10-11 1996-04-17 AT&T Corp. An active pixel image sensor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2000-350103A 2000.12.15
JP特开2007-158741A 2007.06.21

Also Published As

Publication number Publication date
EP2190188A4 (en) 2012-01-11
CN101796820A (zh) 2010-08-04
US9111837B2 (en) 2015-08-18
TW200931962A (en) 2009-07-16
JP5262028B2 (ja) 2013-08-14
EP2190188A1 (en) 2010-05-26
KR20100051706A (ko) 2010-05-17
JP2009065585A (ja) 2009-03-26
WO2009034978A1 (ja) 2009-03-19
TWI430658B (zh) 2014-03-11
US20100182469A1 (en) 2010-07-22

Similar Documents

Publication Publication Date Title
CN101796820B (zh) 图像传感器
US8735796B2 (en) Solid-state imaging device comprising an analog to digital converter with column comparison circuits, column counter circuits, first and second inverters, and buffers
US8759736B2 (en) Column circuit and pixel binning circuit for image sensor
TWI446789B (zh) 固態影像感測器件、固態影像感測器件之類比至數位轉換方法、及電子裝置
TWI516122B (zh) 固態成像裝置，固態成像裝置之信號處理方法，及電子設備
US7595830B2 (en) Imaging device with normal and reduced sensitivity readout
CN102157531B (zh) 固体摄像装置、相机、成像器件、电子装置、驱动方法及制造方法
JP5446282B2 (ja) 固体撮像素子およびカメラシステム
US20110080493A1 (en) Solid-state image sensor and image sensing apparatus
CN103297715A (zh) 固体摄像装置、固体摄像装置的驱动方法及电子设备
JP4479736B2 (ja) 撮像装置およびカメラ
JP2009089069A (ja) 画素駆動回路および撮像装置ならびにカメラシステム
US20120104233A1 (en) Solid-state imaging device and method of driving the same
CN103997612A (zh) 固态成像装置及其驱动方法
TW200926790A (en) Solid-state image pickup device and camera system
CN102055920B (zh) 固态成像器件和照相机系统
US7777798B2 (en) Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus
JP4888125B2 (ja) 固体撮像装置、撮像装置
JP2005094240A (ja) 固体撮像装置およびカメラシステム
CN101755450B (zh) 固体摄像元件和照相机系统
JP5569760B2 (ja) イメージセンサおよび制御方法
CN103248841A (zh) 固态成像装置的驱动方法以及相机系统
JP5429345B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2006049692A (ja) 固体撮像装置
JP4508940B2 (ja) タイミングジェネレータ、アナログフロントエンド回路、及び固体撮像装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140305

Termination date: 20150910

EXPY Termination of patent right or utility model