JP4508940B2 - タイミングジェネレータ、アナログフロントエンド回路、及び固体撮像装置 - Google Patents
タイミングジェネレータ、アナログフロントエンド回路、及び固体撮像装置 Download PDFInfo
- Publication number
- JP4508940B2 JP4508940B2 JP2005144593A JP2005144593A JP4508940B2 JP 4508940 B2 JP4508940 B2 JP 4508940B2 JP 2005144593 A JP2005144593 A JP 2005144593A JP 2005144593 A JP2005144593 A JP 2005144593A JP 4508940 B2 JP4508940 B2 JP 4508940B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- clock signal
- mask
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 45
- 238000012546 transfer Methods 0.000 claims description 110
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 21
- 230000000873 masking effect Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000015654 memory Effects 0.000 claims description 2
- 238000012545 processing Methods 0.000 description 12
- 230000002596 correlated effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000005070 sampling Methods 0.000 description 7
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、電荷結合素子型固体撮像素子の水平電荷転送路及び垂直電荷転送路を駆動する駆動信号を生成するタイミングジェネレータに関する。本発明はまた、上記のタイミングジェネレータを有するアナログフロントエンド回路、及び固体撮像装置に関する。
電荷結合素子（ＣＣＤ）型固体撮像素子を用いた固体撮像装置において、タイミングジェネレータが、水平電荷転送路を駆動するための水平駆動信号、垂直電荷転送路を駆動するための垂直駆動信号等を生成する。水平駆動信号を生成する回路及び垂直駆動信号を生成する回路は、それぞれ、クロック信号をカウントするカウンタを有する。特許文献１が開示する技術は、水平駆動信号を生成する回路が有するカウンタへのクロックパルスの供給を所定期間停止させることにより、同カウンタの動作に起因し、画質を劣化させるノイズの低減を図っている。
本発明の一目的は、ＣＣＤ型固体撮像素子の駆動に適用でき、新規な構成を有するタイミングジェネレータを提供することである。
本発明の他の目的は、上記のタイミングジェネレータを有するアナログフロントエンド回路、及び固体撮像装置を提供することである。
本発明の一観点によれば、第１のクロック信号、及び該第１のクロック信号の少なくとも一部のクロックパルスをマスクするための情報を含むマスク許可信号が入力され、該第１のクロック信号の少なくとも一部のクロックパルスがマスクされた第２のクロック信号を出力するマスク回路と、前記マスク回路から出力された第２のクロック信号に基づいて、電荷結合素子型固体撮像素子の垂直電荷転送路を駆動するための垂直駆動信号を生成する垂直駆動信号生成回路と、前記第１のクロック信号が入力され、該第１のクロック信号に基づいて、電荷結合素子型固体撮像素子の水平電荷転送路を駆動するための水平駆動信号を生成するとともに、該第１のクロック信号のクロックパルスのうち、電荷結合素子型固体撮像素子の水平電荷伝送路を駆動する期間に含まれるクロックパルスがマスクされるように、前記マスク許可信号を生成する水平駆動信号生成回路とを有するタイミングジェネレータが提供される。
第２のクロック信号において、第１のクロック信号が有するクロックパルスの一部がマスクされている。垂直駆動信号生成回路に、第２のクロック信号を供給して垂直駆動信号を生成することにより、第１のクロック信号を供給して垂直駆動信号を生成する場合に比べて、例えば、タイミングジェネレータの消費電力低減が図られる。
本発明の実施例による固体撮像装置の詳細な説明に先立ち、まず概要を説明する。固体撮像素子として、電荷結合素子（ＣＣＤ）型のものを用いる。ＣＣＤ型固体撮像素子は、垂直及び水平電荷転送路を有する。垂直及び水平電荷転送路の駆動期間は相互に重ならないので、水平電荷転送路の駆動期間には、垂直電荷転送路を駆動する信号波形（信号電荷読み出しパルス及び垂直電荷転送パルス）を生成する必要がない。
垂直電荷転送路を駆動する信号波形が、タイミングジェネレータの垂直駆動信号生成回路で生成される。垂直電荷転送路を駆動する信号波形が必要ない期間、垂直駆動信号生成回路に供給するクロックパルスを停止することができる。これにより、例えば、タイミングジェネレータの消費電力の低減が図られる。以下、詳細な説明を続ける。
図１は、本発明の実施例による固体撮像装置の概略を示すブロック図である。固体撮像装置が、固体撮像素子１、アナログフロントエンド回路２、垂直ドライバＶｄｒｖ、デジタル画像信号処理回路３を含んで構成される。
図２（Ａ）〜図２（Ｃ）を参照して、固体撮像素子１の構成と、固体撮像素子１の駆動方法について説明する。なお、ここで説明する固体撮像素子１の構成及び駆動方法は公知のものである。
例えば図２（Ａ）に示すように、半導体基板１ａ上に、行列状に複数の光電変換素子ＰＤが配置されている。光電変換素子ＰＤが、入射光に対応した信号電荷を蓄積する。半導体基板１ａにオーバーフロードレイン（ＯＦＤ）電圧を印加することにより、電荷蓄積領域１ａに蓄積された信号電荷をリセットすることができる。
光電変換素子ＰＤの各列に近接して、垂直電荷転送路ＶＣＣＤが配置されている。水平電荷転送路ＨＣＣＤが、垂直電荷転送路ＶＣＣＤの一端に結合されている。出力アンプＯＡが、水平電荷転送路ＨＣＣＤの出力端に電気的に接続されている。なお、電荷転送の上流、下流に準じて、電荷転送路にも上流、下流の用語を用いる。
垂直電荷転送路ＶＣＣＤ及び水平電荷転送路ＨＣＣＤの上方に、絶縁膜を介して転送電極が配置されている。転送電極は２層のポリシリコン層で形成される。第１のポリシリコン層からなる転送電極と、第２のポリシリコン層からなる転送電極とが、電荷転送方向に関して交互に並ぶ。垂直電荷転送路ＶＣＣＤでは、１つの光電変換素子ＰＤに対して２つの垂直転送電極が対応する。水平電荷転送路ＨＣＣＤでは、１つの垂直電荷転送路ＶＣＣＤに対して４つの水平転送電極が配置され、２つずつが電気的に接続されて１転送段を構成する。
垂直転送電極に４相の垂直駆動信号（これらをＶ１〜Ｖ４と呼ぶ）が印加される。信号電荷が光電変換素子ＰＤから垂直電荷転送路ＶＣＣＤに読み出される際には、垂直駆動信号Ｖ１〜Ｖ４のいずれかに読み出しパルス（トランスファゲート信号）が重畳される。また垂直駆動信号Ｖ１〜Ｖ４により、垂直電荷転送路ＶＣＣＤ内に、各垂直転送電極に対応した転送段が画定され、信号電荷が垂直方向に転送される。４転送段を１単位として転送単位が構成される。垂直駆動信号Ｖ１〜Ｖ４にはトランスファゲート信号も含まれるとして以下説明を続ける。
水平転送電極に２相の水平駆動信号（これらをＨ１、Ｈ２と呼ぶ）が印加される。水平駆動信号Ｈ１及びＨ２により、水平電荷転送路ＨＣＣＤ内で信号電荷が転送される。２転送段を１単位として転送単位が構成される。
次に、垂直電荷転送路ＶＣＣＤの駆動方法及び水平電荷転送路ＨＣＣＤの駆動方法について説明する。図２（Ａ）〜図２（Ｃ）において、信号電荷の移動を矢印で示す。
光電変換素子行に下流側から順番を付けることとする。最も下流の光電変換素子行が１行目となる。図２（Ａ）に示すように、例えばまず奇数行の光電変換素子行に対応する垂直転送電極に読み出しパルスを印加することにより、当該行の光電変換素子ＰＤに蓄積された信号電荷を、垂直電荷転送路ＶＣＣＤに読み出す。
次に、図２（Ｂ）に示すように、垂直転送電極に転送パルスを印加することにより、垂直電荷転送路ＶＣＣＤに読み出された信号電荷を垂直電荷転送路ＶＣＣＤ中で１単位転送する。垂直電荷転送路ＶＣＣＤ中の最も下流の信号電荷が、水平電荷転送路ＨＣＣＤに移動する。
次に、図２（Ｃ）に示すように、水平転送電極に転送パルスを印加することにより、垂直電荷転送路ＶＣＣＤから転送された光電変換素子１行分の信号電荷を、水平電荷転送路ＨＣＣＤ中で転送する。信号電荷が水平電荷転送路ＨＣＣＤから出力アンプＯＡに順次転送され、信号電荷に対応する画像信号が出力アンプＯＡから出力される。なお、アンプＯＡから出力される画像信号はアナログ信号である。
垂直電荷転送路ＶＣＣＤに読み出された信号電荷がすべて出力アンプＯＡに転送されるまで、光電変換素子行ごとに、図２（Ｂ）及び図２（Ｃ）を参照して説明した転送工程を繰り返す。
上述の工程により奇数行の光電変換素子について画像信号を生成したのち、同様にして、偶数行の光電変換素子についても信号電荷の読み出し及び転送を行って、画像信号を生成する。このようにして、全光電変換素子に対応する画像信号が生成される。
本明細書において、信号電荷を垂直電荷転送路に読み出す動作を行わせること、または信号電荷を垂直電荷転送路中で転送する動作を行わせることを、垂直電荷転送路の駆動という。また、信号電荷を水平電荷転送路中で転送する動作を行わせることを、水平電荷転送路の駆動という。
次に、図３（Ａ）を参照してアナログフロントエンド回路２について説明する。アナログフロントエンド回路２が、相関二重サンプリング回路ＣＤＳ、アナログデジタル変換回路ＡＤＣ、及びタイミングジェネレータＴＧを含んで構成される。相関二重サンプリング回路ＣＤＳ、アナログデジタル変換回路ＡＤＣ、及びタイミングジェネレータＴＧは、同一の半導体チップ２ａ上に形成されており、共通の電源２ｂから電源が供給される。
固体撮像素子１から出力された画像信号ＳＰＡが、相関二重サンプリングを行う相関二重サンプリング回路ＣＤＳを経て、アナログデジタル変換回路ＡＤＣでデジタル信号に変換される。アナログデジタル変換回路ＡＤＣから出力された画像信号が、タイミングジェネレータＴＧでタイミングを調整されて、図１に示したデジタル画像信号処理回路３に入力される。デジタル画像信号処理回路３は、中央演算処理装置（ＣＰＵ）、デジタル信号処理回路（ＤＳＰ）等を含んで構成される。デジタル画像信号処理回路３が、入力された画像信号ＳＰＤに対して、ホワイトバランス、ガンマ補正、画素の補間等の処理を行う。垂直駆動信号Ｖ１〜Ｖ４、水平駆動信号Ｈ１、Ｈ２等が、タイミングジェネレータＴＧで生成される。
次に、図３（Ｂ）を参照して、タイミングジェネレータＴＧについて詳しく説明する。図１に示したデジタル画像信号処理回路３からタイミングジェネレータＴＧに、クロック信号ＣＬＫが供給される。クロック信号ＣＬＫの周波数は、例えば数十ＭＨｚである。
Ｈカウンタ部１０ａが、クロック信号ＣＬＫを受け、所定値までカウントアップする動作を繰り返す。この所定値が、シリアルレジスタ１３に格納されており、シリアルレジスタ１３からＨカウンタ部１０ａに供給される。Ｈカウンタ部１０ａは、例えば１２ビットのカウンタを用いて構成される。なお、シリアルレジスタ１３は、シリアルレジスタクロック信号ＳＣＬＫを受けて動作する。シリアルレジスタクロック信号ＳＣＬＫは、デジタル画像信号処理回路３から供給される。
Ｈパルス生成部１０ｂに、クロック信号ＣＬＫ及びＨカウンタ部１０ａから出力されたＨカウンタ値ｈｃｎｔが供給される。また、シリアルレジスタ１３からＨパルス生成部１０ｂに、２相の水平駆動信号Ｈ１及びＨ２を生成するのに必要なデータが供給される。シリアルレジスタ１３からＨパルス生成部１０ｂに供給されるデータには、例えば、水平駆動信号Ｈ１及びＨ２が含む各パルスの立上り及び立下りのタイミングを定める情報が含まれる。
Ｈパルス生成部１０ｂは、クロック信号ＣＬＫ、Ｈカウンタ値ｈｃｎｔ、及びシリアルレジスタ１３から供給されたデータに基づき、水平駆動信号Ｈ１及びＨ２を生成する。Ｈカウンタ部１０ａとＨパルス生成部１０ｂとを含んで、水平駆動信号生成回路１０が構成される。
Ｈパルス生成部１０ｂは、マスク許可信号ｍａｓｋｅｎも生成する。マスク許可信号ｍａｓｋｅｎは、クロック信号ＣＬＫのクロックパルスのうち、所定期間に含まれるクロックパルスがマスクされた（所定期間中のクロックパルスが印加されない）マスククロック信号ｍｃｌｋを生成するために用いられる。マスク許可信号ｍａｓｋｅｎはまた、所定期間のカウンタ値がマスクされた（ゼロにされた）マスクＨカウンタ値ｍｈｃｎｔを生成するためにも用いられる。マスクを開始するタイミングを示すデータ及びマスクを終了するタイミングを示すデータが、シリアルレジスタ１３からＨパルス生成部１０ｂに供給される。
なお、Ｈパルス生成部１０ｂは、水平駆動信号Ｈ１、Ｈ２及びマスク許可信号ｍａｓｋｅｎ以外にも、固体撮像装置を動作させるために必要な信号を生成する。例えば、水平同期信号ＨＤ、プリブランク信号ＰＢＬＫ等を生成する。プリブランク信号ＰＢＬＫについては後述する。水平同期信号ＨＤ、プリブランク信号ＰＢＬＫ等の生成に必要なタイミング情報も、シリアルレジスタ１３からＨパルス生成部１０ｂに供給される。Ｈパルス生成部１０ｂから出力される信号のうち、マスク許可信号ｍａｓｋｅｎ以外の信号をまとめて、Ｈ系信号ＳＨと表す。
水平駆動信号Ｈ１及びＨ２が、タイミングジェネレータＴＧから固体撮像素子１に供給される。水平同期信号ＨＤが、デジタル画像信号処理回路３に供給される。
マスク回路１１に、クロック信号ＣＬＫ、Ｈカウンタ値ｈｃｎｔ、及びマスク許可信号ｍａｓｋｅｎが入力される。マスク回路１１が、クロック信号ＣＬＫとマスク許可信号ｍａｓｋｅｎとに基づいて、マスククロック信号ｍｃｌｋを生成するとともに、Ｈカウンタ値ｈｃｎｔとマスク許可信号ｍａｓｋｅｎとに基づいて、マスクＨカウンタ値ｍｈｃｎｔを生成する。
Ｖカウンタ部１２ａが、マスククロック信号ｍｃｌｋを受け、所定値までカウントアップする動作を繰り返す。この所定値が、シリアルレジスタ１３に格納されており、シリアルレジスタ１３からＶカウンタ部１２ａに供給される。Ｖカウンタ部１２ａは、例えば１１ビットのカウンタを用いて構成される。
Ｖパルス生成部１２ｂに、Ｖカウンタ部１２ａから出力されたＶカウンタ値ｖｃｎｔ、及び、マスク回路１１から出力されたマスククロック信号ｍｃｌｋとマスクＨカウンタ値ｍｈｃｎｔとが入力される。また、シリアルレジスタ１３からＶパルス生成部１２ｂに、４相の垂直駆動信号Ｖ１〜Ｖ４を生成するのに必要なデータが供給される（なお、トランスファゲート信号を生成するのに必要なデータも供給される）。シリアルレジスタ１３からＶパルス生成部１２ｂに供給されるデータには、例えば、垂直駆動信号Ｖ１〜Ｖ４が含む各パルスの立上り及び立下りのタイミングを定める情報が含まれる。
Ｖパルス生成部１２ｂは、マスククロック信号ｍｃｌｋ、マスクＨカウンタ値ｍｈｃｎｔ、Ｖカウンタ値ｖｃｎｔ、及びシリアルレジスタ１３から供給されたデータに基づき、垂直駆動信号Ｖ１〜Ｖ４を生成する。Ｖカウンタ部１２ａとＶパルス生成部１２ｂとを含んで、垂直駆動信号生成回路１２が構成される。
なお、Ｖパルス生成部１２ｂは、垂直駆動信号Ｖ１〜Ｖ４以外にも、固体撮像装置を動作させるために必要な信号を生成する。例えば、垂直同期信号ＶＤ、ＯＦＤ電圧を印加するための信号（これをＯＦＤ信号と呼ぶこととする）等を生成する。垂直同期信号ＶＤ、ＯＦＤ信号等の生成に必要なタイミング情報も、シリアルレジスタ１３からＶパルス生成部１２ｂに供給される。Ｖパルス生成部１２ｂから出力される信号をまとめて、Ｖ系信号ＳＶと表す。
垂直駆動信号Ｖ１〜Ｖ４、ＯＦＤ信号等が、タイミングジェネレータＴＧから、図１に示した垂直ドライバＶｄｒｖを介して固体撮像素子１に供給される。垂直ドライバＶｄｒｖが、各信号の電圧を調整する。垂直同期信号ＶＤが、デジタル画像信号処理回路３に供給される。
垂直駆動信号Ｖ１〜Ｖ４の信号波形（読み出しパルス及び転送パルス）は、水平駆動信号Ｈ１及びＨ２の信号波形（転送パルス）と時間的に重ならない。本実施例の固体撮像装置では、Ｖ系信号ＳＶが含む他の信号（例えばＯＦＤ信号）についても、それらの信号波形が、水平駆動信号Ｈ１及びＨ２の信号波形と時間的に重ならないように生成される。
次に、図４（Ａ）を参照し、マスク許可信号ｍａｓｋｅｎ、マスククロック信号ｍｃｌｋ、及びマスクＨカウンタ値ｍｈｃｎｔについてさらに説明する。図４（Ａ）のタイミングチャートにおいて上から順に、クロック信号ＣＬＫ、Ｈカウンタ値ｈｃｎｔ、マスク許可信号ｍａｓｋｅｎ、マスククロック信号ｍｃｌｋ、マスクＨカウンタ値ｍｈｃｎｔを示す。
マスク許可信号ｍａｓｋｅｎのレベルが相対的に低いとき、クロック信号ＣＬＫ及びＨカウンタ値ｈｃｎｔがマスクされず、マスク許可信号ｍａｓｋｅｎのレベルが相対的に高いとき（Ｈカウンタ値ｈｃｎｔが、ＮＡ〜ＮＢである期間）、クロック信号ＣＬＫ及びＨカウンタ値ｈｃｎｔがマスクされる。クロック信号ＣＬＫ及びＨカウンタ値ｈｃｎｔがマスクされる期間を、マスク期間と呼ぶこととする。
マスク期間の開始タイミングを示すＨカウンタ値ＮＡと、マスク期間の終了タイミングを示すＨカウンタ値ＮＢとが、図３（Ｂ）に示したシリアルレジスタ１３からＨパルス生成部１０ｂに供給される。Ｈパルス生成部１０ｂは、Ｈカウンタ部１０ａから供給されるＨカウンタ値ｈｃｎｔがＮＡに等しくなると同時に、マスク許可信号ｍａｓｋｅｎを立ち上げ（低レベルから高レベルに変化させ）、Ｈカウンタ値ｈｃｎｔがＮＢ＋１に等しくなると同時に、マスク許可信号ｍａｓｋｅｎを立ち下げる（高レベルから低レベルに変化させる）。
マスク期間中は、マスククロック信号ｍｃｌｋにクロックパルスが存在しない。つまり、Ｖクロック部１２ａ及びＶパルス生成部１２ｂにクロックパルスが供給されない。マスク期間中以外は、Ｖクロック部１２ａ及びＶパルス生成部１２ｂにクロックパルスが供給される。
マスク期間中は、マスクＨカウンタ値ｍｈｃｎｔが０に固定される。これにより、Ｖパルス生成部１２ｂに、増加していくＨカウンタ値が入力されない。マスク期間中以外は、Ｖパルス生成部１２ｂに、Ｈカウンタ値ｈｃｎｔと等しいマスクＨカウンタ値ｍｈｃｎｔが供給される。
次に、図４（Ｂ）を参照して、マスク期間と、垂直駆動信号Ｖ１〜Ｖ４及び水平駆動信号Ｈ１、Ｈ２のパルスの印加タイミングとの関係について説明する。
図４（Ｂ）のタイミングチャートにおいて上から順に、水平同期信号ＨＤ、垂直駆動信号Ｖ１〜Ｖ４、水平駆動信号Ｈ１、Ｈ２、及びプリブランク信号ＰＢＬＫを示す。
図４（Ｂ）のタイミングチャートは、光電変換素子１行分の信号電荷を、垂直電荷転送路ＶＣＣＤから水平電荷転送路ＨＣＣＤに転送し、さらに、水平電荷転送路ＨＣＣＤ中で転送する工程（図２（Ｂ）及び図２（Ｃ）を参照して説明した工程）に対応する。
水平同期信号ＨＤのレベルが相対的に高い期間中に、垂直駆動信号Ｖ１〜Ｖ４の転送パルスが印加される。これにより、１単位の垂直転送が行われ、１行分の信号電荷が垂直電荷転送路から水平電荷転送路に転送される。
水平同期信号ＨＤの立ち下がりを契機に、水平駆動信号Ｈ１及びＨ２の転送パルスの印加が開始されて、水平電荷転送路中で信号電荷の転送が開始される。光電変換素子１行分の信号電荷の転送が完了するまで、水平駆動信号Ｈ１及びＨ２の転送パルスが印加される。
プリブランク信号ＰＢＬＫが、水平駆動信号Ｈ１及びＨ２の転送パルスの印加開始後の所定時刻に立ち上がり、水平駆動信号Ｈ１及びＨ２の転送パルスの印加終了前の所定時刻に立ち下がる。プリブランク信号ＰＢＬＫは、オプティカルブラックも含めた画像信号を選択するために用いられる。プリブランク信号ＰＢＬＫが立ち上がっている期間（プリブランク信号ＰＢＬＫのレベルが相対的に高い期間）を、有効画素期間と呼ぶこととする。有効画素期間に出力アンプから出力される画像信号が、画像として用いられる。
本実施例の固体撮像装置では、マスク期間を有効画素期間と一致させる。有効画素期間中は、水平電荷転送路が駆動されているため、垂直電荷転送路が駆動されない。よって、有効画素期間中は、垂直駆動信号Ｖ１〜Ｖ４の転送パルス（または読み出しパルス）を生成する必要がなく、垂直駆動信号生成回路１２に、クロックパルス及びＨカウンタ値を供給する必要がない。
本実施例の固体撮像装置は、マスククロック信号及びマスクＨカウンタ値に基づいて、垂直駆動信号が生成される。垂直電荷転送路を駆動していない期間の少なくとも一部において、垂直駆動信号生成回路に、クロックパルス及び（マスクされない）Ｈカウンタ値が供給されない。これにより、タイミングジェネレータの消費電力の低減が図られる。
アナログフロントエンド回路において、相関二重サンプリング回路、アナログデジタル変換回路、及びタイミングジェネレータが、同一の半導体チップ上に形成されており、共通の電源を用いる。垂直駆動信号生成回路にマスククロック信号及びマスクＨカウンタ値を供給することにより、タイミングジェネレータにおける信号電圧の変動が減る。これにより、タイミングジェネレータに起因し、電源を介して相関二重サンプリング回路及びアナログデジタル変換回路に発生するノイズの低減が図られるので、画質の向上が期待される。
なお、マスク期間を、有効画素期間と異ならせることも可能である。上述のように、水平電荷転送路が駆動されている期間中は、垂直電荷転送路が駆動されないので、この期間中はクロックパルス及びＨカウンタ値をマスクして構わない。マスク期間を、例えば、水平電荷転送路が駆動される期間と一致させることもできる。
なお、垂直駆動信号生成回路が、固体撮像装置を動作させるための信号波形（垂直駆動信号の転送パルスやＯＦＤ電圧等）を出力しない期間中は、垂直駆動信号生成回路にクロックパルス及び（マスクされない）Ｈカウンタ値を供給する必要がないので、水平電荷転送路が駆動されない期間中であっても、クロックパルス及びＨカウンタ値をマスクすることは可能である。
垂直駆動信号のパルスのタイミング情報等が格納されたシリアルレジスタに、マスク期間の開始及び終了タイミングを示す情報が格納される。これにより、マスク期間を所望のタイミングで開始及び終了させることができる。
上記実施例では、水平電荷転送路中で光電変換素子１行分の信号電荷を転送する期間中に、１つのマスク期間が含まれた。例えば、図４（Ｃ）に示すように、水平電荷転送路中で光電変換素子１行分の信号電荷の半分を転送した時点で一旦水平転送パルスの印加を中断して、ＯＦＤ電圧を印加し、ＯＦＤ電圧の印加後に水平転送パルスの印加を再開して、残りの半分の信号電荷を転送するような、固体撮像素子の駆動モードも用いられる。
このような駆動モードの場合には、先の半分の信号電荷を水平転送する期間中にマスク期間を設け、さらに、後の半分の信号電荷を水平転送する期間中にマスク期間を設けることができる（ＯＦＤ電圧を印加している期間は、垂直駆動信号生成部にクロックパルスを供給する必要があるので、マスク期間にできない）。このように、光電変換素子１行分の信号電荷の水平転送を開始してから終了するまでの期間内に、複数のマスク期間を設定することもできる。タイミングジェネレータが有するシリアルレジスタに、各マスク期間の開始タイミング、及び各マスク期間の終了タイミングを格納しておくことにより、所望の複数のマスク期間を設定できる。
なお、上記実施例の固体撮像装置では、クロック信号及びＨカウンタ値の双方をマスクしたが、必要に応じて、クロック信号のみをマスクするようにしてもよい。クロック信号及びＨカウンタ値をマスクするマスクモードと、クロック信号のみをマスクするマスクモードのいずれかを選択できるようにしてもよい。マスクモードを選択するための情報を、タイミングジェネレータのシリアルレジスタに格納しておくことができる。
なお、垂直駆動信号生成回路が生成するＶ系信号ＳＶとして、ラインメモリを制御するための信号（ＬＭ）等も含まれる。
なお、固体撮像素子が有する光電変換素子の配置は、正方（テトラゴナル）行列状配置であっても、画素ずらし配置（いわゆるハニカム配置）であってもよい。画素ずらし配置では、第１のテトラゴナル格子の格子点と、第１のテトラゴナル格子の格子間位置（第２のテトラゴナル格子の格子点）に画素が配置され、第１のテトラゴナル格子と第２のテトラゴナル格子は、例えば１／２ピッチずらされる（このような固体撮像装置の一般的情報に関しては、例えば、特開平１０−１３６３９１号公報の実施例および関連図面の開示等を参照できる。）。なお、垂直駆動信号は４相以外（例えば３相）であってもよく、水平駆動信号は２相以外であってもよい。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１ 固体撮像素子
２ アナログフロントエンド回路
３ デジタル画像信号処理回路
Ｖｄｒｖ 垂直ドライバ
ＰＤ 光電変換素子
ＶＣＣＤ 垂直電荷転送路
ＨＣＣＤ 水平電荷転送路
ＣＤＳ 相関二重サンプリング回路
ＡＤＣ アナログデジタル変換回路
ＴＧ タイミングジェネレータ
１０ 水平駆動信号生成回路
１０ａ Ｈカウンタ部
１０ｂ Ｈパルス生成部
１１ マスク回路
１２ 垂直駆動信号生成回路
１２ａ Ｖカウンタ部
１２ｂ Ｖパルス生成部
１３ シリアルレジスタ
ＣＬＫ クロック信号
ｈｃｎｔ Ｈカウンタ値
ｍａｓｋｅｎ マスク許可信号
ｍｃｌｋ マスククロック信号
ｍｈｃｎｔ マスクＨカウンタ値
ｖｃｎｔ Ｖカウンタ値
ＳＨ Ｈ系信号
ＳＶ Ｖ系信号
Ｖ１〜Ｖ４ 垂直駆動信号
Ｈ１、Ｈ２ 水平駆動信号
ＰＢＬＫ プリブランク信号
２ アナログフロントエンド回路
３ デジタル画像信号処理回路
Ｖｄｒｖ 垂直ドライバ
ＰＤ 光電変換素子
ＶＣＣＤ 垂直電荷転送路
ＨＣＣＤ 水平電荷転送路
ＣＤＳ 相関二重サンプリング回路
ＡＤＣ アナログデジタル変換回路
ＴＧ タイミングジェネレータ
１０ 水平駆動信号生成回路
１０ａ Ｈカウンタ部
１０ｂ Ｈパルス生成部
１１ マスク回路
１２ 垂直駆動信号生成回路
１２ａ Ｖカウンタ部
１２ｂ Ｖパルス生成部
１３ シリアルレジスタ
ＣＬＫ クロック信号
ｈｃｎｔ Ｈカウンタ値
ｍａｓｋｅｎ マスク許可信号
ｍｃｌｋ マスククロック信号
ｍｈｃｎｔ マスクＨカウンタ値
ｖｃｎｔ Ｖカウンタ値
ＳＨ Ｈ系信号
ＳＶ Ｖ系信号
Ｖ１〜Ｖ４ 垂直駆動信号
Ｈ１、Ｈ２ 水平駆動信号
ＰＢＬＫ プリブランク信号
Claims (4)
- 第１のクロック信号、及び該第１のクロック信号の少なくとも一部のクロックパルスをマスクするための情報を含むマスク許可信号が入力され、該第１のクロック信号の少なくとも一部のクロックパルスがマスクされた第２のクロック信号を出力するマスク回路と、
前記マスク回路から出力された第２のクロック信号に基づいて、電荷結合素子型固体撮像素子の垂直電荷転送路を駆動するための垂直駆動信号を生成する垂直駆動信号生成回路と、
前記第１のクロック信号が入力され、該第１のクロック信号に基づいて、電荷結合素子型固体撮像素子の水平電荷転送路を駆動するための水平駆動信号を生成するとともに、該第１のクロック信号のクロックパルスのうち、電荷結合素子型固体撮像素子の水平電荷伝送路を駆動する期間に含まれるクロックパルスがマスクされるように、前記マスク許可信号を生成する水平駆動信号生成回路と
を有するタイミングジェネレータ。 - さらに、クロックパルスがマスクされる期間の開始タイミングを示す第１の情報及びクロックパルスがマスクされる期間の終了タイミングを示す第２の情報が格納されたメモリを有し、該第１及び第２の情報に基づいて、前記水平駆動信号生成回路が前記マスク許可信号を生成する請求項１に記載のタイミングジェネレータ。
- 第１のクロック信号、及び該第１のクロック信号の少なくとも一部のクロックパルスをマスクするための情報を含むマスク許可信号が入力され、該第１のクロック信号の少なくとも一部のクロックパルスがマスクされた第２のクロック信号を出力するマスク回路と、
前記マスク回路から出力された第２のクロック信号に基づいて、電荷結合素子型固体撮像素子の垂直電荷転送路を駆動するための垂直駆動信号を生成する垂直駆動信号生成回路と、
前記第１のクロック信号が入力され、該第１のクロック信号に基づいて、電荷結合素子型固体撮像素子の水平電荷転送路を駆動するための水平駆動信号を生成するとともに、該第１のクロック信号のクロックパルスのうち、電荷結合素子型固体撮像素子の水平電荷伝送路を駆動する期間に含まれるクロックパルスがマスクされるように、前記マスク許可信号を生成する水平駆動信号生成回路と
を有し、第１の半導体チップ上に形成されたタイミングジェネレータと；
前記第１の半導体チップ上に形成され、電荷結合素子型固体撮像素子から出力されたアナログの画像信号をデジタル信号に変換するアナログデジタル変換回路と；
を有するアナログフロントエンド回路。 - 半導体基板と、
前記半導体基板上に行列状に配置された複数の光電変換素子と、
光電変換素子の各列に近接して配置された垂直電荷転送路と、
前記垂直電荷転送路に結合された水平電荷転送路と、
前記水平電荷転送路の出力端に電気的に接続されたアンプと
を有する固体撮像素子と；
第１のクロック信号、及び該第１のクロック信号の少なくとも一部のクロックパルスをマスクするための情報を含むマスク許可信号が入力され、該第１のクロック信号の少なくとも一部のクロックパルスがマスクされた第２のクロック信号を出力するマスク回路と、
前記マスク回路から出力された第２のクロック信号に基づいて、前記固体撮像素子の垂直電荷送路を駆動するための垂直駆動信号を生成する垂直駆動信号生成回路と、
前記第１のクロック信号が入力され、該第１のクロック信号に基づいて、前記固体撮像素子の水平電荷転送路を駆動するための水平駆動信号を生成するとともに、該第１のクロック信号のクロックパルスのうち、前記水平電荷伝送路を駆動する期間に含まれるクロックパルスがマスクされるように、前記マスク許可信号を生成する水平駆動信号生成回路と
を有するタイミングジェネレータと；
を有する固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005144593A JP4508940B2 (ja) | 2005-05-17 | 2005-05-17 | タイミングジェネレータ、アナログフロントエンド回路、及び固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005144593A JP4508940B2 (ja) | 2005-05-17 | 2005-05-17 | タイミングジェネレータ、アナログフロントエンド回路、及び固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006324812A JP2006324812A (ja) | 2006-11-30 |
| JP4508940B2 true JP4508940B2 (ja) | 2010-07-21 |
Family
ID=37544177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005144593A Expired - Fee Related JP4508940B2 (ja) | 2005-05-17 | 2005-05-17 | タイミングジェネレータ、アナログフロントエンド回路、及び固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4508940B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001177773A (ja) * | 1999-12-20 | 2001-06-29 | Sharp Corp | 駆動タイミング発生回路 |
| JP2005072775A (ja) * | 2003-08-21 | 2005-03-17 | Canon Inc | 固体撮像装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01254073A (ja) * | 1988-04-01 | 1989-10-11 | Sharp Corp | 電子望遠付撮像装置 |
| JPH0492582A (ja) * | 1990-08-08 | 1992-03-25 | Sony Corp | タイミング信号発生回路 |
| JPH04273672A (ja) * | 1991-02-28 | 1992-09-29 | Sony Corp | 撮像装置 |
| JP3043874B2 (ja) * | 1991-12-09 | 2000-05-22 | 日本放送協会 | 固体撮像素子の駆動装置 |
| JP3454690B2 (ja) * | 1997-10-06 | 2003-10-06 | 三洋電機株式会社 | Ｃｃｄ用駆動回路 |
-
2005
- 2005-05-17 JP JP2005144593A patent/JP4508940B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001177773A (ja) * | 1999-12-20 | 2001-06-29 | Sharp Corp | 駆動タイミング発生回路 |
| JP2005072775A (ja) * | 2003-08-21 | 2005-03-17 | Canon Inc | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006324812A (ja) | 2006-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5619434B2 (ja) | 固体撮像装置および撮像装置 | |
| US8593551B2 (en) | Solid-state imaging device and camera system | |
| JP5620652B2 (ja) | 固体撮像装置および駆動方法 | |
| JP6589868B2 (ja) | 固体撮像素子および電子機器 | |
| JP2009089050A (ja) | 固体撮像素子およびカメラシステム | |
| TW200926790A (en) | Solid-state image pickup device and camera system | |
| CN101755450B (zh) | 固体摄像元件和照相机系统 | |
| JP2010251829A (ja) | 固体撮像素子、カメラシステム、及び信号読み出し方法 | |
| US7755691B2 (en) | Driving method for solid-state image pickup device and image pickup apparatus | |
| KR20140107212A (ko) | 고체 촬상 소자 및 그 구동 방법, 카메라 시스템 | |
| JP4508940B2 (ja) | タイミングジェネレータ、アナログフロントエンド回路、及び固体撮像装置 | |
| JP5640509B2 (ja) | 固体撮像素子およびカメラシステム | |
| US7586133B2 (en) | Solid state imaging apparatus and driving method of solid state imaging apparatus | |
| JP3607866B2 (ja) | 撮像装置 | |
| JP2009124633A (ja) | 撮像装置及び撮像装置の駆動方法 | |
| JP2006049692A (ja) | 固体撮像装置 | |
| JP4967813B2 (ja) | 固体撮像装置 | |
| JP2013183439A (ja) | 固体撮像装置及びカメラシステム | |
| JP2010258637A (ja) | 固体撮像装置の駆動方法 | |
| JP2008017183A (ja) | 固体撮像素子の駆動方法及び固体撮像装置 | |
| JP2006324811A (ja) | 固体撮像装置 | |
| JP2010166162A (ja) | リニアセンサ及び画像読み取り装置 | |
| JP2009130731A (ja) | 撮像装置及び撮像装置の駆動方法 | |
| JP2009267994A (ja) | Ｃｍｏｓ固体撮像装置 | |
| JP2009027579A (ja) | 撮像装置及び撮像装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080313 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100427 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |