JP3043874B2 - 固体撮像素子の駆動装置 - Google Patents
固体撮像素子の駆動装置Info
- Publication number
- JP3043874B2 JP3043874B2 JP3324566A JP32456691A JP3043874B2 JP 3043874 B2 JP3043874 B2 JP 3043874B2 JP 3324566 A JP3324566 A JP 3324566A JP 32456691 A JP32456691 A JP 32456691A JP 3043874 B2 JP3043874 B2 JP 3043874B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- horizontal
- solid
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】この発明は固体撮像素子を用いた
撮像素子を駆動する駆動装置に関するものである。
撮像素子を駆動する駆動装置に関するものである。
【０００２】
【従来の技術】固体撮像素子を有する撮像装置では、撮
像素子を駆動するため、１画素ごとの読出しタイミング
を作る基本クロックと、１ラインまたは１フィールド周
期で基本クロックに同期した駆動パルスを用意すること
が必要となる。従来、これら駆動パルスは基本クロック
をカウンタにより分周し、その後論理回路によりこれら
を生成するか、カウンタの出力（デジタル出力）をフイ
ールド内で必要なパルスデータが書込まれたＲＯＭのア
ドレスラインに接続して生成するのが一般的であった。
像素子を駆動するため、１画素ごとの読出しタイミング
を作る基本クロックと、１ラインまたは１フィールド周
期で基本クロックに同期した駆動パルスを用意すること
が必要となる。従来、これら駆動パルスは基本クロック
をカウンタにより分周し、その後論理回路によりこれら
を生成するか、カウンタの出力（デジタル出力）をフイ
ールド内で必要なパルスデータが書込まれたＲＯＭのア
ドレスラインに接続して生成するのが一般的であった。
【０００３】
【発明が解決しようとする課題】固体撮像素子は、素子
内で、光電変換された微小な映像信号と素子を駆動する
振幅数ボルトにも達する前記駆動パルスが混在する回路
である。この前記駆動パルスを生成する際、生成回路で
発生するカウンタの出力パルスが映像信号に飛び込むこ
とにより、映像信号のＳ／Ｎを著しく低下させていた。
例えば、１ライン周期のパルスを作るため、基本クロッ
クを分周するためのカウンタのカウンタ出力パルス（デ
ジタル出力）が映像信号に飛び込むと、画面上では縦縞
状の固定パターンノイズとなる。この縦縞状のノイズの
人間の目における検知限は０．７Ｖの映像信号にたいし
−７０ｄＢ以上であることが報告されている。このこと
から映像信号に飛び込むパルスノイズの中に少しでも映
像帯域内の信号成分が含まれていれば、画面上で目に見
えるノイズとなる。
内で、光電変換された微小な映像信号と素子を駆動する
振幅数ボルトにも達する前記駆動パルスが混在する回路
である。この前記駆動パルスを生成する際、生成回路で
発生するカウンタの出力パルスが映像信号に飛び込むこ
とにより、映像信号のＳ／Ｎを著しく低下させていた。
例えば、１ライン周期のパルスを作るため、基本クロッ
クを分周するためのカウンタのカウンタ出力パルス（デ
ジタル出力）が映像信号に飛び込むと、画面上では縦縞
状の固定パターンノイズとなる。この縦縞状のノイズの
人間の目における検知限は０．７Ｖの映像信号にたいし
−７０ｄＢ以上であることが報告されている。このこと
から映像信号に飛び込むパルスノイズの中に少しでも映
像帯域内の信号成分が含まれていれば、画面上で目に見
えるノイズとなる。
【０００４】従来の駆動回路では１ライン周期のパルス
を作るため、常にカウンタ、及び、周辺の論理回路が働
いているため、有効映像期間内にもカウンタで分周され
た低周波数のパルス成分が飛び込む恐れがある。この飛
び込みを抑えるため、パルス回路において伝送路のマッ
チングをとったり、グランドを切り離して設計するよう
な工夫が必要とされている。しかし、これらの方法で
は、有効映像期間内にカウンタが動作しているため、多
かれ少なかれ、低周波のパルス成分が存在し、映像信号
に飛び込む恐れがある。特に小型な撮像装置を作ろうと
する際、水平パルス用カウンタ回路と映像信号回路を近
づけざるを得なくなり、飛び込みによるノイズを前述し
た検知限以下にするのは困難になってきている。
を作るため、常にカウンタ、及び、周辺の論理回路が働
いているため、有効映像期間内にもカウンタで分周され
た低周波数のパルス成分が飛び込む恐れがある。この飛
び込みを抑えるため、パルス回路において伝送路のマッ
チングをとったり、グランドを切り離して設計するよう
な工夫が必要とされている。しかし、これらの方法で
は、有効映像期間内にカウンタが動作しているため、多
かれ少なかれ、低周波のパルス成分が存在し、映像信号
に飛び込む恐れがある。特に小型な撮像装置を作ろうと
する際、水平パルス用カウンタ回路と映像信号回路を近
づけざるを得なくなり、飛び込みによるノイズを前述し
た検知限以下にするのは困難になってきている。
【０００５】そこで本発明の目的は、撮像素子内のシフ
トレジスタ、または、出力信号から得られる走査終了信
号をもとに１ライン周期のパルスを作成するに際し、有
効映像期間中１ライン期間を計測するカウンタのカウン
タ出力（デジタル出力）や周辺回路を停止させ、飛び込
みノイズの原因となるカウンタパルスをなくすことによ
り、カウンタパルスの飛び込みによる画質劣化を防ぎ、
感度の向上、Ｓ／Ｎの改善を計る固体撮像素子の駆動装
置を提供せんとするものである。
トレジスタ、または、出力信号から得られる走査終了信
号をもとに１ライン周期のパルスを作成するに際し、有
効映像期間中１ライン期間を計測するカウンタのカウン
タ出力（デジタル出力）や周辺回路を停止させ、飛び込
みノイズの原因となるカウンタパルスをなくすことによ
り、カウンタパルスの飛び込みによる画質劣化を防ぎ、
感度の向上、Ｓ／Ｎの改善を計る固体撮像素子の駆動装
置を提供せんとするものである。
【０００６】
【課題を解決するための手段】この目的を達成するた
め、本発明固体撮像素子の駆動装置は、基準クロックを
発生する基準クロック発生器と、発生した前記基準クロ
ックに同期した固体撮像素子の走査に必要な水平および
垂直駆動パルスを前記基準クロックのカウンタ分周によ
り得るため、前記基準クロックの数に応じてカウンタの
数が変化して出力される水平パルス用カウンタと、前記
変化して出力されるカウンタの数によりアドレスされ、
かつ固体撮像素子の走査に必要な水平駆動パルスに関す
るデータがそのアドレスに書き込まれている水平パルス
用ＲＯＭと、該水平パルス用ＲＯＭの水平駆動パルスに
関するデータ出力をラッチし、水平同期および水平駆動
に関するパルスを出力する水平ラッチ回路と、を具えた
水平駆動信号発生回路を有する固体撮像素子の駆動装置
において、前記水平駆動信号発生回路がさらに、前記水
平ラッチ回路により出力された水平駆動に関するパルス
によりトリガされそのパルスを固体撮像素子の水平有効
映像期間遅延させる水平有効映像期間終了パルス形成回
路と、該形成回路から出力されたパルスによりリセット
されて前記基準クロックが前記水平パルス用カウンタに
再印加され、かつ前記水平有効映像期間の開始から終了
までの期間少なくとも前記水平パルス用カウンタに加わ
る前記基準クロックを遮断するためのクロックゲート回
路と、を具えたことを特徴とするものである。
め、本発明固体撮像素子の駆動装置は、基準クロックを
発生する基準クロック発生器と、発生した前記基準クロ
ックに同期した固体撮像素子の走査に必要な水平および
垂直駆動パルスを前記基準クロックのカウンタ分周によ
り得るため、前記基準クロックの数に応じてカウンタの
数が変化して出力される水平パルス用カウンタと、前記
変化して出力されるカウンタの数によりアドレスされ、
かつ固体撮像素子の走査に必要な水平駆動パルスに関す
るデータがそのアドレスに書き込まれている水平パルス
用ＲＯＭと、該水平パルス用ＲＯＭの水平駆動パルスに
関するデータ出力をラッチし、水平同期および水平駆動
に関するパルスを出力する水平ラッチ回路と、を具えた
水平駆動信号発生回路を有する固体撮像素子の駆動装置
において、前記水平駆動信号発生回路がさらに、前記水
平ラッチ回路により出力された水平駆動に関するパルス
によりトリガされそのパルスを固体撮像素子の水平有効
映像期間遅延させる水平有効映像期間終了パルス形成回
路と、該形成回路から出力されたパルスによりリセット
されて前記基準クロックが前記水平パルス用カウンタに
再印加され、かつ前記水平有効映像期間の開始から終了
までの期間少なくとも前記水平パルス用カウンタに加わ
る前記基準クロックを遮断するためのクロックゲート回
路と、を具えたことを特徴とするものである。
【０００７】
【実施例】以下添付図面を参照し実施例により本発明を
詳細に説明する。実施例１ 図１は本発明装置に係る第１の実施例における、同期、
及び素子駆動パルス発生回路を示したものである。図１
において基準クロック発生器１によって発生したクロッ
クはシフトレジスタ３へ入力される。そのほか、有効映
像期間以外はｄ−ｅが接続されているデータセレクタ２
を介し、水平パルス用カウンタ４及び水平ラッチ回路６
に入力される。水平パルス用カウンタ４にクロックが入
力されると、クロック数に応じてカウンタの出力（デジ
タル出力）が変化し、水平パルス用ＲＯＭ５のアドレス
データが変化する。水平パルス用ＲＯＭ５には固体撮像
装置において必要な水平駆動パルスに関するデータが書
き込まれており、アドレスの変化にともない水平パルス
用ＲＯＭ５のデータ出力も変化し、そのデータをラッチ
６によりラッチし、ＨＤなど水平同期及び水平駆動に関
するパルスを出力する。
詳細に説明する。実施例１ 図１は本発明装置に係る第１の実施例における、同期、
及び素子駆動パルス発生回路を示したものである。図１
において基準クロック発生器１によって発生したクロッ
クはシフトレジスタ３へ入力される。そのほか、有効映
像期間以外はｄ−ｅが接続されているデータセレクタ２
を介し、水平パルス用カウンタ４及び水平ラッチ回路６
に入力される。水平パルス用カウンタ４にクロックが入
力されると、クロック数に応じてカウンタの出力（デジ
タル出力）が変化し、水平パルス用ＲＯＭ５のアドレス
データが変化する。水平パルス用ＲＯＭ５には固体撮像
装置において必要な水平駆動パルスに関するデータが書
き込まれており、アドレスの変化にともない水平パルス
用ＲＯＭ５のデータ出力も変化し、そのデータをラッチ
６によりラッチし、ＨＤなど水平同期及び水平駆動に関
するパルスを出力する。
【０００８】図２に図１で示される各部のパルスのタイ
ミングチャートを示す。データセレクタ２において、端
子ａ，ｂは、データ接続の組合わせを決定する選択用制
御入力端子である。図３に入力によるデータセレクタ２
の接続組合わせを示す。端子ａ，ｂに入力されるパルス
として、ａには垂直ブランキングパルスを、ｂには水平
有効期間開始パルスをトリガーとしたフリップフロップ
１１の出力が接続される。垂直有効期間内では、常に水
平有効期間走査開始とともにデータセレクタ２において
端子ｃ−ｅが接続されるようにする。すると、水平パル
ス用カウンタ４及びラッチ６に入力されるクロックが停
止するので、水平パルス用カウンタ４及び水平ラッチ回
路６も動作を停止した状態となる。なお図２で×印部は
基本クロックが入力されてきて信号レベルが常に変化す
る期間で、端子ｄ，ｅにそれが観測される。
ミングチャートを示す。データセレクタ２において、端
子ａ，ｂは、データ接続の組合わせを決定する選択用制
御入力端子である。図３に入力によるデータセレクタ２
の接続組合わせを示す。端子ａ，ｂに入力されるパルス
として、ａには垂直ブランキングパルスを、ｂには水平
有効期間開始パルスをトリガーとしたフリップフロップ
１１の出力が接続される。垂直有効期間内では、常に水
平有効期間走査開始とともにデータセレクタ２において
端子ｃ−ｅが接続されるようにする。すると、水平パル
ス用カウンタ４及びラッチ６に入力されるクロックが停
止するので、水平パルス用カウンタ４及び水平ラッチ回
路６も動作を停止した状態となる。なお図２で×印部は
基本クロックが入力されてきて信号レベルが常に変化す
る期間で、端子ｄ，ｅにそれが観測される。
【０００９】一方、水平有効期間開始パルスはシフトレ
ジスタ３の入力にも加えられ、あらかじめ設定した段数
だけ時間遅延されて出力される。シフトレジスタ３の段
数は遅延時間が水平有効期間になるよう設定しておく。
シフトレジスタ３から水平有効期間だけ遅延されて出力
されたパルスｆはフリップフロップ１１のリセット端子
Ｒに加えられ、端子ｄがＬ（低）レベルになることによ
り端子ｄ−ｅが接続され、再びクロックが水平パルス用
カウンタ４及び水平ラッチ回路６に加えられカウンタの
動作を開始しカウンタパルスを出力する。同時にシフト
レジスタ３の出力は水平パルス用カウンタのリセット端
子Ｒに入力されカウンタがリセットされる。このように
して、１ライン周期のパルス生成が終わり、次のライン
のパルス生成が始まる。
ジスタ３の入力にも加えられ、あらかじめ設定した段数
だけ時間遅延されて出力される。シフトレジスタ３の段
数は遅延時間が水平有効期間になるよう設定しておく。
シフトレジスタ３から水平有効期間だけ遅延されて出力
されたパルスｆはフリップフロップ１１のリセット端子
Ｒに加えられ、端子ｄがＬ（低）レベルになることによ
り端子ｄ−ｅが接続され、再びクロックが水平パルス用
カウンタ４及び水平ラッチ回路６に加えられカウンタの
動作を開始しカウンタパルスを出力する。同時にシフト
レジスタ３の出力は水平パルス用カウンタのリセット端
子Ｒに入力されカウンタがリセットされる。このように
して、１ライン周期のパルス生成が終わり、次のライン
のパルス生成が始まる。
【００１０】垂直同期のように１フイールド周期のパル
スを発生させるために垂直パルス用カウンタ８、垂直パ
ルス用ＲＯＭ９および垂直ラッチ回路１０を設けてい
る。これらの垂直パルス発生回路はインターレース動作
を行うため、1 ライン周期の２倍の周波数を持つパルス
によって駆動されるのが好適である。それは通常のライ
ン周波数のパルスでは１フイールドが２６２．５と半端
のパルス数となるからである。このパルスは図４に示す
ように有効映像期間内と垂直ブランキング期間内でデュ
ーティ比を変えることにより、有効映像期間内でパルス
の立ち上がりおよび立ち下がりをなくすことができる。
垂直パルス用カウンタを１フレーム内に含まれる総ライ
ン数をカウントした時点で、ラッチ１０の出力ｉにより
リセットされるよう垂直パルス用ＲＯＭのデータを書き
込んでおくことにより１フイールド周期のパルスを発生
する。垂直パルス用ＲＯＭの出力をラッチ１０にてラッ
チ後、端子ｊより水平パルス用ＲＯＭのアドレスに接続
することによって、１フィールド期間内に水平パルス用
ＲＯＭのアドレスを制御する。これにより１フィールド
期間内で、１ライン毎にパルスパターンを変更すること
ができる。図１の実施例では、制御信号として、１ビッ
トだけの場合を示してあるが、複数ビットの制御信号を
水平パルス用ＲＯＭのアドレスラインに接続することに
より、１フィールド期間内に複数の水平パルスパターン
を切り換えることができる。
スを発生させるために垂直パルス用カウンタ８、垂直パ
ルス用ＲＯＭ９および垂直ラッチ回路１０を設けてい
る。これらの垂直パルス発生回路はインターレース動作
を行うため、1 ライン周期の２倍の周波数を持つパルス
によって駆動されるのが好適である。それは通常のライ
ン周波数のパルスでは１フイールドが２６２．５と半端
のパルス数となるからである。このパルスは図４に示す
ように有効映像期間内と垂直ブランキング期間内でデュ
ーティ比を変えることにより、有効映像期間内でパルス
の立ち上がりおよび立ち下がりをなくすことができる。
垂直パルス用カウンタを１フレーム内に含まれる総ライ
ン数をカウントした時点で、ラッチ１０の出力ｉにより
リセットされるよう垂直パルス用ＲＯＭのデータを書き
込んでおくことにより１フイールド周期のパルスを発生
する。垂直パルス用ＲＯＭの出力をラッチ１０にてラッ
チ後、端子ｊより水平パルス用ＲＯＭのアドレスに接続
することによって、１フィールド期間内に水平パルス用
ＲＯＭのアドレスを制御する。これにより１フィールド
期間内で、１ライン毎にパルスパターンを変更すること
ができる。図１の実施例では、制御信号として、１ビッ
トだけの場合を示してあるが、複数ビットの制御信号を
水平パルス用ＲＯＭのアドレスラインに接続することに
より、１フィールド期間内に複数の水平パルスパターン
を切り換えることができる。
【００１１】実施例２ 実施例１では、駆動パルス回路内にシフトレジスタ３を
設け、パルスの時間遅延を行なったが、これに変わるも
のとして、固体撮像素子１３内に設けられた走査用シフ
トレジスタを利用することができる。図５にその実施例
構成を示す。図５では、図１におけるシフトレジスタ３
の代わりにＸ−Ｙアドレス型の撮像素子１３を用い、水
平シフトレジスタ１４の走査終了信号ｆを図１で用いた
パルス発生回路12のパルスカウンタ４、及び、フリップ
フロップ１１のリセット信号に用いている。動作に関し
ては実施例１と同様である。
設け、パルスの時間遅延を行なったが、これに変わるも
のとして、固体撮像素子１３内に設けられた走査用シフ
トレジスタを利用することができる。図５にその実施例
構成を示す。図５では、図１におけるシフトレジスタ３
の代わりにＸ−Ｙアドレス型の撮像素子１３を用い、水
平シフトレジスタ１４の走査終了信号ｆを図１で用いた
パルス発生回路12のパルスカウンタ４、及び、フリップ
フロップ１１のリセット信号に用いている。動作に関し
ては実施例１と同様である。
【００１２】ここで注意すべきことは、図５の固体撮像
素子１３の水平シフトレジスタ１４も図１図示の基準ク
ロック発生器１により発生される基準クロック（基本ク
ロック）により制御されて、素子１３の列方向を順次に
アドレスするために関連ＭＯＳトランジスタをスイッチ
オンするが、本発明ではこのＭＯＳトランジスタにより
誘起されるスイッチングノイズは問題にしないというこ
とである。そしてこの水平シフトレジスタ１４へは前記
基準クロックの前記水平パルス用カウンタへの印加が遮
断されても前記基準クロックが印加され続けるというこ
とである。
素子１３の水平シフトレジスタ１４も図１図示の基準ク
ロック発生器１により発生される基準クロック（基本ク
ロック）により制御されて、素子１３の列方向を順次に
アドレスするために関連ＭＯＳトランジスタをスイッチ
オンするが、本発明ではこのＭＯＳトランジスタにより
誘起されるスイッチングノイズは問題にしないというこ
とである。そしてこの水平シフトレジスタ１４へは前記
基準クロックの前記水平パルス用カウンタへの印加が遮
断されても前記基準クロックが印加され続けるというこ
とである。
【００１３】本願発明装置ではあくまで固体撮像素子１
３に隣接して設置された水平および垂直駆動信号発生回
路１２（図５参照）内の水平パルス用カウンタ４により
カウンタ出力パルス（デジタル出力）をノイズの大きな
要因となみしており、事実このパルス信号が固体撮像素
子の映像出力信号にとびこむと著しく画質劣化をひきお
こすのである。
３に隣接して設置された水平および垂直駆動信号発生回
路１２（図５参照）内の水平パルス用カウンタ４により
カウンタ出力パルス（デジタル出力）をノイズの大きな
要因となみしており、事実このパルス信号が固体撮像素
子の映像出力信号にとびこむと著しく画質劣化をひきお
こすのである。
【００１４】実施例３ 実施例１で用いたシフトレジスタ３の代わりに映像信号
出力信号に１ライン出力終了信号が出力されるような撮
像素子を用いた場合の実施例を図６に示す。図６におい
て１５はＣＣＤ撮像素子を、１６はＣＣＤ撮像素子の水
平転送ＣＣＤを示す。水平転送ＣＣＤ１６の端には電圧
Ｖ1 の電源１７が接続されている。ＣＣＤ撮像素子１５
の出力は映像信号として信号処理回路に入力されるとと
もに、基準電圧Ｖ2 を持つ電圧比較回路１８を介し、実
施例１で用いたパルス発生回路１２の水平パルス用カウ
ンタ4 、及びフリップフロップ１１のリセット端子に接
続される。
出力信号に１ライン出力終了信号が出力されるような撮
像素子を用いた場合の実施例を図６に示す。図６におい
て１５はＣＣＤ撮像素子を、１６はＣＣＤ撮像素子の水
平転送ＣＣＤを示す。水平転送ＣＣＤ１６の端には電圧
Ｖ1 の電源１７が接続されている。ＣＣＤ撮像素子１５
の出力は映像信号として信号処理回路に入力されるとと
もに、基準電圧Ｖ2 を持つ電圧比較回路１８を介し、実
施例１で用いたパルス発生回路１２の水平パルス用カウ
ンタ4 、及びフリップフロップ１１のリセット端子に接
続される。
【００１６】図６においてＶ2 をＣＣＤ撮像素子の飽和
出力レベル以上に選び、さらに、Ｖ1 ＞Ｖ2 となるよう
にＶ1 を設定すると、ＣＣＤ撮像素子の出力信号波形ｍ
は図７に示すようになる。この信号が基準電圧Ｖ2 以上
であれば、出力レベルをＨレベルとするような電圧比較
回路１８に入力する。この時、出力信号ｎは図７に示す
ようになる。この信号ｎにおけるパルス信号を水平ライ
ン走査終了信号とし、パルス発生回路１２の中の水平パ
ルス用カウンタ、及び、フリップフロップ１１のリセッ
ト信号として使用する。このようにすれば、実施例１で
示した動作と同様の動作が可能となる。
出力レベル以上に選び、さらに、Ｖ1 ＞Ｖ2 となるよう
にＶ1 を設定すると、ＣＣＤ撮像素子の出力信号波形ｍ
は図７に示すようになる。この信号が基準電圧Ｖ2 以上
であれば、出力レベルをＨレベルとするような電圧比較
回路１８に入力する。この時、出力信号ｎは図７に示す
ようになる。この信号ｎにおけるパルス信号を水平ライ
ン走査終了信号とし、パルス発生回路１２の中の水平パ
ルス用カウンタ、及び、フリップフロップ１１のリセッ
ト信号として使用する。このようにすれば、実施例１で
示した動作と同様の動作が可能となる。
【００１７】本実施例では、走査終了信号を電源１７に
よって水平転送ＣＣＤの最後に加えたが、素子内に意図
的に不良画素列を作り、その不良画素列からの出力信号
を走査終了信号とすることも類推可能である。また本実
施例ではＣＣＤ撮像素子を用いたが、その他の撮像素子
を用いることも当然可能である。
よって水平転送ＣＣＤの最後に加えたが、素子内に意図
的に不良画素列を作り、その不良画素列からの出力信号
を走査終了信号とすることも類推可能である。また本実
施例ではＣＣＤ撮像素子を用いたが、その他の撮像素子
を用いることも当然可能である。
【００１８】実施例４ 実施例１において、有効映像期間内でシフトレジスタを
動作させるクロックの周波数が映像信号帯域内にある場
合、この単一クロックが映像信号に飛び込み縦縞状のノ
イズになる恐れがある。この場合には、図８に示すよう
な回路を付加することにより縦縞状のノイズを除去する
ことができる。スイッチ１９は入力映像信号の光学的黒
の期間オン状態になるスイッチである。バンドパスフィ
ルタ２０は映像信号に妨害を与えている単一周波数成分
を通過させるフィルタである。２１は入力信号の２乗平
均値を出力するアンプである。２２は信号を一定期間保
持する容量である。２３は電圧信号によりゲインを制御
することができるアンプである。２４は映像信号に妨害
を与えている単一周波数信号と同じ周波数で位相が反転
している信号を出力する発振器である。入力映像信号に
おける光学的黒の期間スイッチ１９をオンする。バンド
パスフィルタ２０により通過された妨害周波数成分をア
ンプ２１により２乗平均しその出力信号を容量２２に保
持する。この容量に保持された電圧信号によりアンプ２
３のゲインを調整し、映像信号に妨害を与えている単一
周波数信号と位相が反転している成分を加算することに
より妨害成分を抑圧する。
動作させるクロックの周波数が映像信号帯域内にある場
合、この単一クロックが映像信号に飛び込み縦縞状のノ
イズになる恐れがある。この場合には、図８に示すよう
な回路を付加することにより縦縞状のノイズを除去する
ことができる。スイッチ１９は入力映像信号の光学的黒
の期間オン状態になるスイッチである。バンドパスフィ
ルタ２０は映像信号に妨害を与えている単一周波数成分
を通過させるフィルタである。２１は入力信号の２乗平
均値を出力するアンプである。２２は信号を一定期間保
持する容量である。２３は電圧信号によりゲインを制御
することができるアンプである。２４は映像信号に妨害
を与えている単一周波数信号と同じ周波数で位相が反転
している信号を出力する発振器である。入力映像信号に
おける光学的黒の期間スイッチ１９をオンする。バンド
パスフィルタ２０により通過された妨害周波数成分をア
ンプ２１により２乗平均しその出力信号を容量２２に保
持する。この容量に保持された電圧信号によりアンプ２
３のゲインを調整し、映像信号に妨害を与えている単一
周波数信号と位相が反転している成分を加算することに
より妨害成分を抑圧する。
【００１９】本実施例では、図５に示すように、フィー
ド・フォワード制御により、妨害成分を抑圧している
が、更に、出力映像信号から、残留している成分を取り
出し、２３のアンプのゲインを制御することも考えられ
る。以上いくつかの実施例により本発明駆動装置を詳細
に説明してきたが、本発明はこれら実施例に限定される
ことなく、発明の要旨内で各種の変形、変更が可能であ
る。
ド・フォワード制御により、妨害成分を抑圧している
が、更に、出力映像信号から、残留している成分を取り
出し、２３のアンプのゲインを制御することも考えられ
る。以上いくつかの実施例により本発明駆動装置を詳細
に説明してきたが、本発明はこれら実施例に限定される
ことなく、発明の要旨内で各種の変形、変更が可能であ
る。
【００２０】
【発明の効果】本発明により、複雑な固体撮像素子の駆
動パルスをＲＯＭのデータを書き換えるだけで簡単に変
更できる。更に、駆動パルスの異なる固体撮像素子の駆
動にも簡単に対応できる。本発明では、複雑な駆動パル
スを１ライン毎のパターンとしてＲＯＭに記憶させるた
め、同一パターンを繰り返すような駆動パルスに対し
て、ＲＯＭの容量を大幅に削減できる。さらにまた、本
発明では、有効映像期間内に動作しているクロックが単
一なものとなるため（例えばデジタル信号で単一な１，
０の簡単なくり返えし）、飛び込みが原因となる縦縞状
のノイズを大幅に減らすことができ、また、抑圧法も極
めて簡単となる。
動パルスをＲＯＭのデータを書き換えるだけで簡単に変
更できる。更に、駆動パルスの異なる固体撮像素子の駆
動にも簡単に対応できる。本発明では、複雑な駆動パル
スを１ライン毎のパターンとしてＲＯＭに記憶させるた
め、同一パターンを繰り返すような駆動パルスに対し
て、ＲＯＭの容量を大幅に削減できる。さらにまた、本
発明では、有効映像期間内に動作しているクロックが単
一なものとなるため（例えばデジタル信号で単一な１，
０の簡単なくり返えし）、飛び込みが原因となる縦縞状
のノイズを大幅に減らすことができ、また、抑圧法も極
めて簡単となる。
【図面の簡単な説明】
【図１】 本発明駆動装置に係る第１の実施例構成図。
【図２】 図１で示される各部のパルスのタイミングチ
ャート。
ャート。
【図３】 データセレクタの接続組合わせを示す図。
【図４】 パルスのデューティ比を変化させる態様を示
す図。
す図。
【図５】 第２の実施例の構成図。
【図６】 第３の実施例の構成図。
【図７】 図６図示構成の動作を説明するための図。
【図８】 第４実施例で付加すべき回路図。
１ 基準クロック発生器 ２ データセレクタ ３ シフトレジスタ ４ 水平パルス用カウンタ ５ 水平パルス用ＲＯＭ ６ 水平ラッチ回路 ８ 垂直パルス用カウンタ ９ 垂直パルス用ＲＯＭ 10 垂直ラッチ回路 11 フリップフロップ 12 パルス発生回路 13 ＸＹアドレス型固体撮像素子 14 水平シフトレジスタ 15 ＣＣＤ型固体撮像素子 16 水平転送ＣＣＤ 17 電源 18 電圧比較回路 19 スイッチ 20 バンドパスフィルタ (BPF) 21 ２乗平均値を出力するアンプ 22 コンデンサ 23 アンプ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−89173（ＪＰ，Ａ) 特開 昭51−72224（ＪＰ，Ａ) 特開 平３−79165（ＪＰ，Ａ) 特開 昭61−193559（ＪＰ，Ａ) 特開 平３−273774（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/30 - 5/335
Claims (7)
- 【請求項１】 基準クロックを発生する基準クロック発
生器（１）と、発生した前記基準クロックに同期した固
体撮像素子の走査に必要な水平および垂直駆動パルスを
前記基準クロックのカウタン分周により得るため、前記
基準クロックの数に応じてカウンタの数が変化して出力
される水平パルス用カウンタ（４）と、前記変化して出
力されるカウンタの数によりアドレスされ、かつ固体撮
像素子の走査に必要な水平駆動パルスに関するデータが
そのアドレスに書き込まれている水平パルス用ＲＯＭ
（５）と、該水平パルス用ＲＯＭの水平駆動パルスに関
するデータ出力をラッチし、水平同期および水平駆動に
関するパルスを出力する水平ラッチ回路（６）と、を具
えた水平駆動信号発生回路（１２）を有する固体撮像素
子の駆動装置において、 前記水平駆動信号発生回路がさらに、前記水平ラッチ回
路により出力された水平駆動に関するパルスによりトリ
ガされそのパルスを固体撮像素子の水平有効映像期間遅
延させる水平有効映像期間終了パルス形成回路（３）
と、該形成回路から出力されたパルスによりリセットさ
れて前記基準クロックが前記水平パルス用カウンタに再
印加され、かつ前記水平有効映像期間の開始から終了ま
での期間少なくとも前記水平パルス用カウンタ（４）に
加わる前記基準クロックを遮断するためのクロックゲー
ト回路（２，１１）と、を具えたことを特徴とする固体
撮像素子の駆動装置。 - 【請求項２】 請求項１記載の装置において、前記終了
パルス形成回路に前記固体撮像素子の水平有効映像期間
にあらかじめ設定された時間遅延を有するシフトレジス
タを用いることを特徴とする固体撮像素子の駆動装置。 - 【請求項３】 前記固体撮像素子がＸ−Ｙアドレス型の
撮像素子である請求項１記載の装置において、前記終了
パルス形成回路に前記固体撮像素子が有する水平シフト
レジスタを用いることを特徴とする固体撮像素子の駆動
装置。 - 【請求項４】 前記固体撮像素子がＣＣＤ型の撮像素子
である請求項１記載の装置において、前記終了パルス形
成回路に前記ＣＣＤ型撮像素子の水平転送ＣＣＤを用い
ることを特徴とする固体撮像素子の駆動装置。 - 【請求項５】 請求項１から４いずれか記載の装置にお
いて、前記装置がさらに、前記固体撮像素子の出力映像
信号の光学的黒レベルの信号部分を積分することによ
り、前記出力映像信号に含まれる単一周波数の固定パタ
ーンノイズ量を検出する固定パターンノイズ検出手段
と、前記出力映像信号に前記固定パターンノイズ量と同
量逆位相成分を加えることにより、前記固定パターンノ
イズを低減せしめるノイズ低減手段とを具えることを特
徴とする固体撮像素子の駆動装置。 - 【請求項６】 請求項１から５いずれか記載の装置にお
いて、当該装置がさらに前記水平駆動発生回路の出力で
制御され垂直駆動パルスをカウンタ分周して得るための
垂直パルス用カウンタ（８）と、該カウンタより出力さ
れるカウンタの数によりアドレスされ、かつ固体撮像素
子の走査に必要な垂直駆動パルスに関するデータがその
アドレスに書き込まれている垂直パルス用ＲＯＭ（９）
と、該垂直パルス用ＲＯＭの垂直駆動パルスに関するデ
ータ出力をラッチし、垂直同期および垂直駆動に関する
パルスを出力する垂直ラッチ回路（１０）と、を具えた
垂直駆動信号発生回路を有し、前記垂直ラッチ回路の出
力が前記水平パルス用ＲＯＭのアドレスに接続されて１
フィールド期間内に水平パルス用ＲＯＭのアドレスを制
御するとともに、前記垂直ラッチ回路の出力がさらに前
記クロックゲート回路のデータセレクタ（２）にも印加
されて前記基準クロックが前記水平パルス用カウンタに
垂直ブランキング期間にも印加されるよう構成したこと
を特徴とする固体撮像素子の駆動装置。 - 【請求項７】 前記固体撮像素子がインタレース走査さ
れ、その１フレームが奇数の走査線数からなる請求項６
記載の装置において、前記垂直駆動信号発生回路が前記
固体撮像素子の１水平走査周波数の２倍の周波数のパル
スにより駆動され、前記固体撮像素子の垂直有効映像期
間内とその垂直ブランキング期間内で前記２倍の周波数
のパルスの立ち上がりおよび立ち下がりのタイミングを
互いに変えて、前記垂直ブランキング期間内ではデュー
ティ比が１のパルスを使用し、前記垂直有効映像期間内
では水平有効映像期間に前記パルスの立ち上がりおよび
立ち下がりがないようそのパルスを構成したことを特徴
とする固体撮像素子の駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3324566A JP3043874B2 (ja) | 1991-12-09 | 1991-12-09 | 固体撮像素子の駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3324566A JP3043874B2 (ja) | 1991-12-09 | 1991-12-09 | 固体撮像素子の駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05161080A JPH05161080A (ja) | 1993-06-25 |
| JP3043874B2 true JP3043874B2 (ja) | 2000-05-22 |
Family
ID=18167244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3324566A Expired - Fee Related JP3043874B2 (ja) | 1991-12-09 | 1991-12-09 | 固体撮像素子の駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3043874B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4508940B2 (ja) * | 2005-05-17 | 2010-07-21 | 富士フイルム株式会社 | タイミングジェネレータ、アナログフロントエンド回路、及び固体撮像装置 |
-
1991
- 1991-12-09 JP JP3324566A patent/JP3043874B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05161080A (ja) | 1993-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101139667B1 (ko) | 고체 촬상 장치 | |
| KR970011536B1 (ko) | 고속 비디오 카메라 | |
| JP2001008109A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
| JP3043874B2 (ja) | 固体撮像素子の駆動装置 | |
| US6680751B1 (en) | Timing pulse generating apparatus | |
| JPH02277381A (ja) | 撮像装置 | |
| KR100242781B1 (ko) | 촬상 장치 | |
| KR100595801B1 (ko) | 고체 촬상 장치, 그 구동 방법 및 카메라 | |
| JP2001268451A (ja) | 撮像装置 | |
| US4965671A (en) | Picture pick-up device including a solid-state sensor and an electronic shutter operating with a minimum and maximum number of reset pulses | |
| JP2005191814A (ja) | 固体撮像装置、及び画素信号読み出し方法 | |
| JPS6038987A (ja) | 電荷転送撮像装置 | |
| JP4557540B2 (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
| EP1781015A1 (en) | Method for controlling an image sensor | |
| JP2565514B2 (ja) | 固体撮像装置 | |
| JPH0715671A (ja) | 固体撮像素子の駆動装置 | |
| JP3250572B2 (ja) | 固体撮像装置とその駆動方法 | |
| JP2000308075A (ja) | 撮像素子および撮像素子の駆動方法 | |
| JP2901829B2 (ja) | Ｃｃｄ固体撮像装置のパルス発生器 | |
| JPH0564082A (ja) | 固体撮像装置 | |
| US6052153A (en) | Synchronization circuit and methods for screens with scanning circuits that reduce the effects of variations in frequency of an input signal | |
| JPH0793704B2 (ja) | 固体撮像装置 | |
| JP3824686B2 (ja) | 相関二重サンプリング回路 | |
| JPH05504873A (ja) | テレビ電話カメラのスループット圧縮方法及びテレビ電話カメラ | |
| JP2789580B2 (ja) | 信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |