JP2789580B2 - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JP2789580B2 JP2789580B2 JP62069347A JP6934787A JP2789580B2 JP 2789580 B2 JP2789580 B2 JP 2789580B2 JP 62069347 A JP62069347 A JP 62069347A JP 6934787 A JP6934787 A JP 6934787A JP 2789580 B2 JP2789580 B2 JP 2789580B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning line
- image
- signal
- length
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
産業上の利用分野
本発明は有料TV等に用いられる画像の秘話電送が可能
な信号処理装置に関する。 従来の技術 従来の画像情報の盗聴を防止するため、一走査線の画
像を第６図の如く一点鎖線ｘで切り、Ｂの如き波形を
Ｂ′の如く置換えていた。即ち、ＡのＹの部分の一走査
線分の波形がＢの時、これをｘで切って、Z1〜ＸをＢ′
の図で右側へ、Ｘ〜Z2をＢ′の図で左側へと並べ変え、
各水平走査線の画像について、Ｘを変化させて画像をス
クランブルして送り、Ｘの位置情報を別に送る。Ｘは１
フィールド内で一定でフィールド毎に変わる場合と、１
フィールド内でも一走査線毎に変える場合がある。 発明が解決しようとする問題点 しかしながら、１フィールド内でＸを変化させる場合
は、１ライン毎にＸについてのデータを送る必要があ
り、データの量が多くなる。また、１フィールド間Ｘを
固定すると盗聴視されやすくなるという問題点を有して
いた。 本発明は上記問題点に鑑み、データの量が少なく、簡
易な構成で盗聴視することが困難な信号処理装置を提供
することを目的とする。 問題点を解決するための手段 本発明は上記目的を達するため、受信側で少なくとも
一走査線の画像分以上の記憶容量を有する記憶手段を備
え、送信側には水平走査線毎に一定の時間量の画像を増
加又は、減少させて等価的に水平走査線毎に画像変換点
を変化させて送出する手段とを有する構成となってい
る。 作用 本発明は上記した構成により、一水平走査線で送る画
像の量を一水平走査線分よりΔＴだけ増やすか、減らす
かして、表示画面が斜めになるようにし、斜めの傾斜度
合を毎フィールド変化するので秘話性が高くなるもので
ある。 実施例 第１図，第２図に本発明の一実施例の送出画面の例を
示し、第３図，第４図に画像信号のメモリへの書込みと
読出しのタイミングを示す。 第１図において、正常な画面をＺとする時、本発明の
一例として、第３図の送受の時、画面Ｚは第１図のA,C,
Eの如く送られ、第４図の送受の時、ＺはB,D,Fの如く送
られ、最上部21H目の始まりを走査の始めより遅延する
と、A,C,Eは第２図に示すように、AX,CX,EXとなり、B,
D,FはBX,DX,FXとなる。第２図の場合は遅延量は、一走
査線の画像成分の幅の半分になっている。 第５図は、上述した画像の処理を行う本発明の一実施
例の信号処理装置のブロック図である。図中１及び２は
ラインメモリで同一構造であり、ここでは４sc（約14
MHz）で書込み，読出しが可能とする（高速が不可能な
ら、信号を直列→並列に変換して扱えばよい）。５はテ
レビ受信機のチューナー・VIF回路であり、６は検波回
路（DET）、７はA/Dコンバータ、8A,8BはANDゲート、8C
はORゲート、8Dは反転器、９はD/Aコンバータである。1
0は同期分離回路、11は同期分離回路10の出力の水平走
査線の数を、垂直同期信号を基準にして数えるラインカ
ウンタ、12は色副搬送波scを再生する再生回路、13は
scを４倍に逓倍する逓倍回路、14は制御情報の重畳さ
れている19H目のみ高レベルとなるゲートパルス発生回
路、15は19Hの制御信号を抜取る抜取回路、４は抜取っ
た制御信号から、21H目の始点の遅延量tX,1H当りの増減
量ΔＴを抜取り、書込み読出し制御部（以下制御部とい
う）３へ伝えるメモリ・データ処理回路（以下処理回路
という）であり、図中、制御部3,処理回路４以外はデジ
タルテレビ或は文字放送受信機に用いられている回路
と、共通の機能を有している。処理回路４は、ラッチメ
モリ及び、ゲート等ハードロジックで簡単に構成でき
る。制御部３は内部にマイコンを具備すれば容易にその
機能を満たし得る。ゲートアレイ等ハードロジックでも
簡単に形成できる。 次に以上のように構成された信号処理装置について、
第１図〜第５図と共に動作を説明する。 先ず一水平走査線の画像成分の部分を51.6μｓとし、
本発明の信号処理を施す部分を、21H〜260Hの240Hとす
る。尚、本実施例の説明では、１〜262Hのフィールドに
ついて述べるが、263Hから始まるフィールドについても
同一である。第１図A,Bの場合は、1H当りの増減量ΔＴ
は51.6/240＝0.215μs,C,D,E,Fでは、ΔＴは51.6/120＝
0.43μｓとなる。以下第１図，第３図と共に、A,C,Eの
場合を考える。先ず、ΔＴ＝0.43の場合を考え、毎Ｈ、
51.6μｓより、0.43μｓ余分に画像を送るものとし先
ず、20Hに21H目の51.6μｓと、22H目の左端0.43μｓ分
の画像を乗せて送出し、受信し、受信側では、21H目の5
1.6μｓ分をラインメモリ１（Ｉ）へ書込む。この間制
御部３より、ラインメモリ１を書込み状態にするパルス
と、書込み位置を決めるアドレス信号が制御部３から、
ラインメモリ１へ伝えられる。ここで、サンプリングク
ロック４scとの関係を考えると、 で割り切れない。ΔＴ＝3tとするとΔＴ×240≒50.285
μｓとなる。従って、実際には、 とし、一画面の画像信号の巾はΔＴ×240≒50.29μｓで
処理する事になる。50.29＝Ｔと表わす。以下第１図C,
D,Eではｎ＝３、B,D,Fではｎ＝６とする。従って、第３
図で20Hでは、22H目の始めΔＴを送る。21Hでは、22H目
のＴ−ΔＴと、23H目の２ΔＴを送る。以下同様であ
る。読出しを考えると、20Hにラインメモリ１へ書込ま
れた21H目の信号は、21H目にラインメモリ１から読出さ
れ、制御部３から、ラインメモリ１へ読出しパルスと、
読出しアドレスが与えられる。読出しアドレスは、常に
画面の左端、即ちメモリの「φ」番地から始まればよ
い。メモリを直列とすると720ビット（240×3,120×
６）となり、アドレスは10ビットでよい。一方、20Hで
の書込みは、21H目の信号720ビットをラインメモリ１へ
書込み、ラインメモリ２（II）へ22H目を３ビット書込
むので、ラインメモリ２の書込みアドレスは、直に
「３」になっている。従って21Hで、22H目をラインメモ
リ２へ書込む時は、そのまま、アドレスは「４」からス
タートさせ、720に達した時、ラインメモリ２への書込
みを停止し、ラインメモリ１を書込み状態とし、ライン
メモリ１へ23H目の左端６ビットを書込む。 以下同様に、22Hではラインメモリ１へ23H目の７ビッ
ト目から720ビット目までを書込み、24H目の９ビットを
ラインメモリ２へ書込む。即ち書込みアドレスが720に
達する毎に、書込むべきメモリをラインメモリ１と２と
交互に切替え、アドレスカウンタは、Ｈ単位で切替え
ず、常に「720」で切替え、フィールド単位で、（21H目
の書込み）アドレスを「φ」に戻せばよい。 次に読出しについて考える。読出しは、送出の21H目
の画像をラインメモリ１から読出し、送出の22Hで22H目
の画像をラインメモリ２から読出す。以下単純に読出す
ラインメモリを１と２を交互に切替え読み出しアドレス
は全く同一でよい。22H目から、720を越えた後は、書込
みメモリを切替えて書込・読み出しを同時に行なう。即
ち、読出，書込みのアドレス処理が極めて単純である。
画面の最下段を考えると、ｎ＝３で送出の258Hに259Hの
３ビット,260H目の720ビットを送り258H目をラインメモ
リ２から読出す時、同時に、ラインメモリ２へ260H目を
書込む。以上の如く、258Hまでの239H240H分の画像が送
れる。ｎ＝６とすると、138Hで120H分送れるので、1139
Hは無信号とし、140Hで、161H目を送れば、20Hで21H目
を送る事と同じ動作になる。この時、送出画は第１図Ｃ
となる。予め、21H目の画像の始まりを ずらすと第２図Ax又はCxのようになる。いずれも、上述
の方法で受信し、再生できる。送出は、フィールドメモ
リを２個備え、交互に読出せばよい。尚、260H目の読み
出しでは、３ビットは概に送りの259Hで書込まれている
ので、３ビット遅れで受信し書き込みつつ読み出すこと
になる。 次に、第１図B,Dの場合を考える。第４図に於て、1H
当り3t（又は6t）だけ幅を狭くして送出する。即ち、20
Hでは21H目を右端３ビットだけ短かく（50.29−0.209
5）μｓで送りラインメモリ１へ21Hの717ビットを書込
み以下各H50.29（＝720ビット）で送り21Hの始めで21H
の右端の３ビットを送り、ラインメモリ１へ書込み、次
に、22H目の画像720−３×２＝714ビットをラインメモ
リ２へ書込む。以下これを繰返す。書込みアドレスが72
0になるまで、書込むべきメモリを変更せずアドレスが7
20になる毎にラインメモリ１からラインメモリ2,ライン
メモリ２からラインメモリ１へと書込みメモリを交互に
切替える。読出しについて考えると、送りの21Hでライ
ンメモリ１から21Hを717ビット読出し、右端の３ビット
は書込み、即読出しである。この３ビットはタイミング
さえ合わせられれば、ラインメモリ１を介さずそのまま
出力してもよい。以下読出しメモリを交互に切替える。
最下段を考えると、送出の259Hの終りに、260H目の左端
３ビットを送り、ラインメモリ２へ書込んでおき、送り
の260Hで、260H目の717ビットを送り、ラインメモリ２
へ書込む。読み出しは260H目では、３ビットは、既に送
りの259Hで書込まれているので、３ビット遅れで受信し
書込みつつ読み出すことになる。以上はｎ＝３の場合で
あるがｎ＝６の時は20Hから140Hの121H間120H分の画像
を送るので、141Hでは第４図20Hの部分と同じ処理を行
なうと、送りの141Hでは表示できない。即ち1H分すき間
をあけて表示する事になる。これを防ぐには、1H分のメ
モリIIIを別に設け、140H目まではORゲート、8Cの出力
を、メモリIIIを介してD/Aコンバータ９へ伝え、141H目
から、ラインメモリIIIを介さずに直接ORゲート8CからD
/Aコンバータ９へ伝えればよく、この場合、21Hを送り
の22Hで読出し第４図で、メモリIIIを通し140H目を141H
目で読出し、送りの141H目の信号を142H目で読出し、14
1H以降の信号はメモリIIIを使わずに処理すれば、全体
が1H下へずれて表示される。第１図のＣとＤの組合せが
E,Fであるが、Ｆでは、前述の如く、上半分が１ライン
短かくなるので、前記メモリIIIは不要である。Ｅの場
合はメモリIIIを使えばよい。Ａ〜Ｆの各種をフィール
ド毎に変えれば秘話性が高くなる。 発明の効果 以上のように本発明によれば以下の優れた効果を奏す
ることができる。 （１） メモリアドレスの設定が簡単である。 （２） 簡易な構成で秘話性を高く保つことができる。 （３） メモリが少なくてすみ、低コストに構成でき
る。
な信号処理装置に関する。 従来の技術 従来の画像情報の盗聴を防止するため、一走査線の画
像を第６図の如く一点鎖線ｘで切り、Ｂの如き波形を
Ｂ′の如く置換えていた。即ち、ＡのＹの部分の一走査
線分の波形がＢの時、これをｘで切って、Z1〜ＸをＢ′
の図で右側へ、Ｘ〜Z2をＢ′の図で左側へと並べ変え、
各水平走査線の画像について、Ｘを変化させて画像をス
クランブルして送り、Ｘの位置情報を別に送る。Ｘは１
フィールド内で一定でフィールド毎に変わる場合と、１
フィールド内でも一走査線毎に変える場合がある。 発明が解決しようとする問題点 しかしながら、１フィールド内でＸを変化させる場合
は、１ライン毎にＸについてのデータを送る必要があ
り、データの量が多くなる。また、１フィールド間Ｘを
固定すると盗聴視されやすくなるという問題点を有して
いた。 本発明は上記問題点に鑑み、データの量が少なく、簡
易な構成で盗聴視することが困難な信号処理装置を提供
することを目的とする。 問題点を解決するための手段 本発明は上記目的を達するため、受信側で少なくとも
一走査線の画像分以上の記憶容量を有する記憶手段を備
え、送信側には水平走査線毎に一定の時間量の画像を増
加又は、減少させて等価的に水平走査線毎に画像変換点
を変化させて送出する手段とを有する構成となってい
る。 作用 本発明は上記した構成により、一水平走査線で送る画
像の量を一水平走査線分よりΔＴだけ増やすか、減らす
かして、表示画面が斜めになるようにし、斜めの傾斜度
合を毎フィールド変化するので秘話性が高くなるもので
ある。 実施例 第１図，第２図に本発明の一実施例の送出画面の例を
示し、第３図，第４図に画像信号のメモリへの書込みと
読出しのタイミングを示す。 第１図において、正常な画面をＺとする時、本発明の
一例として、第３図の送受の時、画面Ｚは第１図のA,C,
Eの如く送られ、第４図の送受の時、ＺはB,D,Fの如く送
られ、最上部21H目の始まりを走査の始めより遅延する
と、A,C,Eは第２図に示すように、AX,CX,EXとなり、B,
D,FはBX,DX,FXとなる。第２図の場合は遅延量は、一走
査線の画像成分の幅の半分になっている。 第５図は、上述した画像の処理を行う本発明の一実施
例の信号処理装置のブロック図である。図中１及び２は
ラインメモリで同一構造であり、ここでは４sc（約14
MHz）で書込み，読出しが可能とする（高速が不可能な
ら、信号を直列→並列に変換して扱えばよい）。５はテ
レビ受信機のチューナー・VIF回路であり、６は検波回
路（DET）、７はA/Dコンバータ、8A,8BはANDゲート、8C
はORゲート、8Dは反転器、９はD/Aコンバータである。1
0は同期分離回路、11は同期分離回路10の出力の水平走
査線の数を、垂直同期信号を基準にして数えるラインカ
ウンタ、12は色副搬送波scを再生する再生回路、13は
scを４倍に逓倍する逓倍回路、14は制御情報の重畳さ
れている19H目のみ高レベルとなるゲートパルス発生回
路、15は19Hの制御信号を抜取る抜取回路、４は抜取っ
た制御信号から、21H目の始点の遅延量tX,1H当りの増減
量ΔＴを抜取り、書込み読出し制御部（以下制御部とい
う）３へ伝えるメモリ・データ処理回路（以下処理回路
という）であり、図中、制御部3,処理回路４以外はデジ
タルテレビ或は文字放送受信機に用いられている回路
と、共通の機能を有している。処理回路４は、ラッチメ
モリ及び、ゲート等ハードロジックで簡単に構成でき
る。制御部３は内部にマイコンを具備すれば容易にその
機能を満たし得る。ゲートアレイ等ハードロジックでも
簡単に形成できる。 次に以上のように構成された信号処理装置について、
第１図〜第５図と共に動作を説明する。 先ず一水平走査線の画像成分の部分を51.6μｓとし、
本発明の信号処理を施す部分を、21H〜260Hの240Hとす
る。尚、本実施例の説明では、１〜262Hのフィールドに
ついて述べるが、263Hから始まるフィールドについても
同一である。第１図A,Bの場合は、1H当りの増減量ΔＴ
は51.6/240＝0.215μs,C,D,E,Fでは、ΔＴは51.6/120＝
0.43μｓとなる。以下第１図，第３図と共に、A,C,Eの
場合を考える。先ず、ΔＴ＝0.43の場合を考え、毎Ｈ、
51.6μｓより、0.43μｓ余分に画像を送るものとし先
ず、20Hに21H目の51.6μｓと、22H目の左端0.43μｓ分
の画像を乗せて送出し、受信し、受信側では、21H目の5
1.6μｓ分をラインメモリ１（Ｉ）へ書込む。この間制
御部３より、ラインメモリ１を書込み状態にするパルス
と、書込み位置を決めるアドレス信号が制御部３から、
ラインメモリ１へ伝えられる。ここで、サンプリングク
ロック４scとの関係を考えると、 で割り切れない。ΔＴ＝3tとするとΔＴ×240≒50.285
μｓとなる。従って、実際には、 とし、一画面の画像信号の巾はΔＴ×240≒50.29μｓで
処理する事になる。50.29＝Ｔと表わす。以下第１図C,
D,Eではｎ＝３、B,D,Fではｎ＝６とする。従って、第３
図で20Hでは、22H目の始めΔＴを送る。21Hでは、22H目
のＴ−ΔＴと、23H目の２ΔＴを送る。以下同様であ
る。読出しを考えると、20Hにラインメモリ１へ書込ま
れた21H目の信号は、21H目にラインメモリ１から読出さ
れ、制御部３から、ラインメモリ１へ読出しパルスと、
読出しアドレスが与えられる。読出しアドレスは、常に
画面の左端、即ちメモリの「φ」番地から始まればよ
い。メモリを直列とすると720ビット（240×3,120×
６）となり、アドレスは10ビットでよい。一方、20Hで
の書込みは、21H目の信号720ビットをラインメモリ１へ
書込み、ラインメモリ２（II）へ22H目を３ビット書込
むので、ラインメモリ２の書込みアドレスは、直に
「３」になっている。従って21Hで、22H目をラインメモ
リ２へ書込む時は、そのまま、アドレスは「４」からス
タートさせ、720に達した時、ラインメモリ２への書込
みを停止し、ラインメモリ１を書込み状態とし、ライン
メモリ１へ23H目の左端６ビットを書込む。 以下同様に、22Hではラインメモリ１へ23H目の７ビッ
ト目から720ビット目までを書込み、24H目の９ビットを
ラインメモリ２へ書込む。即ち書込みアドレスが720に
達する毎に、書込むべきメモリをラインメモリ１と２と
交互に切替え、アドレスカウンタは、Ｈ単位で切替え
ず、常に「720」で切替え、フィールド単位で、（21H目
の書込み）アドレスを「φ」に戻せばよい。 次に読出しについて考える。読出しは、送出の21H目
の画像をラインメモリ１から読出し、送出の22Hで22H目
の画像をラインメモリ２から読出す。以下単純に読出す
ラインメモリを１と２を交互に切替え読み出しアドレス
は全く同一でよい。22H目から、720を越えた後は、書込
みメモリを切替えて書込・読み出しを同時に行なう。即
ち、読出，書込みのアドレス処理が極めて単純である。
画面の最下段を考えると、ｎ＝３で送出の258Hに259Hの
３ビット,260H目の720ビットを送り258H目をラインメモ
リ２から読出す時、同時に、ラインメモリ２へ260H目を
書込む。以上の如く、258Hまでの239H240H分の画像が送
れる。ｎ＝６とすると、138Hで120H分送れるので、1139
Hは無信号とし、140Hで、161H目を送れば、20Hで21H目
を送る事と同じ動作になる。この時、送出画は第１図Ｃ
となる。予め、21H目の画像の始まりを ずらすと第２図Ax又はCxのようになる。いずれも、上述
の方法で受信し、再生できる。送出は、フィールドメモ
リを２個備え、交互に読出せばよい。尚、260H目の読み
出しでは、３ビットは概に送りの259Hで書込まれている
ので、３ビット遅れで受信し書き込みつつ読み出すこと
になる。 次に、第１図B,Dの場合を考える。第４図に於て、1H
当り3t（又は6t）だけ幅を狭くして送出する。即ち、20
Hでは21H目を右端３ビットだけ短かく（50.29−0.209
5）μｓで送りラインメモリ１へ21Hの717ビットを書込
み以下各H50.29（＝720ビット）で送り21Hの始めで21H
の右端の３ビットを送り、ラインメモリ１へ書込み、次
に、22H目の画像720−３×２＝714ビットをラインメモ
リ２へ書込む。以下これを繰返す。書込みアドレスが72
0になるまで、書込むべきメモリを変更せずアドレスが7
20になる毎にラインメモリ１からラインメモリ2,ライン
メモリ２からラインメモリ１へと書込みメモリを交互に
切替える。読出しについて考えると、送りの21Hでライ
ンメモリ１から21Hを717ビット読出し、右端の３ビット
は書込み、即読出しである。この３ビットはタイミング
さえ合わせられれば、ラインメモリ１を介さずそのまま
出力してもよい。以下読出しメモリを交互に切替える。
最下段を考えると、送出の259Hの終りに、260H目の左端
３ビットを送り、ラインメモリ２へ書込んでおき、送り
の260Hで、260H目の717ビットを送り、ラインメモリ２
へ書込む。読み出しは260H目では、３ビットは、既に送
りの259Hで書込まれているので、３ビット遅れで受信し
書込みつつ読み出すことになる。以上はｎ＝３の場合で
あるがｎ＝６の時は20Hから140Hの121H間120H分の画像
を送るので、141Hでは第４図20Hの部分と同じ処理を行
なうと、送りの141Hでは表示できない。即ち1H分すき間
をあけて表示する事になる。これを防ぐには、1H分のメ
モリIIIを別に設け、140H目まではORゲート、8Cの出力
を、メモリIIIを介してD/Aコンバータ９へ伝え、141H目
から、ラインメモリIIIを介さずに直接ORゲート8CからD
/Aコンバータ９へ伝えればよく、この場合、21Hを送り
の22Hで読出し第４図で、メモリIIIを通し140H目を141H
目で読出し、送りの141H目の信号を142H目で読出し、14
1H以降の信号はメモリIIIを使わずに処理すれば、全体
が1H下へずれて表示される。第１図のＣとＤの組合せが
E,Fであるが、Ｆでは、前述の如く、上半分が１ライン
短かくなるので、前記メモリIIIは不要である。Ｅの場
合はメモリIIIを使えばよい。Ａ〜Ｆの各種をフィール
ド毎に変えれば秘話性が高くなる。 発明の効果 以上のように本発明によれば以下の優れた効果を奏す
ることができる。 （１） メモリアドレスの設定が簡単である。 （２） 簡易な構成で秘話性を高く保つことができる。 （３） メモリが少なくてすみ、低コストに構成でき
る。
【図面の簡単な説明】
第１図，第２図は本発明の一実施例における信号処理装
置の信号処理状態を示す画面図、第３図，第４図は同画
像信号のメモリへの書込みと読出しのタイミングチャー
ト、第５図は同信号処理装置の構成を示すブロック図、
第６図は従来の信号処理装置の画面例を示す状態図であ
る。 1,2……ラインメモリ、３……書込み読出しアドレス制
御部、４……メモリ・データ処理回路、５……チューナ
・VIF回路、６……検波回路、７……A/Dコンバータ、8
A,8B……ANDゲート、8C……ORゲート、8D……反転器、
９……D/Aコンバータ、10……同期分離回路、11……ラ
インカウンタ、12……再生回路、13……逓倍回路、14…
…ゲートパルス発生回路、15……抜取回路。
置の信号処理状態を示す画面図、第３図，第４図は同画
像信号のメモリへの書込みと読出しのタイミングチャー
ト、第５図は同信号処理装置の構成を示すブロック図、
第６図は従来の信号処理装置の画面例を示す状態図であ
る。 1,2……ラインメモリ、３……書込み読出しアドレス制
御部、４……メモリ・データ処理回路、５……チューナ
・VIF回路、６……検波回路、７……A/Dコンバータ、8
A,8B……ANDゲート、8C……ORゲート、8D……反転器、
９……D/Aコンバータ、10……同期分離回路、11……ラ
インカウンタ、12……再生回路、13……逓倍回路、14…
…ゲートパルス発生回路、15……抜取回路。
Claims (1)
- (57)【特許請求の範囲】 １．多数の水平走査線によって構成されている一つの画
面の信号を送受するシステムにおいて、走査線の送出順
を変えることなく、一つの走査線で送る画像の長さを表
示すべき長さよりもΔＴだけ長くし、表示画面の第１番
目の走査線には第１番目の画像全部と、第２番目の走査
線の画像の中の左からΔＴの部分を乗せ、第ｎ番目の走
査線には、第ｎ番目の走査線の画像中左端からΔＴ×
（ｎ−１）を除いた部分と、第ｎ＋１番目の左からΔＴ
×ｎの部分を乗せて送る手段と、受信側では少なくとも
一走査線の画像分以上の記憶容量を有する記憶手段とを
備え、前記記憶手段から送出よりΔＴ以上遅らせて信号
を読み出すことを特徴とする信号処理装置。 ２．多数の水平走査線によって構成されている一つの画
面の信号を送受するシステムにおいて、一つの走査線で
送る画像の長さを表示すべき長さよりもΔＴだけ短く
し、表示画面の第１番目の走査線には第１番目の走査線
の画像の右からΔＴだけを除いた部分を乗せ、第２番目
の走査線に、第１番目の走査線の画像の残りΔＴの部分
と、第２番目の走査線の画像中、右からΔＴ×２の部分
を除いた画像をのせて送り、第ｎ番目では、第（ｎ−
１）番目の走査線の画像の残りΔＴ×（ｎ−１）の部分
と、第ｎ番目の走査線の右からΔＴ×ｎの部分を除いた
画像とを乗せて送る手段と、受信側では少なくとも一走
査線の画像分以上の記憶容量を有する記憶手段を備え、
前記記憶手段から送出より１水平走査線分以上遅らせて
信号を読み出すことを特徴とする信号処理装置。 ３．多数の水平走査線によって構成されている一つの画
面の信号を送受するシステムにおいて、走査線の送出順
を変えることなく、一つの走査線で送る画像の長さを表
示すべき長さよりもΔＴだけ長くし、表示画面の第１番
目の走査線には第１番目の画像全部と、第２番目の走査
線の画像の中の左からΔＴの部分を乗せ、第ｎ番目の走
査線には、第ｎ番目の走査線の画像中左端からΔＴ×
（ｎ−１）を除いた部分と、第ｎ＋１番目の左からΔＴ
×ｎの部分を乗せて送る手段と、受信側では少なくとも
一走査線の画像分以上の記憶容量を有する記憶手段とを
備え、前記記憶手段から送出よりΔＴ以上遅らせて信号
を読み出すこととともに、ΔＴの値を２種類以上用意
し、ΔＴの値をランダムに変更し、その変更に関する情
報を画像とは別に送受し、画面を再生することを特徴と
する信号処理装置。 ４．多数の水平走査線によって構成されている一つの画
面の信号を送受するシステムにおいて、一つの走査線で
送る画像の長さを表示すべき長さよりもΔＴだけ短く
し、表示画面の第１番目の走査線には第１番目の走査線
の画像の右からΔＴだけを除いた部分を乗せ、第２番目
の走査線に、第１番目の走査線の画像の残りΔＴの部分
と、第２番目の走査線の画像中、右からΔＴ×２の部分
を除いた画像をのせて送り、第ｎ番目では、第（ｎ−
１）番目の走査線の画像の残りΔＴ×（ｎ−１）の部分
と、第ｎ番目の走査線の右からΔＴ×ｎの部分を除いた
画像とを乗せて送る手段と、受信側では少なくとも一走
査線の画像分以上の記憶容量を有する記憶手段とを備
え、前記記憶手段から送出より１水平走査線分以上遅ら
せて信号を読み出すこととともに、ΔＴの値を２種類以
上用意し、ΔＴの値をランダムに変更し、その変更に関
する情報を画像とは別に送受し、画面を再生することを
特徴とする信号処理装置。 ５．多数の水平走査線によって構成されている一つの画
面の信号を送受するシステムにおいて、走査線で送出順
を変えることなく、一つの走査線で送る画像の長さを表
示すべき長さよりもΔＴだけ長くし、表示画面の第１番
目の走査線には第１番目の画像全部と、第２番目の走査
線の画像の中の左からΔＴの部分を乗せ、第ｎ番目の走
査線には、第ｎ番目の走査線の画像中左端からΔＴ×
（ｎ−１）を除いた部分と、第ｎ＋１番目の左からΔＴ
×ｎの部分を乗せて送る手段と、受信側では少なくとも
一走査線の画像分以上の記憶容量を有する記憶手段とを
備え、前記記憶手段から送出よりΔＴ以上遅らせて信号
を読み出すこととともに、一つの水平走査線で送る画像
の長さを表示すべき長さよりもΔＴだけ長くし、表示す
べき画像の最初の水平走査線のみ水平走査線の映像信号
の部分の始めからΔＴだけ無信号部を設け、ΔＴだけ遅
れた位置から最初の水平走査線の画像を伝送することを
特徴とする信号処理装置。 ６．多数の水平走査線によって構成されている一つの画
面の信号を送受するシステムにおいて、一つの走査線で
送る画像の長さを表示すべき長さよりもΔＴだけ短く
し、表示画面の第１番目の走査線には第１番目の走査線
の画像の右からΔＴだけを除いた部分を乗せ、第２番目
の走査線に、第１番目の走査線の画像の残りΔＴの部分
と、第２番目の走査線の画像中、右からΔＴ×２の部分
を除いた画像をのせて送り、第ｎ番目では、第（ｎ−
１）番目の走査線の画像の残りΔＴ×（ｎ−１）の部分
と、第ｎ番目の走査線の右からΔＴ×ｎの部分を除いた
画像とを乗せて送る手段と、受信側では少なくとも一走
査線の画像分以上の記憶容量を有する記憶手段とを備
え、前記記憶手段から送出より１水平走査線分以上遅ら
せて信号を読み出すとともに、一つの水平走査線で送る
画像の長さを表示すべき長さよりもΔＴだけ長くし、表
示すべき画像の最初の水平走査線のみ水平走査線の映像
信号の部分の始めからΔＴだけ無信号部を設け、ΔＴだ
け遅れた位置から最初の水平走査線の画像を伝送するこ
とを特徴とする信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069347A JP2789580B2 (ja) | 1987-03-24 | 1987-03-24 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069347A JP2789580B2 (ja) | 1987-03-24 | 1987-03-24 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63234791A JPS63234791A (ja) | 1988-09-30 |
| JP2789580B2 true JP2789580B2 (ja) | 1998-08-20 |
Family
ID=13399925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62069347A Expired - Fee Related JP2789580B2 (ja) | 1987-03-24 | 1987-03-24 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2789580B2 (ja) |
-
1987
- 1987-03-24 JP JP62069347A patent/JP2789580B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63234791A (ja) | 1988-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301026A (en) | Picture editing apparatus in a digital still video camera system | |
| JP2575108B2 (ja) | ２画面テレビ受像機 | |
| KR950014577B1 (ko) | 고화질 텔레비젼의 픽쳐인픽쳐신호처리방법 및 그 장치 | |
| US4573080A (en) | Progressive scan television receiver with adaptive memory addressing | |
| US5119191A (en) | Flicker processor for cinema video assist | |
| JPH09307832A (ja) | 画面比変換装置及び方法 | |
| US4587569A (en) | Printer for printing multi-standard television signals | |
| JP2789580B2 (ja) | 信号処理装置 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JP3011479B2 (ja) | 撮像装置 | |
| JPH0267879A (ja) | 映像信号処理回路 | |
| US4908614A (en) | Image data output apparatus | |
| JPS6242555B2 (ja) | ||
| JPS60256286A (ja) | テレビジヨン信号の伝送方式 | |
| JPH05103229A (ja) | 映像処理システムのゴーストノイズ除去回路 | |
| EP0462604B1 (en) | Field identification correction apparatus | |
| JPS6222506B2 (ja) | ||
| JPH0546134A (ja) | 映像表示装置 | |
| JP2548017B2 (ja) | 倍速変換装置 | |
| JP2769150B2 (ja) | 信号処理装置 | |
| JP3043874B2 (ja) | 固体撮像素子の駆動装置 | |
| JP2687346B2 (ja) | 映像処理方法 | |
| JP2561597B2 (ja) | ビデオ信号取り込み方法 | |
| KR900001643B1 (ko) | Tv 수상기용 2배 주사화상 처리장치 | |
| JPS6223507B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |