JP2769150B2 - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JP2769150B2 JP2769150B2 JP62076936A JP7693687A JP2769150B2 JP 2769150 B2 JP2769150 B2 JP 2769150B2 JP 62076936 A JP62076936 A JP 62076936A JP 7693687 A JP7693687 A JP 7693687A JP 2769150 B2 JP2769150 B2 JP 2769150B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning lines
- circuit
- horizontal scanning
- memory
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、画面をスクランブルして送信する有料TV放
送の受信機等に用いられる信号処理装置に関する。 従来の技術 従来より、画面をスクランブルする方式としては走査
線の送出順序をランダムに変更する方式があった。これ
は、通常の受信機で画像が判別できないようにするに
は、数十本の走査線を単位として、走査線の順序を変更
する必要があり、受信機側では、数十本分の走査線分の
画像を記憶するメモリが２個必要であった。 発明が解決しようとする問題点 しかしながら上記した構成では数十本分の走査線分の
画像を記憶する大容量のメモリが２個必要であるため、
コスト高になるという欠点を有していた。 本発明は上記問題点に鑑み、小容量のメモリを用いた
簡易な構成で一つの走査線に別の走査線の画像も乗せて
送受し、秘話性を高めることができる信号処理装置を提
供せんとするものである。 問題点を解決するための手段 本発明の信号処理装置は、上記目的を達するため、一
画面を構成する水平走査線の画像の送出順を記憶する送
出順メモリと、この送出順をランダムに変更する手段と
を有し、一つの水平走査線の画像を２つ以上の水平走査
線に分割重畳して送出すると共に、走査線の順序と、一
つの走査線の画像の分割に関する情報を別に送出し、こ
れらを受信し、一水平走査線分以上の画像メモリで正常
な画面を復元する構成となっている。 作 用 本発明は上記した構成により例えば、８水平走査線分
のメモリを用い、１水平走査線の画像を2:1に分割し、
その両方を別々の水平走査線にのせ他の水平走査線の画
像と共に送出し、受信し、メモリに書込み、読出しに正
しい順序で読み出すか、又は書込み時に正しい位置に書
込むことにより、秘話性を高めることができるものであ
る。 実施例 以下本発明の実施例について図面を参照しながら説明
する。第１図は本発明の一実施例における信号処理装置
の構成を示すブロック図である。 第１図において、１は検波回路、２は画像信号の送出
順のデータを抜取るためのデータ抜取回路、３は同期分
離回路、４は同期分離回路３の出力の水平走査線の数を
数えるラインカウンタ、５は検波出力より色副搬送波
scを再生する再生回路、６は再生された色副搬送波sc
を４倍に逓倍する逓倍回路、７は送出順メモリ、８は書
込アドレス回路、９はメモリ（Ｉ）12,メモリ（II）13
の書込み、読出しを制御する制御回路、10,11はメモリ1
2,13の書込アドレス，読出しアドレス等のアドレスを設
定するアドレスセレクタ、14は読出しアドレス回路、15
はA/D変換器、16,17はアンド回路、18はオア回路、19は
インバータ回路、20はD/A変換器である。 以上のように構成された本実施例の動作について、第
２図，第３図も併せて参照しながら説明する。 まず最初に走査線の分割比について説明する。本実施
例では走査線の分割比は下表に示すように４ビットで決
める。 また、走査線を何本ずつまとめるかは方式又はそのシ
ステムにより決めればよいが、本実施例では８本ずつま
とめる場合について説明する。この場合では８×２で16
のブロックになるが、この16のブロックをどこへ配置す
るかは、第２図B,Cに示すように各16のブロックの左の
端が１〜８の走査線のどこへ入るかを決め、後は走査線
順で、８本の中で１から８の走査線を２巡させる。16ブ
ロックに対し、３ビットで８本の走査線を決め得るが、
４ビットとして、16×４＝64、これと、分割比４ビット
で、68ビットになり、更に、画面の一番上からスクラン
ブルするか否か（21Hからか、22Hからか、28Hからか
等）を４ビット（即ち、16本単位のスクランブルを考え
ておく）を加えて、72ビットとし、これを例えばVBL中
の10〜20Hの1Hに重畳して送受する。文字放送と同じ規
格を使えば1Hに情報190ビット（訂正82ビット）が送れ
る。 第１図において、送出順メモリ７に、送出順データ
「１−１」の位置が４ビットで決められ、以下順に４×
16＝64ビットが入力される。書込アドレスはこの送出順
メモリ７の内容と、ラインカウンタ４の水平走査線カウ
ンタの出力を参照して決める。（８走査線ごとに４の出
力を零と見なしてアドレスを決める。）水平方向の分割
（サンプリング）を逓倍回路６の出力の４scで行な
い、制御回路９で、メモリ12,13の書込み、読出しを制
御する。21H〜28Hは、メモリ12へ書込み、29H〜36Hはメ
モリ13へ書込む。29〜36Hでは、メモリ12から、その内
容を順々に読出す。尚、書込み時、正しい順序に並んで
いるものとする。 以上のように本実施例によれば、８水平走査線分×２
の小容量のメモリでも、ラインの順序を完全にランダム
にしなくても秘話性が保てる。 尚、本実施例によれば、第２図B,Cの場合に示すよう
に、ラインは分割されても、各部分毎に順に並んでいる
が、この順を変更して、より判りにくくしても良い。ま
た、本実施例では１ラインの分割点は１カ所とし、再生
画面の補正（つなぎ目）も１点でよいようにしている
が、１ラインの分割点を複数箇所として、秘話性をさら
に高めても良いものである。 また、スクランブルのパタンとして、第２図ＢとＣの
如く並べ方を変えるほかに１フィールド内でも8H毎に、
分割比を変えたり、或は、並べ方をフィールド毎にラン
ダムする事により秘話性をさらに高めることができるの
はいうまでもない。 また、書込アドレス、読出アドレスはマイコンで処理
してもゲートアレイの如く、ハードロジックで処理して
もよい。また、A/D変換器15,D/A変換器20は８〜６ビッ
トでよく、この場合は市販のものが使用できる。さらに
メモリ12,13はSRAMでもDRAMで構成してもよいものであ
る。 発明の効果 以上のように本発明によれば、一画面を構成する水平
走査線の画像の送出順をランダムに変更するとともに、
一つの水平走査線の画像を２つ以上の水平走査線に分割
重畳して送受するので、水平走査線の画像を記憶するメ
モリの容量が少なくてすむとともに、秘話性を容易に高
めることができるものである。
送の受信機等に用いられる信号処理装置に関する。 従来の技術 従来より、画面をスクランブルする方式としては走査
線の送出順序をランダムに変更する方式があった。これ
は、通常の受信機で画像が判別できないようにするに
は、数十本の走査線を単位として、走査線の順序を変更
する必要があり、受信機側では、数十本分の走査線分の
画像を記憶するメモリが２個必要であった。 発明が解決しようとする問題点 しかしながら上記した構成では数十本分の走査線分の
画像を記憶する大容量のメモリが２個必要であるため、
コスト高になるという欠点を有していた。 本発明は上記問題点に鑑み、小容量のメモリを用いた
簡易な構成で一つの走査線に別の走査線の画像も乗せて
送受し、秘話性を高めることができる信号処理装置を提
供せんとするものである。 問題点を解決するための手段 本発明の信号処理装置は、上記目的を達するため、一
画面を構成する水平走査線の画像の送出順を記憶する送
出順メモリと、この送出順をランダムに変更する手段と
を有し、一つの水平走査線の画像を２つ以上の水平走査
線に分割重畳して送出すると共に、走査線の順序と、一
つの走査線の画像の分割に関する情報を別に送出し、こ
れらを受信し、一水平走査線分以上の画像メモリで正常
な画面を復元する構成となっている。 作 用 本発明は上記した構成により例えば、８水平走査線分
のメモリを用い、１水平走査線の画像を2:1に分割し、
その両方を別々の水平走査線にのせ他の水平走査線の画
像と共に送出し、受信し、メモリに書込み、読出しに正
しい順序で読み出すか、又は書込み時に正しい位置に書
込むことにより、秘話性を高めることができるものであ
る。 実施例 以下本発明の実施例について図面を参照しながら説明
する。第１図は本発明の一実施例における信号処理装置
の構成を示すブロック図である。 第１図において、１は検波回路、２は画像信号の送出
順のデータを抜取るためのデータ抜取回路、３は同期分
離回路、４は同期分離回路３の出力の水平走査線の数を
数えるラインカウンタ、５は検波出力より色副搬送波
scを再生する再生回路、６は再生された色副搬送波sc
を４倍に逓倍する逓倍回路、７は送出順メモリ、８は書
込アドレス回路、９はメモリ（Ｉ）12,メモリ（II）13
の書込み、読出しを制御する制御回路、10,11はメモリ1
2,13の書込アドレス，読出しアドレス等のアドレスを設
定するアドレスセレクタ、14は読出しアドレス回路、15
はA/D変換器、16,17はアンド回路、18はオア回路、19は
インバータ回路、20はD/A変換器である。 以上のように構成された本実施例の動作について、第
２図，第３図も併せて参照しながら説明する。 まず最初に走査線の分割比について説明する。本実施
例では走査線の分割比は下表に示すように４ビットで決
める。 また、走査線を何本ずつまとめるかは方式又はそのシ
ステムにより決めればよいが、本実施例では８本ずつま
とめる場合について説明する。この場合では８×２で16
のブロックになるが、この16のブロックをどこへ配置す
るかは、第２図B,Cに示すように各16のブロックの左の
端が１〜８の走査線のどこへ入るかを決め、後は走査線
順で、８本の中で１から８の走査線を２巡させる。16ブ
ロックに対し、３ビットで８本の走査線を決め得るが、
４ビットとして、16×４＝64、これと、分割比４ビット
で、68ビットになり、更に、画面の一番上からスクラン
ブルするか否か（21Hからか、22Hからか、28Hからか
等）を４ビット（即ち、16本単位のスクランブルを考え
ておく）を加えて、72ビットとし、これを例えばVBL中
の10〜20Hの1Hに重畳して送受する。文字放送と同じ規
格を使えば1Hに情報190ビット（訂正82ビット）が送れ
る。 第１図において、送出順メモリ７に、送出順データ
「１−１」の位置が４ビットで決められ、以下順に４×
16＝64ビットが入力される。書込アドレスはこの送出順
メモリ７の内容と、ラインカウンタ４の水平走査線カウ
ンタの出力を参照して決める。（８走査線ごとに４の出
力を零と見なしてアドレスを決める。）水平方向の分割
（サンプリング）を逓倍回路６の出力の４scで行な
い、制御回路９で、メモリ12,13の書込み、読出しを制
御する。21H〜28Hは、メモリ12へ書込み、29H〜36Hはメ
モリ13へ書込む。29〜36Hでは、メモリ12から、その内
容を順々に読出す。尚、書込み時、正しい順序に並んで
いるものとする。 以上のように本実施例によれば、８水平走査線分×２
の小容量のメモリでも、ラインの順序を完全にランダム
にしなくても秘話性が保てる。 尚、本実施例によれば、第２図B,Cの場合に示すよう
に、ラインは分割されても、各部分毎に順に並んでいる
が、この順を変更して、より判りにくくしても良い。ま
た、本実施例では１ラインの分割点は１カ所とし、再生
画面の補正（つなぎ目）も１点でよいようにしている
が、１ラインの分割点を複数箇所として、秘話性をさら
に高めても良いものである。 また、スクランブルのパタンとして、第２図ＢとＣの
如く並べ方を変えるほかに１フィールド内でも8H毎に、
分割比を変えたり、或は、並べ方をフィールド毎にラン
ダムする事により秘話性をさらに高めることができるの
はいうまでもない。 また、書込アドレス、読出アドレスはマイコンで処理
してもゲートアレイの如く、ハードロジックで処理して
もよい。また、A/D変換器15,D/A変換器20は８〜６ビッ
トでよく、この場合は市販のものが使用できる。さらに
メモリ12,13はSRAMでもDRAMで構成してもよいものであ
る。 発明の効果 以上のように本発明によれば、一画面を構成する水平
走査線の画像の送出順をランダムに変更するとともに、
一つの水平走査線の画像を２つ以上の水平走査線に分割
重畳して送受するので、水平走査線の画像を記憶するメ
モリの容量が少なくてすむとともに、秘話性を容易に高
めることができるものである。
【図面の簡単な説明】
第１図は本発明の一実施例における信号処理装置の構成
を示すブロック図、第２図は同信号処理によって得られ
る画面の変化状態を示す画面図、第３図は画面と画像信
号との対応図である。 １……検波回路、２……データ抜取回路、３……同期分
離回路、４……ラインカウンタ、５……再生回路、６…
…逓倍回路、７……送出順メモリ、８……書込アドレス
回路、９……制御回路、10,11……アドレスセレクタ、1
2……メモリ（Ｉ）,13……メモリ（II）、14……読出ア
ドレス回路、15……A/D変換器、16,17……アンド回路、
18……オア回路、19……インバータ回路、20……D/A変
換器。
を示すブロック図、第２図は同信号処理によって得られ
る画面の変化状態を示す画面図、第３図は画面と画像信
号との対応図である。 １……検波回路、２……データ抜取回路、３……同期分
離回路、４……ラインカウンタ、５……再生回路、６…
…逓倍回路、７……送出順メモリ、８……書込アドレス
回路、９……制御回路、10,11……アドレスセレクタ、1
2……メモリ（Ｉ）,13……メモリ（II）、14……読出ア
ドレス回路、15……A/D変換器、16,17……アンド回路、
18……オア回路、19……インバータ回路、20……D/A変
換器。
Claims (1)
- (57)【特許請求の範囲】 １．テレビジョン信号の複数の水平走査線の映像信号を
一群として、その中の各１水平走査線の映像信号Knを３
つ以上の任意の区間に分割し、前記分割された映像信号
Kniを同一群内の２つ以上の水平走査線期間に分割して
送出し、かつ前記分割及び送出順に関する情報を、前記
分割して送出された映像信号とは別に送出する送出手段
を備えたことを特徴とする信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62076936A JP2769150B2 (ja) | 1987-03-30 | 1987-03-30 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62076936A JP2769150B2 (ja) | 1987-03-30 | 1987-03-30 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63244988A JPS63244988A (ja) | 1988-10-12 |
| JP2769150B2 true JP2769150B2 (ja) | 1998-06-25 |
Family
ID=13619614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62076936A Expired - Lifetime JP2769150B2 (ja) | 1987-03-30 | 1987-03-30 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2769150B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5279847A (en) * | 1990-04-11 | 1994-01-18 | Morinaga Milk Industry Co., Ltd. | Methods for producing emulsions, low-fat spread and oil-in-water-in-oil type spread |
| JP2555475B2 (ja) * | 1990-10-16 | 1996-11-20 | 工業技術院長 | 無機質微小球体の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4563702A (en) * | 1983-05-27 | 1986-01-07 | M/A-Com Linkabit, Inc. | Video signal scrambling and descrambling systems |
-
1987
- 1987-03-30 JP JP62076936A patent/JP2769150B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63244988A (ja) | 1988-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4148070A (en) | Video processing system | |
| US4691238A (en) | Method and apparatus of storing image data into a memory in a layout scanner system | |
| JPS5954388A (ja) | デイジタルビデオ信号再生装置 | |
| JPS5966287A (ja) | テレビジヨン信号スクランブル方法およびデスクランブル装置 | |
| JP2769150B2 (ja) | 信号処理装置 | |
| JPS60256286A (ja) | テレビジヨン信号の伝送方式 | |
| JP2870697B2 (ja) | 分割表示方式 | |
| JPH0315394B2 (ja) | ||
| JPS58152553A (ja) | 超音波断層装置 | |
| JP2825324B2 (ja) | テレビジョン信号送受信処理装置 | |
| JPS599485Y2 (ja) | 静止画像受信装置 | |
| JP2789580B2 (ja) | 信号処理装置 | |
| JPH037193B2 (ja) | ||
| KR100207700B1 (ko) | 화상변환방법 및 장치 | |
| JPH0757026B2 (ja) | テレビジョン信号の伝送方式 | |
| JPS625502B2 (ja) | ||
| JP3028597B2 (ja) | スクランブル伝送方式 | |
| JP3331227B2 (ja) | 撮像装置 | |
| JPS5844873A (ja) | テレビジヨン信号記録再生装置 | |
| JPS63261477A (ja) | 映像信号記憶装置 | |
| FR2670982A1 (fr) | Procede de synchronisation de fonctions de commande avec des signaux video dans un recepteur de television et dispositif de mise en óoeuvre. | |
| JPH0754928B2 (ja) | スクランブル装置 | |
| JPS625503B2 (ja) | ||
| JPS6253078A (ja) | ビデオメモリ | |
| JPS62266992A (ja) | ビデオ信号のスクランブル回路 |