JP3028597B2 - スクランブル伝送方式 - Google Patents
スクランブル伝送方式Info
- Publication number
- JP3028597B2 JP3028597B2 JP2319729A JP31972990A JP3028597B2 JP 3028597 B2 JP3028597 B2 JP 3028597B2 JP 2319729 A JP2319729 A JP 2319729A JP 31972990 A JP31972990 A JP 31972990A JP 3028597 B2 JP3028597 B2 JP 3028597B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- data storage
- memory circuit
- scramble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Facsimile Transmission Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像通信のスクランブル伝送方式に利用す
る。特に、画像信号を送信する際の秘匿効果を高めた位
相変更式のスクランブル伝送方式に関するものである。
る。特に、画像信号を送信する際の秘匿効果を高めた位
相変更式のスクランブル伝送方式に関するものである。
本発明はスクランブル伝送方式において、 送信装置で画像信号に対して１フィールド内のライン
のスクランブル処理に加えてフィールド単位またはライ
ン単位により水平方向の位相処理を行い、受信装置では
スクランブル処理および位相遅延処理を元に戻すことに
より、 秘匿信号を解読することが困難で秘匿効果を向上する
ことができ、かつデータ値には変化を加えず元のデータ
値を保持しデータの信頼性を高くできるようにしたもの
である。
のスクランブル処理に加えてフィールド単位またはライ
ン単位により水平方向の位相処理を行い、受信装置では
スクランブル処理および位相遅延処理を元に戻すことに
より、 秘匿信号を解読することが困難で秘匿効果を向上する
ことができ、かつデータ値には変化を加えず元のデータ
値を保持しデータの信頼性を高くできるようにしたもの
である。
従来、スクランブル伝送方式は、送信側で画像信号に
対して１フィールド内のラインの垂直方向のスクランブ
ル処理を行って秘匿信号を送信し、受信側でこのスクラ
ンブル処理を元に戻して画像信号に復元していた。ま
た、有料テレビ番組などには無断視聴を防止するために
送信側で信号をかき混ぜて送信するスクランブル伝送方
式が使用され、データに変化を加えて送信し受信側で解
読して画像信号を復元していた。
対して１フィールド内のラインの垂直方向のスクランブ
ル処理を行って秘匿信号を送信し、受信側でこのスクラ
ンブル処理を元に戻して画像信号に復元していた。ま
た、有料テレビ番組などには無断視聴を防止するために
送信側で信号をかき混ぜて送信するスクランブル伝送方
式が使用され、データに変化を加えて送信し受信側で解
読して画像信号を復元していた。
しかし、このような従来のスクランブル伝送方式で
は、画像データ値に変化を加えたスクランブル伝送方式
に比べると比較的に解読されやすい問題点があった。一
方、画像データ値に変化を加えたスクランブル伝送方式
は画像データ値に変化を加えるために、データの信頼性
が低下する問題点があった。
は、画像データ値に変化を加えたスクランブル伝送方式
に比べると比較的に解読されやすい問題点があった。一
方、画像データ値に変化を加えたスクランブル伝送方式
は画像データ値に変化を加えるために、データの信頼性
が低下する問題点があった。
本発明は上記の問題点を解決するもので、秘匿信号を
解読することが困難で秘匿効果を向上することができ、
かつデータ値には変化を加えず元のデータ値を保持しデ
ータの信頼性を高くできるスクランブル伝送方式を提供
することを目的とする。
解読することが困難で秘匿効果を向上することができ、
かつデータ値には変化を加えず元のデータ値を保持しデ
ータの信頼性を高くできるスクランブル伝送方式を提供
することを目的とする。
本発明は、入力する画像信号を秘匿化して送信する送
信装置と、この送信装置の出力信号を復元し画像信号を
出力する受信装置とを備え、上記送信装置は、上記入力
する画像信号をディジタル信号に変換する変換回路と、
この変換回路の出力信号を格納する第一のメモリ回路
と、上記変換回路の出力信号に対して１フィールド内の
ラインのスクランブル処理を行って上記第一のメモリ回
路に書込む書込制御手段と、上記第一のメモリ回路の内
容を読出しアナログ変換して秘匿信号を送信する送信手
段とを含み、上記受信装置は、第二のメモリ回路と、上
記送信された秘匿信号を受信しディジタル信号に変換し
てこの第二のメモリ回路に格納する受信手段と、上記ス
クランブル処理を元に戻す処理を行って上記第二のメモ
リ回路の内容を読出す読出制御手段とを含むスクランブ
ル伝送方式において、上記書込制御手段は上記変換回路
の出力信号に対してフィールド単位またはライン単位で
水平方向の位相の遅延量を変え位相遅延処理を行って上
記第一のメモリ回路に書込む手段を含み、上記読出制御
手段は上記位相遅延処理を元に戻す処理を行って上記第
二のメモリ回路の内容を読出す手段を含むことを特徴と
する。
信装置と、この送信装置の出力信号を復元し画像信号を
出力する受信装置とを備え、上記送信装置は、上記入力
する画像信号をディジタル信号に変換する変換回路と、
この変換回路の出力信号を格納する第一のメモリ回路
と、上記変換回路の出力信号に対して１フィールド内の
ラインのスクランブル処理を行って上記第一のメモリ回
路に書込む書込制御手段と、上記第一のメモリ回路の内
容を読出しアナログ変換して秘匿信号を送信する送信手
段とを含み、上記受信装置は、第二のメモリ回路と、上
記送信された秘匿信号を受信しディジタル信号に変換し
てこの第二のメモリ回路に格納する受信手段と、上記ス
クランブル処理を元に戻す処理を行って上記第二のメモ
リ回路の内容を読出す読出制御手段とを含むスクランブ
ル伝送方式において、上記書込制御手段は上記変換回路
の出力信号に対してフィールド単位またはライン単位で
水平方向の位相の遅延量を変え位相遅延処理を行って上
記第一のメモリ回路に書込む手段を含み、上記読出制御
手段は上記位相遅延処理を元に戻す処理を行って上記第
二のメモリ回路の内容を読出す手段を含むことを特徴と
する。
また、本発明は、上記書込制御手段は、１フィールド
内のラインの入替用のスクランブルパタンを記憶するス
クランブルデータ記憶回路と、フィールド単位またはラ
イン単位で奇数番目と偶数番目との位相が異なる遅延量
を記憶する位相遅延データ記憶回路と、上記スクランブ
ルデータ記憶回路および位相遅延データ記憶回路の内容
に基づき上記変換回路の出力信号に対してスクランブル
処理および位相遅延処理を行って上記第一のメモリ回路
に書込む書込アドレスを作成し書込制御を行う書込アド
レス制御回路とを含み、上記読出制御手段は、上記スク
ランブル処理を元に戻すディスクランブルパタンを記憶
するディスクランブルデータ記憶回路と、上記位相遅延
処理を元に戻す位相補償量を記憶する位相補償データ記
憶回路と、上記ディスクランブルデータ記憶回路および
位相補償データ記憶回路の内容に基づき上記スクランブ
ル処理および位相遅延処理を元に戻す処理を行って上記
第二のメモリ回路の内容を読出す読出アドレスを作成し
て読出制御を行う読出アドレス制御回路とを含むことが
できる。
内のラインの入替用のスクランブルパタンを記憶するス
クランブルデータ記憶回路と、フィールド単位またはラ
イン単位で奇数番目と偶数番目との位相が異なる遅延量
を記憶する位相遅延データ記憶回路と、上記スクランブ
ルデータ記憶回路および位相遅延データ記憶回路の内容
に基づき上記変換回路の出力信号に対してスクランブル
処理および位相遅延処理を行って上記第一のメモリ回路
に書込む書込アドレスを作成し書込制御を行う書込アド
レス制御回路とを含み、上記読出制御手段は、上記スク
ランブル処理を元に戻すディスクランブルパタンを記憶
するディスクランブルデータ記憶回路と、上記位相遅延
処理を元に戻す位相補償量を記憶する位相補償データ記
憶回路と、上記ディスクランブルデータ記憶回路および
位相補償データ記憶回路の内容に基づき上記スクランブ
ル処理および位相遅延処理を元に戻す処理を行って上記
第二のメモリ回路の内容を読出す読出アドレスを作成し
て読出制御を行う読出アドレス制御回路とを含むことが
できる。
さらに、本発明は、上記第一のメモリ回路および第二
のメモリ回路は画像信号の２フィールド以上の記憶容量
を含むことができる。
のメモリ回路は画像信号の２フィールド以上の記憶容量
を含むことができる。
書込制御手段は書込む手段で変換回路の出力信号に対
してフィールド単位またはライン単位で水平方向の位相
の遅延量を変え位相遅延処理を行って第一のメモリ回路
に書込む。読出制御手段は読出す手段で上記位相遅延処
理を元に戻す処理を行って第二のメモリ回路の内容を読
出す。
してフィールド単位またはライン単位で水平方向の位相
の遅延量を変え位相遅延処理を行って第一のメモリ回路
に書込む。読出制御手段は読出す手段で上記位相遅延処
理を元に戻す処理を行って第二のメモリ回路の内容を読
出す。
また、書込制御手段は、スクランブルパタン記憶回路
で１フィールド内のラインの入替用のスクランブルパタ
ンを記憶し、位相遅延データ記憶回路でフィールド単位
またはライン単位で奇数番目と偶数番目との位相が異な
る遅延量を記憶し、書込アドレス制御回路でスクランブ
ルパタン記憶回路および位相遅延データ記憶回路の内容
に基づき変換回路の出力信号に対してスクランブル処理
および位相遅延処理を行って第一のメモリ回路に書込む
書込アドレスを作成し書込制御を行い、読出制御手段
は、ディスクランブルデータ記憶回路で上記スクランブ
ル処理を元に戻すディスクランブルパタンを記憶し、位
相補償データ記憶回路で上記位相遅延処理を元に戻す位
相補償量を記憶し、読出アドレス制御回路でディスクラ
ンブルデータ記憶回路および位相補償データ記憶回路の
内容に基づき上記スクランブル処理および位相遅延処理
を元に戻す処理を行って第二のメモリ回路の内容を読出
す読出アドレスを作成して読出制御を行うことができ
る。
で１フィールド内のラインの入替用のスクランブルパタ
ンを記憶し、位相遅延データ記憶回路でフィールド単位
またはライン単位で奇数番目と偶数番目との位相が異な
る遅延量を記憶し、書込アドレス制御回路でスクランブ
ルパタン記憶回路および位相遅延データ記憶回路の内容
に基づき変換回路の出力信号に対してスクランブル処理
および位相遅延処理を行って第一のメモリ回路に書込む
書込アドレスを作成し書込制御を行い、読出制御手段
は、ディスクランブルデータ記憶回路で上記スクランブ
ル処理を元に戻すディスクランブルパタンを記憶し、位
相補償データ記憶回路で上記位相遅延処理を元に戻す位
相補償量を記憶し、読出アドレス制御回路でディスクラ
ンブルデータ記憶回路および位相補償データ記憶回路の
内容に基づき上記スクランブル処理および位相遅延処理
を元に戻す処理を行って第二のメモリ回路の内容を読出
す読出アドレスを作成して読出制御を行うことができ
る。
さらに、第一のメモリ回路および第二のメモリ回路は
画像信号の２フィールド以上の画像信号を記憶できる。
画像信号の２フィールド以上の画像信号を記憶できる。
以上により秘匿信号を解読することが困難で秘匿効果
を向上することができ、かつデータ値には変化を加えず
元のデータ値を保持しデータの信頼性を高くできる。
を向上することができ、かつデータ値には変化を加えず
元のデータ値を保持しデータの信頼性を高くできる。
本発明の実施例について図面を参照して説明する。第
１図は本発明一実施例スクランブル伝送方式のブロック
構成図である。第１図において、スクランブル伝送方式
は、入力する画像信号S1を秘匿化して送信する送信装置
１と、送信装置１の出力信号を復元し画像信号を出力す
る受信装置２とを備え、送信装置１は、入力する画像信
号S1をディジタル信号に変換する変換回路としてアナロ
グディジタル変換回路11と、このアナログディジタル変
換回路11の出力信号を格納する第一のメモリ回路として
メモリ回路15と、アナログディジタル変換回路11に対し
て１フィールド内のラインのスクランブル処理を行って
メモリ回路15に書込む書込制御手段と、メモリ回路15の
内容を読出しアナログ変換して秘匿信号S2を送信する送
信手段として読出アドレス制御回路12およびディジタル
アナログ変換回路17とを含み、受信装置２は、第二のメ
モリ回路としてメモリ回路23と、送信された秘匿信号S2
を受信しディジタル信号に変換してこのメモリ回路23に
格納する受信手段としてアナログディジタル変換回路21
および書込アドレス制御回路22と、スクランブル処理を
元に戻す処理を行ってメモリ回路23の内容を読出す読出
制御手段と、読出されたメモリ回路23の内容をアナログ
信号に変換して画像信号S3を出力するディジタルアナロ
グ変換回路27とを含む。ここで本発明の特徴とするとこ
ろは、上記書込制御手段はアナログディジタル変換回路
11の出力信号に対して１フィールド単位またはライン単
位で水平方向の位相の遅延量を変え位相遅延処理を行っ
てメモリ回路15に書込む手段を含み、上記読出制御手段
は上記位相遅延処理を元に戻す処理を行ってメモリ回路
23の内容を読出す手段を含むことにある。
１図は本発明一実施例スクランブル伝送方式のブロック
構成図である。第１図において、スクランブル伝送方式
は、入力する画像信号S1を秘匿化して送信する送信装置
１と、送信装置１の出力信号を復元し画像信号を出力す
る受信装置２とを備え、送信装置１は、入力する画像信
号S1をディジタル信号に変換する変換回路としてアナロ
グディジタル変換回路11と、このアナログディジタル変
換回路11の出力信号を格納する第一のメモリ回路として
メモリ回路15と、アナログディジタル変換回路11に対し
て１フィールド内のラインのスクランブル処理を行って
メモリ回路15に書込む書込制御手段と、メモリ回路15の
内容を読出しアナログ変換して秘匿信号S2を送信する送
信手段として読出アドレス制御回路12およびディジタル
アナログ変換回路17とを含み、受信装置２は、第二のメ
モリ回路としてメモリ回路23と、送信された秘匿信号S2
を受信しディジタル信号に変換してこのメモリ回路23に
格納する受信手段としてアナログディジタル変換回路21
および書込アドレス制御回路22と、スクランブル処理を
元に戻す処理を行ってメモリ回路23の内容を読出す読出
制御手段と、読出されたメモリ回路23の内容をアナログ
信号に変換して画像信号S3を出力するディジタルアナロ
グ変換回路27とを含む。ここで本発明の特徴とするとこ
ろは、上記書込制御手段はアナログディジタル変換回路
11の出力信号に対して１フィールド単位またはライン単
位で水平方向の位相の遅延量を変え位相遅延処理を行っ
てメモリ回路15に書込む手段を含み、上記読出制御手段
は上記位相遅延処理を元に戻す処理を行ってメモリ回路
23の内容を読出す手段を含むことにある。
また、上記書込制御手段は、１フィールド内のライン
の入替用のスクランブルパタンを記憶するスクランブル
データ記憶回路13と、フィールド単位またはライン単位
で奇数番目と偶数番目との位相が異なる遅延量を記憶す
る位相遅延データ記憶回路14と、スクランブルデータ記
憶回路13および位相遅延データ記憶回路14の内容に基づ
きアナログディジタル変換回路11に対してスクランブル
処理および位相遅延処理を行ってメモリ回路15に書込む
書込アドレスを作成し書込制御を行う書込アドレス制御
回路12とを含み、上記読出制御手段は、上記スクランブ
ル処理を元に戻すディスクランブルパタンを記憶するデ
ィスクランブルデータ記憶回路25と、上記位相遅延処理
を元に戻す位相補償量を記憶する位相補償データ記憶回
路26と、ディスクランブルデータ記憶回路25および位相
補償データ記憶回路26の内容に基づき上記スクランブル
処理および位相遅延処理を元に戻す処理を行ってメモリ
回路23の内容を読出す読出アドレスを作成して読出制御
を行う読出アドレス制御回路24とを含む。
の入替用のスクランブルパタンを記憶するスクランブル
データ記憶回路13と、フィールド単位またはライン単位
で奇数番目と偶数番目との位相が異なる遅延量を記憶す
る位相遅延データ記憶回路14と、スクランブルデータ記
憶回路13および位相遅延データ記憶回路14の内容に基づ
きアナログディジタル変換回路11に対してスクランブル
処理および位相遅延処理を行ってメモリ回路15に書込む
書込アドレスを作成し書込制御を行う書込アドレス制御
回路12とを含み、上記読出制御手段は、上記スクランブ
ル処理を元に戻すディスクランブルパタンを記憶するデ
ィスクランブルデータ記憶回路25と、上記位相遅延処理
を元に戻す位相補償量を記憶する位相補償データ記憶回
路26と、ディスクランブルデータ記憶回路25および位相
補償データ記憶回路26の内容に基づき上記スクランブル
処理および位相遅延処理を元に戻す処理を行ってメモリ
回路23の内容を読出す読出アドレスを作成して読出制御
を行う読出アドレス制御回路24とを含む。
また、メモリ回路15、23は画像信号の２フィールド以
上の記憶容量を含む。
上の記憶容量を含む。
このような構成のスクランブル伝送方式の動作につい
て説明する。第２図は本発明のスクランブル伝送方式の
動作を示すフローチャートである。
て説明する。第２図は本発明のスクランブル伝送方式の
動作を示すフローチャートである。
第１図および第２図において、送信装置１のアナログ
ディジタル変換回路11は、画像信号S1を入力しディジタ
ル信号に変換し、また書込アドレス制御回路12で位相処
理をしてメモリへの書込処理を行う。すなわち、書込ア
ドレス制御回路12は、画像信号S1の１ライン単位の垂直
方向アドレスでスクランブルデータ記憶回路13のスクラ
ンブルパタンを選択して書込垂直方向アドレスを変換
し、また、処理されているフィールドが奇数か偶数かに
従って位相遅延データ記憶回路14の位相遅延量を選択し
て画像信号S1の１フィールド内でラインの入替および奇
数フィールドと偶数フィールドとによって位相を異にし
てアナログディジタル変換回路11のディジタル信号をメ
モリ回路15に書込む。
ディジタル変換回路11は、画像信号S1を入力しディジタ
ル信号に変換し、また書込アドレス制御回路12で位相処
理をしてメモリへの書込処理を行う。すなわち、書込ア
ドレス制御回路12は、画像信号S1の１ライン単位の垂直
方向アドレスでスクランブルデータ記憶回路13のスクラ
ンブルパタンを選択して書込垂直方向アドレスを変換
し、また、処理されているフィールドが奇数か偶数かに
従って位相遅延データ記憶回路14の位相遅延量を選択し
て画像信号S1の１フィールド内でラインの入替および奇
数フィールドと偶数フィールドとによって位相を異にし
てアナログディジタル変換回路11のディジタル信号をメ
モリ回路15に書込む。
次に、読出アナログ制御回路16は、メモリ回路15に書
込まれた信号をこのメモリ回路15のアドレスに従って順
次読出す。すなわち、画像信号S1は奇数フィールドと偶
数フィールドとによって位相が異なりスクランブルされ
ることになる。ディジタルアナログ変換回路17は、この
スクランブルされた信号をアナログ信号である秘匿信号
S2に変換して受信装置２に出力する。
込まれた信号をこのメモリ回路15のアドレスに従って順
次読出す。すなわち、画像信号S1は奇数フィールドと偶
数フィールドとによって位相が異なりスクランブルされ
ることになる。ディジタルアナログ変換回路17は、この
スクランブルされた信号をアナログ信号である秘匿信号
S2に変換して受信装置２に出力する。
受信装置２のアナログディジタル変換回路21は、秘匿
信号S2を入力しディジタル信号に変換する。書込アドレ
ス制御回路22は、このディジタル信号をメモリ回路23の
アドレスに従って順次にメモリ回路23に書込む。この時
点でのメモリ回路23の内部データは、奇数フィールドと
偶数フィールドとによって位相が異なりスクランブルさ
れたデータである。
信号S2を入力しディジタル信号に変換する。書込アドレ
ス制御回路22は、このディジタル信号をメモリ回路23の
アドレスに従って順次にメモリ回路23に書込む。この時
点でのメモリ回路23の内部データは、奇数フィールドと
偶数フィールドとによって位相が異なりスクランブルさ
れたデータである。
読出アドレス制御回路24は、メモリ回路23から読出処
理をする際に、秘匿信号S2の１ライン単位の垂直方向ア
ドレスでディスクランブルデータ記憶回路25のディスク
ランブルパタンを選択し読出垂直アドレスを変換し、ま
た、処理されているフィールドが奇数か偶数かに従って
位相補償データ記憶回路26の位相補償量を選択し、この
ディスクランブルパタンおよび位相補償量に従ってメモ
リ回路23のデータを読出す。すなわち、秘匿信号S2は元
の位相でディスクランブルされることになる。ディジタ
ルアナログ変換回路27は、ディスクランブルされた信号
をアナログ信号に変換し画像信号S3として出力する。
理をする際に、秘匿信号S2の１ライン単位の垂直方向ア
ドレスでディスクランブルデータ記憶回路25のディスク
ランブルパタンを選択し読出垂直アドレスを変換し、ま
た、処理されているフィールドが奇数か偶数かに従って
位相補償データ記憶回路26の位相補償量を選択し、この
ディスクランブルパタンおよび位相補償量に従ってメモ
リ回路23のデータを読出す。すなわち、秘匿信号S2は元
の位相でディスクランブルされることになる。ディジタ
ルアナログ変換回路27は、ディスクランブルされた信号
をアナログ信号に変換し画像信号S3として出力する。
以上説明したように、本発明は、秘匿信号を解読する
ことが困難で秘匿効果を向上することができ、かつデー
タ値には変化を加えず元のデータ値を保持しデータの信
頼性を高くできる優れた効果がある。
ことが困難で秘匿効果を向上することができ、かつデー
タ値には変化を加えず元のデータ値を保持しデータの信
頼性を高くできる優れた効果がある。
第１図は本発明一実施例スクランブル伝送方式のブロッ
ク構成図。 第２図は本発明のスクランブル伝送方式の動作を示すフ
ローチャート。 １……送信装置、２……受信装置、11、21……アナログ
ディジタル変換回路、12、22……書込アドレス制御回
路、13……スクランブルデータ記憶回路、14……位相遅
延データ記憶回路、15、23……メモリ回路、16、24……
読出アドレス制御回路、17、27……ディジタルアナログ
変換回路、25……ディスクランブルデータ記憶回路、26
……位相補償データ記憶回路、S1、S3……画像信号、S2
……秘匿信号。
ク構成図。 第２図は本発明のスクランブル伝送方式の動作を示すフ
ローチャート。 １……送信装置、２……受信装置、11、21……アナログ
ディジタル変換回路、12、22……書込アドレス制御回
路、13……スクランブルデータ記憶回路、14……位相遅
延データ記憶回路、15、23……メモリ回路、16、24……
読出アドレス制御回路、17、27……ディジタルアナログ
変換回路、25……ディスクランブルデータ記憶回路、26
……位相補償データ記憶回路、S1、S3……画像信号、S2
……秘匿信号。
Claims (3)
- 【請求項１】入力する画像信号を秘匿化して送信する送
信装置と、この送信装置の出力信号を復元し画像信号を
出力する受信装置とを備え、 上記送信装置は、上記入力する画像信号をディジタル信
号に変換する変換回路と、この変換回路の出力信号を格
納する第一のメモリ回路と、上記変換回路の出力信号に
対して１フィールド内のラインのスクランブル処理を行
って上記第一のメモリ回路に書込む書込制御手段と、上
記第一のメモリ回路の内容を読出しアナログ変換して秘
匿信号を送信する送信手段とを含み、 上記受信装置は、第二のメモリ回路と、上記送信された
秘匿信号を受信しディジタル信号に変換してこの第二の
メモリ回路に格納する受信手段と、上記スクランブル処
理を元に戻す処理を行って上記第二のメモリ回路の内容
を読出す読出制御手段とを含む スクランブル伝送方式において、 上記書込制御手段は上記変換回路の出力信号に対してフ
ィールド単位またはライン単位で水平方向の位相の遅延
量を変え位相遅延処理を行って上記第二のメモリ回路に
書込む手段を含み、 上記読出制御手段は上記位相遅延処理を元に戻す処理を
行って上記第二のメモリ回路の内容を読出す手段を含む ことを特徴とするスクランブル伝送方式。 - 【請求項２】上記書込制御手段は、１フィールド内のラ
インの入替用のスクランブルパタンを記憶するスクラン
ブルデータ記憶回路と、フィールド単位またはライン単
位で奇数番目と偶数番目との位相が異なる遅延量を記憶
する位相遅延データ記憶回路と、上記スクランブルデー
タ記憶回路および位相遅延データ記憶回路の内容に基づ
き上記変換回路の出力信号に対してスクランブル処理お
よび位相遅延処理を行って上記第一のメモリ回路に書込
む書込アドレスを作成し書込制御を行う書込アドレス制
御回路とを含み、 上記読出制御手段は、上記スクランブル処理を元に戻す
ディスクランブルパタンを記憶するディスクランブルデ
ータ記憶回路と、上記位相遅延処理を元に戻す位相補償
量を記憶する位相補償データ記憶回路と、上記ディスク
ランブルデータ記憶回路および位相補償データ記憶回路
の内容に基づき上記スクランブル処理および位相遅延処
理を元に戻す処理を行って上記第二のメモリ回路の内容
を読出す読出アドレスを作成して読出制御を行う読出ア
ドレス制御回路とを含む 請求項１記載のスクランブル伝送方式。 - 【請求項３】上記第一のメモリ回路および第二のメモリ
回路は画像信号の２フィールド以上の記憶容量を含む請
求項１記載のスクランブル伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2319729A JP3028597B2 (ja) | 1990-11-22 | 1990-11-22 | スクランブル伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2319729A JP3028597B2 (ja) | 1990-11-22 | 1990-11-22 | スクランブル伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04192641A JPH04192641A (ja) | 1992-07-10 |
| JP3028597B2 true JP3028597B2 (ja) | 2000-04-04 |
Family
ID=18113527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2319729A Expired - Fee Related JP3028597B2 (ja) | 1990-11-22 | 1990-11-22 | スクランブル伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3028597B2 (ja) |
-
1990
- 1990-11-22 JP JP2319729A patent/JP3028597B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04192641A (ja) | 1992-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0862333B1 (en) | Method for storing video data and corresponding television system | |
| JP2615841B2 (ja) | 静止画編集装置 | |
| JPH04505538A (ja) | ビデオ信号の乱調化および複調化方法 | |
| EP0264726A2 (en) | Picture transformation memory | |
| JP2748562B2 (ja) | 画像処理装置 | |
| EP0046798A4 (en) | METHOD AND SYSTEM FOR PROVIDING SECURE TRANSMISSION AND RECEPTION OF VIDEO INFORMATION, ESPECIALLY FOR TELEVISION. | |
| US4796299A (en) | Video encoder apparatus | |
| US5369441A (en) | Reproducing apparatus with simultaneous parallel processing of different image signals | |
| JP3028597B2 (ja) | スクランブル伝送方式 | |
| EP0595215B1 (en) | Method and system for the encryption of a video picture | |
| JPH0435486A (ja) | スクランブル方式の送信装置及び受信装置 | |
| JP2769150B2 (ja) | 信号処理装置 | |
| JPS60256286A (ja) | テレビジヨン信号の伝送方式 | |
| JPS63292788A (ja) | スクランブルされた映像信号の復元装置 | |
| EP0186056B1 (en) | Video decoder apparatus | |
| JPH04252692A (ja) | 画像信号秘匿装置 | |
| JPS62266992A (ja) | ビデオ信号のスクランブル回路 | |
| JPH0219677B2 (ja) | ||
| EP0595192A1 (en) | Video picture encryption system | |
| JPS58146189A (ja) | 映像信号２チヤンネル伝送における暗号化方式 | |
| JPH0563077B2 (ja) | ||
| JPH04148292A (ja) | 画像入力回路 | |
| JPH02179042A (ja) | 偶数・奇数フイールド相違スクランブル方式 | |
| JPH04273688A (ja) | 信号スクランブルシステム | |
| JPS62173872A (ja) | テレビジヨンスクランブル信号補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |