JP3331227B2 - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JP3331227B2 JP3331227B2 JP31085392A JP31085392A JP3331227B2 JP 3331227 B2 JP3331227 B2 JP 3331227B2 JP 31085392 A JP31085392 A JP 31085392A JP 31085392 A JP31085392 A JP 31085392A JP 3331227 B2 JP3331227 B2 JP 3331227B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- read
- memory
- reading
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 35
- 230000006870 function Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Television Systems (AREA)
- Studio Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、撮像装置、特に高速
度撮像可能な撮像装置に関する。
度撮像可能な撮像装置に関する。
【０００２】
【従来の技術】従来の高速度撮像可能な撮像装置は、撮
像素子から高速度で読み出した画像データをメモリなど
の記録媒体に逐次記録し、記録完了後に、所定の標準的
なＴＶフォーマットに準じた出力信号を形成できるよう
なタイミングで、記録媒体からの読み出しを行うように
構成されていた。
像素子から高速度で読み出した画像データをメモリなど
の記録媒体に逐次記録し、記録完了後に、所定の標準的
なＴＶフォーマットに準じた出力信号を形成できるよう
なタイミングで、記録媒体からの読み出しを行うように
構成されていた。
【０００３】
【発明が解決しようとする課題】しかし、高速度で読み
出した画像データのデータ量は大きく、データレートも
高いため、記録するメモリなどの記録媒体のコストは膨
大なものとなってしまい、長時間の記録は困難であっ
た。また、ＶＴＲを用いて高速度撮像を行えば長時間の
記録は可能であるが、高速度撮像される画像データは標
準ＴＶフォーマットに準じていないため、特殊で高価な
ＶＴＲを用いる必要があった。
出した画像データのデータ量は大きく、データレートも
高いため、記録するメモリなどの記録媒体のコストは膨
大なものとなってしまい、長時間の記録は困難であっ
た。また、ＶＴＲを用いて高速度撮像を行えば長時間の
記録は可能であるが、高速度撮像される画像データは標
準ＴＶフォーマットに準じていないため、特殊で高価な
ＶＴＲを用いる必要があった。
【０００４】本発明は、従来の高速度撮像装置における
上記問題点を解消するためになされたもので、簡単な構
成で高速度撮像画像が折り返し歪みを軽減しながら得ら
れるようにした撮像装置を提供することを目的とする。
上記問題点を解消するためになされたもので、簡単な構
成で高速度撮像画像が折り返し歪みを軽減しながら得ら
れるようにした撮像装置を提供することを目的とする。
【０００５】
【課題を解決するための手段及び作用】上記問題点を解
決するために、本発明は、Ｘ−Ｙアドレス指定読み出し
方式の撮像素子と、前記撮像素子からの読み出しを制御
する撮像制御回路と、前記撮像素子から読み出した画像
データを書き込むための、少なくとも画像１画面分の容
量を持つ同時読み書きの可能な画像メモリと、前記画像
メモリの書き込みと前記画像メモリからの読み出しを制
御するメモリ制御回路と、前記画像メモリから読み出さ
れた画像信号を所定の標準的なＴＶフォーマットに準じ
た信号形態に加工して出力するエンコード回路を有し、
前記撮像制御回路は、前記撮像素子から画素を間引いて
読み出す機能を備え、前記撮像素子から画素を間引いて
読み出した画素信号を、前記画像メモリ上にマルチ画面
を構成するように逐次書き込み、前記画像メモリから所
定の標準的なＴＶフォーマットに準じた出力信号を形成
できるようなタイミングで読み出すことによって、高速
度で撮像した画像信号を所定の標準的なＴＶフォーマッ
トで出力できるようにした撮像装置において、前記撮像
制御回路は、更に、読み出し画素及び読み出し画素周辺
の間引き画素の信号を同時に読み出す機能を備え、前記
撮像素子から読み出した全ての画素信号を重畳して出力
することによって折り返し歪みを軽減するように構成す
るものである。
決するために、本発明は、Ｘ−Ｙアドレス指定読み出し
方式の撮像素子と、前記撮像素子からの読み出しを制御
する撮像制御回路と、前記撮像素子から読み出した画像
データを書き込むための、少なくとも画像１画面分の容
量を持つ同時読み書きの可能な画像メモリと、前記画像
メモリの書き込みと前記画像メモリからの読み出しを制
御するメモリ制御回路と、前記画像メモリから読み出さ
れた画像信号を所定の標準的なＴＶフォーマットに準じ
た信号形態に加工して出力するエンコード回路を有し、
前記撮像制御回路は、前記撮像素子から画素を間引いて
読み出す機能を備え、前記撮像素子から画素を間引いて
読み出した画素信号を、前記画像メモリ上にマルチ画面
を構成するように逐次書き込み、前記画像メモリから所
定の標準的なＴＶフォーマットに準じた出力信号を形成
できるようなタイミングで読み出すことによって、高速
度で撮像した画像信号を所定の標準的なＴＶフォーマッ
トで出力できるようにした撮像装置において、前記撮像
制御回路は、更に、読み出し画素及び読み出し画素周辺
の間引き画素の信号を同時に読み出す機能を備え、前記
撮像素子から読み出した全ての画素信号を重畳して出力
することによって折り返し歪みを軽減するように構成す
るものである。
【０００６】このように構成した撮像装置においては、
撮像素子から間引いて読み出した画像データを画像メモ
リ上にマルチ画面を構成するように逐次書き込みなが
ら、画像メモリからは所定の標準的なＴＶフォーマット
（ＮＴＳＣ，ＰＡＬ等）に準じた出力信号を形成できる
タイミングで常時読み出すようになっているので、時間
的に連続した、間引き数に応じた枚数の間引き画像を同
一画面上にマルチ表示させる。例えば、画像データを水
平方向（Ｘ）・垂直方向（Ｙ）共に一画素おきに読み出
せば、１画面当たりのデータ量は４分の１になり、１垂
直期間（通常１枚撮像する期間）に４枚の撮像が可能と
なる。このときの出力画像は、４分割のマルチ画面とな
る。すなわち、単位時間当たりのデータ量を一定にして
所定の標準的なＴＶフォーマットでの出力を可能とする
ため、２次元方向の解像度（有効画素数）を犠牲にし
て、時間方向の解像度を上げ、高速度撮像を実現するも
のである。更に、読み出し画素及び読み出し画素周辺の
間引き画素の信号を同時に読み出す機能を備えていて、
撮像素子から読み出した全ての画素信号を重畳して出力
するようにしているので、撮像素子の出力は帯域制限を
受け、高域成分は減衰されて折り返し歪みが抑圧された
高速度撮影画像が得られる。
撮像素子から間引いて読み出した画像データを画像メモ
リ上にマルチ画面を構成するように逐次書き込みなが
ら、画像メモリからは所定の標準的なＴＶフォーマット
（ＮＴＳＣ，ＰＡＬ等）に準じた出力信号を形成できる
タイミングで常時読み出すようになっているので、時間
的に連続した、間引き数に応じた枚数の間引き画像を同
一画面上にマルチ表示させる。例えば、画像データを水
平方向（Ｘ）・垂直方向（Ｙ）共に一画素おきに読み出
せば、１画面当たりのデータ量は４分の１になり、１垂
直期間（通常１枚撮像する期間）に４枚の撮像が可能と
なる。このときの出力画像は、４分割のマルチ画面とな
る。すなわち、単位時間当たりのデータ量を一定にして
所定の標準的なＴＶフォーマットでの出力を可能とする
ため、２次元方向の解像度（有効画素数）を犠牲にし
て、時間方向の解像度を上げ、高速度撮像を実現するも
のである。更に、読み出し画素及び読み出し画素周辺の
間引き画素の信号を同時に読み出す機能を備えていて、
撮像素子から読み出した全ての画素信号を重畳して出力
するようにしているので、撮像素子の出力は帯域制限を
受け、高域成分は減衰されて折り返し歪みが抑圧された
高速度撮影画像が得られる。
【０００７】
【実施例】次に実施例について説明する。図１は、本発
明に係る撮像装置の実施例を示すブロック構成図であ
る。図において、１はレンズであり、２はＸ−Ｙアドレ
ス指定読み出し方式の撮像素子で、次に述べる撮像制御
回路３からの制御によって特定の画素信号、又は同時に
指定された複数の画素信号を重畳して出力するようにな
っている。撮像制御回路３は、外部より設定される間引
きモードに応じた読み出しアドレスや制御パルスを発生
し、撮像素子２からの画像信号の読み出しを制御する。
４は画像メモリで、少なくとも画像信号１画面分の記録
容量を持ち、次に述べるメモリ制御回路５からの制御に
より、データの書き込みと読み出しを独立に行うことが
可能になっている。メモリ制御回路５はアドレスや制御
パルスを発生し、前記画像メモリ４への画像信号の書き
込みと、画像メモリ４からの画像信号の読み出しを制御
するもので、書き込み時は、外部より設定される間引き
モードに応じた制御を行うが、読み出しは間引きモード
とは無関係に、所定の標準的なＴＶフォーマット（ＮＴ
ＳＣ，ＰＡＬ等）に準じた出力信号を形成できるタイミ
ングで行うようになっている。６は、画像メモリ４から
読み出された画像データを所定の標準的なＴＶフォーマ
ットに準じた形態に加工するエンコード回路である。な
お、図１は本発明に係る撮像装置の構成を極く簡単に示
したもので、Ａ／Ｄコンバータなど説明に不要なものは
図示を省略している。
明に係る撮像装置の実施例を示すブロック構成図であ
る。図において、１はレンズであり、２はＸ−Ｙアドレ
ス指定読み出し方式の撮像素子で、次に述べる撮像制御
回路３からの制御によって特定の画素信号、又は同時に
指定された複数の画素信号を重畳して出力するようにな
っている。撮像制御回路３は、外部より設定される間引
きモードに応じた読み出しアドレスや制御パルスを発生
し、撮像素子２からの画像信号の読み出しを制御する。
４は画像メモリで、少なくとも画像信号１画面分の記録
容量を持ち、次に述べるメモリ制御回路５からの制御に
より、データの書き込みと読み出しを独立に行うことが
可能になっている。メモリ制御回路５はアドレスや制御
パルスを発生し、前記画像メモリ４への画像信号の書き
込みと、画像メモリ４からの画像信号の読み出しを制御
するもので、書き込み時は、外部より設定される間引き
モードに応じた制御を行うが、読み出しは間引きモード
とは無関係に、所定の標準的なＴＶフォーマット（ＮＴ
ＳＣ，ＰＡＬ等）に準じた出力信号を形成できるタイミ
ングで行うようになっている。６は、画像メモリ４から
読み出された画像データを所定の標準的なＴＶフォーマ
ットに準じた形態に加工するエンコード回路である。な
お、図１は本発明に係る撮像装置の構成を極く簡単に示
したもので、Ａ／Ｄコンバータなど説明に不要なものは
図示を省略している。
【０００８】次に、このように構成した撮像装置の動作
について説明する。レンズ１を通った被写体からの光信
号は、撮像素子２によって電気信号に変換される。この
電気信号は撮像制御回路３からの制御信号によって読み
出され、メモリ制御回路５からの書き込み制御信号によ
って画像メモリ４に逐次書き込まれる。画像メモリ４に
記録された画像データは、メモリ制御回路５からの読み
出し制御信号によって常時読み出され、エンコード回路
６で所定の標準的なＴＶフォーマットにエンコードされ
て出力される。
について説明する。レンズ１を通った被写体からの光信
号は、撮像素子２によって電気信号に変換される。この
電気信号は撮像制御回路３からの制御信号によって読み
出され、メモリ制御回路５からの書き込み制御信号によ
って画像メモリ４に逐次書き込まれる。画像メモリ４に
記録された画像データは、メモリ制御回路５からの読み
出し制御信号によって常時読み出され、エンコード回路
６で所定の標準的なＴＶフォーマットにエンコードされ
て出力される。
【０００９】次に、この撮像装置で間引き読み出しによ
る高速度撮像を行う場合について説明する。撮像素子２
及び画像メモリ４は、Ｘ方向０〜639 ，Ｙ方向０〜479
のアドレス平面を持ち、640 ×480 の有効画素数を持つ
出力画面に１対１にマッピングされているものとする。
撮像素子２から水平方向（Ｘ）・垂直方向（Ｙ）ともに
１画素おきに間引いて読み出すと、データ量は４分の１
となる。したがって、１垂直期間（通常１画面分の撮像
期間）に４枚の間引き画像の撮像が可能で、且つ１画面
分の記録容量を持つ画像メモリ４には、４枚分の間引き
画像を記録することができる。
る高速度撮像を行う場合について説明する。撮像素子２
及び画像メモリ４は、Ｘ方向０〜639 ，Ｙ方向０〜479
のアドレス平面を持ち、640 ×480 の有効画素数を持つ
出力画面に１対１にマッピングされているものとする。
撮像素子２から水平方向（Ｘ）・垂直方向（Ｙ）ともに
１画素おきに間引いて読み出すと、データ量は４分の１
となる。したがって、１垂直期間（通常１画面分の撮像
期間）に４枚の間引き画像の撮像が可能で、且つ１画面
分の記録容量を持つ画像メモリ４には、４枚分の間引き
画像を記録することができる。
【００１０】Ｘ方向，Ｙ方向とも１画素おきに間引いて
読み出す場合は、撮像制御回路３からの読み出しアドレ
ス（Ｘ，Ｙ）を、（０，０），（２，０），（４，
０），・・・ ，（638 ，０），（０，２），（２，２），
（４，２），・・・ ，（638 ，２），（０，４），（２，
４），（４，４），・・・ ，（638 ，４），・・・ ・・・ ・・・
，（０，478 ），（２，478 ），（４，478 ），・・・
，（638 ，478 ）の順で出力し、１垂直期間に４枚の
間引き画像を読み出す。
読み出す場合は、撮像制御回路３からの読み出しアドレ
ス（Ｘ，Ｙ）を、（０，０），（２，０），（４，
０），・・・ ，（638 ，０），（０，２），（２，２），
（４，２），・・・ ，（638 ，２），（０，４），（２，
４），（４，４），・・・ ，（638 ，４），・・・ ・・・ ・・・
，（０，478 ），（２，478 ），（４，478 ），・・・
，（638 ，478 ）の順で出力し、１垂直期間に４枚の
間引き画像を読み出す。
【００１１】読み出した間引き画像信号は、メモリ制御
回路５の制御により、次に示すアドレス（Ｘ，Ｙ）で画
像メモリ４に書き込む。 １枚目の画像（）：（０，０），（１，０），（２，
０），・・・ ，（319 ，０），（０，１），（１，１），
（２，１），・・・ ，（319 ，１），（０，２），（１，
２），（２，２），・・・ ，（319 ，２），・・・ ・・・ ・・・
，（０，239 ），（１，239 ），（２，239 ），・・・
，（319 ，239 ） ２枚目の画像（）：（320 ，０），（321 ，０），
（322 ，０），・・・ ，（639 ，０），（320 ，１），
（321 ，１），（322 ，１），・・・ ，（639 ，１），
（320 ，２），（321 ，２），（322 ，２），・・・ ，
（639 ，２），・・・ ・・・ ・・・ ，（320 ，239 ），（321
，239 ），（322 ，239 ），・・・ ，（639 ，239 ） ３枚目の画像（）：（０，240 ），（１，240 ），
（２，240 ），・・・ ，（319 ，240 ），（０，241 ），
（１，241 ），（２，241 ），・・・ ，（319 ，241 ），
（０，242 ），（１，242 ），（２，242 ），・・・ ，
（319 ，242 ），・・・ ・・・ ・・・ ，（０，479 ），（１，
479 ），（２，479 ），・・・ ，（319 ，479 ） ４枚目の画像（）：（320 ，240 ），（321 ，240
），（322 ，240 ），・・・ ，（639 ，240 ），（320
，241 ），（321 ，241 ），（322 ，241 ），・・・ ，
（639 ，241 ），（320 ，242 ），（321 ，242 ），
（322 ，242 ），・・・ ，（639 ，242 ），・・・ ・・・ ・・・
，（320 ，479 ），（321 ，479 ），（322 ，479
），・・・ ，（639 ，479 ）
回路５の制御により、次に示すアドレス（Ｘ，Ｙ）で画
像メモリ４に書き込む。 １枚目の画像（）：（０，０），（１，０），（２，
０），・・・ ，（319 ，０），（０，１），（１，１），
（２，１），・・・ ，（319 ，１），（０，２），（１，
２），（２，２），・・・ ，（319 ，２），・・・ ・・・ ・・・
，（０，239 ），（１，239 ），（２，239 ），・・・
，（319 ，239 ） ２枚目の画像（）：（320 ，０），（321 ，０），
（322 ，０），・・・ ，（639 ，０），（320 ，１），
（321 ，１），（322 ，１），・・・ ，（639 ，１），
（320 ，２），（321 ，２），（322 ，２），・・・ ，
（639 ，２），・・・ ・・・ ・・・ ，（320 ，239 ），（321
，239 ），（322 ，239 ），・・・ ，（639 ，239 ） ３枚目の画像（）：（０，240 ），（１，240 ），
（２，240 ），・・・ ，（319 ，240 ），（０，241 ），
（１，241 ），（２，241 ），・・・ ，（319 ，241 ），
（０，242 ），（１，242 ），（２，242 ），・・・ ，
（319 ，242 ），・・・ ・・・ ・・・ ，（０，479 ），（１，
479 ），（２，479 ），・・・ ，（319 ，479 ） ４枚目の画像（）：（320 ，240 ），（321 ，240
），（322 ，240 ），・・・ ，（639 ，240 ），（320
，241 ），（321 ，241 ），（322 ，241 ），・・・ ，
（639 ，241 ），（320 ，242 ），（321 ，242 ），
（322 ，242 ），・・・ ，（639 ，242 ），・・・ ・・・ ・・・
，（320 ，479 ），（321 ，479 ），（322 ，479
），・・・ ，（639 ，479 ）
【００１２】このようにして画像メモリに書き込めば、
１垂直同期期間内に読み出された４枚の間引き画像は、
画像メモリ４上に、図２に示すように書き込まれる。
１垂直同期期間内に読み出された４枚の間引き画像は、
画像メモリ４上に、図２に示すように書き込まれる。
【００１３】このように画像メモリ４に書き込んだ画像
データを、メモリ制御回路５からのアドレス（Ｘ，Ｙ）
制御で、通常（間引きなしの場合）と同様に、（０，
０），（１，０），（２，０），・・・ ，（639 ，０），
（０，１），（１，１），（２，１），・・・ ，（639 ，
１），・・・ ・・・ ・・・ ，（０，479 ），（１，479 ），
（１，479 ），・・・ ，（639 ，479 ）の順で読み出せ
ば、読み出した画像信号はエンコード回路６で所定の標
準的なＴＶフォーマットに準じてエンコードして外部に
出力でき、出力信号は市販のビデオ機材などの外部機器
に接続することができる。
データを、メモリ制御回路５からのアドレス（Ｘ，Ｙ）
制御で、通常（間引きなしの場合）と同様に、（０，
０），（１，０），（２，０），・・・ ，（639 ，０），
（０，１），（１，１），（２，１），・・・ ，（639 ，
１），・・・ ・・・ ・・・ ，（０，479 ），（１，479 ），
（１，479 ），・・・ ，（639 ，479 ）の順で読み出せ
ば、読み出した画像信号はエンコード回路６で所定の標
準的なＴＶフォーマットに準じてエンコードして外部に
出力でき、出力信号は市販のビデオ機材などの外部機器
に接続することができる。
【００１４】但し、図３に示すように、画像メモリ４へ
の画像信号の書き込みと、画像メモリ４からの画像デー
タの読み出しのタイミングを、垂直同期期間の２分の１
程度ずらさないと、１枚の出力画面に同時表示する間引
き画面の時間関係が維持できなくなる。また、４枚の間
引き画像信号の画像メモリ４への書き込みを、図４に示
すように行うと、どのようなタイミングで画像メモリ４
を制御しても時間関係が維持できない。同様に、１画素
おきの間引き以外の場合、例えば、２画素おきの間引き
あるいは３画素おきの間引きの場合にも図５の（Ａ），
（Ｂ）に示すように、左上→右上→左下→右下の順で、
各間引き画像信号を画像メモリ４に書き込まなければな
らない。時間関係が維持できていれば、１画素おきの間
引きの場合は図６に示すように、１垂直同期期間に撮像
される４枚の間引き画像が、１枚の出力画面上に４分割
マルチ表示される。
の画像信号の書き込みと、画像メモリ４からの画像デー
タの読み出しのタイミングを、垂直同期期間の２分の１
程度ずらさないと、１枚の出力画面に同時表示する間引
き画面の時間関係が維持できなくなる。また、４枚の間
引き画像信号の画像メモリ４への書き込みを、図４に示
すように行うと、どのようなタイミングで画像メモリ４
を制御しても時間関係が維持できない。同様に、１画素
おきの間引き以外の場合、例えば、２画素おきの間引き
あるいは３画素おきの間引きの場合にも図５の（Ａ），
（Ｂ）に示すように、左上→右上→左下→右下の順で、
各間引き画像信号を画像メモリ４に書き込まなければな
らない。時間関係が維持できていれば、１画素おきの間
引きの場合は図６に示すように、１垂直同期期間に撮像
される４枚の間引き画像が、１枚の出力画面上に４分割
マルチ表示される。
【００１５】一般に、撮像素子２から間引き読み出しを
行うと、折り返し歪みが発生する。例えば、図７に示す
ような水平（Ｘ）方向の周波数成分をもつ入力光信号に
対し、１画素おきの間引き撮像を行うと、図８に示すよ
うに高周波成分が低周波成分に折り返って、歪みとな
る。なお図７，８において、ｆS ／２，ｆS ／４は、サ
ンプリング周波数の１／２及び１／４の周波数を示す。
これを防止するためには、図９に示すように間引き数に
応じて入力光信号の高域成分を除去する必要がある。
行うと、折り返し歪みが発生する。例えば、図７に示す
ような水平（Ｘ）方向の周波数成分をもつ入力光信号に
対し、１画素おきの間引き撮像を行うと、図８に示すよ
うに高周波成分が低周波成分に折り返って、歪みとな
る。なお図７，８において、ｆS ／２，ｆS ／４は、サ
ンプリング周波数の１／２及び１／４の周波数を示す。
これを防止するためには、図９に示すように間引き数に
応じて入力光信号の高域成分を除去する必要がある。
【００１６】本発明では、撮像制御回路３に、同時に複
数の画素の読み出し制御を行う機能をも備えており、同
時に読み出した複数の画素の信号を重畳して出力する機
能を有する撮像素子２を用い、撮像素子２から１画素お
きの間引き読み出しを行おうとする場合、撮像制御回路
３は次に示すように、４組のアドレス（Ｘ，Ｙ）を同時
に発生し、図10に示すように読み出し画素と周辺の間引
き画素３画素の計４画素を同時に読み出すことを可能と
している。 （０，０）＋（１，０）＋（０，１）＋（１，１），
（２，０）＋（３，０）＋（２，１）＋（３，１），
（４，０）＋（５，０）＋（４，１）＋（５，１），・・
・ ，（638 ，０）＋（639 ，０）＋（638 ，１）＋（63
9 ，１），（０，２）＋（１，２）＋（０，３）＋
（１，３），（２，２）＋（３，２）＋（２，３）＋
（３，３），（４，２）＋（５，２）＋（４，３）＋
（５，３），・・・ ，（638 ，２）＋（639 ，２）＋（63
8 ，３）＋（639 ，３），（０，４）＋（１，４）＋
（０，５）＋（１，５），（２，４）＋（３，４）＋
（２，５）＋（３，５），（４，４）＋（５，４）＋
（４，５）＋（５，５），・・・ ，（638 ，４）＋（639
，４）＋（638 ，５）＋（639 ，５），・・・ ・・・ ・・・
，（０，478 ）＋（１，478 ）＋（０，479 ）＋
（１，479 ），（２，478 ）＋（３，478 ）＋（２，47
9 ）＋（３，479 ），（４，478 ）＋（５，478 ）＋
（４，479 ）＋（５，479 ），・・・ ，（638 ，478 ）＋
（639 ，478 ）＋（638 ，479 ）＋（639 ，479 ）
数の画素の読み出し制御を行う機能をも備えており、同
時に読み出した複数の画素の信号を重畳して出力する機
能を有する撮像素子２を用い、撮像素子２から１画素お
きの間引き読み出しを行おうとする場合、撮像制御回路
３は次に示すように、４組のアドレス（Ｘ，Ｙ）を同時
に発生し、図10に示すように読み出し画素と周辺の間引
き画素３画素の計４画素を同時に読み出すことを可能と
している。 （０，０）＋（１，０）＋（０，１）＋（１，１），
（２，０）＋（３，０）＋（２，１）＋（３，１），
（４，０）＋（５，０）＋（４，１）＋（５，１），・・
・ ，（638 ，０）＋（639 ，０）＋（638 ，１）＋（63
9 ，１），（０，２）＋（１，２）＋（０，３）＋
（１，３），（２，２）＋（３，２）＋（２，３）＋
（３，３），（４，２）＋（５，２）＋（４，３）＋
（５，３），・・・ ，（638 ，２）＋（639 ，２）＋（63
8 ，３）＋（639 ，３），（０，４）＋（１，４）＋
（０，５）＋（１，５），（２，４）＋（３，４）＋
（２，５）＋（３，５），（４，４）＋（５，４）＋
（４，５）＋（５，５），・・・ ，（638 ，４）＋（639
，４）＋（638 ，５）＋（639 ，５），・・・ ・・・ ・・・
，（０，478 ）＋（１，478 ）＋（０，479 ）＋
（１，479 ），（２，478 ）＋（３，478 ）＋（２，47
9 ）＋（３，479 ），（４，478 ）＋（５，478 ）＋
（４，479 ）＋（５，479 ），・・・ ，（638 ，478 ）＋
（639 ，478 ）＋（638 ，479 ）＋（639 ，479 ）
【００１７】水平（Ｘ）方向に隣り合った２画素分のデ
ータを重畳することによって、撮像素子２の出力は、図
11で示すような帯域制限をうける。したがって、高域成
分は減衰されて折り返し歪みは抑圧される。
ータを重畳することによって、撮像素子２の出力は、図
11で示すような帯域制限をうける。したがって、高域成
分は減衰されて折り返し歪みは抑圧される。
【００１８】次に、画素の間引き方と撮像速度，間引き
画素の有効画素，及び出力画像形態の関係を表１に示
す。
画素の有効画素，及び出力画像形態の関係を表１に示
す。
【００１９】
【表１】
【００２０】
【発明の効果】以上、実施例に基づいて説明したよう
に、本発明によれば、画素の間引き読み出しによって高
速度撮像した画像データを、メモリを用いてマルチ画面
化することによって、所定の標準的なＴＶフォーマット
（ＮＴＳＣ，ＰＡＬ等）の信号形態で出力することがで
き、モニターやＶＴＲなど汎用のビデオ機材を用いた表
示や記録ができる。したがって、安価でランニングコス
トの低い高速度撮像装置を実現することができる。ま
た、Ｘ−Ｙアドレス指定読み出し方式の撮像素子と画像
メモリを用いた撮像装置であれば、撮像制御回路及びメ
モリ制御回路に簡単な変更を加えるだけで実現すること
ができて、追加部品の必要がないため、家庭用の小型ム
ービーへの搭載も可能である等の利点がある。更に、読
み出し画素及び読み出し画素周辺の間引き画素の信号を
同時に読み出す機能を備えていて、撮像素子から読み出
した全ての画素信号を重畳して出力するようにしている
ので、撮像素子の出力は帯域制限を受け、高域成分は減
衰されて折り返し歪みが抑圧された高速度撮影画像が得
られる。
に、本発明によれば、画素の間引き読み出しによって高
速度撮像した画像データを、メモリを用いてマルチ画面
化することによって、所定の標準的なＴＶフォーマット
（ＮＴＳＣ，ＰＡＬ等）の信号形態で出力することがで
き、モニターやＶＴＲなど汎用のビデオ機材を用いた表
示や記録ができる。したがって、安価でランニングコス
トの低い高速度撮像装置を実現することができる。ま
た、Ｘ−Ｙアドレス指定読み出し方式の撮像素子と画像
メモリを用いた撮像装置であれば、撮像制御回路及びメ
モリ制御回路に簡単な変更を加えるだけで実現すること
ができて、追加部品の必要がないため、家庭用の小型ム
ービーへの搭載も可能である等の利点がある。更に、読
み出し画素及び読み出し画素周辺の間引き画素の信号を
同時に読み出す機能を備えていて、撮像素子から読み出
した全ての画素信号を重畳して出力するようにしている
ので、撮像素子の出力は帯域制限を受け、高域成分は減
衰されて折り返し歪みが抑圧された高速度撮影画像が得
られる。
【図１】本発明に係る撮像装置の実施例を示すブロック
構成図である。
構成図である。
【図２】画像メモリへの書き込み方法を示す説明図であ
る。
る。
【図３】画像メモリへの書き込みと、画像メモリからの
読み出しのタイミングを示すタイミングチャートであ
る。
読み出しのタイミングを示すタイミングチャートであ
る。
【図４】画像メモリへの正しくない書き込みアドレスの
例を示した説明図である。
例を示した説明図である。
【図５】２画素おき間引き読み出しと３画素おき間引き
読み出しの場合の画像メモリへの書き込み方を示した説
明図である。
読み出しの場合の画像メモリへの書き込み方を示した説
明図である。
【図６】図１に示した実施例において、１画素おきの間
引きを行った場合の出力画像の様子を示した説明図であ
る。
引きを行った場合の出力画像の様子を示した説明図であ
る。
【図７】入力光信号の水平（Ｘ）方向の周波数特性の例
を示す図である。
を示す図である。
【図８】間引き走査における折り返し歪みを示す説明図
である。
である。
【図９】帯域を制限し、間引きによる折り返し歪みを発
生しないようにした入力信号の周波数特性の例を示す図
である。
生しないようにした入力信号の周波数特性の例を示す図
である。
【図10】複数画素の同時読み出し方法を示す説明図であ
る。
る。
【図11】水平方向２画素同時読み出しの場合のシステム
の周波数特性を示す図である。
の周波数特性を示す図である。
１ 光学レンズ ２ 撮像素子 ３ 撮像制御回路 ４ 画像メモリ ５ メモリ制御回路 ６ エンコード回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/335 H04N 5/225 H04N 5/91
Claims (1)
- 【請求項１】 Ｘ−Ｙアドレス指定読み出し方式の撮像
素子と、前記撮像素子からの読み出しを制御する撮像制
御回路と、前記撮像素子から読み出した画像データを書
き込むための、少なくとも画像１画面分の容量を持つ同
時読み書きの可能な画像メモリと、前記画像メモリの書
き込みと前記画像メモリからの読み出しを制御するメモ
リ制御回路と、前記画像メモリから読み出された画像信
号を所定の標準的なＴＶフォーマットに準じた信号形態
に加工して出力するエンコード回路を有し、前記撮像制
御回路は、前記撮像素子から画素を間引いて読み出す機
能を備え、前記撮像素子から画素を間引いて読み出した
画素信号を、前記画像メモリ上にマルチ画面を構成する
ように逐次書き込み、前記画像メモリから所定の標準的
なＴＶフォーマットに準じた出力信号を形成できるよう
なタイミングで読み出すことによって、高速度で撮像し
た画像信号を所定の標準的なＴＶフォーマットで出力で
きるようにした撮像装置において、前記撮像制御回路
は、更に、読み出し画素及び読み出し画素周辺の間引き
画素の信号を同時に読み出す機能を備え、前記撮像素子
から読み出した全ての画素信号を重畳して出力すること
によって折り返し歪みを軽減するように構成したことを
特徴とする撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31085392A JP3331227B2 (ja) | 1992-10-27 | 1992-10-27 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31085392A JP3331227B2 (ja) | 1992-10-27 | 1992-10-27 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06141238A JPH06141238A (ja) | 1994-05-20 |
| JP3331227B2 true JP3331227B2 (ja) | 2002-10-07 |
Family
ID=18010185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31085392A Expired - Fee Related JP3331227B2 (ja) | 1992-10-27 | 1992-10-27 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3331227B2 (ja) |
-
1992
- 1992-10-27 JP JP31085392A patent/JP3331227B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06141238A (ja) | 1994-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6937277B1 (en) | Image input apparatus employing read region size determination | |
| US5444483A (en) | Digital electronic camera apparatus for recording still video images and motion video images | |
| US6459849B1 (en) | Reproducing apparatus for reproducing a video signal including a plurality of small images | |
| JPH07311569A (ja) | 画像処理装置および方法 | |
| JPH07135592A (ja) | 撮像装置 | |
| JP2004522364A (ja) | 映像監視システムの映像出力方法 | |
| US7295765B1 (en) | Digital image recording and reproducing apparatus having formats corresponding to pixel configurations | |
| JP3331227B2 (ja) | 撮像装置 | |
| JPH0965374A (ja) | ３次元映像記録装置および３次元映像再生装置 | |
| JPH03148970A (ja) | カメラ装置およびカメラ録画システム | |
| JPH08154212A (ja) | ビデオカメラにおける静止画像データの作成方法 | |
| JP3312456B2 (ja) | 映像信号処理装置 | |
| KR20000028935A (ko) | 이미지 데이터 기록방법, 이미지 데이터 기록장치, 이미지데이터 재생방법, 이미지 데이터 재생장치, 정보기록매체및 컴퓨터로 독출가능한 기록매체 | |
| JPH08237561A (ja) | 表示装置及び記録再生装置 | |
| JP2000115694A (ja) | 画像データ記録方法、画像データ記録装置、画像データ再生方法、画像データ再生装置、情報記録媒体及びコンピュータ読み取り可能な記録媒体 | |
| JP2550567B2 (ja) | 高速撮像装置 | |
| EP0993190A2 (en) | Image data recording and reproducing method, apparatus and medium | |
| JP3777723B2 (ja) | 電子スチルカメラ | |
| JP3712138B2 (ja) | 記録装置、記録再生装置、記録方法及び記録再生方法 | |
| JP3123576B2 (ja) | ビデオ信号記録装置 | |
| JP3647102B2 (ja) | 撮像装置 | |
| JP3253515B2 (ja) | 高速撮像記録装置 | |
| JP4253058B2 (ja) | デジタルカメラ装置 | |
| JP4042106B2 (ja) | 画像信号変換方法 | |
| JPH0746853B2 (ja) | 画像記録方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |