JPS63234791A

JPS63234791A - 信号処理装置

Info

Publication number: JPS63234791A
Application number: JP62069347A
Authority: JP
Inventors: Masayoshi Hirashima; 正芳平嶋
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-03-24
Filing date: 1987-03-24
Publication date: 1988-09-30
Anticipated expiration: 2013-08-20
Also published as: JP2789580B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は有料’ｒＩ等に用いられる画像の秘話電送が可
能な信号処理装置に関する。

従来の技術従来の画像情報の盗聴を防止するため、−走査線の画像
を第５図の如く一点鎖線Ｘで切り、Ｂの如き波形ＱＢ’
の如く置換えていた。即ち、ＡのＹの部分の一走査線分
の波形がＢの時、これ’６ｘで切って、ｚ１〜Ｘ’ｉＢ
’の図で右側へ、ｘ−Ｚ２、−、　Ｂ／の図で左側へと
並べ変え、各水平走査線の画像について、Ｘ　ｙ、変化
させて画像をスクランブルして送り、Ｘの位置情報を別
に送る。Ｘば１フイールド内で一定でフィールド毎に変
わる場合と、１フイールド内でも一走査線毎に変える場
合がある。

発明が解決しようとする問題点しかしながら、１フイールド内でｘを変化させる場合は
、１ライン毎にＸについてのデータを送る必要があり、
データの量が多くなる。また、１フイ一ルド間ｘ２固定
にすると盗聴視されやすくなるという問題点を有してい
た○ 本発明は上記問題点に鑑み、データの量が少なく、簡易
な構成で盗聴視することが困難な信号処理装置を提供す
ることを目的とする。

問題点を解決するための手段本発明は上記目的を達するため、受信側で少なくとも一
走査線の画像分以上の記憶容量を有する記憶手段を備え
、送信側には水平走査線毎に一定の時間量の画像を増加
又は、減少させて等測的に水平走査線毎に画像変換点を
変化させて送出する手段とを有する構成となっている。

作用本発明は上記した構成により、−水平走査線で送る画像
の量を一水平走査線分よりΔＴだけ増やすか、減らすか
して、表示画面が斜めになるようにし、斜めの傾斜度合
を毎フィールド変化するので秘話性が高くなるものであ
る。

実施例第１図、第２図に本発明の一実施例の送出画面の例を示
し、第３図、第４図に画像信号のメモリへの書込みと読
出しのタイミングを示す。

第１図において、正常な画面をＺとする時、本発明の一
例として、第３図の送受の時、画面Ｚは第１図のＡ、Ｃ
，Ｅの如く送られ、第４図の送受の時、ＺばＢ、Ｄ、Ｆ
の如く送られ、最上部２１Ｈ目の始−１：ｉ走査の始め
より遅延すると、Ａ。

Ｃ，には第２図に示すように、人工、Ｃｘ、Ｅｘとなり
、Ｂ、Ｄ、ＦはＢｘ、Ｄｘ、Ｆｘとなる。第２図の場合
は遅延量は、−走査線の画像成分の幅の半分になってい
る。

第５図は、上述した画像の処理を行う本発明の一実施例
の信号処理装置のブロック図である。図中１及び２はラ
インメモリで同一構造であり、ここでは４ｆｓｏ（約１
４　Ｍｌ（ｚ　）で書込み、読出しが可能とする（高速
が不可能なら、信号全直列−並列に変換して扱えばよい
）。５はテレビ受信機のチューナー・ＶＩＦ回路であり
、６は検波回路（ＤＥＴ）、７はＡ／Ｄコンバータ、８
Ａ　、　８ＢはＡＮＤゲート、８ＣはＯＲゲート、８Ｄ
は反転器、９はＤ／Ａコンバータである。１０は同期分
離回路、１１は同期分離回路１ｏの出力の水平走査線の
数を、垂直同期信号を基準にして数えるラインカウンタ
、１２は色副搬送波ｆｓｃ”’：再再生る再生回路、１
３はｆ８゜全４倍に逓倍する逓倍回路、１４は制御情報
の重畳されている１９Ｈ目のみ高レベルとなるゲートパ
ルス発生回路、１６は１９Ｈの制御信号全抜取る抜取口
路、４は抜取った制御信号から、２１Ｈ目の始点の遅延
量ｔｘ、ＩＨ当りの増減量Δτ全抜取ジ、書込み読出し
制御部（以下制御部とい′））３へ伝えるメモリ・デー
タ処理回路（以下処理回路という）であり、図中、制御
部３．処理回路４以外はデジタルテレビ或は文字放送受
信機に用いられている回路と、共通の機能２有している
。処理回路４は、ランチメモリ及び、ゲート等ハードロ
ジックで簡単に構成できる。制御部３は内部にマイコン
を具備すれば容易にその機能を満たし得る。ゲートアレ
イ等ノ・−ドロシックでも簡単に形成できる。

次に以上のように構成された信号処理装置について、第
１図〜第５図と共に動作を説明する。

先ず一水平走査線の画像成分の部分全５１．６μｓとし
、本発明の信号処理を施す部分を、２１Ｈ〜２６０Ｈの
２４０Ｈとする。尚、本実施例の説明では、１〜２６２
Ｈのフィールドについて述べるが、２６３Ｈから始まる
フィールドについても同一である。第１図人、Ｂの場合
は、１Ｈ当りの増減量ΔＴは５１．６／２４０＝０．２
１　Ｆ５１１Ｓ　、　Ｃ、Ｄ。

Ｅ、Ｆでは、ΔＴば５１．６／１２０＝０．４３１ｉｓ
となる。以下第１図、第３図と共に、Ａ、Ｃ，Ｅの場合
を考える。先ず、ΔＴ−０，４３の場合全労え、毎Ｈ，
５１，６μｓより、０．４３１ｔＳ余分に画像を送るも
のとし先ず、２０Ｈに２１Ｈ目の５１．６７７Ｓ　と、
２２Ｈ目の左端０．４３７１Ｓ分の画像を乗せて送出し
、受信し、受信側では、２１Ｈ目の５１．６１１Ｓ分を
ラインメモリ１（１）へ書込む。この間制御部３より、
ラインメモリ１を書込み状態にするパルスと、書込み位
置を決めるアドレス信号が制御部３から、ラインメモリ
１へ伝えらｒる。

ここで、サンプリングクロック４ｆ３゜との関係全燐れ
なイ。ΔＴ　＝３ｔとするとΔＴＸ２４０共８０．２８
５１１Ｓ　となる。従って、実際には、ΔＴ＝ｎ−ｔ　
　を−２４０＃　５０．２９７１Ｓで処理する事になる
。

５０、’２９　＝　Ｔと表わす。以下第１図（、Ｄ、Ｅ
ではｎ＝３、Ｂ、Ｄ、Ｆではｎ＝６とする。従って、第
３図で２０Ｈでは、２２Ｈ目の始めΔＴｉ送る０２１Ｈ
では、２２Ｈ目ので一ΔＴと、２３Ｈ目の２ΔＴ−ｉ送
る。以下同様である。読出しを考えると、２０Ｈにライ
ンメモリ１へ書込まれた２１Ｈ目の信号は、２１Ｈ目に
ラインメモリ１から読出され、制御部３から、ラインメ
モリ１へ読出しパルスと、読出しアドレスが与えられる
。読出しアドレスは、常に画面の左端、即ちメモリの「
φ」番地から始まればよい０メモリ全血列とすると７２
０ビツト（２４０Ｘ３．１２０Ｘ６　）となり、アドレ
スは１０ビツトでよい。一方、２０Ｈでの書込みは、２
１Ｈ目の信号７２０ビツトをラインメモリ１へ書込み、
ラインメモリ２（■）へ２２Ｈ目全３ビット書込むので
、ラインメモリ２の書込みアドレスは、即に１３」にな
っている。従って２１Ｈで、２２Ｈ目全ラインメモリ２
へ書込む時は、その捷ま、アドレスは「４」からスター
トさせ、７２０に達した時、ラインメモリ２への書込み
全停止し、ラインメモリ１を書込み状態とし、ラインメ
モリ１へ２３Ｈ目の左端６ビノトｆＭ込む。

以下同様に、２２Ｈではラインメモリ１へ２３Ｈ目の７
ビツト目から７２０ビツト目まで全書込み、２４Ｈ目の
９ビツトをラインメモリ２へ書込む。即ち書込みアドレ
スが７２０に達する毎に、書込むべきメモリをラインメ
モリ１と２と交互に切替え、アドレスカウンタは、Ｈ単
位で切替えず、常に「ア２０」で切替え、フィールド単
位で、（２１Ｈ目の書込み）アドレスを「φ」に戻せば
よい。

次に読出しについて考える。読出しは、送出の２１Ｈ目
の画像をラインメモリ１から読出し、送出の２２Ｈで２
２Ｈ目の画像をラインメモリ２から読出す。以下単純に
読出すラインメモＩＪ　′ｆｆ：１と２を交互に切替え
読み出しアドレスは全く同一でよい。２２Ｈ目から、７
２０を越えた後は、書込みメモＩＪ　ｆ切替えて書込・
読み出し全同時に行なう。即ち、読出、書込みのアドレ
ス処理が極めて単純である。画面の最下段全労えると、
ｎ＝３で送出の２５８Ｈに２６９Ｈの３ビツト、２６０
Ｈ目の７２０ビツトを送り２５８Ｈ目をラインメモリ２
から読出す時、同時に、ラインメモリ２へ２６０Ｈ目を
書込む。以上の如く、２５８Ｈまでの２３９Ｈで２４０
Ｈ分の画像が送れるｏｎ＝６とすると、１３８Ｈで１２
０Ｈ分送れるので、１１３９Ｈは無信号とし、１４０Ｈ
で、１６１Ｈ目を送れば、２０Ｈで２１Ｈ目を送る事と
同じ動作になる。この時、送出画は第１図Ｇとなる。予
め、２１Ｈ目の画像の始まりを一Σ−＝３６０ピットず
らすと第２図ムエ又はＣｘのようになる。いずｎも、上
述の方法で受信し、再生できる。送出は、フィールドメ
モリを２個備え、交互に読出せばよい。尚、２６０Ｈ目
の読み出しでは、３ビツトは概に送りの２６９Ｈで書込
まれているので、３ビット遅れで受信し書き込みつつ読
み出すことになる０次に、第１図Ｂ、Ｄの場合を考える。第４図に於て、１
Ｈ当り３ｔ（又ａｔ）だけ幅を狭くして送出する。即ち
、２０Ｈでは２１Ｈ目を右端３ビツトだけ短カ（（５０
，２９−０，２０９５）　７１５　で送シラインメモリ
１へ２１Ｈの７１７ビツトを書込み以下者Ｈｓｏ、２９
（＝７２０ピット）で送り２１Ｈの始めで２１Ｈの右端
の３ビットヲ送り、ラインメモリ１へ書込み、次に、２
２）１目の画像７２０−３Ｘ２＝γ１４ビツトをライン
メモリ２へ書込む。以下これを繰返す。書込みアドレス
が７２０になるまで、書込むべきメモリに変更せずアド
レスが７２０になる毎にラインメモリ１からラインメモ
リ２．ラインメモリ２からラインメモリ１へと１込みメ
モリを交互に切替える。読出しについて考えると、送９
の２１Ｈでラインメモリ１から２１Ｈ’！１７１７ビツ
ト読出し、右端の３ビツトは書込み、即読吊しである。

この３ビツトはタイミングさえ合わせられれば、ライン
メモリ１を介さずそのまま出力してもよい。以下読出し
メモリヲ交互に切替える０最下段を考えると、送出の２
６９Ｈの終りに、２６０Ｈ目の左端３ビツトを送ジ、ラ
インメモリ２へ書込んでおき、送りの２６ｏＨで、２６
０Ｈ目の７１７ビツトを送り、ラインメモリ２へ書込む
。読み出しは２６０Ｈ目では、３ピノ１−は、既に送り
の２５９Ｈで書込まれているので、３ビット遅れで受信
し書込みつつ読み出すことになる。以上はｎ＝３の場合
でアＺｆｉ：ｎ＝６の時は２０Ｈから１４０Ｈの１２１
Ｈ間１２０分分の画像を送るので、１４１Ｈでは第４図
２０Ｈの部分と同じ処理を行なうと、送りの１４１Ｈで
は表示できない。即ち１Ｈ分すき間をあけて表示する事
になる。これを防ぐには、１Ｈ分のメモＩＪＩｅ別に設
け、１４０Ｈ目まではＯＦＩゲート、８Ｃの出力を、メ
モリＩを介してＤ／人コンバータ９へ伝え、１４１Ｈ目
から、ライン）モリ■を介さずに直接ＯＲゲー）８Ｇか
らＤ／Ａコンバータ９へ伝えればよく、この場合、２１
）を送りの２２Ｈで読出し第４図で、メモリ１１分し１
４０Ｈ目’（ｉ７１４１　Ｈ目で読出し、送りの１４Ｈ
目の信号ｆ１４２Ｈ目で読出し、１４１Ｈ以閃の信号は
メモＩＪＩＩ−使わずに処理すｎば、全体Ｚ１Ｈ下へず
れて表示される。第１図のＣとＤの糸合せかＥ、Ｆであ
るが、Ｆでは、前述の如く、上半分が１ライン短かくな
るので、前記メモリ■は不要である。Ｅの場合はメモＩ
Ｊ　ｌを使えばよい。

Ａ〜Ｆの各種をフィールド毎に変え扛は秘話性が・　　
高くなる。

発明の効果以上のように本発明によ扛ば以下の優れた効果を奏する
ことができる。

（１）　　メモリアドレスの設定が簡単である。

（２）簡易な構成で秘話性金高く保つことができる。

（３）　　メモリが少なくてすみ、低コストに構成でき
る０

【図面の簡単な説明】

第１図、第２図は本発明の一実施例における信号処理装
置の信号処理状態を示す画面図、第３図。１　　第４図は同画像信号のメモリへの書込みと読出し
１　　のタイミングチャート、第５図は同信号処理装置
ｉ　　の構成２示すブロック図、第５図は従来の信号処
２　　理装置の画面例を示すＲ′ｕ図である。１　　１．２・・・・・・ラインメモリ、３・・・・・
・書込み読出しアドレス制御部、４・・・・・・メモリ
・データ処理回路、５・・・・・・チューナ・ＶＩＰ回
路、６・・・・・・検波回路、７・・・・・・Ａ／Ｄコ
ンバータ、８Ａ、８Ｂ・・・・・・ＡＮＤゲート、８Ｃ
・・・・・・ＯＲゲート、８Ｄ・・・・・・反転器、９
・・・・・・Ｄ／Ａコンバータ、１０・・・・・・同期
分離回路、１１・・・・・・ラインカウンタ、１２・・
・・・・再生回路、１３・・・・・・逓倍回路、１４・
・・・・・ゲートパルス発生回路、１５・・・・・・抜
取回路。代理人の氏名　弁理士　中　尾　敏　男　ほか１名Ｃリ
　　　　　　　　　　　　　Ｎ　　　　　　　　　　　
　　　　　　　へ＜　　　　　　　　　　　　　　Ｑ第１図

Claims

【特許請求の範囲】

（１）多数の水平走査線によって構成されている一つの
画面の信号を送受するシステムにおいて、走査線の送出
順を変えることなく、一つの走査線で送る画像の長さを
表示すべき長さよりもΔＴだけ長くし、表示画面の第１
番目の走査線には第１番目の画像全部と、第２番の走査
線の画像の中の左からΔＴの部分を乗せ、第ｎ番目の走
査線には、第ｎ番目の走査線の画像中左端からΔＴ×（
ｎ−１）を除いた部分と、第ｎ＋１番目の左からΔＴ×
ｎの部分を乗せて送る手段と、受信側では少なくとも一
走査線の画像分以上の記憶容量を有する記憶手段とを備
え、前記記憶手段から送出よりΔＴ以上遅らせて信号を
読み出すことを特徴とする信号処理装置。
（２）ΔＴの値を２種類以上用意し、ΔＴの値をランダ
ムに変更し、その変更に関する情報を画像とは別に送受
し、画面を再生することを特徴とする特許請求の範囲第
１項記載の信号処理装置。
（３）表示すべき画面の最初の水平走査線の画像を水平
走査期間の始まる点より、Δｔだけ遅らせたことを特徴
とする特許請求の範囲第１項記載の信号処理装置。
（４）記憶手段としてＣＣＤを用いたことを特徴とする
特許請求の範囲第１項記載の信号処理装置。
（５）多数の水平走査線によって構成されている一つの
画面の信号を送受するシステムにおいて、一つの走査線
で送る画像の長さを表示すべき長さよりもΔＴだけ短か
くし、表示画面の第１番目の走査線には第１番目の走査
線の画像の右からΔＴだけを除いた部分を乗せ、第２番
目の走査線に、第１番目の走査線の画像の残りΔＴの部
分と、第２番目の走査線の画像中、右からΔＴ×２の部
分を除いた画像をのせて送り、第ｎ番目では、第（ｎ−
１）番目の走査線の画像の残りΔＴ×（ｎ−１）の部分
と、第ｎ番目の走査線の右からΔＴ×ｎの部分を除いた
画像とを乗せて送る手段と、受信側では少なくとも一走
査線の画像分以上の記憶容量を有する記憶手段とを備え
、前記記憶手段から送出より１水平走査線分以上遅らせ
て信号を読み出すことを特徴とする信号処理装置。
（６）ΔＴの値を２種類以上用意し、ΔＴの値をランダ
ムに変更し、その変更に関する情報を画像とは別に送受
し、画面を再生することを特徴とする特許請求の範囲第
５項記載の信号処理装置。
（７）表示すべき画面の最初の水平走査線の画像を水平
走査期間の始まる点より、Δｔだけ遅らせたことを特徴
とする特許請求の範囲第５項記載の信号処理装置。
（８）記憶手段としてＣＣＤを用いたことを特徴とする
特許請求の範囲第５項記載の信号処理装置。