JP2005094240A - 固体撮像装置およびカメラシステム - Google Patents

固体撮像装置およびカメラシステム Download PDF

Info

Publication number
JP2005094240A
JP2005094240A JP2003323408A JP2003323408A JP2005094240A JP 2005094240 A JP2005094240 A JP 2005094240A JP 2003323408 A JP2003323408 A JP 2003323408A JP 2003323408 A JP2003323408 A JP 2003323408A JP 2005094240 A JP2005094240 A JP 2005094240A
Authority
JP
Japan
Prior art keywords
potential
imaging device
reset transistor
floating node
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003323408A
Other languages
English (en)
Other versions
JP3951994B2 (ja
Inventor
Tetsuo Nomoto
哲夫 野本
Eiji Makino
栄治 牧野
Keiji Mabuchi
圭司 馬渕
Tsutomu Haruta
勉 春田
Shinjiro Kameda
慎二郎 亀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003323408A priority Critical patent/JP3951994B2/ja
Priority to TW93127962A priority patent/TWI248763B/zh
Priority to CNB2004800332726A priority patent/CN100527791C/zh
Priority to PCT/JP2004/013552 priority patent/WO2005027511A1/ja
Priority to EP04773198A priority patent/EP1667440A4/en
Priority to US10/571,720 priority patent/US7626625B2/en
Publication of JP2005094240A publication Critical patent/JP2005094240A/ja
Priority to KR1020067005199A priority patent/KR101080568B1/ko
Application granted granted Critical
Publication of JP3951994B2 publication Critical patent/JP3951994B2/ja
Priority to US12/627,425 priority patent/US8072528B2/en
Priority to US13/295,361 priority patent/US8558932B2/en
Priority to US14/035,667 priority patent/US9129879B2/en
Priority to US14/632,658 priority patent/US20150249798A1/en
Priority to US14/747,958 priority patent/US9490291B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/441—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading contiguous pixels from selected rows or columns of the array, e.g. interlaced scanning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】非選択行からのノイズを小さくでき、明るいシーンにおける縦筋の発生を抑止でき、また、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要がなく、ドレイン線のドライバサイズの増大を防止でき、高速動作を確保できる固体撮像装置およびこれを撮像デバイスとして用いたカメラシステムを提供する。
【解決手段】フォトダイオード１１、フォトダイオード１１の信号をフローティングノードＮ１１に転送する転送トランジスタ１２、フローティングノードＮ１１の信号を垂直信号線２２に出力する増幅トランジスタ１３およびフローティングノードＮ１１をリセットするリセットトランジスタ１４を有する単位画素１０が行列状に配列したＭＯＳ型固体撮像装置において、リセットトランジスタ１４のゲート電圧を電源電位（たとえば３Ｖ）、グランド電位（０Ｖ）、負電源電位（たとえば、−１Ｖ）の３値により制御する。
【選択図】 図１

Description

本発明は、固体撮像装置およびカメラシステムに関し、特にＭＯＳ型固体撮像装置に代表されるＸ-Ｙアドレス型固体撮像装置およびこれを撮像デバイスとして用いたカメラシステムに関するものである。
Ｘ-Ｙアドレス型固体撮像装置、たとえばＭＯＳ型固体撮像装置として、単位画素が３トランジスタからなり、この単位画素が行列状に多数配列されてなる構成のものが知られている。
この場合の単位画素の構成を図８に示す。同図から明らかなように、単位画素１００は、フォトダイオード（ＰＤ）１０１、転送トランジスタ１０２、増幅トランジスタ１０３およびリセットトランジスタ１０４を有する。
上記の画素構成を採るＭＯＳ型固体撮像装置では、行が非選択の期間はドレイン線１０５からリセットトランジスタ１０４を通してフローティングノードＮ１０１の電位を低レベル（以下、Ｌレベルと記す）にしておき、行を選択するときはフローティングノードＮ１０１の電位を高レベル（以下、Ｈレベルと記す）にする動作が行われる。
このようなＭＯＳ型固体撮像装置では、リセットトランジスタ１０４はディプレッション型を用いている。これは、リセットトランジスタ１０４がオン時に、画素部の電源となるドレイン電圧とフローティングノード１０１の電位をバラツキなく一致させるためである。
したがって、リセットトランジスタ１０４がオン時のフローティングノード電位は、ドレイン線の電位レベルに一致する。ドレイン線の電位レベルとして、具体的にはたとえばに特許文献１にあるように、Ｈレベルが電源電位ＶＤＤであり、Ｌレベルが０．４〜０．７Ｖになる（Ｌレベルが０Ｖであってもよい）。
ここで、フローティングノードの電位について、選択行と非選択行についてそれぞれ考える。
まず、選択行の動作について考える。
ドレイン線がＨレベルに設定した後、リセットトランジスタ、転送トランジスタを順次オフ→オン→オフとし、リセット相電位とデータ相電位を出力する。相関２重サンプリング（ＣＤＳ）回路を介してこの信号の差分を光信号として出力する。
データ相電位の取得に際して、フォトダイオードの電荷をフローティングノードへ転送すると、フローティングノード電位が低下する。
次に、非選択行について考える。
リセットトランジスタおよび転送トランジスタの両方がオフ状態のままであり、ドレイン線だけがＨレベルとＬレベルの値を繰りかえす。
特開２００２−５１２６３号公報
ところが、従来のＭＯＳ型固体撮像装置では、リセットトランジスタがディプレッション構造を採用するために、リセットトランジスタがオフ状態（非選択行）においても、リーク電流によって、フローティングノード電位が上昇する（しきい値電圧Ｖｔｈが−１Ｖのとき、フローティングノード電位は１Ｖ程度）。
一方、選択行においてデータ相のフローティングノード電位はリセット相のそれの電位に比べて低くなる。これが特に光量が大きい場合には電圧が大きく変化（低下）し、非選択行のフローティングノードとの電位差が小さくなる。
その結果、非選択行に対して高い電位に設定されるべき選択行からの電位信号を読み取るものが、この電位差が明確でなくなるために、非選択行からのノイズが大きくなり、結果として、明るいシーンにおける縦筋が発生するという問題があった。
また、同じくリセットトランジスタがディプレッション構造を採用することに起因して、ドレイン配線の駆動回路からは、リセットトランジスタを介してフローティングノードの容量成分の影響が見える。ドレイン配線が全画素共通に接続されている場合には、全画素のドレイン配線容量だけでなく、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要が発生し、ドレイン線のドライバサイズの点からも、高速性の点からも問題となっていた。
本発明の目的は、非選択行からのノイズを小さくでき、明るいシーンにおける縦筋の発生を抑止でき、また、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要がなく、ドレイン線のドライバサイズの増大を防止でき、高速動作を確保できる固体撮像装置およびこれを撮像デバイスとして用いたカメラシステムを提供することにある。
上記目的を達成するため、本発明の第１の観点は、単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタとを有する固体撮像装置であって、前記リセットトランジスタのゲート電極に供給する電位の１つが、少なくとも負電位である。
本発明の第２の観点は、単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタを有する固体撮像装置であって、前記リセットトランジスタのゲート電極に３種類以上の電位を供給可能な手段を有する。
好適には、前記リセットトランジスタのゲート電極に供給する少なくとも３種類以上の電位のうち少なくとも１種類の電位の電圧が負電位である。
好適には、前記リセットトランジスタをオン状態からオフ状態にする際のゲート電位を、正のハイレベル電源電位から、グランドレベル電源電位を経て、負電源電位に設定可能な手段を有する。
また、好適には、プリチャージ相およびデータ相のサンプルホールドの両方のタイミングで、前記リセットトランジスタのゲート電位がグランド電位に設定されている。
また、好適には、この選択画素の前記リセットトランジスタのゲート電位がグランド電位に設定されている期間、非選択の画素のリセットトランジスタのゲート電位は負電位である。
本発明の第３の観点は、単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタを有し、前記リセットトランジスタのゲート電極に供給する電位の１つが、少なくとも負電位である固体撮像装置と、前記固体撮像装置の撮像部に入射光を導く光学系と、前記固体撮像装置の出力信号を処理する信号処理回路とを有する。
本発明の第４の観点は、単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタを有し、前記リセットトランジスタのゲート電極に３種類以上の電位を供給可能な手段を有する固体撮像装置と、前記固体撮像装置の撮像部に入射光を導く光学系と、前記固体撮像装置の出力信号を処理する信号処理回路とを有する。
上記構成の固体撮像装置およびこれを用いたカメラシステムにおいて、非選択時のリセットトランジスタのゲート電極に負電位を印加する。
これにより、共通ドレイン電源の立ち上がり時間が、ディプレッション型のリセットトランジスタを介したフローティングノード容量の影響を受けることがなくなる。
したがって、ディプレッション型リセットトランジスタを用いた場合においても、そのリセットトランジスタを介した電気的な接続が小さく抑えられる。
このために、共通ドレイン電源の立ち上がり時間が短くなる。または、ドレイン電源のドライバのサイズが小さくなる。これにより、高速動作と低チップサイズ化を実現できる。
また、ディプレッション型のリセットトランジスタを介した電気的な結合を抑えられるために、非選択行のフローティングノード電位が共通ドレイン線の電位に伴って変動（上昇）しない。
したがって、データ相のサンプリングのタイミングにおいて選択行と非選択行のフローティングノード電位の差異を明確にすることができる。
その結果として、光量が大きいときにも飽和たて筋の発生を抑制させることができる。 また、本発明によれば、リセットトランジスタのゲート電圧を電源電位、グランド電位、負電源電位の３値により制御する。
たとえば、リセットトランジスタをオン→オフする際のゲート電極の電圧を、電源電位から負電源電位に直接的にゲート電位を変化させる代わりに、電源電位から一度グランド電位に保持し、グランド電位に充放電を一度行った後、負電源電位に電位を設定する。
本発明によれば、非選択行からのノイズを小さくでき、明るいシーンにおける縦筋の発生を抑止できる。
また、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要がなく、ドレイン線のドライバサイズの増大を防止でき、高速動作を確保できる利点がある。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係るたとえばＭＯＳ型固体撮像装置の構成例を示す回路図である。なお、ＭＯＳ型固体撮像装置では、多数の単位画素が行列状に配列されることになるが、ここでは、図面の簡略化のために、２行×２列の画素配列として描いている。
図１において、単位画素１０は、光電変換素子である, たとえばフォトダイオード１１以外に、転送トランジスタ１２、増幅トランジスタ１３およびリセットトランジスタ１４の３つのＮ型ＭＯＳトランジスタを有する３トランジスタ構成となっている。
この画素構成において、フォトダイオード１１は、入射光をその光量に応じた電荷量の信号電荷（たとえば、電子）に光電変換して蓄積する。
転送トランジスタ１２は、フォトダイオード１１のカソードとフローティングノードＮ１１との間に接続され、ゲートが垂直選択線２１に接続されており、導通（オン）することによってフォトダイオード１１に蓄積されている信号電荷をフローティングノードＮ１１に転送する機能を持っている。
増幅トランジスタ１３は、垂直信号線２２と電源Ｖｄｄとの間に接続され、ゲートがフローティングノードＮ１１に接続されており、フローティングノードＮ１１の電位を垂直信号線２２に出力する機能を持っている。
リセットトランジスタ１４は、ドレイン（一方の主電極）がドレイン線（配線）２３に、ソース（他方の主電極）がフローティングノードＮ１１に、ゲートがリセット線２４にそれぞれ接続されており、フローティングノードＮ１１の電位をリセットする機能を持っている。
この単位画素１０が行列状に配置されてなる画素領域（撮像領域）において、垂直選択線２１、ドレイン線２３およびリセット線２４の３本の線は、画素配列の各行ごとに水平（Ｈ）方向（図の左右方向）に配線されており、垂直信号線２２は各列ごとに垂直（Ｖ）方向（図の上下方向）に配線されている。
そして、垂直選択線２１、ドレイン線２３およびリセット線２４は、垂直駆動回路（ＶＤＲＶ）を構成するＶシフトレジスタ２５によって駆動される。
垂直選択線２１およびリセット線２４は、Ｖシフトレジスタ２５の垂直選択パルスＴおよびリセットパルスＲを出力する各出力端に各行ごとに直接接続されている。ドレイン線２３は、Ｖシフトレジスタ２５のリセット電圧出力端に対して各行ごとにＰ型ＭＯＳトランジスタ２６を介して接続されている。Ｐ型ＭＯＳトランジスタ２６のゲートは接地されている。
本実施形態においては、Ｖシフトレジスタ２５は、ドレイン線２３を通してリセットトランジスタ１４を３値（４値以上であってもよい）で駆動することにより、選択行と非選択行のフローティングノードＮＤ１１の電位に電位差を設け、２つの選択行と非選択行の動作が明確にする。
たとえば本実施形態においては、リセットトランジスタ１４のゲート電極に供給する電位の１つが、少なくとも負電位である。
また、たとえば、Ｖシフトレジスタ２５は、リセットトランジスタ１４のゲート電極に供給する少なくとも３種類以上の電位のうち少なくとも１種類の電位の電圧が負電位として供給する。
また、Ｖシフトレジスタ２５は、リセットトランジスタ１４をオン状態からオフ状態にする際のゲート電位を、正のハイレベル電源電位から、グランドレベル電源電位を経て、負電源電位に設定することが可能である。
また、本実施形態においては、プリチャージ相およびデータ相のサンプルホールドの両方のタイミングで、リセットトランジスタ１４のゲート電位がグランド電位に設定されている。
そして、Ｖシフトレジスタ２５は、選択画素のリセットトランジスタ１４のゲート電位がグランド電位に設定されている期間、非選択の画素のリセットトランジスタ１４のゲート電位は負電位とする。
このリセットトランジスタ１４の駆動動作については後でさらに詳述する。
上記画素領域の垂直方向（図中の上下方向）に一方側において、各列ごとに、垂直信号線２２の一端とグランドとの間にＮ型ＭＯＳトランジスタからなる負荷トランジスタ２７が接続されている。この負荷トランジスタ２７は、そのゲートがロード（Ｌｏａｄ）線２８に接続されて定電流源の役目をする。
画素領域の垂直方向の他方側において、垂直信号線２２の他端には、Ｎ型ＭＯＳトランジスタからなるサンプルホールド（ＳＨ）スイッチ２９の一端（一方の主電極）が接続されている。このサンプルホールドスイッチ２９の制御端（ゲート）はＳＨ線３０に接続されている。
サンプルホールドスイッチ２９の他端（他方の主電極）には、サンプルホールド（ＳＨ）／ＣＤＳ(Correlated Double Sampling)回路３１の入力端が接続されている。
サンプルホールド／ＣＤＳ回路３１は、垂直信号線２２の電位Ｖｓｉｇをサンプルホールドし、相関二重サンプリング（ＣＤＳ）を行う回路である。
ここで、相関二重サンプリングとは、時系列で入力される２つの電圧信号をサンプリングしてその差分を出力する処理を言う。
サンプルホールド／ＣＤＳ回路３１の出力端と水平信号線３２との間には、Ｎ型ＭＯＳトランジスタからなる水平選択スイッチ３３が接続されている。
この水平選択スイッチ３３の制御端（ゲート）には、水平駆動回路（ＨＤＲＶ）を構成するＨシフトレジスタ３４から水平走査時に順次出力される水平走査パルスＨ（Ｈ１，Ｈ２，…）が与えられる。
水平走査パルスＨが与えられ、水平選択スイッチ３３がオンすることで、サンプルホールド／ＣＤＳ回路３１で相関二重サンプリング（ＣＤＳ）された信号が水平選択スイッチ３３を通して水平信号線３２に読み出される。
この読み出された信号Ｈｓｉｇは、水平信号線３５の一端に接続された出力アンプ３５を通して出力端子３６から出力信号Ｖｏｕｔとして導出される。
以下に、本実施形態における、リセットトランジスタ１４の駆動電位（ゲート電位）の幾つかの設定方法、並びにそれらの効果について、従来回路との比較を含めて説明する。
（設定方法１）
この方法では、非選択時のリセットトランジスタ１４のゲート電極に負電位を印加できるようにすることで、従来の課題を解決することができる。
図２（Ａ）〜（Ｇ）および図３（Ａ）〜（Ｇ）は、リセットトランジスタのゲート電圧をＶＲＳＴ＋（プラス側）とＶＲＳＴ−（マイナス側）の２値で動作させた場合の，選択行および非選択行におけるリセットトランジスタのゲート電位（ＲＳＴ線）Ｖ２４、転送トランジスタ１２のゲート電位（ＴＲ線）Ｖ２１、共通ドレイン電源電位Ｖ２３、フローティングノード電位ＶＮ１１を示す図である。
図２（Ａ）〜（Ｇ）がリセットトランジスタのゲート電圧をＶＲＳＴ＋（プラス側）で動作させた場合、図３（Ａ）〜（Ｇ）が本実施形態に係るリセットトランジスタのゲート電圧をＶＲＳＴ−（マイナス側）で動作させた場合を示す。
また、図において、比較のために、従来どおり（リセット・トランジスタのゲート電圧をＶＲＳＴ＋（プラス側）とＶＲＳＴ０（ゼロ電位））の２値動作におけるフローティングノード電位もあわせて示す。
従来回路では、図２（Ａ）〜（Ｇ）に示すように、共通ドレイン電源の立ち上がり時間が、ディプレッション型のリセットトランジスタ１４を介したフローティングノード容量の影響を受け、長いものとなっていた。
ところが、本実施形態に係る方法によれば、図３（Ａ）〜（Ｇ）に示すように、ディプレッション型リセットトランジスタ１４を用いた場合においても、そのリセットトランジスタ１４を介した電気的な接続が小さく抑えられる。
このために、共通ドレイン電源の立ち上がり時間が短くなる。または、ドレイン電源のドライバのサイズが小さくなる。これにより、高速動作と低チップサイズ化を実現できる。
また、従来回路では、図２（Ａ）〜（Ｇ）に示すように、非選択行のフローティングノード電位は、ディプレッション型のリセットトランジスタを介したリークの影響により、共通ドレイン電源の影響を受けてデータ相のサンプリング時間において上昇し、選択行と非選択行の電位差が小さくなる方向へ作用していた。
ところが、本実施形態に係る方法によれば、図３（Ａ）〜（Ｇ）に示すように、ディプレッション型のリセットトランジスタ１４を介した電気的な結合を抑えられるために、非選択行のフローティングノード電位が共通ドレイン線の電位に伴って変動（上昇）しない。
したがって、データ相のサンプリングのタイミングにおいて選択行と非選択行のフローティングノード電位の差異を明確にすることができる。
その結果として、光量が大きいときにも飽和たて筋の発生を抑制させることができる。
（設定方法２）
この方法では、リセットトランジスタ１４のゲート電圧を電源電位（たとえば、３Ｖ）、グランド電位（０Ｖ）、負電源電位（たとえば、−１Ｖ）の３値を制御する機能を搭載することで、従来の課題を解決することができる。
前述したように、ＭＯＳ型固体撮像装置ではリセットトランジスタとしてはディプレッション型を用いている。これにより、リセットトランジスタがオン時にそのリセットバラツキを低減できるメリットがある。
一方、このとき、第１に非選択行と選択行のフローティングノード電位の差異が明確でなくなること、第２に共通ドレイン電源の立場からは、高速性およびチップサイズの問題があった。
そこで、本実施形態においては、非選択行のリセットトランジスタのＬレベル電位を負電位に設定する。
ＭＯＳ型固体撮像装置に負電位を供給するためには、外部電源から供給する方法と、内部回路で負電位を発生させる方法の２種類が考えられる。
従来のリセットトランジスタのゲートの振幅（電源電位とグランド電位の振幅）に比べて、上記方法による負電位を用いる場合にはその振幅が大きくなるために、回路の充放電の電荷量が大きく、各電位発生回路（または電源）に負担がかかるおそれがある。
また、そのために負電位を内部生成する回路では、振幅分だけの電荷供給能力を大きくする必要があり、そのためにチップサイズが増大する。
特に、内部回路で発生させる負電源の場合には、発生電位に回路ノイズが重畳する。負電源電位の供給先であるリセットトランジスタ１４のゲートは、フローティングノードＮ１１と容量結合しているために、負電源電位の変動がそのままセンサ・ノイズとなって現れる。
これらの問題を解決するために、本実施形態においては、リセットトランジスタ１４のゲート電圧を電源電位（たとえば３Ｖ）、グランド電位（０Ｖ）、負電源電位（たとえば、−１Ｖ）の３値を制御する機能を搭載する。
たとえば、図４（Ａ）〜（Ｇ）に示すように、電荷供給能力の問題については、リセットトランジスタ１４のゲート電位を３値駆動することにより負電源発生回路の負担を低減できる。
これまでは、リセットトランジスタをオン→オフする際のゲート電極の電圧は、電源電位から負電源電位に直接的にゲート電位を変化させていた。
本実施形態に係る３値駆動機能を可能にすることにより、電源電位から一度グランド電位に保持し、グランド電位に充放電を一度行った後、負電源電位に電位を設定する機能を搭載することで、先の問題を解決することができる。
簡単には、電源電位が３Ｖ、グランド電位を０Ｖ、負電源電位を−１Ｖとすると、以下の効果を得ることができる。
従来の電源電位から負電源電位にダイレクトに電圧変化する場合には、回路容量をＣ［Ｆ］とすると、その充放電電荷量はＱ＝Ｃ（Ｖ1―Ｖ2）＝４Ｃとなり、負電源発生回路には４Ｃの負担が発生する。
一方、グランド電位を一度経由する場合には、負電源発生回路が引き抜くのに必要な電位差は１Ｖだから充放電電荷量は１Ｃになり、従来の方法の４分の１の負担に低減される。
また、内部回路で発生させる負電源の場合には、発生電位に回路ノイズが重畳する。負電源電位の供給先であるリセットトランジスタ１４のゲートはフローティングノードＮ１１と容量結合しているために、負電源電位の変動がそのままセンサ・ノイズとなって現れる。
ところで、内部回路にて生成する負電源電位の変動に対して、グランド電位の電位変動は小さい。
これを利用して、たとえば図５（Ａ）〜（Ｇ）に示すように、選択行において、プリチャージ相およびデータ相のサンプル・ホールドのタイミング期間にグランド電位にリセット・トランジスタのゲート電極電位を固定する（非選択行のリセット・トランジスタのゲート電位は常に負電位に固定される）。
これにより、負電位への変化回数が少なくなるため、負電荷の供給負担が低減されるだけでなく、負電源発生回路の電位変動によるフローティングノード電位の容量結合性の変動によるノイズ影響が抑えられる。
さらに、リセットゲートを選択行は０Ｖ、非選択行は負電位とすることで、選択行と非選択行のフローティングノード電位に必ず有為な差がつくので、明るいシーンにおいても、縦筋を防止することができる。
さらにまた、たとえば図６（Ａ）〜（Ｇ）に示すように、図４（Ａ）〜（Ｇ）に関連つ付けた方法と図５（Ａ）〜（Ｇ）に関連つ付けた方法、すなわち、リセットトランジスタ１４をオフにする際に、グランドレベル（０）を経由して負電位とする方法と、サンプルホールドのタイミングをグランドレベルとする方法を複合した駆動によれば、さらに２つの効果が同時に得られる。
次に、上記構成の本実施形態に係るＭＯＳ型固体撮像装置の動作例について、説明する。ここでは、図１の左下の画素に着目して説明するものとし、一例としてリセットトランジスタ１４のゲート電圧を電源電位（たとえば、３Ｖ）、グランド電位（０Ｖ）、負電源電位（たとえば、−１Ｖ）の３値を制御する方法を採用する場合を例として説明する。
先ず、非選択時は、フローティングノードＮ１１の電位は０．５Ｖとなっている。このとき、Ｖシフトレジスタ２５からリセット電圧Ｂ１として電源電圧ｄｄ、たとえば３．０Ｖが出力されておりドレイン線２３の電位も電源電圧Ｖｄｄになっている。
ロード線２８に与えるロード（Ｌｏａｄ）信号をたとえば１．０Ｖとし、次にＶシフトレジスタ２５からＨレベルのリセット信号Ｒ１を出力する。すると、リセットトランジスタ１４が導通するため、フローティングノードＮ１１はリセットトランジスタ１４を通してドレイン線２３とつながり、その電位がリセットトランジスタ１４のチャネル電圧で決まるＨレベル、たとえば２．５Ｖにリセットされる。これにより、増幅トランジスタ１３のゲート電位も２．５Ｖとなる。
垂直信号線２２の電位Ｖｓｉｇ１は、垂直信号線２２につながる複数の画素の増幅トランジスタのうち最もゲート電圧の高いものによって決まり、その結果、フローティングノードＮ１１の電位によって垂直信号線２２の電位Ｖｓｉｇ１が決まる。具体的には、増幅トランジスタ１３が負荷トランジスタ２７とソースフォロアを形成し、その出力電圧が画素電位Ｖｓｉｇ１として垂直信号線２２上に現れる。このときの電位Ｖｓｉｇ１がリセットレベルの電圧となる。このリセットレベルの電圧は、サンプルホールドスイッチ２９を通してサンプルホールド／ＣＤＳ回路３１に入力される。
次に、Ｖシフトレジスタ２５から出力される垂直選択パルスＴ１をＨレベルにする。すると、転送トランジスタ１２が導通し、フォトダイオード１１で光電変換され、蓄積された信号電荷（本例では、電子）をフローティングノードＮ１１に転送する（読み出す）。これにより、増幅トランジスタ１３のゲート電位が、フォトダイオード１１からフローティングノードＮ１１に読み出された信号電荷の信号量に応じて負の方向に変化し、それに応じて垂直信号線２２の電位Ｖｓｉｇ１も変化する。
このときの電位Ｖｓｉｇ１が本来の信号レベルの電圧となる。この信号レベルの電圧は、サンプルホールドスイッチ２９を通してサンプルホールド／ＣＤＳ回路３１に入力される。そして、サンプルホールド／ＣＤＳ回路３１では、先のリセットレベルの電圧と今回の信号レベルの電圧との差分をとり、この差分電圧を保持する処理が行われる。
次に、Ｖシフトレジスタ２５から出力されるリセット電圧Ｂ１を０Ｖにする。このとき、ドレイン線２３を通して画素１０に与えられるリセット電圧Ｂ１’は０Ｖではなく、Ｐ型ＭＯＳトランジスタのチャネル電圧で決まり、たとえば０．５Ｖになる。
その状態において、Ｖシフトレジスタ２５からＨレベルのリセット信号Ｒ１を出力すると、リセットトランジスタ１４が導通するため、フローティングノードＮ１１はリセットトランジスタ１４を通してドレイン線２３とつながり、その電位がドレイン線２３の電位、即ち０．５Ｖになり、画素１０が非選択の状態に復帰する。
このとき、リセットトランジスタ１４のゲートには、リセット線２４を通してリセットトランジスタ１４をオン→オフする際に、電源電位３Ｖから負電源電位に直接的にゲート電位を変化させるのではなく、電源電位から一度グランド電位０Ｖに保持し、グランド電位に充放電を一度行った後、負電源電位に電位−１Ｖに設定する。これにより、負電源発生回路が引き抜くのに必要な電位差は１Ｖとなり、充放電電荷量が少なくなり回路の負担が低減される。
この非選択状態では、フローティングノードＮ１１の電位が０Ｖではなく０．５Ｖなので、転送トランジスタ１２を通して電子がフォトダイオード１１にリークすることが防止される。ここで、フローティングノードＮ１１の電位が０．５Ｖとなるのは、Ｖシフトレジスタ２５のリセット電圧出力端とドレイン線２３との間に接続されたＰ型ＭＯＳトランジスタ２６の作用による。
上述した一連の動作で１行目の画素が全て同時に駆動され、１行分の信号がサンプルホールド／ＣＤＳ回路３１に同時に保持（記憶）される。その後、フォトダイオード１１での光電変換（露光）および光電子の蓄積期間に入る。
そして、この光電子蓄積期間にＨシフトレジスタ３４が水平走査の動作を開始し、水平走査パルスＨ１，Ｈ２，…を順次出力する。これにより、水平選択スイッチ３３が順次導通し、サンプルホールド／ＣＤＳ回路３１に保持されていた信号を順に水平信号線３２に導出する。
同様の動作を次には２行目の画素について行えば、２行目の画素の画素信号が読み出される。以降、Ｖシフトレジスタ２５で順次垂直走査することによって全ての行の画素信号を読み出すことができ、また各行ごとにＨシフトレジスタ３４で順次水平走査することによって全画素の信号を読み出すことができる。
上述したように、単位画素１０が転送トランジスタ１２、増幅トランジスタ１３およびリセットトランジスタ１４を有する３トランジスタ構成のＭＯＳ型固体撮像装置において、リセットトランジスタ１４のゲート電圧を電源電位（たとえば３Ｖ）、グランド電位（０Ｖ）、負電源電位（たとえば、−１Ｖ）の３値により制御するようにしたので、非選択行からのノイズを小さくでき、明るいシーンにおける縦筋の発生を抑止できる。
また、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要がなく、ドレイン線のドライバサイズの増大を防止でき、高速動作を確保できる利点がある。
図７は、本発明に係るカメラシステムの構成の概略を示すブロック図である。
本カメラシステム４０は、撮像デバイス４１と、この撮像デバイス４１の画素領域に入射光を導く光学系、たとえば入射光（像光）を撮像面上に結像させるレンズ４２と、撮像デバイス４１を駆動する駆動回路４３と、撮像デバイス４１の出力信号を処理する信号処理回路４４などを有する構成となっている。
このカメラシステムにおいて、撮像デバイス４１として、上記実施形態に係る固体撮像装置、即ち単位画素１０がフォトダイオード１１の外に、転送トランジスタ１２、増幅トランジスタ１３およびリセットトランジスタ１４を有する３トランジスタ構成で、かつリセットトランジスタのゲート電極に供給する電位の１つが、少なくとも負電位であり、あるいはリセットトランジスタのゲート電極に３種類以上の電位を供給可能な構成を有するＭＯＳ型固体撮像装置が用いられる。
駆動回路４３は、図１におけるＶシフトレジスタ２５やＨシフトレジスタ３４を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を発生するタイミングジェネレータ（図示せず）を有し、先述した動作例で説明した駆動を実現すべく、撮像デバイス（ＭＯＳ型固体撮像装置）４１を駆動する。信号処理回路４４は、ＭＯＳ型固体撮像装置４１の出力信号Ｖｏｕｔに対して種々の信号処理を施して映像信号として出力する。
このように、本カメラシステムによれば、先述した実施形態に係るＭＯＳ型固体撮像装置を撮像デバイス４１として用いることにより、当該ＭＯＳ型固体撮像装置が非選択行からのノイズを小さくでき、明るいシーンにおける縦筋の発生を抑止でき、また、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要がなく、ドレイン線のドライバサイズの増大を防止でき、高速動作を確保できることから、小回路規模・低消費電力にて雑音の少ない、高画質の撮像画像を得ることができる。
本発明の一実施形態に係るたとえばＭＯＳ型固体撮像装置の構成例を示す回路図である。 リセットトランジスタのゲート電圧をＶＲＳＴ＋（プラス側）で動作させた場合の、選択行および非選択行におけるリセットトランジスタのゲート電位、転送トランジスタのゲート電位、共通ドレイン電源電位、フローティングノード電位を示す図である。 リセットトランジスタのゲート電圧をＶＲＳＴ＋（プラス側）とＶＲＳＴ−（マイナス側）の２値で動作させた場合の、選択行および非選択行におけるリセットトランジスタのゲート電位、転送トランジスタのゲート電位、共通ドレイン電源電位、フローティングノード電位を示す図である。 リセットトランジスタのゲート電圧を３値駆動する方法を説明するための図である。 リセットトランジスタのゲート電圧を３値駆動する方法を説明するための図であって、負電位を利用しつつプリチャージ相とデータ相のサンプルホールドがグランド電位に設定する方法を説明するための図である。 リセットトランジスタをオフにする際に、グランドレベルを経由して負電位とする方法と、サンプルホールドのタイミングをグランドレベルとする方法を複合した方法を説明するための図である。 本発明に係るカメラシステムの構成の一例を示すブロック図である。 従来技術の課題を説明するための単位画素の構成図である。
符号の説明
１０…単位画素、１１…フォトダイオード、１２…転送トランジスタ、１３…増幅トランジスタ、１４…リセットトランジスタ、２２…垂直信号線、２３…ドレイン線、２４…リセット線、２５…Ｖシフトレジスタ、２６…Ｐ型ＭＯＳトランジスタ、３１…サンプルホールド／ＣＤＳ回路、３２…水平信号線、３４…Ｈシフトレジスタ。

Claims (8)

  1. 単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタとを有する固体撮像装置であって、
    前記リセットトランジスタのゲート電極に供給する電位の１つが、少なくとも負電位である
    固体撮像装置。
  2. 単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタを有する固体撮像装置であって、
    前記リセットトランジスタのゲート電極に３種類以上の電位を供給可能な手段を有する
    固体撮像装置。
  3. 前記リセットトランジスタのゲート電極に供給する少なくとも３種類以上の電位のうち少なくとも１種類の電位の電圧が負電位である
    請求項２記載の固体撮像装置。
  4. 前記リセットトランジスタをオン状態からオフ状態にする際のゲート電位を、正のハイレベル電源電位から、グランドレベル電源電位を経て、負電源電位に設定可能な手段を有する
    請求項３記載の固体撮像装置。
  5. プリチャージ相およびデータ相のサンプルホールドの両方のタイミングで、前記リセットトランジスタのゲート電位がグランド電位に設定されている
    請求項３記載の固体撮像装置。
  6. 選択画素の前記リセットトランジスタのゲート電位がグランド電位に設定されている期間、非選択の画素のリセットトランジスタのゲート電位は負電位である
    請求項５記載の固体撮像装置。
  7. 単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタを有し、前記リセットトランジスタのゲート電極に供給する電位の１つが、少なくとも負電位である固体撮像装置と、
    前記固体撮像装置の撮像部に入射光を導く光学系と、
    前記固体撮像装置の出力信号を処理する信号処理回路と
    を有するカメラシステム。
  8. 単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタを有し、前記リセットトランジスタのゲート電極に３種類以上の電位を供給可能な手段を有する固体撮像装置と、
    前記固体撮像装置の撮像部に入射光を導く光学系と、
    前記固体撮像装置の出力信号を処理する信号処理回路と
    を有するカメラシステム。
JP2003323408A 2003-09-16 2003-09-16 固体撮像装置およびカメラシステム Expired - Fee Related JP3951994B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2003323408A JP3951994B2 (ja) 2003-09-16 2003-09-16 固体撮像装置およびカメラシステム
TW93127962A TWI248763B (en) 2003-09-16 2004-09-16 Solid-state imaging device and camera system
CNB2004800332726A CN100527791C (zh) 2003-09-16 2004-09-16 固态成像装置以及照相机系统
PCT/JP2004/013552 WO2005027511A1 (ja) 2003-09-16 2004-09-16 固体撮像装置およびカメラシステム
EP04773198A EP1667440A4 (en) 2003-09-16 2004-09-16 SOLID STATE IMAGING DEVICE AND CAMERA SYSTEM
US10/571,720 US7626625B2 (en) 2003-09-16 2004-09-16 Solid-state imaging device and camera system
KR1020067005199A KR101080568B1 (ko) 2003-09-16 2006-03-15 고체 촬상 장치 및 카메라 시스템
US12/627,425 US8072528B2 (en) 2003-09-16 2009-11-30 Solid state imaging device and camera system
US13/295,361 US8558932B2 (en) 2003-09-16 2011-11-14 Solid state imaging device and camera system
US14/035,667 US9129879B2 (en) 2003-09-16 2013-09-24 Solid state imaging device and camera system
US14/632,658 US20150249798A1 (en) 2003-09-16 2015-02-26 Solid state imaging device and camera system
US14/747,958 US9490291B2 (en) 2003-09-16 2015-06-23 Solid state imaging device and camera system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003323408A JP3951994B2 (ja) 2003-09-16 2003-09-16 固体撮像装置およびカメラシステム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007062288A Division JP4380716B2 (ja) 2007-03-12 2007-03-12 固体撮像装置およびカメラシステム

Publications (2)

Publication Number Publication Date
JP2005094240A true JP2005094240A (ja) 2005-04-07
JP3951994B2 JP3951994B2 (ja) 2007-08-01

Family

ID=34308692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003323408A Expired - Fee Related JP3951994B2 (ja) 2003-09-16 2003-09-16 固体撮像装置およびカメラシステム

Country Status (7)

Country Link
US (6) US7626625B2 (ja)
EP (1) EP1667440A4 (ja)
JP (1) JP3951994B2 (ja)
KR (1) KR101080568B1 (ja)
CN (1) CN100527791C (ja)
TW (1) TWI248763B (ja)
WO (1) WO2005027511A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007099727A1 (ja) * 2006-03-03 2007-09-07 Sharp Kabushiki Kaisha 増幅型固体撮像装置
JP2007336306A (ja) * 2006-05-17 2007-12-27 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
US7825974B2 (en) 2006-12-28 2010-11-02 Canon Kabushiki Kaisha Solid-state image sensor and imaging system
US7952627B2 (en) 2007-06-01 2011-05-31 Sharp Kabushiki Kaisha Solid-state image capturing apparatus and electric information device
WO2011111490A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2016178408A (ja) * 2015-03-19 2016-10-06 キヤノン株式会社 固体撮像装置及びその駆動方法、並びに撮像システム
WO2018020858A1 (ja) * 2016-07-29 2018-02-01 ソニー株式会社 撮像素子および撮像装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5080127B2 (ja) * 2007-05-08 2012-11-21 オリンパス株式会社 固体撮像装置、並びにそれを用いたビデオカメラ及びデジタルスチルカメラ
GB0724983D0 (en) * 2007-12-21 2008-01-30 Cmosis Nv Pixel array with reduced sensitivity to defects
JP5645553B2 (ja) * 2010-08-30 2014-12-24 キヤノン株式会社 固体撮像装置及び撮像システム
JP2013062611A (ja) * 2011-09-12 2013-04-04 Sony Corp 固体撮像素子およびカメラシステム
JP5646420B2 (ja) 2011-09-14 2014-12-24 株式会社東芝 固体撮像装置
JP5893329B2 (ja) * 2011-10-14 2016-03-23 オリンパス株式会社 撮像装置および内視鏡装置
WO2013088644A1 (ja) * 2011-12-14 2013-06-20 パナソニック株式会社 固体撮像装置及び撮像装置
JP6132500B2 (ja) * 2012-09-24 2017-05-24 キヤノン株式会社 撮像装置、撮像装置の駆動方法、および撮像システム。
WO2015198877A1 (ja) * 2014-06-25 2015-12-30 ソニー株式会社 撮像素子および撮像素子の駆動方法、電子機器、並びにプログラム
EP3367667A4 (en) 2015-10-20 2019-05-15 Olympus Corporation IMAGING DEVICE, ENDOSCOPE AND ENDOSCOPE SYSTEM
US10044948B2 (en) * 2015-11-12 2018-08-07 Omnivision Technologies, Inc. Image sensor global shutter supply circuit with variable bandwidth
US20220134202A1 (en) * 2020-10-30 2022-05-05 Christopher J. Weeks Irregular surface playing board and methods of use thereof

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795829B2 (ja) 1988-07-26 1995-10-11 株式会社東芝 固体撮像装置
US5288988A (en) * 1990-08-07 1994-02-22 Canon Kabushiki Kaisha Photoconversion device having reset control circuitry
JPH0817642B2 (ja) 1993-09-28 1996-02-28 釧石工業株式会社 海底の清掃方法
JP3432051B2 (ja) * 1995-08-02 2003-07-28 キヤノン株式会社 光電変換装置
GB2318473B (en) 1996-10-17 2000-11-29 Sony Corp Solid state imaging device,signal processing method and camera
JP3571226B2 (ja) 1998-09-10 2004-09-29 株式会社東芝 固体撮像装置
JP3031367B1 (ja) * 1998-12-02 2000-04-10 日本電気株式会社 イメージセンサ
US6218656B1 (en) * 1998-12-30 2001-04-17 Eastman Kodak Company Photodiode active pixel sensor with shared reset signal row select
JP2000209508A (ja) 1999-01-19 2000-07-28 Toshiba Corp 固体撮像装置
JP3621844B2 (ja) * 1999-02-24 2005-02-16 シャープ株式会社 増幅型固体撮像装置
US6783073B2 (en) * 2000-04-18 2004-08-31 Renesas Technology Corp. Image input system
JP3750502B2 (ja) * 2000-08-03 2006-03-01 ソニー株式会社 固体撮像装置およびカメラシステム
US6566697B1 (en) 2000-11-28 2003-05-20 Dalsa, Inc. Pinned photodiode five transistor pixel
JP3724374B2 (ja) * 2001-01-15 2005-12-07 ソニー株式会社 固体撮像装置及びその駆動方法
JP3628970B2 (ja) * 2001-02-08 2005-03-16 松下電器産業株式会社 固体撮像装置及びその駆動方法
JP2003143480A (ja) 2001-11-06 2003-05-16 Sony Corp 固体撮像装置およびその駆動方法
JP4164733B2 (ja) * 2002-02-05 2008-10-15 ソニー株式会社 固体撮像装置及びその駆動方法
JP4132850B2 (ja) * 2002-02-06 2008-08-13 富士通株式会社 Ｃｍｏｓイメージセンサおよびその制御方法
JP3956199B2 (ja) * 2002-02-20 2007-08-08 シャープ株式会社 固体撮像装置の製造方法およびその製造方法において使用するマスク
JP4257064B2 (ja) * 2002-02-21 2009-04-22 エルピーダメモリ株式会社 昇圧電位発生回路及び制御方法
US7443427B2 (en) * 2002-08-23 2008-10-28 Micron Technology, Inc. Wide dynamic range linear-and-log active pixel
JP2004134867A (ja) * 2002-10-08 2004-04-30 Canon Inc 固体撮像装置、その駆動方法、及び撮像システム
US7709777B2 (en) * 2003-06-16 2010-05-04 Micron Technology, Inc. Pumps for CMOS imagers
JP4403387B2 (ja) * 2004-04-26 2010-01-27 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
WO2015120328A1 (en) * 2014-02-07 2015-08-13 Rambus Inc. Feedthrough-compensated image sensor
JP7095829B2 (ja) * 2017-08-29 2022-07-05 住ベシート防水株式会社 固定部材および防水構造

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007099727A1 (ja) * 2006-03-03 2007-09-07 Sharp Kabushiki Kaisha 増幅型固体撮像装置
US8144225B2 (en) 2006-03-03 2012-03-27 Sharp Kabushiki Kaisha Amplification type solid-state imaging device
JP2007336306A (ja) * 2006-05-17 2007-12-27 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
US8063967B2 (en) 2006-12-28 2011-11-22 Canon Kabushiki Kaisha Solid-state image sensor and imaging system
US7825974B2 (en) 2006-12-28 2010-11-02 Canon Kabushiki Kaisha Solid-state image sensor and imaging system
US7952627B2 (en) 2007-06-01 2011-05-31 Sharp Kabushiki Kaisha Solid-state image capturing apparatus and electric information device
WO2011111490A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8976155B2 (en) 2010-03-08 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US9111836B2 (en) 2010-03-08 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2016178408A (ja) * 2015-03-19 2016-10-06 キヤノン株式会社 固体撮像装置及びその駆動方法、並びに撮像システム
WO2018020858A1 (ja) * 2016-07-29 2018-02-01 ソニー株式会社 撮像素子および撮像装置
CN109479103A (zh) * 2016-07-29 2019-03-15 索尼公司 成像元件和成像设备
US10707264B2 (en) 2016-07-29 2020-07-07 Sony Corporation Image sensor and imaging apparatus
CN109479103B (zh) * 2016-07-29 2021-07-20 索尼公司 图像传感器和成像装置
US11114498B2 (en) 2016-07-29 2021-09-07 Sony Corporation Image sensor and imaging apparatus

Also Published As

Publication number Publication date
CN1879402A (zh) 2006-12-13
KR20060073957A (ko) 2006-06-29
KR101080568B1 (ko) 2011-11-04
TW200524412A (en) 2005-07-16
CN100527791C (zh) 2009-08-12
US9490291B2 (en) 2016-11-08
EP1667440A1 (en) 2006-06-07
US9129879B2 (en) 2015-09-08
US20070024726A1 (en) 2007-02-01
US20140022428A1 (en) 2014-01-23
US7626625B2 (en) 2009-12-01
US20100073536A1 (en) 2010-03-25
US20120105698A1 (en) 2012-05-03
US8072528B2 (en) 2011-12-06
US20150334270A1 (en) 2015-11-19
EP1667440A4 (en) 2009-06-03
TWI248763B (en) 2006-02-01
JP3951994B2 (ja) 2007-08-01
US20150249798A1 (en) 2015-09-03
US8558932B2 (en) 2013-10-15
WO2005027511A1 (ja) 2005-03-24

Similar Documents

Publication Publication Date Title
US9490291B2 (en) Solid state imaging device and camera system
US7545425B2 (en) Solid-state image pickup device and camera system
JP4161855B2 (ja) 固体撮像装置、駆動制御方法及び駆動制御装置
US7787037B2 (en) Imaging method that continuously outputs a signal based on electric charges generated by a selected pixel unit without performing an operation of deselecting the selected pixel unit
KR100940637B1 (ko) 고체 촬상 장치 및 카메라 시스템
US7268331B2 (en) Solid-state imaging device, method for driving the same, and camera
JP4673396B2 (ja) 撮像装置及び撮像システム
JP4380716B2 (ja) 固体撮像装置およびカメラシステム
US9762839B2 (en) Image capturing apparatus, image capturing system, and method for driving image capturing apparatus
US20120050594A1 (en) Solid-state image pickup apparatus and image pickup system
KR100621558B1 (ko) Ｃｍｏｓ 이미지 센서 및 그 구동 방법
US8098315B2 (en) Solid state imaging apparatus, solid state imaging device driving method and camera

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070416

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees