WO2015198877A1 - 撮像素子および撮像素子の駆動方法、電子機器、並びにプログラム - Google Patents

撮像素子および撮像素子の駆動方法、電子機器、並びにプログラム Download PDF

Info

Publication number
WO2015198877A1
WO2015198877A1 PCT/JP2015/066831 JP2015066831W WO2015198877A1 WO 2015198877 A1 WO2015198877 A1 WO 2015198877A1 JP 2015066831 W JP2015066831 W JP 2015066831W WO 2015198877 A1 WO2015198877 A1 WO 2015198877A1
Authority
WO
WIPO (PCT)
Prior art keywords
negative voltage
supply unit
read transistor
transistor
read
Prior art date
Application number
PCT/JP2015/066831
Other languages
English (en)
French (fr)
Inventor
晃史 上村
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to CN201580031849.8A priority Critical patent/CN106464821B/zh
Priority to KR1020167031833A priority patent/KR102383184B1/ko
Priority to US15/318,773 priority patent/US10021332B2/en
Priority to JP2016529286A priority patent/JP6609553B2/ja
Publication of WO2015198877A1 publication Critical patent/WO2015198877A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Definitions

  • the present technology relates to an imaging device, an imaging device driving method, an electronic device, and a program, and more particularly, to an imaging device, an imaging device driving method, an electronic device, and a program that can improve image quality.
  • a conventional CMOS (Complementary Metal Oxide Semiconductor) image sensor has a read control signal line TR (0 to m: m) connected to the gate of the read transistor in order to improve pixel characteristics when the pixel signal read transistor is turned off.
  • the negative voltage VRL generated by the charge pump is inputted through an identifier for identifying the readout row. That is, since all the pixel signal readout transistors are OFF except for the readout row, the negative voltage VRL is input to almost all readout control signal lines.
  • the vertical transfer line VSL (0 to n: n is an identifier for identifying the vertical transfer line VSL).
  • the floating diffusion FD (0 to i: i is an identifier for identifying the floating diffusion FD) and a coupling component, the vertical transfer line VSL (0 to n) and the floating diffusion FD (0 to i)
  • the fluctuation component of the negative voltage VRL degrades the pixel data of the vertical transfer lines VSL (0 to n).
  • the coupling amount and the transfer load increase in proportion to the number of pixels, which is disadvantageous for increasing the size of the image sensor.
  • the present technology has been made in view of such circumstances, and in particular, can improve the image quality by suppressing the fluctuation of the negative voltage without increasing the negative voltage capacity.
  • An image sensor includes a plurality of photodiodes that generate charges according to the intensity of incident light for each pixel, a read transistor that reads charges generated by the photodiodes, and the read transistor is turned on.
  • a first negative voltage supply unit that supplies a negative voltage to the read transistor if not, and a second negative voltage supply unit that supplies a negative voltage to the read transistor if the read transistor is not turned on, The first negative voltage generator and the second negative voltage generator are switched to supply the negative voltage.
  • the negative voltage is supplied by the first negative voltage supply unit, and otherwise, the negative voltage is switched by the second negative voltage supply unit. You can make it.
  • a pulse generator for generating a pulse signal can be further included.
  • the first negative signal is generated.
  • the negative voltage can be supplied from the second negative voltage supply unit by the voltage supply unit.
  • the first negative voltage supply unit and the second negative voltage supply unit may have a first negative voltage capacity and a second negative voltage capacity, respectively.
  • the first negative voltage capacity and the second negative voltage capacity can be charged by a charge pump circuit.
  • the read transistors in the other non-selected rows from the first negative voltage supply unit with respect to the read transistors in the row sharing the floating diffusion with the transistors in the read row On the other hand, the negative voltage can be supplied by switching from the second negative voltage supply unit.
  • the negative voltage can be supplied from the first negative voltage supply unit to the predetermined proportion of the non-selected rows at a predetermined interval.
  • An image sensor driving method includes: a plurality of photodiodes that generate charges according to the intensity of incident light for each pixel; a read transistor that reads charges generated by the photodiode; and the read transistor A first negative voltage supply unit that supplies a negative voltage to the read transistor, and a second negative voltage supply unit that supplies a negative voltage to the read transistor when the read transistor is not turned on.
  • An image pickup device including a first negative voltage generation unit and a second negative voltage generation unit that are switched to supply the negative voltage.
  • a program includes a plurality of photodiodes that generate charges according to incident light intensity for each pixel, a read transistor that reads charges generated by the photodiode, and the read transistor is not turned on.
  • An imaging device including a first negative voltage supply unit that supplies a negative voltage to the read transistor and a second negative voltage supply unit that supplies a negative voltage to the read transistor when the read transistor is not turned on.
  • the computer to be controlled causes the first negative voltage generation unit and the second negative voltage generation unit to perform a process of switching and supplying the negative voltage.
  • An electronic device includes a plurality of photodiodes that generate charges according to the intensity of incident light for each pixel, a read transistor that reads charges generated by the photodiodes, and the read transistor is turned on.
  • a first negative voltage supply unit that supplies a negative voltage to the read transistor
  • a second negative voltage supply unit that supplies a negative voltage to the read transistor when the read transistor is not turned on, The first negative voltage generator and the second negative voltage generator are switched to supply the negative voltage.
  • charges corresponding to the intensity of incident light are generated for each pixel by a plurality of photodiodes, and the charges generated by the photodiodes are read by a read transistor, and the first negative
  • a negative voltage is supplied to the read transistor.
  • a negative voltage is supplied to the read transistor.
  • the first negative voltage generator and the second negative voltage generator are switched to supply the negative voltage.
  • the imaging device may be an independent device or a block that performs imaging processing.
  • FIG. 1 It is a figure which shows the structural example of one Embodiment of the drive circuit of the image pick-up element to which this technique is applied. It is a figure explaining the structure of a general drive circuit. It is a figure explaining operation
  • 2 is a timing chart for explaining the operation of the drive circuit in FIG. 1. It is a timing chart explaining the operation
  • FIG. 11 is a diagram illustrating a configuration example of a general-purpose personal computer.
  • FIG. 1 shows a configuration example of an embodiment of an image sensor driving circuit to which the present technology is applied.
  • the drive circuit in FIG. 1 is a drive circuit that drives an image pickup device mounted on an electronic apparatus such as an image pickup apparatus or a mobile phone, and is a circuit that supplies a negative voltage VRL to a read transistor that is turned off.
  • the drive circuit of FIG. 1 includes a pulse generation control unit 31, an inverter 32, charge pump circuits 33-1 and 33-2, negative voltage capacitors 34-1 and 34-2, a V scanner 35, and a selection transistor 36. , An amplification transistor 37, a reset transistor 38, a readout transistor 39, and a photodiode 40.
  • each of the charge pump circuits 33-1 and 33-2 is a circuit that generates a negative voltage VRL to be supplied to the read transistor 39 that is set to OFF.
  • the negative voltage capacitors 34-1 and 34-2 are charged.
  • the negative voltages charged in the negative voltage capacitors 34-1 and 34-2 are referred to as negative voltages VRL1 and VRL2.
  • the V scanner 35 switches the negative voltages VRL1 and VRL2, which are the charging voltages of the negative voltage capacitors 34-1 and 34-2, and supplies them to the read transistors 39 in the rows that are not in the read state. More specifically, the V scanner 35 includes transistors 51-1 and 51-2.
  • the V scanner 35 receives a pulse signal generated by the pulse generation control unit 31 as an input to the gate of the transistor 51-1 and an inverter 32. To the gate of the transistor 51-2. With such a configuration, for example, when the transistors 51-1 and 51-2 are Hi active, when the pulse supplied from the pulse generation control unit 31 is Hi, the transistor 51-1 is controlled to be on, The transistor 51-2 is controlled to be turned off.
  • the transistor 51-1 is controlled to be off and the transistor 51-2 is controlled to be on.
  • the V scanner 35 switches and outputs the negative voltage VRL1 or VRL2 according to the pulse Hi or Low generated by the pulse generation controller 31.
  • the drive circuit shown in FIG. 1 supplies a negative voltage VRL to be supplied to the gate of the read transistor 39 which is set to OFF. Naturally, although not shown, the read transistor 39 is turned on. There is also a configuration for supplying the power supply voltage VDD supplied when the read transistor 39 is turned on, and the read transistor 39 is switched at a timing controlled to be turned on or off.
  • the charge pump circuits 33-1 and 33-2 may be combined into 1 and supplied to both the negative voltage capacitors 34-1 and 34-2.
  • the read transistor 39 When the read transistor 39 is turned on, the charge generated in the photodiode 40 is transferred to the floating diffusion FD.
  • the floating diffusion FD outputs the accumulated charge to the gate of the amplification transistor 37.
  • the amplification transistor 37 outputs a pixel signal corresponding to the amount of charge transferred from the floating diffusion FD to the selection transistor 36.
  • the selection transistor 36 When the selection transistor 36 is turned on, the selection transistor 36 transfers the pixel signal output from the amplification transistor 37 via the vertical transfer line VSL.
  • FIG. 2 is a diagram showing a configuration of a general drive circuit.
  • symbol and a name shall be attached
  • the configuration that is the difference between the drive circuit of the present technology and the general drive circuit in FIG. 1 is a configuration in which only one charge pump circuit 33 and one negative voltage capacitor 34 are provided.
  • the transistors 51-1 and 51-2 and the inverter 32 are not provided.
  • the amplification transistors 37-1 to 37-4, the reset transistor 38-1, the read transistors 39-1 to 39-4 and photodiodes 40-1 to 40-4 are respectively configured.
  • the selection transistor 36, the amplification transistor 37, the reset transistor 38, the reading transistor 39, and the photodiode 40 are simply referred to, and the other configurations are also referred to similarly.
  • the floating diffusion CFDO is commonly used for four pixels.
  • Amplifying units 71-1 to 71-4 are provided in each row, and voltages for turning on or off the read transistors 39-1 to 39-4 are supplied to the respective gates via control signal lines TR0 to TR3.
  • the amplification unit 71 supplies a power supply voltage VDD (not shown) to the gate of the read transistor 39 when the read transistor 39 is turned on, and reads the negative voltage VRL when the read transistor 39 is turned off. This is supplied to the gate of the transistor 39.
  • the vertical transfer line VSL0 in FIG. 3 transfers the charge signal transferred via the floating diffusion FD from any of the photodiodes 40-1 to 40-4 in the 0 column via the amplification transistor 37-1.
  • the vertical transfer line VSLN receives a charge signal transferred from a floating diffusion FD (not shown) from an N column photodiode 40-N (not shown), and an amplification transistor 37-N (not shown). ) Through.
  • the read transistors 39-1 to 39-3 of the control signal lines TR0 to TR2 in the first to third rows in the vertical direction in FIG. 3 are turned off (non-selected rows), and the control signal line TR3 in the fourth row is turned on.
  • the amplifying unit 71-4 supplies the power supply voltage VDD to the gate of the read transistor 39-4.
  • the amplifying units 71-1 to 71-3 supply the negative voltage VRL supplied from the V scanner 35 to the reading transistors 39-1 to 39-3.
  • the reset operation is performed, and the vertical transfer line voltages VSL0 and VSLN of the vertical transfer line VSL0 are both in the zero state.
  • the offset amount in the reset state is counted and read by the counter DAC.
  • the displacement ⁇ VRL and the displacement ⁇ VSLN satisfy the following expression (1).
  • ⁇ VRL ⁇ VSLN ⁇ CVSL_TRN / (CVRL + CVSL_TRN) ... (1)
  • ⁇ VRL is the displacement of the negative voltage VRL in FIG. 4
  • ⁇ VSLN is the displacement of the vertical transfer line voltage VSLN in FIG. 4
  • CVSL_TRN is the read transistor 39-N in the Nth column with the vertical transfer line VSLN.
  • CVRL is the capacity of the negative voltage capacity 34.
  • the vertical transfer line voltage VSL0 in the 0th column which should be the black region, drops by the displacement ⁇ VSL0 along with the displacement ⁇ VRL of the negative voltage VRL.
  • the displacement ⁇ VSL0 satisfies the relationship satisfying the following equation (2) with the displacement ⁇ VRL.
  • the displacement ⁇ VSL0 is the displacement of the vertical transfer line voltage VSL0 in the 0th column of FIG. 4
  • ⁇ VFD0 is the displacement of the charging voltage of the floating distortion FD in the 0th row
  • ⁇ VRL is the displacement of FIG.
  • CFD0_TR0 to CFD0_TR2 are respectively the vertical transfer line VSLN and the output lines of the amplifying units 71-1 to 71-3 to the read transistors 39-1 to 39-3 in the first to third rows.
  • This is a coupling capacitance
  • CFD0 is the capacitance of the floating diffusion FD.
  • streaking is a phenomenon in which only the region Z1 having the same height in the horizontal direction as the region Z0 is recognized as an image that appears to be brightly colored as if it is white, not completely black. Will occur.
  • the horizontal axis is the time axis
  • the vertical axis indicates the negative voltage VRL
  • the dotted line indicates the transfer voltage VSLN of the Nth pixel column in the horizontal direction
  • the one-dot chain line indicates The transfer voltage VSL0 of the pixel column at the left end in the horizontal direction is shown.
  • the pixel signal is read out from time t2 to t3, and the exposed pixel signal is read out by the counter DAC.
  • the displacement ⁇ VRL of the negative voltage VRL can be countered by increasing the negative voltage capacity CVRL to some extent, but the displacement ⁇ VRL cannot be completely suppressed. Further, the coupling capacity and the transfer load are in proportion to the number of pixels, which is disadvantageous for increasing the size of the image sensor.
  • streaking may occur in a general driving circuit. Therefore, the streaking is suppressed by the following operation in the driving circuit of FIG.
  • the operating conditions are the same as those described above.
  • the reset process is performed from time t0 to t21, and the pulse generation control unit 31 does not generate a drive pulse. That is, in this case, the transistor 51-1 is turned on and the transistor 51-2 is turned off. As a result, the negative voltage VRL1 from the negative voltage capacitor 34-1 charged by the charge pump circuit 33-1 is output from the V scanner 35. In this case, the vertical transfer line voltages VSL0 and VSLN remain at 0. Further, during this period, the pixel value to be an offset is read out by the counter DAC.
  • the pulse generation control unit 31 At time t21, which is the timing immediately before time t22 when exposure starts, the pulse generation control unit 31 generates a drive pulse. As a result, the transistor 51-1 is turned off and the transistor 51-2 is turned on. As a result, the negative voltage VRL2 from the negative voltage capacitor 34-2 charged by the charge pump circuit 33-2 is output from the V scanner 35.
  • the pulse generation control unit 31 stops generating the drive pulse.
  • the transistor 51-1 is turned on and the transistor 51-2 is turned off.
  • the negative voltage VRL1 from the negative voltage capacitor 34-1 charged by the charge pump circuit 33-1 is output from the V scanner 35.
  • the negative voltage VRL1 is not affected by fluctuations in the vertical transfer line voltages VSL0 and VSLN, and the original negative voltage VRL1 is output as it is, so that the displacement ⁇ VSL0 of the vertical transfer line voltage VSL0 becomes 0, 0.
  • the pulse generation control unit 31 When the reading is completed at time t24, the pulse generation control unit 31 generates a drive pulse. As a result, the transistor 51-1 is turned off and the transistor 51-2 is turned on. As a result, the negative voltage VRL2 from the negative voltage capacitor 34-2 charged by the charge pump circuit 33-2 is output from the V scanner 35.
  • the pixel signal is read out by switching to the negative voltage VRL2 during a predetermined period between the timing when the exposure is started and the timing when the reset is started, that is, the period when the vertical transfer line voltages VSL0 and VSLN fluctuate. During the period, the negative voltage VRL1 was switched.
  • the negative voltage VRL1 is not affected by fluctuations due to the vertical transfer line voltages VSL0 and VSLN, and thus maintains a constant state.
  • the negative voltage VRL2 fluctuates because it is affected by fluctuations by the vertical transfer line voltages VSL0 and VSLN.
  • the negative voltage VRL1 is supplied only during the period in which the pixel signal is read without being affected by fluctuations, there will be no influence as a whole, so that the V scanner output is as shown in the lowermost stage of FIG.
  • the vertical transfer line voltage VSL0 can be maintained at 0 in the read period, and as a result, the occurrence of streaking can be suppressed.
  • RST reset
  • VSL0 vertical transfer line voltages
  • VSLN vertical transfer line voltages
  • counter DAC drive pulse
  • negative potential selection state negative voltage VRL1, VRL2
  • negative voltages VRL1, VRL2 negative voltages
  • the pixel area includes a pixel area that is an effective area including a pixel area that is used as a pixel signal, and a pixel area that includes a dummy area that is not used for the pixel signal.
  • a difference in shutter load at the time of access becomes a difference in negative voltage consumption charge, resulting in a step, which is a so-called shutter step.
  • the negative voltage VRL of the pixel in the effective region indicated by the dotted line at the time t0 when the reset pulse falls is The change is larger than the negative voltage VRL of the pixel in the dummy area indicated by the solid line.
  • the vertical transfer line voltage VSL can be output as a stable voltage after time t41 when the fluctuation of the negative voltage VRL of the pixel in the dummy region converges.
  • the voltage of the vertical transfer line voltage VSL drops according to the fluctuation of the negative voltage VRL.
  • the driving circuit of FIG. 1 suppresses the shutter step by operating as shown in FIG.
  • the pulse generation control unit 31 generates a drive pulse.
  • the transistor 51-1 is turned off and the transistor 51-2 is turned on.
  • the negative voltage VRL2 from the negative voltage capacitor 34-2 charged by the charge pump circuit 33-2 is output from the V scanner 35.
  • the pixels in the effective area and the dummy area are brought into the shutter-on state.
  • the negative voltage VRL2 that is, the output of the V scanner 35
  • the negative voltage VRL2 increases as shown by the dotted lines in the lowermost stage and the second stage from the bottom in FIG.
  • the negative voltage VRL2 that is, the output of the V scanner 35
  • the pulse generation control unit 31 stops generating the drive pulse.
  • the transistor 51-1 is turned on and the transistor 51-2 is turned off.
  • the negative voltage VRL1 from the negative voltage capacitor 34-1 charged by the charge pump circuit 33-1 is output from the V scanner 35.
  • the pulse generation control unit 31 generates a drive pulse at the timing when the global shutter is turned on.
  • the transistor 51-1 is turned off and the transistor 51-2 is turned on.
  • the negative voltage VRL2 from the negative voltage capacitor 34-2 charged by the charge pump circuit 33-2 is output from the V scanner 35.
  • the negative voltage VRL1 is not affected by the fluctuation of the negative voltage VRL2, and thus a constant value is maintained.
  • the pulse generation control unit 31 stops generating the drive pulse. As a result, the transistor 51-1 is turned on and the transistor 51-2 is turned off. As a result, the negative voltage VRL1 from the negative voltage capacitor 34-1 charged by the charge pump circuit 33-1 is output from the V scanner 35.
  • the pixel signal is read out.
  • the drive circuit for the image sensor in FIG. 10 sets the negative voltage VRL separately for the negative voltage VRLT and the negative voltage VRLS, and sets the negative voltage VRLT to the row sharing the floating diffusion of the readout row (selected row). And the negative voltage VRLS is supplied to the other non-selected rows. Furthermore, the drive circuit for the image sensor in FIG. 10 supplies the negative voltage VRLT to a part of the non-selected rows according to the degree of whitening. Thereby, streaking is appropriately suppressed.
  • components having the same functions as those described with reference to FIGS. 1 and 3 are given the same reference numerals and names, and description thereof will be omitted as appropriate.
  • the image sensor drive circuit of FIG. 10 is provided with charge pump circuits 33-1 and 33-2 and negative voltage capacitors 34-1 and 34-2, respectively, and the negative voltage VRLT,
  • the negative voltage VRLS is output to the amplifying units 71-1 to 71-8.
  • the selection unit 101 supplies any of the negative voltages VRLT and VRLS from the charge pump circuits 33-1 and 33-2 (negative voltage capacitors 34-1 and 34-2) to the amplification units 71-1 to 71-8. Select.
  • the selecting unit 101 when the row corresponding to the amplifying unit 71-4 is a selected row that is a read-out row, the selecting unit 101 is negative to the amplifying units 71-1 to 71-3 in the row sharing the floating diffusion CFD0 with the selected row.
  • Supply voltage VRLT An example in which the selection unit 101 supplies the negative voltage VRLS to the amplification units 71-5 to 71-8 corresponding to the non-selected rows that do not share the floating diffusion CFD0 of the selected row will be described.
  • the selection unit 101 divides the negative voltage VRLT and the negative voltage VRLS for the shared row that is the non-selected row that shares the floating diffusion CFD0 of the selected row and the other non-selected rows, respectively. Supply. Accordingly, for example, as shown in FIG. 11, when exposure is started at time t151, even if the negative voltage VRLS drops due to the voltage drop of the vertical transfer line voltage VSLN, the negative voltage VRLT is set. Does not affect the vertical transfer line voltage VSL0. As a result, the signal is appropriately read even during the signal reading period from time t152 to t153.
  • white floating is caused by the amplitude of the vertical transfer line voltage VSL0.
  • a phenomenon called black sink occurs that creates a darker area.
  • FIG. 12 shows changes in streaking that occur according to the amplitude of the vertical transfer line voltage VSL0. It has been shown that the white sink (white floating) decreases as the external capacity, which is a negative voltage capacity, increases. FIG. 12 shows changes when the external capacitance is 4.7 ⁇ F, 6.8 ⁇ F, and 10.0 ⁇ F. It is also shown that the black sun increases as the GND impedance increases. FIG. 12 shows changes when the GND impedance is 0.1 ⁇ , 0.2 ⁇ , and 0.3 ⁇ .
  • the switching signal generation unit 102 intentionally adjusts the influence of the negative voltage to suppress the occurrence of the phenomenon such as white floating or black sink described above. Specifically, the switching signal generation unit 102 sets a predetermined ratio and a predetermined line interval to the lines allocated as any of the non-selected lines according to the evaluation value for white floating or black sun. A negative voltage VRLT from the charge pump circuit 33-1 is assigned.
  • Such an operation makes it possible to adjust the degree of influence due to the fluctuation of the negative voltage and to suppress the occurrence of a phenomenon such as white floating or dark sinking.
  • step S31 the selection unit 101 supplies the negative voltage VRLT from the charge pump circuit 33-1 to the amplifying unit 71 of the shared row sharing the floating diffusion of the selected row based on the selected row, and the others A negative voltage VRLS from the charge pump circuit 33-2 is supplied to a non-selected row. Therefore, in the case of FIG. 10, since the selected row is a row corresponding to the amplifying unit 71-4, the negative voltage VRLT from the charge pump circuit 33-1 is supplied to the amplifying units 71-1 to 71-3. The negative voltage VRLS from the charge pump circuit 33-2 is supplied to the amplification units 71-5 to 71-8 corresponding to the other non-selected rows.
  • step S32 the degree of white float or dark sink in the image captured by the current image sensor is determined. Since there is an adjustable device for the degree of white floating or black sink in this image, the degree of white floating or black sink may be determined based on this evaluation value.
  • step S33 the switching signal generation unit 102 performs charge pumping at a predetermined ratio and a predetermined row interval with respect to the amplifying unit 71 corresponding to the non-selected row according to the degree of white floating or darkening.
  • a switching rate for switching to supply the negative voltage VRLS from the circuit 33-2 is set. Thereafter, based on the set switching rate, the negative voltage VRLS from the charge pump circuit 33-2 is supplied to the amplifying unit 71 corresponding to the non-selected row at a predetermined rate and at a predetermined row interval. Is supplied.
  • the above-described series of processing can be executed by hardware, but can also be executed by software.
  • a program constituting the software may execute various functions by installing a computer incorporated in dedicated hardware or various programs. For example, it is installed from a recording medium in a general-purpose personal computer or the like.
  • FIG. 14 shows a configuration example of a general-purpose personal computer.
  • This personal computer incorporates a CPU (Central Processing Unit) 1001.
  • An input / output interface 1005 is connected to the CPU 1001 via a bus 1004.
  • a ROM (Read Only Memory) 1002 and a RAM (Random Access Memory) 1003 are connected to the bus 1004.
  • the input / output interface 1005 includes an input unit 1006 including an input device such as a keyboard and a mouse for a user to input an operation command, an output unit 1007 for outputting a processing operation screen and an image of the processing result to a display device, programs, and various types.
  • a storage unit 1008 including a hard disk drive for storing data, a LAN (Local Area Network) adapter, and the like are connected to a communication unit 1009 that executes communication processing via a network represented by the Internet.
  • magnetic disks including flexible disks
  • optical disks including CD-ROM (Compact Disc-Read Only Memory), DVD (Digital Versatile Disc)), magneto-optical disks (including MD (Mini Disc)), or semiconductors
  • a drive 1010 for reading / writing data from / to a removable medium 1011 such as a memory is connected.
  • the CPU 1001 is read from a program stored in the ROM 1002 or a removable medium 1011 such as a magnetic disk, an optical disk, a magneto-optical disk, or a semiconductor memory, installed in the storage unit 1008, and loaded from the storage unit 1008 to the RAM 1003. Various processes are executed according to the program.
  • the RAM 1003 also appropriately stores data necessary for the CPU 1001 to execute various processes.
  • the CPU 1001 loads the program stored in the storage unit 1008 to the RAM 1003 via the input / output interface 1005 and the bus 1004 and executes the program, for example. Is performed.
  • the program executed by the computer (CPU 1001) can be provided by being recorded on the removable medium 1011 as a package medium, for example.
  • the program can be provided via a wired or wireless transmission medium such as a local area network, the Internet, or digital satellite broadcasting.
  • the program can be installed in the storage unit 1008 via the input / output interface 1005 by attaching the removable medium 1011 to the drive 1010. Further, the program can be received by the communication unit 1009 via a wired or wireless transmission medium and installed in the storage unit 1008. In addition, the program can be installed in advance in the ROM 1002 or the storage unit 1008.
  • the program executed by the computer may be a program that is processed in time series in the order described in this specification, or in parallel or at a necessary timing such as when a call is made. It may be a program for processing.
  • the system means a set of a plurality of components (devices, modules (parts), etc.), and it does not matter whether all the components are in the same housing. Accordingly, a plurality of devices housed in separate housings and connected via a network and a single device housing a plurality of modules in one housing are all systems. .
  • the present technology can take a cloud computing configuration in which one function is shared by a plurality of devices via a network and is jointly processed.
  • each step described in the above flowchart can be executed by one device or can be shared by a plurality of devices.
  • the plurality of processes included in the one step can be executed by being shared by a plurality of apparatuses in addition to being executed by one apparatus.
  • this technique can also take the following structures.
  • (1) a plurality of photodiodes that generate charges according to the intensity of incident light for each pixel; A read transistor for reading out the charge generated by the photodiode; A first negative voltage supply unit configured to supply a negative voltage to the read transistor when the read transistor is not turned on; A second negative voltage supply unit for supplying a negative voltage to the read transistor when the read transistor is not turned on; The imaging device in which the first negative voltage generator and the second negative voltage generator are switched to supply the negative voltage. (2) When the exposure of the photodiode is started and reset, the negative voltage is switched by the first negative voltage supply unit and otherwise by the second negative voltage supply unit.
  • the imaging device according to (1).
  • (3) further includes a pulse generator for generating a pulse signal;
  • a pulse generator for generating a pulse signal;
  • the imaging device according to (2) wherein the negative voltage is supplied by being switched respectively.
  • the first negative voltage supply unit and the second negative voltage supply unit are respectively a first negative voltage capacity and a second negative voltage capacity.
  • (1) to (3) The imaging device described.
  • the first negative voltage supply unit supplies the read transistors in a row that shares floating diffusion with the transistors in the read row to other non-selected rows.
  • a plurality of photodiodes that generate charges according to the intensity of incident light for each pixel;
  • a read transistor for reading out the charge generated by the photodiode;
  • a first negative voltage supply unit configured to supply a negative voltage to the read transistor when the read transistor is not turned on;
  • a second negative voltage supply unit that supplies a negative voltage to the read transistor when the read transistor is not turned on.
  • (9) a plurality of photodiodes that generate charges according to the intensity of incident light for each pixel;
  • a read transistor for reading out the charge generated by the photodiode;
  • a first negative voltage supply unit configured to supply a negative voltage to the read transistor when the read transistor is not turned on;
  • a computer for controlling the imaging device including a second negative voltage supply unit that supplies a negative voltage to the readout transistor;
  • the program which performs the process by which the said 1st negative voltage generation part and the said 2nd negative voltage generation part are switched, and the said negative voltage is supplied.
  • (10) a plurality of photodiodes that generate charges according to the intensity of incident light for each pixel; A read transistor for reading out the charge generated by the photodiode; A first negative voltage supply unit configured to supply a negative voltage to the read transistor when the read transistor is not turned on; A second negative voltage supply unit for supplying a negative voltage to the read transistor when the read transistor is not turned on; An electronic apparatus in which the first negative voltage generator and the second negative voltage generator are switched to supply the negative voltage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　本技術は、負電圧容量を大きくすることなく、負電圧の変動を抑制できるようにする撮像素子および撮像素子の駆動方法、電子機器、並びにプログラムに関する。 撮像素子の読み出しトランジスタのうち、読み出し行以外の行の読み出しトランジスタに供給する負電圧として、負電圧VRL1，VRL2の２系統用意し、露光およびリセット時以外には、負電圧VRL2を供給し、それ以外のタイミングにおいて負電圧VRL1を供給するようにする。これにより、露光およびリセット時に負電圧VRL2が変動しても、それ以外の画素データの読み出しのタイミングにおいては、安定した負電圧VRL1が供給されるので、変動が抑制される。本技術は、撮像素子に適用することができる。

Description

撮像素子および撮像素子の駆動方法、電子機器、並びにプログラム
　本技術は、撮像素子および撮像素子の駆動方法、電子機器、並びにプログラムに関し、特に、画質を向上できるようにした撮像素子および撮像素子の駆動方法、電子機器、並びにプログラムに関する。
　従来のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサは、画素信号の読み出しトランジスタをOFFしている場合、画素特性向上のために、読み出しトランジスタのゲートに、読み出し制御信号線TR（0乃至m：mは、読み出し行を識別する識別子である）を通してチャージポンプで生成した負電圧VRLを入力している。すなわち、画素信号読み出しトランジスタは、読み出し行以外全てOFFになっているため、読み出し制御信号線のほぼすべてに負電圧VRLが入力されている。
　一方、負電圧VRLが入力されている制御信号線は物理的に、画素部上に配線される構造となるため、垂直転送線VSL（0乃至n：nは垂直転送線VSLを識別する識別子）やフローティングディフュージョンFD（0乃至i：iはフローティングディフュージョンFDを識別する識別子）とカップリング成分を持つことになるので、その垂直転送線VSL（0乃至n）、およびフローティングディフュージョンFD（0乃至i）を介して、負電圧VRLの変動成分が垂直転送線VSL（0乃至n）の画素データを劣化させる。
　例えば、相関２重サンプリング信号処理を行う場合でも、負電圧変動によるノイズ成分や、サンプリング間でのオフセット成分を取り除くことは難しく、AD（Analog/Digital）変換した画素信号にノイズとして残り、撮像した画像の画質を劣化させる（特許文献１，２参照）。
　また、負電圧VRLの変動成分としては、チャージポンプ自身が発生するノイズと、カップリングや画素駆動による変動の２つが挙げられる。
　このうち、チャージポンプ自身が発生するノイズに関しては解決する技術がいくつか提案されている（特許文献３，４参照）。
　一方、カップリングや画素駆動による変動については、負電圧容量を大きくして対応していることが知られている。
特開２０００－１５２０８２号公報 特開２００５－３２３３３１号公報 特開２００３－３４８８２２号公報 特開２００８－０４２３０５号公報
　しかしながら、カップリングや画素駆動による変動については、負電圧容量を大きくしても、完全に変動を抑制できていない。
　また、負電圧容量を大きくしようとすると、カップリング量、および転送負荷は画素数に比例して大きくなるためイメージセンサの大型化に不利なものとなる。
　本技術は、このような状況に鑑みてなされたものであり、特に、負電圧容量を大きくすることなく、負電圧の変動を抑制できるようにし、画質を向上させるものである。
　本技術の一側面の撮像素子は、画素毎に入射光の強度に応じた電荷を発生する複数のフォトダイオードと、前記フォトダイオードにより発生された電荷を読み出す読み出しトランジスタと、前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第１の負電圧供給部と、前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第２の負電圧供給部とを含み、前記第１の負電圧発生部と、前記第２の負電圧発生部とが、切り替えられて前記負電圧が供給される。
　前記フォトダイオードの露光を開始するとき、およびリセットするとき、前記第１の負電圧供給部により、それ以外のとき、前記第２の負電圧供給部より、それぞれ切り替えられて前記負電圧が供給されるようにすることができる。
　パルス信号を発生するパルス発生部をさらに含ませるようにすることができ、前記パルス発生部により発生されるパルスにより、前記フォトダイオードの露光を開始するとき、およびリセットするとき、前記第１の負電圧供給部により、それ以外のとき、前記第２の負電圧供給部より、それぞれ切り替えられて前記負電圧が供給されるようにすることができる。
　前記第１の負電圧供給部、および第２の負電圧供給部は、それぞれ第１の負電圧容量、および第２の負電圧容量であるようにすることができる。
　前記第１の負電圧容量、および第２の負電圧容量は、チャージポンプ回路により充電されるようにすることができる。
　オンにされていない前記読み出しトランジスタのうち、読み出し行のトランジスタとフローティングディフュージョンを共有する行の前記読み出しトランジスタに対して、前記第１の負電圧供給部より、それ以外の非選択行の前記読み出しトランジスタに対して、前記第２の負電圧供給部より、それぞれ切り替えて前記負電圧が供給されるようにすることができる。
　前記非選択行のうちの、所定の割合の行に、所定の間隔で、前記第１の負電圧供給部より、前記負電圧が供給されるようにすることができる。
　本技術の一側面の撮像素子の駆動方法は、画素毎に入射光の強度に応じた電荷を発生する複数のフォトダイオードと、前記フォトダイオードにより発生された電荷を読み出す読み出しトランジスタと、前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第１の負電圧供給部と前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第２の負電圧供給部とを含む撮像素子の駆動方法であり、前記第１の負電圧発生部と、前記第２の負電圧発生部とが、切り替えられて前記負電圧が供給される撮像素子。
　本技術の一側面のプログラムは、画素毎に入射光の強度に応じた電荷を発生する複数のフォトダイオードと、前記フォトダイオードにより発生された電荷を読み出す読み出しトランジスタと、前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第１の負電圧供給部と前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第２の負電圧供給部とを含む撮像素子を制御するコンピュータに、前記第１の負電圧発生部と、前記第２の負電圧発生部とが、切り替えられて前記負電圧が供給される処理を実行させる。
　本技術の一側面の電子機器は、画素毎に入射光の強度に応じた電荷を発生する複数のフォトダイオードと、前記フォトダイオードにより発生された電荷を読み出す読み出しトランジスタと、前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第１の負電圧供給部と前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第２の負電圧供給部とを含み、前記第１の負電圧発生部と、前記第２の負電圧発生部とが、切り替えられて前記負電圧が供給される。
　本技術の一側面においては、複数のフォトダイオードにより、画素毎に入射光の強度に応じた電荷が発生され、読み出しトランジスタにより、前記フォトダイオードにより発生された電荷が読み出され、第１の負電圧供給部により、前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧が供給され、第２の負電圧供給部により、前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧が供給され、前記第１の負電圧発生部と、前記第２の負電圧発生部とが、切り替えられて前記負電圧が供給される。
　本技術の一側面の撮像素子は、独立した装置であっても良いし、撮像処理を行うブロックであっても良い。
　本技術の一側面によれば、負電圧容量を大きくすることなく負電圧の変動を抑制することで、画質を向上することが可能となる。
本技術を適用した撮像素子の駆動回路の一実施の形態の構成例を示す図である。 一般的な駆動回路の構成を説明する図である。 駆動回路の動作を説明する図である。 ストリーキングを説明する図である。 図１の駆動回路の動作を説明するタイミングチャートである。 一般的な駆動回路によるシャッタ時の動作を説明するタイミングチャートである。 図１の駆動回路によるシャッタ時の動作を説明するタイミングチャートである。 一般的な駆動回路によるグローバルシャッタ時の動作を説明するタイミングチャートである。 図１の駆動回路によるグローバルシャッタ時の動作を説明するタイミングチャートである。 本技術を適用した撮像素子の駆動回路の変形例を示す図である。 図１０の駆動回路による動作を説明するタイミングチャートである。 白浮きおよび黒沈みを説明する図である。 図１０の駆動回路による調整処理を説明するフローチャートである。 汎用のパーソナルコンピュータの構成例を説明する図である。
　＜撮像素子の駆動回路の構成例＞
　図１は、本技術を適用した撮像素子の駆動回路の一実施の形態の構成例を示している。図１の駆動回路は、撮像装置や携帯電話機等の電子機器に搭載される撮像素子を駆動する駆動回路であり、オフにされている読み出しトランジスタに対して負電圧VRLを供給する回路である。
　より詳細には、図１の駆動回路は、パルス発生制御部３１、インバータ３２、チャージポンプ回路３３－１，３３－２、負電圧容量３４－１，３４－２、Vスキャナ３５、選択トランジスタ３６、増幅トランジスタ３７、リセットトランジスタ３８、読み出しトランジスタ３９、およびフォトダイオード４０より構成される。
　より詳細には、チャージポンプ回路３３－１，３３－２は、いずれもオフに設定されている読み出しトランジスタ３９に供給する負電圧VRLを発生する回路であり、発生された負電圧VRLで、それぞれ負電圧容量３４－１，３４－２を充電させる。尚、負電圧容量３４－１，３４－２に充電される負電圧を負電圧VRL1，VRL2と称するものとする。
　Vスキャナ３５は、負電圧容量３４－１，３４－２の充電電圧である負電圧VRL1，VRL2を切り替えて、読み出し状態ではない行の読み出しトランジスタ３９に供給する。より詳細には、Vスキャナ３５は、トランジスタ５１－１，５１－２を備えており、パルス発生制御部３１により発生されるパルス信号を、トランジスタ５１－１のゲートの入力として受け付けると共に、インバータ３２を介して、トランジスタ５１－２のゲートに受け付ける。このような構成により、例えば、トランジスタ５１－１，５１－２がHiアクティブである場合、パルス発生制御部３１より供給されるパルスがHiのとき、トランジスタ５１－１がオンに制御されると共に、トランジスタ５１－２がオフに制御される。逆に、パルス発生制御部３１より供給されるパルスがLowのとき、トランジスタ５１－１がオフに制御されると共に、トランジスタ５１－２がオンに制御される。結果として、Vスキャナ３５は、パルス発生制御部３１が発生するパルスのHi、またはLowにより負電圧VRL1またはVRL2を切り替えて出力する。
　尚、図１で示される駆動回路は、オフに設定されている読み出しトランジスタ３９のゲートに供給する負電圧VRLを供給するものであるが、当然のことながら、図示しないが、読み出しトランジスタ３９をオンにするときに供給する電源電圧VDDを供給する構成も存在し、読み出しトランジスタ３９をオンまたはオフに制御されるタイミングで切り替えて使用される。
　また、チャージポンプ回路３３－１，３３－２は、十分な容量があれば、１にまとめて、負電圧容量３４－１，３４－２の両方に供給するようにしてもよい。
　読み出しトランジスタ３９がオンにされると、フォトダイオード４０で発生された電荷が、フローティングディフュージョンＦＤに転送される。フローティングディフュージョンＦＤは、蓄積された電荷を増幅トランジスタ３７のゲートに出力する。増幅トランジスタ３７は、フローティングディフュージョンＦＤより転送された電荷量に応じた画素信号を選択トランジスタ３６に出力する。選択トランジスタ３６は、オンにされたとき、増幅トランジスタ３７より出力される画素信号を垂直転送線VSLを介して転送させる。
　＜一般的な駆動回路の構成＞
　次に、図１の駆動回路の動作を説明するにあたって、一般的な駆動回路の構成と、その動作について説明する。
　図２は、一般的な駆動回路の構成を示した図である。尚、図１の構成と同一の機能を備えた構成については、同一の符号、および名称を付すものとし、その説明は適宜省略するものとする。
　すなわち、図１の本技術の駆動回路と一般的な駆動回路との差異となる構成は、チャージポンプ回路３３、負電圧容量３４がそれぞれ１個のみの構成とされており、これに伴って、トランジスタ５１－１，５１－２、およびインバータ３２が設けられていない点である。
　図２の駆動回路の動作について、例えば、図３で示されるように、４行分の画素信号を制御する場合の例について説明する。
　尚、図３においては、図中の上から０行目乃至３行目の制御信号線ＴＲ０乃至ＴＲ３について、増幅トランジスタ３７－１乃至３７－４、リセットトランジスタ３８－１、読み出しトランジスタ３９－１乃至３９－４、およびフォトダイオード４０－１乃至４０－４がそれぞれ構成されている。
　尚、以降において、増幅トランジスタ３７－１乃至３７－４、リセットトランジスタ３８－１、読み出しトランジスタ３９－１乃至３９－４、およびフォトダイオード４０－１乃至４０－４のそれぞれを個別に区別する必要がない場合、単に、選択トランジスタ３６、増幅トランジスタ３７、リセットトランジスタ３８、読み出しトランジスタ３９、およびフォトダイオード４０と称するものとし、その他の構成についても同様に称するものとする。また、フローティングディフュージョンCFDOは、４画素で共通使用される。
　各行には、増幅部７１－１乃至７１－４が設けられており、読み出しトランジスタ３９－１乃至３９－４をオン、またはオフにする電圧を制御信号線ＴＲ０乃至ＴＲ３を介して、それぞれのゲートに供給する。より具体的には、増幅部７１は、読み出しトランジスタ３９をオンにする場合、図示せぬ電源電圧VDDを読み出しトランジスタ３９のゲートに供給し、読み出しトランジスタ３９をオフにする場合、負電圧VRLを読み出しトランジスタ３９のゲートに供給する。
　さらに、図３における垂直転送線VSL0は、０カラムのフォトダイオード４０－１乃至４０－４のいずれかよりフローティングディフュージョンＦＤを介して転送された電荷信号を、増幅トランジスタ３７－１を介して転送する。また、垂直転送線VSLNは、Nカラムのフォトダイオード４０－Ｎ（図示せず）より図示せぬフローティングディフュージョンＦＤ（図示せず）より転送された電荷信号を、増幅トランジスタ３７－Ｎ（図示せず）を介して転送する。
　＜図２の一般的な駆動回路の動作について＞
　次に、図２の一般的な駆動回路の動作を説明する。
　例えば、図３の垂直方向に１行目乃至３行目の制御信号線ＴＲ０乃至２の読み出しトランジスタ３９－１乃至３９－３がオフ（非選択行）にされ、４行目の制御信号線ＴＲ３の読み出しトランジスタ３９－４がオンにされた場合、増幅部７１－４が、読み出しトランジスタ３９－４のゲートに電源電圧VDDを供給する。これに対して、増幅部７１－１乃至７１－３は、Vスキャナ３５より供給されてくる負電圧VRLを、読み出しトランジスタ３９－１乃至３９－３に供給する。
　すなわち、図４で示されるように、時刻ｔ０乃至ｔ１において、リセット動作となり、垂直転送線VSL0の垂直転送線電圧VSL0，VSLNは、いずれも０の状態となる。このとき、リセット状態におけるオフセット量がカウンタDACによりカウントされて読み出される。
　そして、時刻ｔ１乃至ｔ２において、露光がなされると、図４の左下部で示されるような画像Ｐのように中央の領域Ｚ１のみが白色となるような画像が撮像される場合、この白色領域にＮカラム目が存在するとき、Ｎカラム目の垂直転送線VSLNの垂直転送線電圧VSLNは、Ｎカラム目の読み出しトランジスタ３９－Ｎへの増幅部７１－Ｎの出力線とのカップリング容量CVSL_TRNの影響を受けて、変位ΔVSLNだけ降下する。
　すなわち、このとき、垂直転送線電圧VSLNが変位ΔVSLNだけ降下することにより、負電圧VRLも変位ΔVRLだけ降下する。
　ここで、変位ΔVRLと変位ΔVSLNとは以下のような式（１）を満たす関係となる。
　ΔVRL＝ΔVSLN×CVSL_TRN／（CVRL＋CVSL_TRN）
　　　　　　　　　　　　　　　　　　　　　　　　　　　　・・・（１）
　ここで、ΔVRLは、図４における負電圧VRLの変位であり、ΔVSLNは、図４における垂直転送線電圧VSLNの変位であり、CVSL_TRNは、垂直転送線VSLNとNカラム目の読み出しトランジスタ３９－Ｎへの増幅部７１－Ｎの制御信号線ＴＲ（Ｎ－１）とのカップリング容量であり、CVRLは、負電圧容量３４の容量である。
　さらに、図４の上部の波形で示されるように、負電圧VRLの変位ΔVRLに伴って、本来、黒色領域であるべき０列目の垂直転送線電圧VSL0が変位ΔVSL0だけ降下する。
　ここで、変位ΔVSL0は、変位ΔVRLと以下の式（２）を満たす関係となる。
　ΔVSL0＝ΔVFD0＝ΔVRL×（（CFD0_TR0＋CFD0_TR1＋CFD0_TR2）／（CFD0））
　　　　　　　　　　　　　　　　　　　　　　　　　　　　・・・（２）
　ここで、変位ΔVSL0は、図４の０列目の垂直転送線電圧VSL0の変位であり、ΔVFD0は、０行目のフローティングディシュージョンＦＤの充電電圧の変位であり、ΔVRLは、図４の負電圧VRLの変位であり、CFD0_TR0乃至CFD0_TR2は、それぞれ垂直転送線VSLNと１乃至３行目の読み出しトランジスタ３９－１乃至３９－３への増幅部７１－１乃至７１－３の出力線とのカップリング容量であり、CFD0は、フローティングディフュージョンＦＤの容量である。
　すなわち、図４の左下部で示されるように、画像Ｐで示されるような領域Ｚ０のみが白色（画素値＝最大値）となると、それ以外の領域は黒色（画素値＝最小値）となるべきところが、領域Ｚ０と水平方向に同一の高さとなる領域Ｚ１のみが、完全な黒色ではなく、白浮したように明るく発色して見えるような画像として認識されてしまう、いわゆる、ストリーキングと呼ばれる現象が生じてしまう。
　尚、図４の上部においては、横軸が時間軸であり、縦軸は、実線が負電圧VRLを、点線が、水平方向にＮ列目の画素列の転送電圧VSLNを、１点鎖線が水平方向の左端部の画素列の転送電圧VSL0をそれぞれ示している。
　そして、時刻ｔ２において露光が完了すると、時刻ｔ２乃至ｔ３において、画素信号の読み出しがなされて、露光された画素信号がカウンタDACにより読み出される。
　時刻ｔ３乃至ｔ４において、リセット動作がなされて、電荷が排出されて、次の準備期間となる。
　式（１）で示されるように、負電圧VRLの変位ΔVRLは、負電圧容量CVRLをある程度大きくすることで対策することができるが、変位ΔVRLを完全に抑制することができない。また、カップリング容量や転送負荷については、画素数に比例するため、イメージセンサの大型化には不利なものとなる。
　＜図１の駆動回路の動作について＞
　次に、図１の駆動回路における動作について説明する。
　上述したように、一般的な駆動回路においては、ストリーキングが発生してしまうことがあるので、図１の駆動回路においては、以下のような動作によりストリーキングの発生を抑制している。尚、動作条件については、上述した場合と同様であるものとする。
　すなわち、図５で示されるように、時刻ｔ０乃至ｔ２１において、リセット処理がなされ、パルス発生制御部３１は、駆動パルスを発生しない。すなわち、この場合、トランジスタ５１－１がオンにされて、トランジスタ５１－２がオフとされる。これにより、チャージポンプ回路３３－１により充電された負電圧容量３４－１からの負電圧VRL1がVスキャナ３５より出力される。この場合、垂直転送線電圧VSL0，VSLNはいずれも０のままの状態となる。また、この間に、オフセットとなる画素値が、カウンタDACにより読み出される。
　露光が開始される時刻ｔ２２の直前のタイミングである時刻ｔ２１において、パルス発生制御部３１が、駆動パルスを発生する。これにより、トランジスタ５１－１がオフにされて、トランジスタ５１－２がオンとされる。これにより、チャージポンプ回路３３－２により充電された負電圧容量３４－２からの負電圧VRL2がVスキャナ３５より出力される。
　そして、時刻ｔ２２において、露光が開始される。このとき、垂直転送線電圧VSL0，VSLNの動作は、図４を参照して説明した状態と同様に変動し、また、負電圧VRL2についても図４を参照して説明した負電圧VRLと同様に変動する。
　時刻ｔ２３において、パルス発生制御部３１が、駆動パルスの発生を停止する。これにより、トランジスタ５１－１がオンにされて、トランジスタ５１－２がオフとされる。これにより、チャージポンプ回路３３－１により充電された負電圧容量３４－１からの負電圧VRL1がVスキャナ３５より出力される。
　この場合、負電圧VRL1は、垂直転送線電圧VSL0，VSLNの変動による影響を受けていない、本来の負電圧VRL1がそのまま出力されるので、垂直転送線電圧VSL0の変位ΔVSL0は０となり、本来の０となる。
　そして、時刻ｔ２３乃至ｔ２４において、本来の垂直転送線電圧VSL0の状態で、電荷がカウンタDACにより読み出される。
　時刻ｔ２４において、読み出しが完了すると、パルス発生制御部３１が、駆動パルスを発生する。これにより、トランジスタ５１－１がオフにされて、トランジスタ５１－２がオンとされる。これにより、チャージポンプ回路３３－２により充電された負電圧容量３４－２からの負電圧VRL2がVスキャナ３５より出力される。
　このように負電圧VRL2に切り替えられると、時刻ｔ２５乃至Ｓ２６において、リセットパルスが発生されて、リセット処理がなされる。
　そして、リセットパルスが停止され、所定の時間が経過した後の時刻ｔ２７において、再び時刻ｔ０以降の処理が繰り返される。
　以上の処理により、露光が開始されるタイミング、およびリセットが開始されるタイミングを挟んだ所定の期間、すなわち、垂直転送線電圧VSL0，VSLNが変動する期間に負電圧VRL2に切り替え、画素信号を読み出す期間においては負電圧VRL1に切り替えるようにした。
　この結果、画素信号を読み出す期間においては、垂直転送線電圧VSL0，VSLNにより変動の影響を受けない負電圧VRL1を供給することが可能となるので、カップリング容量の影響を抑制することが可能となる。
　すなわち、図５の下から３段目で示されるように、負電圧VRL1は、垂直転送線電圧VSL0，VSLNにより変動の影響を受けないため一定の状態が維持されている。これに対して、図５の下から２段目で示されるように、負電圧VRL2は、垂直転送線電圧VSL0，VSLNにより変動の影響を受けるので変動している。しかしながら、変動の影響を受けない状態で画素信号が読み出される期間にのみ、負電圧VRL1が供給されれば、全体として影響はないので、図５の最下段で示されるように、Vスキャナ出力が、負電圧VRL1，VRL2を切り替えて出力することにより、垂直転送線電圧VSL0は、読み出し期間においては０を維持することが可能となり、結果として、ストリーキングの発生を抑制することが可能となる。
　また、この際、これまでのように負電圧容量を大きくすることなく、同容量の負電圧容量を設けて切り替えるようにするだけでよいため、画素数が増えても対応することが可能となるため、イメージセンサを大型化しても不利になるといったことがなくなる。
　尚、図５においては、上からRST（リセット）パルス、垂直転送線電圧VSL0，VSLN、カウンタDAC、駆動パルス、負電位選択状態（負電圧VRL1,VRL2のいずれか）、負電圧VRL1,VRL2、およびVスキャナ出力が示されている。
　＜シャッタ負荷に対する影響を低減する動作＞
　以上においては、ストリーキングを抑制する動作例について説明してきたが、有効領域のシャッタ負荷と、ダミー領域のシャッタ負荷との違いにより生じるシャッタ段差を抑制するように動作させるようにしてもよい。
　すなわち、画素領域には、画素信号として使用する画素領域からなる有効領域となる画素領域と、画素信号には利用されないダミー領域からなる画素領域とが存在する。
　この有効領域における画素と、ダミー領域における画素とでは、アクセス時にシャッタ負荷の違いが負電圧の消費電荷の差分となり、結果として、段差が生じ、これがいわゆるシャッタ段差となる。
　これにより、例えば、上述した一般的な駆動回路によりシャッタ動作をさせると、図６で示されるように、リセットパルスが立ち下がる時刻ｔ０において、点線で示される有効領域における画素の負電圧VRLは、実線で示されるダミー領域における画素の負電圧VRLよりも変化が大きい。
　このため、図６で示されるように、ダミー領域における画素の負電圧VRLの変動が収束する時刻ｔ４１以降においては、垂直転送線電圧VSLは、安定した電圧として出力することが可能となる。これに対して、有効領域における画素の負電圧VRLの変動は、時刻ｔ４２まで収束しないので、その間、垂直転送線電圧VSLは、負電圧VRLの変動に応じて電圧が降下する。
　そこで、図１の駆動回路は、図７で示されるように動作することでシャッタ段差を抑制する。
　すなわち、リセットパルスが立ち上がる前の時刻ｔ６１において、パルス発生制御部３１が、駆動パルスを発生する。これにより、トランジスタ５１－１がオフにされて、トランジスタ５１－２がオンとされる。結果として、チャージポンプ回路３３－２により充電された負電圧容量３４－２からの負電圧VRL2がVスキャナ３５より出力される。
　その後、リセットパルスが発生し、リセットパルスが立ち下がる時刻ｔ６２において、有効領域およびダミー領域の画素のそれぞれについてシャッタオンの状態とされる。これにより、有効領域の画素においては、図７の最下段および下から２段目の点線で示されるように負電圧VRL2（すなわち、Vスキャナ３５の出力）が上昇し、ダミー領域の画素においては、実線で示されるように負電圧VRL2（すなわち、Vスキャナ３５の出力）が上昇する。
　しかしながら、この間、負電圧VRL1には、図７の下から３段目で示されるように、影響が及ばないので一定の値を維持する。
　時刻ｔ６３において、パルス発生制御部３１が、駆動パルスの発生を停止する。これにより、トランジスタ５１－１がオンにされて、トランジスタ５１－２がオフとされる。結果として、チャージポンプ回路３３－１により充電された負電圧容量３４－１からの負電圧VRL1がVスキャナ３５より出力される。
　これにより、負電圧VRL1となるので、垂直転送線電圧VSLは、負電圧VRLの変動の影響を受けず一定の電圧を出力し続ける。
　結果として、垂直転送線電圧VSLに対する負電圧VRLの割合である、PSRR：Power Supply Rejection Ratio（電源電圧変動除去比=（電源電圧の変化）／（出力電圧の変化））が改善されることになるので、シャッタ段差の発生を抑制することが可能となる。
　＜グローバルシャッタにおける負電圧復帰時間への対策＞
　以上においては、シャッタ段差に対策する例について説明してきたが、同様の技術を応用することにより、グローバルシャッタにおける負電圧VRLの復帰時間による読み出しに対する影響を対策することが可能となる。
　すなわち、グローバルシャッタの場合、全画素について同時に露光が開始されることになるため、図８で示されるように、同時にシャッタオンとする画素数が増える。これに伴って負電圧VRLの変動が大きくなるので、変動が収束するまでの時間も比例して長くなる。このため、読み出し開始パルスXVSが立下り、読み出し（図中のリード）が開始されるまでに、減衰して変動が収束し、読み出しが可能な画素数とする対策が取られている。
　図８においては、実線で示される負電圧VRLの変動に対しては、読み出しパルスXVSが立ち上がる時刻ｔ８１までの収束するため、時刻ｔ８２からの読み出しが可能である。しかしながら、点線で示される負電圧VRLの変動に対しては、読み出しが開始される時刻ｔ８２においても収束していないため対策できない。
　そこで、図９で示されるように、時刻ｔ１０１において、グローバルシャッタがオンとされるタイミングにおいて、パルス発生制御部３１が、駆動パルスを発生する。これにより、トランジスタ５１－１がオフにされて、トランジスタ５１－２がオンとされる。結果として、チャージポンプ回路３３－２により充電された負電圧容量３４－２からの負電圧VRL2がVスキャナ３５より出力される。
　これにより、負電圧VRL2は、グローバルシャッタ時の電荷消費期間において、変動が発生する。結果として、Vスキャナ３５の出力も変動する。
　しかしながら、この間においては、負電圧VRL1については、負電圧VRL2の変動の影響を受けないので、一定の値が維持される。
　時刻ｔ１０２において、読み出しパルスXVSが立ち下がると、パルス発生制御部３１が、駆動パルスの発生を停止する。これにより、トランジスタ５１－１がオンにされて、トランジスタ５１－２がオフとされる。結果として、チャージポンプ回路３３－１により充電された負電圧容量３４－１からの負電圧VRL1がVスキャナ３５より出力される。
　そして、時刻ｔ１０３において、画素信号が読み出される。
　結果として、グローバルシャッタにおける負電圧VRLへの影響を抑制し、画素数によらず、適切に対応することが可能となるので、イメージセンサの大型化に対しても影響をなくすことが可能となる。
　＜変形例＞
　以上においては、チャージポンプ回路を２系統設けて、負電圧VRLが変動するタイミングにおいて、一方に切り替え、それ以外のタイミングで他方に切り替えることにより、オフセットおよびデータを読み出すタイミングにおいて、負電圧VRLが変動しないようにする例について説明してきた。しかしながら、読み出し行のフローティングディフュージョンを共有する行と、非選択行とで、予め負電圧を分けて、それぞれ独立した負電圧VRL1,VRL2を供給するようにしてもよい。
　図１０の撮像素子の駆動回路は、負電圧VRLを、同一の負電圧VRLTと負電圧VRLSとに分けて設定し、読み出し行（選択行）のフローティングディフュージョンを共有する行に対して負電圧VRLTを供給し、その他の非選択行に対して負電圧VRLSを供給する。さらに、図１０の撮像素子の駆動回路は、白浮きの程度に応じて、非選択行の一部に負電圧VRLTを供給する。これにより、ストリーキングを適切に抑制する。尚、図１０において、図１，図３を参照して説明した構成と同一の機能を備えた構成については、同一の符号および名称を付しており、その説明は適宜省略するものとする。
　すなわち、より詳細には、図１０の撮像素子の駆動回路は、チャージポンプ回路３３－１，３３－２、および負電圧容量３４－１，３４－２が設けられており、それぞれ負電圧VRLT、および負電圧VRLSを増幅部７１－１乃至７１－８に出力する。
　選択部１０１は、チャージポンプ回路３３－１，３３－２（負電圧容量３４－１，３４－２）からの負電圧VRLT，VRLSのいずれを、増幅部７１－１乃至７１－８に供給するかを選択する。
　すなわち、選択部１０１は、増幅部７１－４に対応する行が読み出し行である選択行である場合、この選択行とフローティングディフュージョンCFD0を共有する行の増幅部７１－１乃至７１－３に負電圧VRLTを供給する。また、選択部１０１は、選択行のフローティングディフュージョンCFD0を共有しない非選択行に対応する増幅部７１－５乃至７１－８に負電圧VRLSを供給する例について説明する。
　上述したように、負電位VRLの変動がフローティングディフュージョンCFD0の電圧に変動を与えることに起因して垂直転送線電圧VSL0に変動を及ぼす。これに対して、選択部１０１は、選択行のフローティングディフュージョンCFD0を共有する非選択行である共有行と、それ以外の非選択行に対して、それぞれ負電圧VRLTと負電圧VRLSとを分けて供給している。これにより、例えば、図１１で示されるように、時刻ｔ１５１において、露光が開始されると、垂直転送線電圧VSLNの電圧降下に伴って、負電圧VRLSが電圧降下しても、負電圧VRLTには影響がでないので、垂直転送線電圧VSL0にも影響がでない。これにより、時刻ｔ１５２乃至ｔ１５３における信号読み出しの期間においても、適切に信号が読み出される。
　結果として、図１１における左下部の画像Ｐ２で示されるように、領域Ｚ０においてのみ白色（画素値＝最大値）であっても、それ以外の領域は黒色（画素値＝最小値）となり、領域Ｚ１が白浮きするようなストリーキングを抑制することが可能となる。
　また、白浮きは、垂直転送線電圧VSL0の振幅により生じるものであることは上述した通りであるが、垂直転送線電圧VSL0の振幅によっては、黒沈みと呼ばれる、より黒い領域を作り出す現象を発生させることもある。
　図１２は、垂直転送線電圧VSL0の振幅に応じて生じるストリーキングの変化を表したものである。白沈み（白浮き）は、負電圧容量である外部容量が大きくなるにつれて、小さくなることが示されている。図１２においては、外部容量が4.7μF、6.8μF、10.0μFの場合の変化が示されている。また、黒沈みは、GNDインピーダンスが大きくなるにつれて、大きくなることが示されている。図１２において、GNDインピーダンスが0.1Ω、0.2Ω、0.3Ωの場合の変化が示されている。
　このようなことから、上述した手法により完全に負電圧の変化により影響を除去してしまうと、白浮き、または黒沈みといった現象が逆に発生する恐れがある。
　そこで、切替信号発生部１０２は、意図的に負電圧の影響を調整することにより、上述した白浮き、または黒沈みといった現象の発生を抑制する。具体的には、切替信号発生部１０２は、白浮き、または黒沈みに対する評価値に応じて、非選択行のいずれかとして割り当てられた行に、所定の割合だけ、かつ、所定の行間隔でチャージポンプ回路３３－１からの負電圧VRLTを割り当てる。
　このような動作により、負電圧の変動による影響の程度を調整し、見た目に白浮き、または黒沈みといった現象が発生するのを抑制することが可能となる。
　＜図１０の撮像素子の駆動回路による調整処理＞
　次に、図１０の撮像素子の駆動回路による調整処理について説明する。
　ステップＳ３１において、選択部１０１は、選択行に基づいて、選択行のフローティングディフュージョンを共有する共有行の増幅部７１に対してチャージポンプ回路３３－１からの負電圧VRLTを供給し、それ以外の非選択行に対してチャージポンプ回路３３－２からの負電圧VRLSを供給する。したがって、図１０の場合、選択行は、増幅部７１－４に対応する行であるので、増幅部７１－１乃至７１－３に対してチャージポンプ回路３３－１からの負電圧VRLTが供給され、それ以外の非選択行に対応する増幅部７１－５乃至７１－８に対してチャージポンプ回路３３－２からの負電圧VRLSが供給される。
　ステップＳ３２において、現状の撮像素子により撮像された画像における白浮き、または黒沈みの程度を判定する。この画像における白浮き、または黒沈みの程度については、調整可能な装置が存在するので、この評価値に基づいて、白浮き、または黒沈みの程度を判定するようにしてもよい。
　ステップＳ３３において、切替信号発生部１０２は、白浮き、または黒沈みの程度に応じて、非選択行に対応する増幅部７１に対して、所定の割合で、かつ、所定の行間隔でチャージポンプ回路３３－２からの負電圧VRLSを供給させるように切り替える切替レートを設定する。以降においては、この設定された切替レートに基づいて、非選択行に対応する増幅部７１に対して、所定の割合で、かつ、所定の行間隔でチャージポンプ回路３３－２からの負電圧VRLSが供給される。
　尚、必要に応じて、上述した処理を繰り返すようにしてもよい。
　以上の処理により、負電圧容量を大きくすることなく負電圧の変動を抑制することが可能となり、白浮き、または黒沈みといったストリーキングの発生を抑制することが可能となる。
　ところで、上述した一連の処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。
　図１４は、汎用のパーソナルコンピュータの構成例を示している。このパーソナルコンピュータは、CPU(Central Processing Unit)１００１を内蔵している。CPU１００１にはバス１００４を介して、入出力インタ-フェイス１００５が接続されている。バス１００４には、ROM(Read Only Memory)１００２およびRAM(Random Access Memory)１００３が接続されている。
　入出力インタ-フェイス１００５には、ユーザが操作コマンドを入力するキーボード、マウスなどの入力デバイスよりなる入力部１００６、処理操作画面や処理結果の画像を表示デバイスに出力する出力部１００７、プログラムや各種データを格納するハードディスクドライブなどよりなる記憶部１００８、LAN（Local Area Network）アダプタなどよりなり、インターネットに代表されるネットワークを介した通信処理を実行する通信部１００９が接続されている。また、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory)、DVD(Digital Versatile Disc)を含む）、光磁気ディスク（ＭＤ(Mini Disc)を含む）、もしくは半導体メモリなどのリムーバブルメディア１０１１に対してデータを読み書きするドライブ１０１０が接続されている。
　CPU１００１は、ROM１００２に記憶されているプログラム、または磁気ディスク、光ディスク、光磁気ディスク、もしくは半導体メモリ等のリムーバブルメディア１０１１ら読み出されて記憶部１００８にインストールされ、記憶部１００８からRAM１００３にロードされたプログラムに従って各種の処理を実行する。RAM１００３にはまた、CPU１００１が各種の処理を実行する上において必要なデータなども適宜記憶される。
　以上のように構成されるコンピュータでは、CPU１００１が、例えば、記憶部１００８に記憶されているプログラムを、入出力インタフェース１００５及びバス１００４を介して、RAM１００３にロードして実行することにより、上述した一連の処理が行われる。
　コンピュータ（CPU１００１）が実行するプログラムは、例えば、パッケージメディア等としてのリムーバブルメディア１０１１に記録して提供することができる。また、プログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することができる。
　コンピュータでは、プログラムは、リムーバブルメディア１０１１をドライブ１０１０に装着することにより、入出力インタフェース１００５を介して、記憶部１００８にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部１００９で受信し、記憶部１００８にインストールすることができる。その他、プログラムは、ROM１００２や記憶部１００８に、あらかじめインストールしておくことができる。
　なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
　また、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、すべての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。
　なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　例えば、本技術は、１つの機能をネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。
　また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
　さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
　尚、本技術は、以下のような構成も取ることができる。
（１）　画素毎に入射光の強度に応じた電荷を発生する複数のフォトダイオードと、
　前記フォトダイオードにより発生された電荷を読み出す読み出しトランジスタと、
　前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第１の負電圧供給部と、
　前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第２の負電圧供給部とを含み、
　前記第１の負電圧発生部と、前記第２の負電圧発生部とが、切り替えられて前記負電圧が供給される
　撮像素子。
（２）　前記フォトダイオードの露光を開始するとき、およびリセットするとき、前記第１の負電圧供給部により、それ以外のとき、前記第２の負電圧供給部より、それぞれ切り替えられて前記負電圧が供給される
　（１）に記載の撮像素子。
（３）　パルス信号を発生するパルス発生部をさらに含み、
　前記パルス発生部により発生されるパルスにより、前記フォトダイオードの露光を開始するとき、およびリセットするとき、前記第１の負電圧供給部により、それ以外のとき、前記第２の負電圧供給部より、それぞれ切り替えられて前記負電圧が供給される
　（２）に記載の撮像素子。
（４）　前記第１の負電圧供給部、および第２の負電圧供給部は、それぞれ第１の負電圧容量、および第２の負電圧容量である
　（１）乃至（３）のいずれかに記載の撮像素子。
（５）　前記第１の負電圧容量、および第２の負電圧容量は、チャージポンプ回路により充電される
　（４）に記載の撮像素子。
（６）　オンにされていない前記読み出しトランジスタのうち、読み出し行のトランジスタとフローティングディフュージョンを共有する行の前記読み出しトランジスタに対して、前記第１の負電圧供給部より、それ以外の非選択行の前記読み出しトランジスタに対して、前記第２の負電圧供給部より、それぞれ切り替えて前記負電圧が供給される
　（１）に記載の撮像素子。
（７）　前記非選択行のうちの、所定の割合の行に、所定の間隔で、前記第１の負電圧供給部より、前記負電圧が供給される
　（６）に記載の撮像素子。
（８）　画素毎に入射光の強度に応じた電荷を発生する複数のフォトダイオードと、
　前記フォトダイオードにより発生された電荷を読み出す読み出しトランジスタと、
　前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第１の負電圧供給部と、
　前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第２の負電圧供給部とを含む撮像素子の駆動方法であり、
　前記第１の負電圧発生部と、前記第２の負電圧発生部とが、切り替えられて前記負電圧が供給される
　撮像素子の駆動方法。
（９）　画素毎に入射光の強度に応じた電荷を発生する複数のフォトダイオードと、
　前記フォトダイオードにより発生された電荷を読み出す読み出しトランジスタと、
　前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第１の負電圧供給部と、
　前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第２の負電圧供給部とを含む撮像素子を制御するコンピュータに、
　前記第１の負電圧発生部と、前記第２の負電圧発生部とが、切り替えられて前記負電圧が供給される
　処理を実行させるプログラム。
（１０）　画素毎に入射光の強度に応じた電荷を発生する複数のフォトダイオードと、
　前記フォトダイオードにより発生された電荷を読み出す読み出しトランジスタと、
　前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第１の負電圧供給部と、
　前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第２の負電圧供給部とを含み、
　前記第１の負電圧発生部と、前記第２の負電圧発生部とが、切り替えられて前記負電圧が供給される
　電子機器。
　３１　パルス発生制御回路，　３２　インバータ，　３３，３３－１，３３－２　チャージポンプ回路，　３４，３４－１，３４－２　負電圧容量，　３５　Vスキャナ，　３６　選択トランジスタ，　３７　増幅トランジスタ，　３８　リセットトランジスタ，　３９　読み出しトランジスタ，　４０　フォトダイオード，　１０１　選択部，　１０２　切替信号発生部

Claims (10)

  1. 　画素毎に入射光の強度に応じた電荷を発生する複数のフォトダイオードと、
    　前記フォトダイオードにより発生された電荷を読み出す読み出しトランジスタと、
    　前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第１の負電圧供給部と、
    　前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第２の負電圧供給部とを含み、
    　前記第１の負電圧発生部と、前記第２の負電圧発生部とが、切り替えられて前記負電圧が供給される
    　撮像素子。
  2. 　前記フォトダイオードの露光を開始するとき、およびリセットするとき、前記第１の負電圧供給部により、それ以外のとき、前記第２の負電圧供給部より、それぞれ切り替えられて前記負電圧が供給される
    　請求項１に記載の撮像素子。
  3. 　パルス信号を発生するパルス発生部をさらに含み、
    　前記パルス発生部により発生されるパルスにより、前記フォトダイオードの露光を開始するとき、およびリセットするとき、前記第１の負電圧供給部により、それ以外のとき、前記第２の負電圧供給部より、それぞれ切り替えられて前記負電圧が供給される
    　請求項２に記載の撮像素子。
  4. 　前記第１の負電圧供給部、および第２の負電圧供給部は、それぞれ第１の負電圧容量、および第２の負電圧容量である
    　請求項１に記載の撮像素子。
  5. 　前記第１の負電圧容量、および第２の負電圧容量は、チャージポンプ回路により充電される
    　請求項４に記載の撮像素子。
  6. 　オンにされていない前記読み出しトランジスタのうち、読み出し行のトランジスタとフローティングディフュージョンを共有する行の前記読み出しトランジスタに対して、前記第１の負電圧供給部より、それ以外の非選択行の前記読み出しトランジスタに対して、前記第２の負電圧供給部より、それぞれ切り替えて前記負電圧が供給される
    　請求項１に記載の撮像素子。
  7. 　前記非選択行のうちの、所定の割合の行に、所定の間隔で、前記第１の負電圧供給部より、前記負電圧が供給される
    　請求項６に記載の撮像素子。
  8. 　画素毎に入射光の強度に応じた電荷を発生する複数のフォトダイオードと、
    　前記フォトダイオードにより発生された電荷を読み出す読み出しトランジスタと、
    　前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第１の負電圧供給部と、
    　前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第２の負電圧供給部とを含む撮像素子の駆動方法であり、
    　前記第１の負電圧発生部と、前記第２の負電圧発生部とが、切り替えられて前記負電圧が供給される
    　撮像素子の駆動方法。
  9. 　画素毎に入射光の強度に応じた電荷を発生する複数のフォトダイオードと、
    　前記フォトダイオードにより発生された電荷を読み出す読み出しトランジスタと、
    　前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第１の負電圧供給部と、
    　前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第２の負電圧供給部とを含む撮像素子を制御するコンピュータに、
    　前記第１の負電圧発生部と、前記第２の負電圧発生部とが、切り替えられて前記負電圧が供給される
    　処理を実行させるプログラム。
  10. 　画素毎に入射光の強度に応じた電荷を発生する複数のフォトダイオードと、
    　前記フォトダイオードにより発生された電荷を読み出す読み出しトランジスタと、
    　前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第１の負電圧供給部と、
    　前記読み出しトランジスタがオンにされない場合、前記読み出しトランジスタに負電圧を供給する第２の負電圧供給部とを含み、
    　前記第１の負電圧発生部と、前記第２の負電圧発生部とが、切り替えられて前記負電圧が供給される
    　電子機器。
PCT/JP2015/066831 2014-06-25 2015-06-11 撮像素子および撮像素子の駆動方法、電子機器、並びにプログラム WO2015198877A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201580031849.8A CN106464821B (zh) 2014-06-25 2015-06-11 摄像元件、摄像元件驱动方法、电子设备和可读存储介质
KR1020167031833A KR102383184B1 (ko) 2014-06-25 2015-06-11 촬상 소자 및 촬상 소자의 구동 방법, 전자 기기 및 프로그램
US15/318,773 US10021332B2 (en) 2014-06-25 2015-06-11 Image sensor, method of driving an image sensor, electronic apparatus, and program
JP2016529286A JP6609553B2 (ja) 2014-06-25 2015-06-11 撮像素子および撮像素子の駆動方法、電子機器、並びにプログラム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014129949 2014-06-25
JP2014-129949 2014-06-25

Publications (1)

Publication Number Publication Date
WO2015198877A1 true WO2015198877A1 (ja) 2015-12-30

Family

ID=54937968

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/066831 WO2015198877A1 (ja) 2014-06-25 2015-06-11 撮像素子および撮像素子の駆動方法、電子機器、並びにプログラム

Country Status (5)

Country Link
US (1) US10021332B2 (ja)
JP (1) JP6609553B2 (ja)
KR (1) KR102383184B1 (ja)
CN (1) CN106464821B (ja)
WO (1) WO2015198877A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113542637A (zh) * 2016-07-29 2021-10-22 索尼公司 光检测装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102502955B1 (ko) * 2016-04-12 2023-02-27 에스케이하이닉스 주식회사 단위 픽셀 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US11356631B2 (en) * 2020-10-08 2022-06-07 Shenzhen GOODIX Technology Co., Ltd. Image sensor row driver negative supply connections

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003348822A (ja) * 2002-05-28 2003-12-05 Sony Corp 電圧変換制御回路及び方法
JP2005323331A (ja) * 2004-02-23 2005-11-17 Sony Corp Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
JP2008042305A (ja) * 2006-08-02 2008-02-21 Sony Corp 撮像装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011209B1 (ja) 1998-11-16 2000-02-21 日本電気株式会社 イメージセンサ
JP3951994B2 (ja) * 2003-09-16 2007-08-01 ソニー株式会社 固体撮像装置およびカメラシステム
US7129883B2 (en) * 2004-02-23 2006-10-31 Sony Corporation Method and apparatus for AD conversion, semiconductor device for detecting distribution of physical quantity, and electronic apparatus
KR100621561B1 (ko) * 2004-11-05 2006-09-19 삼성전자주식회사 Ｃｍｏｓ 이미지 센서 및 그 구동 방법
JP4848739B2 (ja) * 2005-11-01 2011-12-28 ソニー株式会社 物理量検出装置および撮像装置
JP4692262B2 (ja) * 2005-12-14 2011-06-01 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2008136047A (ja) * 2006-11-29 2008-06-12 Sony Corp 固体撮像装置及び撮像装置
JP4494492B2 (ja) * 2008-04-09 2010-06-30 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
CN101814912B (zh) * 2009-02-25 2012-01-04 北京兆易创新科技有限公司 一种负电压电平转换电路
US7733126B1 (en) * 2009-03-31 2010-06-08 Freescale Semiconductor, Inc. Negative voltage generation
CN101924324B (zh) * 2010-09-07 2012-05-23 凯钰科技股份有限公司 用以控制激光二极管的偏压电流的自动功率控制回路
CN102595059B (zh) * 2012-02-27 2013-05-22 天津大学 一种多次曝光方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003348822A (ja) * 2002-05-28 2003-12-05 Sony Corp 電圧変換制御回路及び方法
JP2005323331A (ja) * 2004-02-23 2005-11-17 Sony Corp Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
JP2008042305A (ja) * 2006-08-02 2008-02-21 Sony Corp 撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113542637A (zh) * 2016-07-29 2021-10-22 索尼公司 光检测装置

Also Published As

Publication number Publication date
KR20170023795A (ko) 2017-03-06
US10021332B2 (en) 2018-07-10
JPWO2015198877A1 (ja) 2017-04-20
US20170127004A1 (en) 2017-05-04
KR102383184B1 (ko) 2022-04-06
JP6609553B2 (ja) 2019-11-20
CN106464821B (zh) 2020-11-17
CN106464821A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
JP6760064B2 (ja) 比較器、ａｄ変換器、固体撮像装置、電子機器、および比較器の制御方法
US10609318B2 (en) Imaging device, driving method, and electronic apparatus
JP5868065B2 (ja) 撮像装置
US10764524B2 (en) Imaging apparatus, method of driving imaging apparatus, and apparatus using the imaging apparatus
JP4379504B2 (ja) 固体撮像素子、およびカメラシステム
JP2008193373A (ja) 固体撮像装置および撮像装置
US9930283B2 (en) Solid state image sensor and electronic apparatus
US11025853B2 (en) Comparator circuit, solid-state imaging apparatus, and electronic device
JP6609553B2 (ja) 撮像素子および撮像素子の駆動方法、電子機器、並びにプログラム
US8710421B2 (en) Solid-state imaging device and imaging apparatus
US9282267B2 (en) Solid-state imaging device and camera
WO2016147887A1 (ja) 固体撮像装置およびその制御方法、並びに電子機器
US11025852B2 (en) Image capturing apparatus and control method thereof
JP5700247B2 (ja) 画像処理装置および方法
JP5177198B2 (ja) 物理情報取得方法および物理情報取得装置
JP2009303042A (ja) デジタル・アナログ変換回路、固体撮像装置、カメラシステム及びデジタルコードのアナログ変換方法
JP2007324873A (ja) 固体撮像装置及びその駆動方法
WO2018131521A1 (ja) 撮像素子および電子機器
JP2013102312A (ja) 固体撮像装置、撮像装置および撮像方法
JP2017152839A (ja) 撮像装置、撮像素子の制御方法及び撮像装置の制御方法
CN117768797A (zh) 图像传感器和包括图像传感器的图像处理装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15811559

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20167031833

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2016529286

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15318773

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15811559

Country of ref document: EP

Kind code of ref document: A1