JP2003348822A - 電圧変換制御回路及び方法 - Google Patents
電圧変換制御回路及び方法Info
- Publication number
- JP2003348822A JP2003348822A JP2002153600A JP2002153600A JP2003348822A JP 2003348822 A JP2003348822 A JP 2003348822A JP 2002153600 A JP2002153600 A JP 2002153600A JP 2002153600 A JP2002153600 A JP 2002153600A JP 2003348822 A JP2003348822 A JP 2003348822A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- unit
- clock
- booster circuit
- clock buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Abstract
(57)【要約】
【課題】 チャージポンプ型昇圧回路の制御用クロック
を小ステップでコントロールし、昇圧振幅を抑制して各
種ノイズの発生を抑える。 【解決手段】 外部電源電圧を絶対値レベルで昇圧する
チャージポンプ型昇圧回路部１００と、この昇圧回路部
１００を制御する昇圧電圧フィードバック部２００と、
クロックバッファ部３００とを有する。昇圧電圧フィー
ドバック部２００では、昇圧回路部１００の出力レベル
を電圧検出部２１０によって検出し、これを基準レベル
を比較し、その比較結果に応じてアップ／ダウンカウン
タ部２３０のカウント動作を行う。そして、このカウン
ト値に基づいてＤ／Ａコンバータ部２５０から小ステッ
プ単位で制御量を切り換え、レベルシフタ部２６０を介
してクロックバッファ部３００の電源電圧をコントロー
ルする。
を小ステップでコントロールし、昇圧振幅を抑制して各
種ノイズの発生を抑える。 【解決手段】 外部電源電圧を絶対値レベルで昇圧する
チャージポンプ型昇圧回路部１００と、この昇圧回路部
１００を制御する昇圧電圧フィードバック部２００と、
クロックバッファ部３００とを有する。昇圧電圧フィー
ドバック部２００では、昇圧回路部１００の出力レベル
を電圧検出部２１０によって検出し、これを基準レベル
を比較し、その比較結果に応じてアップ／ダウンカウン
タ部２３０のカウント動作を行う。そして、このカウン
ト値に基づいてＤ／Ａコンバータ部２５０から小ステッ
プ単位で制御量を切り換え、レベルシフタ部２６０を介
してクロックバッファ部３００の電源電圧をコントロー
ルする。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばチャージポ
ンプ型昇圧回路等に用いられる電圧変換制御回路に関す
る。
ンプ型昇圧回路等に用いられる電圧変換制御回路に関す
る。
【０００２】
【従来の技術】従来より、例えばフラッシュメモリの書
き込み・消去用の電圧を発生させるため、あるいは、ビ
デオカメラ、デジタルカメラなどの液晶表示用の高電圧
発生回路等で使用されるチャージポンプ型昇圧回路が知
られている。このチャージポンプ型昇圧回路は、１つの
キャパシタとダイオードとで構成されるポンピングパケ
ットを複数段、直列に接続し、各ポンピングパケットの
昇圧により、例えばＬＳＩチップの電源電圧ＶDDよりも
高い電圧を発生するものである（なお、この場合の昇圧
とは絶対値レベルでの昇圧という意味であり、電源電圧
が正極性の場合にはプラス側に昇圧し、電源電圧が負極
性の場合にはマイナス側に昇圧することになる）。とこ
ろで、このチャージポンプ型昇圧回路では、ポンピング
動作時に、ポンピングクロック用のクロックバッファや
ポンピングキャパシタを駆動する時に発生するノイズ
（ポンピングノイズ）の問題がある。このため、例えば
撮像素子のアナログ信号に昇圧回路のポンピングノイズ
が影響し、画像上のノイズとなって撮像画面に現れた
り、あるいはフラッシュメモリ等の書き込み時にポンピ
ングノイズの影響で書き込み分布にばらつきが生じたり
することが懸念される。
き込み・消去用の電圧を発生させるため、あるいは、ビ
デオカメラ、デジタルカメラなどの液晶表示用の高電圧
発生回路等で使用されるチャージポンプ型昇圧回路が知
られている。このチャージポンプ型昇圧回路は、１つの
キャパシタとダイオードとで構成されるポンピングパケ
ットを複数段、直列に接続し、各ポンピングパケットの
昇圧により、例えばＬＳＩチップの電源電圧ＶDDよりも
高い電圧を発生するものである（なお、この場合の昇圧
とは絶対値レベルでの昇圧という意味であり、電源電圧
が正極性の場合にはプラス側に昇圧し、電源電圧が負極
性の場合にはマイナス側に昇圧することになる）。とこ
ろで、このチャージポンプ型昇圧回路では、ポンピング
動作時に、ポンピングクロック用のクロックバッファや
ポンピングキャパシタを駆動する時に発生するノイズ
（ポンピングノイズ）の問題がある。このため、例えば
撮像素子のアナログ信号に昇圧回路のポンピングノイズ
が影響し、画像上のノイズとなって撮像画面に現れた
り、あるいはフラッシュメモリ等の書き込み時にポンピ
ングノイズの影響で書き込み分布にばらつきが生じたり
することが懸念される。
【０００３】例えば、図４は、一般的な昇圧回路の構成
例を示すブロック図である。図示のように、この昇圧回
路は、キャパシタＣ１〜Ｃ４とダイオードＤ１〜Ｄ５で
構成されるチャージポンプ型昇圧回路部１０と、複数の
インバータ型バッファアンプＩ１〜Ｉ５で構成されるク
ロックバッファ部２０とを有している。なお、各インバ
ータ型バッファアンプＩ１〜Ｉ５において、ＶDDは電源
側電圧を示し、ＶSSは接地側電圧を示している。このよ
うな昇圧回路では、例えばキャパシタＣ１にクロック信
号が入力されるとノードＮＤ１の電圧はキャパシタＣ１
の容量結合で電圧ＶDD分（理想値）だけたたき上げられ
る。そのときのＮＤ１の電圧（Ｖ１）は、理想的に考え
ると、 Ｖ１＝ＶDD＋α となる。なお、αはノードＮＤ１の初期電位である。こ
こで、初期電位αは各ノードＮＤ１〜ＮＤ４において、
ダイオードＤ１〜Ｄ４の閾値電圧の変化や初期状態等に
よって異なるが、たたき上げ電圧はＶDDと共通である。
このＶDDが昇圧電圧の変化分となり、所望の昇圧電位に
なるまで、ＶDDステップで変化する。なお、ここでは正
極電圧を昇圧する場合を説明したが、負極電圧を絶対値
レベルで昇圧する場合には同様のクロックバッファによ
って各ノードＮＤ１〜ＮＤ４の電圧をたたき下げること
になる。
例を示すブロック図である。図示のように、この昇圧回
路は、キャパシタＣ１〜Ｃ４とダイオードＤ１〜Ｄ５で
構成されるチャージポンプ型昇圧回路部１０と、複数の
インバータ型バッファアンプＩ１〜Ｉ５で構成されるク
ロックバッファ部２０とを有している。なお、各インバ
ータ型バッファアンプＩ１〜Ｉ５において、ＶDDは電源
側電圧を示し、ＶSSは接地側電圧を示している。このよ
うな昇圧回路では、例えばキャパシタＣ１にクロック信
号が入力されるとノードＮＤ１の電圧はキャパシタＣ１
の容量結合で電圧ＶDD分（理想値）だけたたき上げられ
る。そのときのＮＤ１の電圧（Ｖ１）は、理想的に考え
ると、 Ｖ１＝ＶDD＋α となる。なお、αはノードＮＤ１の初期電位である。こ
こで、初期電位αは各ノードＮＤ１〜ＮＤ４において、
ダイオードＤ１〜Ｄ４の閾値電圧の変化や初期状態等に
よって異なるが、たたき上げ電圧はＶDDと共通である。
このＶDDが昇圧電圧の変化分となり、所望の昇圧電位に
なるまで、ＶDDステップで変化する。なお、ここでは正
極電圧を昇圧する場合を説明したが、負極電圧を絶対値
レベルで昇圧する場合には同様のクロックバッファによ
って各ノードＮＤ１〜ＮＤ４の電圧をたたき下げること
になる。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
ような従来の昇圧回路において、ＶDD電圧幅のクロック
を用いて昇圧回路のキャパシタをたたき上げたり、たた
き下げたりすると、所望の電位に近い部分でもＶDD幅
（ＶDD−ＶSS）の電位変化が起こり、レギュレータで制
御したとしても、ＶDD幅で電位が動くことになる。ま
た、ＶDD電圧でキャパシタとクロックバッファ部を駆動
することで、無駄な電力が生じ、また、大きなノイズ源
として影響が出てしまう。さらに、ＶDD幅の電位変化＝
ＶDDステップでしか昇降電圧をコントロールできないと
いうことになる。したがって、小ステップで電圧をコン
トロールして昇降電圧のばらつき幅を抑制し、さらに、
キャパシタのたたき上げ時、または、たたき下げ時のノ
イズ、ならびにクロックバッファのノイズを抑えること
が望まれている。
ような従来の昇圧回路において、ＶDD電圧幅のクロック
を用いて昇圧回路のキャパシタをたたき上げたり、たた
き下げたりすると、所望の電位に近い部分でもＶDD幅
（ＶDD−ＶSS）の電位変化が起こり、レギュレータで制
御したとしても、ＶDD幅で電位が動くことになる。ま
た、ＶDD電圧でキャパシタとクロックバッファ部を駆動
することで、無駄な電力が生じ、また、大きなノイズ源
として影響が出てしまう。さらに、ＶDD幅の電位変化＝
ＶDDステップでしか昇降電圧をコントロールできないと
いうことになる。したがって、小ステップで電圧をコン
トロールして昇降電圧のばらつき幅を抑制し、さらに、
キャパシタのたたき上げ時、または、たたき下げ時のノ
イズ、ならびにクロックバッファのノイズを抑えること
が望まれている。
【０００５】そこで本発明の目的は、昇圧回路の制御用
クロックを小ステップでコントロールでき、各種ノイズ
の発生を抑えることができる電圧変換制御回路及び方法
を提供することにある。
クロックを小ステップでコントロールでき、各種ノイズ
の発生を抑えることができる電圧変換制御回路及び方法
を提供することにある。
【０００６】
【課題を解決するための手段】本発明は前記目的を達成
するため、入力電圧を絶対値レベルで昇圧する昇圧回路
部と、前記昇圧回路部に駆動用クロックを供給すること
により、前記昇圧回路部で発生した電圧を所定レベルに
保持するクロックバッファ部と、前記昇圧回路部から出
力される昇圧電圧レベルを検出する電圧検出部と、前記
電圧検出部による検出結果に対応して前記クロックバッ
ファ部のクロック振幅を変化させる制御量を小ステップ
単位で切り換える制御量決定部と、前記制御量決定部で
決定された制御量に対応するフィードバック信号を前記
クロックバッファ部に供給し、前記クロックバッファ部
のクロック振幅を制御するレベルシフタ部とを有するこ
とを特徴とする。
するため、入力電圧を絶対値レベルで昇圧する昇圧回路
部と、前記昇圧回路部に駆動用クロックを供給すること
により、前記昇圧回路部で発生した電圧を所定レベルに
保持するクロックバッファ部と、前記昇圧回路部から出
力される昇圧電圧レベルを検出する電圧検出部と、前記
電圧検出部による検出結果に対応して前記クロックバッ
ファ部のクロック振幅を変化させる制御量を小ステップ
単位で切り換える制御量決定部と、前記制御量決定部で
決定された制御量に対応するフィードバック信号を前記
クロックバッファ部に供給し、前記クロックバッファ部
のクロック振幅を制御するレベルシフタ部とを有するこ
とを特徴とする。
【０００７】また本発明は、入力電圧を絶対値レベルで
昇圧する昇圧回路部と、前記昇圧回路部に駆動用クロッ
クを供給することにより、前記昇圧回路部で発生した電
圧を所定レベルに保持するクロックバッファ部とを有す
る昇圧回路の電圧変換制御方法であって、前記昇圧回路
部から出力される昇圧電圧レベルを検出し、この検出結
果に対応して前記クロックバッファ部のクロック振幅を
変化させる制御量を小ステップ単位で切り換え、この制
御量に対応するフィードバック信号を前記クロックバッ
ファ部に供給し、前記クロックバッファ部のクロック振
幅を制御することを特徴とする。
昇圧する昇圧回路部と、前記昇圧回路部に駆動用クロッ
クを供給することにより、前記昇圧回路部で発生した電
圧を所定レベルに保持するクロックバッファ部とを有す
る昇圧回路の電圧変換制御方法であって、前記昇圧回路
部から出力される昇圧電圧レベルを検出し、この検出結
果に対応して前記クロックバッファ部のクロック振幅を
変化させる制御量を小ステップ単位で切り換え、この制
御量に対応するフィードバック信号を前記クロックバッ
ファ部に供給し、前記クロックバッファ部のクロック振
幅を制御することを特徴とする。
【０００８】本発明の電圧変換制御回路及び方法では、
昇圧回路部から出力される昇圧電圧レベルを検出し、こ
の検出結果に対応してクロックバッファ部のクロック振
幅を変化させる制御量を小ステップ単位で切り換え、こ
の制御量に対応するフィードバック信号をクロックバッ
ファ部に供給し、クロックバッファ部のクロック振幅を
制御することから、昇圧回路部の制御用クロック振幅を
小ステップでコントロールでき、各種ノイズの発生を抑
えることができる。
昇圧回路部から出力される昇圧電圧レベルを検出し、こ
の検出結果に対応してクロックバッファ部のクロック振
幅を変化させる制御量を小ステップ単位で切り換え、こ
の制御量に対応するフィードバック信号をクロックバッ
ファ部に供給し、クロックバッファ部のクロック振幅を
制御することから、昇圧回路部の制御用クロック振幅を
小ステップでコントロールでき、各種ノイズの発生を抑
えることができる。
【０００９】
【発明の実施の形態】以下、本発明による電圧変換制御
回路及び方法の実施の形態例について説明する。図１
は、本発明の実施の形態例による電圧変換制御回路を適
用した昇圧回路の構成を示すブロック図である。この昇
圧回路は、外部電源電圧を絶対値レベルで昇圧する昇圧
回路部１００と、この昇圧回路部１００を制御する昇圧
電圧フィードバック部２００と、クロックバッファ部３
００とを有するものである。そして、本例の昇圧回路
は、昇圧電圧フィードバック部２００の制御量決定部と
してＤ／Ａコンバータを用いること、及びクロックバッ
ファ部３００の電源電圧をコントロールすることによ
り、昇圧電位を制御する点を主な特徴としている。
回路及び方法の実施の形態例について説明する。図１
は、本発明の実施の形態例による電圧変換制御回路を適
用した昇圧回路の構成を示すブロック図である。この昇
圧回路は、外部電源電圧を絶対値レベルで昇圧する昇圧
回路部１００と、この昇圧回路部１００を制御する昇圧
電圧フィードバック部２００と、クロックバッファ部３
００とを有するものである。そして、本例の昇圧回路
は、昇圧電圧フィードバック部２００の制御量決定部と
してＤ／Ａコンバータを用いること、及びクロックバッ
ファ部３００の電源電圧をコントロールすることによ
り、昇圧電位を制御する点を主な特徴としている。
【００１０】以下、本例の昇圧回路の構成について説明
する。まず、昇圧回路部１００の構成は一般的なもので
あり、例えば図４に示した昇圧回路部１０と同様に、キ
ャパシタＣ１〜Ｃ４とダイオードＤ１〜Ｄ５で構成され
るチャージポンプ型昇圧回路が用いられている。また、
電圧フィードバック部２００は、電圧検出部２１０、コ
ントロール部２２０、アップ／ダウンカウンタ部２３
０、セレクタ部２４０、Ｄ／Ａコンバータ部２５０、及
びレベルシフタ部２６０等で構成される。電圧検出部２
１０は、昇圧回路部１００の出力電圧レベルをモニタす
るものであり、レベルシフト回路２１１、比較器２１
２、インバータ２１３とを有する。そして、昇圧回路部
１００の出力電圧レベルをレベルシフト（抵抗分圧）回
路２１１によって適切なレベルに変換し、この変換後の
レベルを比較器２１２によって基準電圧レベルＶREF と
比較し、その比較結果（昇圧レベルが高ければ０（＝
Ｌ）、昇圧レベルが低ければ１（＝Ｈ））をインバータ
２１３を介してアップ／ダウンカウンタ部２３０に出力
するものである。
する。まず、昇圧回路部１００の構成は一般的なもので
あり、例えば図４に示した昇圧回路部１０と同様に、キ
ャパシタＣ１〜Ｃ４とダイオードＤ１〜Ｄ５で構成され
るチャージポンプ型昇圧回路が用いられている。また、
電圧フィードバック部２００は、電圧検出部２１０、コ
ントロール部２２０、アップ／ダウンカウンタ部２３
０、セレクタ部２４０、Ｄ／Ａコンバータ部２５０、及
びレベルシフタ部２６０等で構成される。電圧検出部２
１０は、昇圧回路部１００の出力電圧レベルをモニタす
るものであり、レベルシフト回路２１１、比較器２１
２、インバータ２１３とを有する。そして、昇圧回路部
１００の出力電圧レベルをレベルシフト（抵抗分圧）回
路２１１によって適切なレベルに変換し、この変換後の
レベルを比較器２１２によって基準電圧レベルＶREF と
比較し、その比較結果（昇圧レベルが高ければ０（＝
Ｌ）、昇圧レベルが低ければ１（＝Ｈ））をインバータ
２１３を介してアップ／ダウンカウンタ部２３０に出力
するものである。
【００１１】コントロール部２２０は、動作クロックＣ
Ｋに基づいてアップ／ダウンカウンタ部２３０のカウン
ト動作を制御するものであり、アップ／ダウンカウンタ
部２３０は、電圧検出部２１０からの比較結果（０また
は１（ＬまたはＨ））を最大８ビットまでカウントする
ものであり、そのカウント値を８ビット幅のセレクタ部
２４０を介してＤ／Ａコンバータ部２５０に出力する。
Ｄ／Ａコンバータ部２５０は、セレクタ部２４０を介し
て８ビット２進数のカウント値（すなわち、２５６段階
のレベルを示す）を入力し、そのカウント値に応じたア
ナログ信号（クロックバッファ部３００のクロック振幅
を変化させる制御量）を出力する。これにより、昇圧回
路部１００の出力に応じて２５６段階のアナログ信号
（制御量）が生成される。なお、ここで１段階毎のアナ
ログ信号の差をｄｉｇｉｔという。レベルシフタ部２６
０は、Ｄ／Ａコンバータ部２５０の出力に基づいて、適
切なレベルに変換した電圧信号をフィードバック電圧と
してクロックバッファ部３００に出力する。
Ｋに基づいてアップ／ダウンカウンタ部２３０のカウン
ト動作を制御するものであり、アップ／ダウンカウンタ
部２３０は、電圧検出部２１０からの比較結果（０また
は１（ＬまたはＨ））を最大８ビットまでカウントする
ものであり、そのカウント値を８ビット幅のセレクタ部
２４０を介してＤ／Ａコンバータ部２５０に出力する。
Ｄ／Ａコンバータ部２５０は、セレクタ部２４０を介し
て８ビット２進数のカウント値（すなわち、２５６段階
のレベルを示す）を入力し、そのカウント値に応じたア
ナログ信号（クロックバッファ部３００のクロック振幅
を変化させる制御量）を出力する。これにより、昇圧回
路部１００の出力に応じて２５６段階のアナログ信号
（制御量）が生成される。なお、ここで１段階毎のアナ
ログ信号の差をｄｉｇｉｔという。レベルシフタ部２６
０は、Ｄ／Ａコンバータ部２５０の出力に基づいて、適
切なレベルに変換した電圧信号をフィードバック電圧と
してクロックバッファ部３００に出力する。
【００１２】クロックバッファ部３００は、基本的には
図４で示したクロックバッファ部と同様の構成を有する
クロックバッファ３１０、３２０より構成されている
が、図２に示すように、クロックバッファを構成するイ
ンバータ型バッファアンプＩ１１〜Ｉ１４の電源側電圧
ＶDDまたは接地側電圧ＶSSがレベルシフタ部２６０によ
るフィードバック電圧によって可変制御されるものであ
る。例えば、電源電圧が正極性であり、入力電圧を昇圧
したい場合には、レベルシフタ部２６０のフィードバッ
ク電圧をクロックバッファ部３００の電源側に接続し、
接地側電圧ＶSSを所定値に固定した状態で、電源側電圧
ＶDDの電位をフィードバック電圧によって変化させるよ
うな構成とする。この結果、クロックバッファ部３００
からのクロック信号はＬレベルが０ｖで、Ｈレベルが任
意の電圧（ＶDD以下の２５６段階の電圧）のクロック信
号が出力され、たたき上げる電圧幅を任意に変化させる
ことができる。
図４で示したクロックバッファ部と同様の構成を有する
クロックバッファ３１０、３２０より構成されている
が、図２に示すように、クロックバッファを構成するイ
ンバータ型バッファアンプＩ１１〜Ｉ１４の電源側電圧
ＶDDまたは接地側電圧ＶSSがレベルシフタ部２６０によ
るフィードバック電圧によって可変制御されるものであ
る。例えば、電源電圧が正極性であり、入力電圧を昇圧
したい場合には、レベルシフタ部２６０のフィードバッ
ク電圧をクロックバッファ部３００の電源側に接続し、
接地側電圧ＶSSを所定値に固定した状態で、電源側電圧
ＶDDの電位をフィードバック電圧によって変化させるよ
うな構成とする。この結果、クロックバッファ部３００
からのクロック信号はＬレベルが０ｖで、Ｈレベルが任
意の電圧（ＶDD以下の２５６段階の電圧）のクロック信
号が出力され、たたき上げる電圧幅を任意に変化させる
ことができる。
【００１３】また、図５は図１に示す回路を降圧回路
（マイナス側に昇圧する回路）として用いる場合の昇圧
回路部の構成例を示すブロック図である。入力電圧を降
圧（マイナス側に昇圧）したい場合には、昇圧回路部を
図５に示すような構成とし、また、レベルシフタ部２６
０のフィードバック電圧をクロックバッファ部３００の
接地側に接続し、電源側電圧ＶDDを所定値に固定した状
態で、接地側電圧ＶSSの電位をフィードバック電圧によ
って変化させるような構成とする。この結果、クロック
バッファ部３００からのクロック信号はＨレベルが所定
の電源電圧ＶDDで、Ｌレベルが任意の電圧（ＶDD以下の
２５６段階の電圧）のクロック信号が出力され、たたき
下げる電圧幅を変化させることができる。すなわち、必
要とする電圧の極性によって、昇圧回路部とフィードバ
ック電圧の接続構造を変更することにより、ほぼ同様の
回路構成で極性の異なる電源回路に適用することが可能
となる。なお、図１に示す例では、位相をずらした２つ
のクロック（ＣＫ１、ＣＫ２）を用いた例を示している
が、本発明の特徴には直接関係しないため説明は省略す
る。
（マイナス側に昇圧する回路）として用いる場合の昇圧
回路部の構成例を示すブロック図である。入力電圧を降
圧（マイナス側に昇圧）したい場合には、昇圧回路部を
図５に示すような構成とし、また、レベルシフタ部２６
０のフィードバック電圧をクロックバッファ部３００の
接地側に接続し、電源側電圧ＶDDを所定値に固定した状
態で、接地側電圧ＶSSの電位をフィードバック電圧によ
って変化させるような構成とする。この結果、クロック
バッファ部３００からのクロック信号はＨレベルが所定
の電源電圧ＶDDで、Ｌレベルが任意の電圧（ＶDD以下の
２５６段階の電圧）のクロック信号が出力され、たたき
下げる電圧幅を変化させることができる。すなわち、必
要とする電圧の極性によって、昇圧回路部とフィードバ
ック電圧の接続構造を変更することにより、ほぼ同様の
回路構成で極性の異なる電源回路に適用することが可能
となる。なお、図１に示す例では、位相をずらした２つ
のクロック（ＣＫ１、ＣＫ２）を用いた例を示している
が、本発明の特徴には直接関係しないため説明は省略す
る。
【００１４】図３は、本実施の形態例による正側に昇圧
する時の電圧変換制御回路の動作例を示すフローチャー
トである。まず、昇圧回路部１００で動作が起動し（ス
テップＳ１）、この昇圧回路部１００の出力を電圧検出
部２１０のレベルシフト回路２１１に取り込み（ステッ
プＳ２）、レベルシフト後の電圧値を比較器２１２によ
り判定する（ステップＳ３）。ここで昇圧レベルが高け
れば（昇圧ＯＫ）、アップ／ダウンカウンタ部２３０に
比較結果信号０（Ｌ）を出力し、アップ／ダウンカウン
タ部２３０をダウンカウントする（ステップＳ４）。こ
れにより、Ｄ／Ａコンバータ部２５０の出力電圧が１段
階（１ｄｉｇｉｔ分）降下し（ステップＳ５）、その
分、レベルシフタ部２６０によるレベルシフト出力電圧
（フィードバック電圧）が降下する（ステップＳ６）。
したがって、クロックバッファ部３００における電源側
電圧ＶDDまたは接地側電圧ＶSSは、レベルシフタ部２６
０からのフィードバック電圧によって変化し、クロック
振幅を小さくする方向に制御される（ステップＳ７）。
する時の電圧変換制御回路の動作例を示すフローチャー
トである。まず、昇圧回路部１００で動作が起動し（ス
テップＳ１）、この昇圧回路部１００の出力を電圧検出
部２１０のレベルシフト回路２１１に取り込み（ステッ
プＳ２）、レベルシフト後の電圧値を比較器２１２によ
り判定する（ステップＳ３）。ここで昇圧レベルが高け
れば（昇圧ＯＫ）、アップ／ダウンカウンタ部２３０に
比較結果信号０（Ｌ）を出力し、アップ／ダウンカウン
タ部２３０をダウンカウントする（ステップＳ４）。こ
れにより、Ｄ／Ａコンバータ部２５０の出力電圧が１段
階（１ｄｉｇｉｔ分）降下し（ステップＳ５）、その
分、レベルシフタ部２６０によるレベルシフト出力電圧
（フィードバック電圧）が降下する（ステップＳ６）。
したがって、クロックバッファ部３００における電源側
電圧ＶDDまたは接地側電圧ＶSSは、レベルシフタ部２６
０からのフィードバック電圧によって変化し、クロック
振幅を小さくする方向に制御される（ステップＳ７）。
【００１５】一方、ステップ３で昇圧レベルが低ければ
（昇圧ＮＧ）、アップ／ダウンカウンタ部２３０に比較
結果信号１（Ｈ）を出力し、アップ／ダウンカウンタ部
２３０をアップカウントする（ステップＳ８）。これに
より、Ｄ／Ａコンバータ部２５０の出力電圧が１段階
（１ｄｉｇｉｔ分）上昇し（ステップＳ９）、その分、
レベルシフタ部２６０によるレベルシフト出力電圧（フ
ィードバック電圧）が上昇する（ステップＳ１０）。し
たがって、クロックバッファ部３００における電源側電
圧ＶDDまたは接地側電圧ＶSSは、レベルシフタ部２６０
からのフィードバック電圧によって変化し、クロック振
幅を大きくする方向に制御される（ステップＳ１１）。
この後、ステップＳ１に戻って昇圧回路部１００の動作
を繰り返す。
（昇圧ＮＧ）、アップ／ダウンカウンタ部２３０に比較
結果信号１（Ｈ）を出力し、アップ／ダウンカウンタ部
２３０をアップカウントする（ステップＳ８）。これに
より、Ｄ／Ａコンバータ部２５０の出力電圧が１段階
（１ｄｉｇｉｔ分）上昇し（ステップＳ９）、その分、
レベルシフタ部２６０によるレベルシフト出力電圧（フ
ィードバック電圧）が上昇する（ステップＳ１０）。し
たがって、クロックバッファ部３００における電源側電
圧ＶDDまたは接地側電圧ＶSSは、レベルシフタ部２６０
からのフィードバック電圧によって変化し、クロック振
幅を大きくする方向に制御される（ステップＳ１１）。
この後、ステップＳ１に戻って昇圧回路部１００の動作
を繰り返す。
【００１６】なお、クロック信号の振幅を変える方法と
しては、例えば特開2001-231249 号によるものが提案さ
れている。しかし、これは昇圧キャパシタを直列接続し
てＶDD以下の振幅を得るものであり、このような方法で
は、電圧ステップ幅も０．５ＶDD程度であるため、本発
明に比較してステップ幅は粗いものとなる。また、０．
５ＶDD以下のステップ幅を実現しようとすれば、多くの
キャパシタを必要とし、本発明の実施の形態例で説明し
たように、２５６段階といった多段階のステップをキャ
パシタの組み合わせによって実現するには、多くの昇圧
キャパシタが必要となり、例えばレイアウト面積が大幅
に増大してしまい非現実的なものとなる。この点、本発
明は、簡易な構成で多段階のステップによりクロック信
号の振幅を変えることが可能となり、極めて有効な作用
効果を得ることができるものである。
しては、例えば特開2001-231249 号によるものが提案さ
れている。しかし、これは昇圧キャパシタを直列接続し
てＶDD以下の振幅を得るものであり、このような方法で
は、電圧ステップ幅も０．５ＶDD程度であるため、本発
明に比較してステップ幅は粗いものとなる。また、０．
５ＶDD以下のステップ幅を実現しようとすれば、多くの
キャパシタを必要とし、本発明の実施の形態例で説明し
たように、２５６段階といった多段階のステップをキャ
パシタの組み合わせによって実現するには、多くの昇圧
キャパシタが必要となり、例えばレイアウト面積が大幅
に増大してしまい非現実的なものとなる。この点、本発
明は、簡易な構成で多段階のステップによりクロック信
号の振幅を変えることが可能となり、極めて有効な作用
効果を得ることができるものである。
【００１７】以上のような本実施の形態例による電圧変
換制御回路では、次のような作用効果を得ることが可能
となる。 （１）昇圧電圧のレベルに応じて、電源電圧ＶDDより小
さな電圧ステップで昇圧（降圧）電位をコントロールで
きる。 （２）昇圧レベルに応じてクロックバッファ部の駆動電
圧を変えるため、昇圧電位が低いときはクロックバッフ
ァ部の出力振幅を大きくしてすばやく昇圧を行い、昇圧
電位が高くなったときはクロックバッファ部の出力振幅
を小さくして電位変化を抑えることが可能である。
換制御回路では、次のような作用効果を得ることが可能
となる。 （１）昇圧電圧のレベルに応じて、電源電圧ＶDDより小
さな電圧ステップで昇圧（降圧）電位をコントロールで
きる。 （２）昇圧レベルに応じてクロックバッファ部の駆動電
圧を変えるため、昇圧電位が低いときはクロックバッフ
ァ部の出力振幅を大きくしてすばやく昇圧を行い、昇圧
電位が高くなったときはクロックバッファ部の出力振幅
を小さくして電位変化を抑えることが可能である。
【００１８】（３）上記（２）の動作状態を実現するこ
とで、昇圧電位が高いとき（= 他の回路もアクティブ状
態のとき）に、クロック駆動振幅が小さいため、ポンピ
ングノイズが抑えられ、他の回路に対するノイズの影響
を有効に抑えられる。 （４）上記（２）の動作状態を実現することで、例えば
回路が動き出したとき、最初のダミーサイクルでクロッ
クバッファの振幅を大きくして昇圧電位を立ち上げるこ
とが可能である。このときポンピングノイズが発生する
が、ダミーサイクル中に行うことで、実動作では問題な
い。 （５）昇圧レベルに応じたクロックバッファ部の駆動電
圧を用いるということは、回路効率（昇圧変換効率）も
高いため、消費電力を小さくできる。 （６）設計的には、既存の昇圧回路のコントロール部と
クロックバッファ部の電源部を変えるだけで実現できる
ため、大きな修正を必要としない。これが上述の特開20
01-231249 号で説明したように昇圧キャパシタを増やす
方法をとると、昇圧回路本体の修正となり、レイアウト
の大幅変更になる。
とで、昇圧電位が高いとき（= 他の回路もアクティブ状
態のとき）に、クロック駆動振幅が小さいため、ポンピ
ングノイズが抑えられ、他の回路に対するノイズの影響
を有効に抑えられる。 （４）上記（２）の動作状態を実現することで、例えば
回路が動き出したとき、最初のダミーサイクルでクロッ
クバッファの振幅を大きくして昇圧電位を立ち上げるこ
とが可能である。このときポンピングノイズが発生する
が、ダミーサイクル中に行うことで、実動作では問題な
い。 （５）昇圧レベルに応じたクロックバッファ部の駆動電
圧を用いるということは、回路効率（昇圧変換効率）も
高いため、消費電力を小さくできる。 （６）設計的には、既存の昇圧回路のコントロール部と
クロックバッファ部の電源部を変えるだけで実現できる
ため、大きな修正を必要としない。これが上述の特開20
01-231249 号で説明したように昇圧キャパシタを増やす
方法をとると、昇圧回路本体の修正となり、レイアウト
の大幅変更になる。
【００１９】なお、以上の実施の形態は、本発明を昇圧
回路の電圧変換制御回路単体の適用した場合について説
明したが、本発明は、このような電圧変換制御回路を電
源部に設けた各種の電子機器、例えばパソコン、携帯通
信端末、デジタルカメラ、表示パネル等に適用すること
により、各部のノイズを生じることなく、低電源電圧を
有効に昇圧することが可能となり、各機器の小型化等に
寄与できるものであり、これらの電子機器についても本
発明の範囲に含まれるものとする。
回路の電圧変換制御回路単体の適用した場合について説
明したが、本発明は、このような電圧変換制御回路を電
源部に設けた各種の電子機器、例えばパソコン、携帯通
信端末、デジタルカメラ、表示パネル等に適用すること
により、各部のノイズを生じることなく、低電源電圧を
有効に昇圧することが可能となり、各機器の小型化等に
寄与できるものであり、これらの電子機器についても本
発明の範囲に含まれるものとする。
【００２０】
【発明の効果】以上説明したように本発明の電圧変換制
御回路及び方法では、昇圧回路部から出力される昇圧電
圧レベルを検出し、この検出結果に対応してクロックバ
ッファ部のクロック振幅を変化させる制御量を小ステッ
プ単位で切り換え、この制御量に対応するフィードバッ
ク信号をクロックバッファ部に供給し、クロックバッフ
ァ部のクロック振幅を制御することから、昇圧回路部の
制御用クロック振幅を小ステップでコントロールでき、
各種ノイズの発生を抑えることができる。また、同様の
電圧変換制御回路を電子機器に搭載することにより、低
電源電圧の電子機器において各種のノイズを抑制した状
態で有効な駆動電圧を得ることが可能となる。
御回路及び方法では、昇圧回路部から出力される昇圧電
圧レベルを検出し、この検出結果に対応してクロックバ
ッファ部のクロック振幅を変化させる制御量を小ステッ
プ単位で切り換え、この制御量に対応するフィードバッ
ク信号をクロックバッファ部に供給し、クロックバッフ
ァ部のクロック振幅を制御することから、昇圧回路部の
制御用クロック振幅を小ステップでコントロールでき、
各種ノイズの発生を抑えることができる。また、同様の
電圧変換制御回路を電子機器に搭載することにより、低
電源電圧の電子機器において各種のノイズを抑制した状
態で有効な駆動電圧を得ることが可能となる。
【図１】本発明の実施の形態による電圧変換制御回路を
適用した昇圧回路の構成例を示すブロック図である。
適用した昇圧回路の構成例を示すブロック図である。
【図２】図１に示す電圧変換制御回路のクロックバッフ
ァ部の構成例を示すブロック図である。
ァ部の構成例を示すブロック図である。
【図３】図１に示す電圧変換制御回路の動作例を示すフ
ローチャートである。
ローチャートである。
【図４】一般的な昇圧回路の構成例を示すブロック図で
ある。
ある。
【図５】図１に示す電圧変換制御回路の昇圧回路部の他
の構成例を示すブロック図である。
の構成例を示すブロック図である。
１００……昇圧回路部、２００……電圧フィードバック
部、２１０……電圧検出部、２２０……コントロール
部、２３０……アップ／ダウンカウンタ部、２４０……
セレクタ部、２５０……Ｄ／Ａコンバータ部、２６０…
…レベルシフタ部、３００……クロックバッファ部、３
１０、３２０……クロックバッファ。
部、２１０……電圧検出部、２２０……コントロール
部、２３０……アップ／ダウンカウンタ部、２４０……
セレクタ部、２５０……Ｄ／Ａコンバータ部、２６０…
…レベルシフタ部、３００……クロックバッファ部、３
１０、３２０……クロックバッファ。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 平田 孝市
神奈川県横浜市保土ヶ谷区神戸町134番地
ソニー・エルエスアイ・デザイン株式会
社内
(72)発明者 春田 勉
東京都品川区北品川６丁目７番35号 ソニ
ー株式会社内
Ｆターム(参考） 5H730 AA03 AS00 AS19 BB00 BB02
DD02 FD13 FG00 FG01
Claims (17)
- 【請求項１】 入力電圧を絶対値レベルで昇圧する昇圧
回路部と、 前記昇圧回路部に駆動用クロックを供給することによ
り、前記昇圧回路部で発生した電圧を所定レベルに保持
するクロックバッファ部と、 前記昇圧回路部から出力される昇圧電圧レベルを検出す
る電圧検出部と、 前記電圧検出部による検出結果に対応して前記クロック
バッファ部のクロック振幅を変化させる制御量を小ステ
ップ単位で切り換える制御量決定部と、 前記制御量決定部で決定された制御量に対応するフィー
ドバック信号を前記クロックバッファ部に供給し、前記
クロックバッファ部のクロック振幅を制御するレベルシ
フタ部と、 を有することを特徴とする電圧変換制御回路。 - 【請求項２】 前記昇圧回路部は、キャパシタとダイオ
ードとで構成される複数段のポンピングパケットよりな
るチャージポンプ型昇圧回路であることを特徴とする請
求項１記載の電圧変換制御回路。 - 【請求項３】 前記クロックバッファ部は、前記昇圧回
路部のポンピングパケットにキャパシタ駆動用クロック
を印加して昇圧回路部における昇圧量を制御することを
特徴とする請求項２記載の電圧変換制御回路。 - 【請求項４】 前記電圧検出部は、前記昇圧回路部から
出力される昇圧電圧レベルを基準レベルと比較するコン
パレータを有することを特徴とする請求項１記載の電圧
変換制御回路。 - 【請求項５】 前記制御量決定部は、前記電圧検出部か
らの検出結果に基づいて前記クロックバッファ部のクロ
ック振幅を変化させる制御量を切り換えるためのカウン
ト値を増減するアップ／ダウンカウンタと、前記アップ
／ダウンカウンタによるカウント値に基づいて前記クロ
ックバッファ部のクロック振幅を変化させる制御量を決
定して前記レベルシフタ部に供給するＤ／Ａコンバータ
とを有することを特徴とする請求項１記載の電圧変換制
御回路。 - 【請求項６】 前記レベルシフタ部は、前記クロックバ
ッファ部の電源側電圧または接地側電圧の電圧レベルを
前記フィードバック信号によってシフトすることによ
り、前記クロック振幅を制御することを特徴とする請求
項１記載の電圧変換制御回路。 - 【請求項７】 入力電圧を絶対値レベルで昇圧する昇圧
回路部と、前記昇圧回路部に駆動用クロックを供給する
ことにより、前記昇圧回路部で発生した電圧を所定レベ
ルに保持するクロックバッファ部とを有する昇圧回路の
電圧変換制御方法であって、 前記昇圧回路部から出力される昇圧電圧レベルを検出
し、この検出結果に対応して前記クロックバッファ部の
クロック振幅を変化させる制御量を小ステップ単位で切
り換え、この制御量に対応するフィードバック信号を前
記クロックバッファ部に供給し、前記クロックバッファ
部のクロック振幅を制御する、 ことを特徴とする電圧変換制御方法。 - 【請求項８】 前記昇圧回路部は、キャパシタとダイオ
ードとで構成される複数段のポンピングパケットよりな
るチャージポンプ型昇圧回路であることを特徴とする請
求項７記載の電圧変換制御方法。 - 【請求項９】 前記クロックバッファ部は、前記昇圧回
路部のポンピングパケットにキャパシタ駆動用クロック
を印加して昇圧回路部における昇圧量を制御することを
特徴とする請求項８記載の電圧変換制御方法。 - 【請求項１０】 前記昇圧回路部から出力される昇圧電
圧レベルをコンパレータによって基準レベルと比較し、
この比較結果に基づいて前記クロックバッファ部のクロ
ック振幅を変化させる制御量を切り換えるためのカウン
ト値をアップ／ダウンカウンタによって増減し、この増
減したカウント値に基づいて前記クロックバッファ部の
クロック振幅を変化させる制御量をＤ／Ａコンバータに
よって決定することを特徴とする請求項７記載の電圧変
換制御方法。 - 【請求項１１】 前記クロックバッファ部の電源側電圧
または接地側電圧の電圧レベルを前記フィードバック信
号によってシフトすることにより、前記クロック振幅を
制御することを特徴とする請求項７記載の電圧変換制御
方法。 - 【請求項１２】 入力電圧を絶対値レベルで昇圧する昇
圧回路部と、 前記昇圧回路部に駆動用クロックを供給することによ
り、前記昇圧回路部で発生した電圧を所定レベルに保持
するクロックバッファ部と、 前記昇圧回路部から出力される昇圧電圧レベルを検出す
る電圧検出部と、 前記電圧検出部による検出結果に対応して前記クロック
バッファ部のクロック振幅を変化させる制御量を小ステ
ップ単位で切り換える制御量決定部と、 前記制御量決定部で決定された制御量に対応するフィー
ドバック信号を前記クロックバッファ部に供給し、前記
クロックバッファ部のクロック振幅を制御するレベルシ
フタ部と、 を有することを特徴とする電子機器。 - 【請求項１３】 前記昇圧回路部は、キャパシタとダイ
オードとで構成される複数段のポンピングパケットより
なるチャージポンプ型昇圧回路であることを特徴とする
請求項１２記載の電子機器。 - 【請求項１４】 前記クロックバッファ部は、前記昇圧
回路部のポンピングパケットにキャパシタ駆動用クロッ
クを印加して昇圧回路部における昇圧量を制御すること
を特徴とする請求項１３記載の電子機器。 - 【請求項１５】 前記電圧検出部は、前記昇圧回路部か
ら出力される昇圧電圧レベルを基準レベルと比較するコ
ンパレータを有することを特徴とする請求項１２記載の
電子機器。 - 【請求項１６】 前記制御量決定部は、前記電圧検出部
からの検出結果に基づいて前記クロックバッファ部のク
ロック振幅を変化させる制御量を切り換えるためのカウ
ント値を増減するアップ／ダウンカウンタと、前記アッ
プ／ダウンカウンタによるカウント値に基づいて前記ク
ロックバッファ部のクロック振幅を変化させる制御量を
決定して前記レベルシフタ部に供給するＤ／Ａコンバー
タとを有することを特徴とする請求項１２記載の電子機
器。 - 【請求項１７】 前記レベルシフタ部は、前記クロック
バッファ部の電源側電圧または接地側電圧の電圧レベル
を前記フィードバック信号によってシフトすることによ
り、前記クロック振幅を制御することを特徴とする請求
項１２記載の電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002153600A JP3700173B2 (ja) | 2002-05-28 | 2002-05-28 | 電圧変換制御回路及び方法 |
| US10/443,790 US7123067B2 (en) | 2002-05-28 | 2003-05-23 | Voltage-change control circuit and method |
| TW092114389A TWI243976B (en) | 2002-05-28 | 2003-05-28 | Voltage-change control circuit and method |
| KR1020030033952A KR101013891B1 (ko) | 2002-05-28 | 2003-05-28 | 전압 변화 제어 회로 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002153600A JP3700173B2 (ja) | 2002-05-28 | 2002-05-28 | 電圧変換制御回路及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003348822A true JP2003348822A (ja) | 2003-12-05 |
| JP3700173B2 JP3700173B2 (ja) | 2005-09-28 |
Family
ID=29770597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002153600A Expired - Fee Related JP3700173B2 (ja) | 2002-05-28 | 2002-05-28 | 電圧変換制御回路及び方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7123067B2 (ja) |
| JP (1) | JP3700173B2 (ja) |
| KR (1) | KR101013891B1 (ja) |
| TW (1) | TWI243976B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006129127A (ja) * | 2004-10-29 | 2006-05-18 | Olympus Corp | 電圧供給回路及びそれを用いた固体撮像装置 |
| KR100787940B1 (ko) | 2006-07-07 | 2007-12-24 | 삼성전자주식회사 | 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치 |
| US7551507B2 (en) * | 2006-11-16 | 2009-06-23 | Kabushiki Kaisha Toshiba | Power supply circuit and semiconductor memory |
| JP2011115019A (ja) * | 2009-11-30 | 2011-06-09 | Elpida Memory Inc | 半導体装置 |
| TWI391933B (zh) * | 2004-07-20 | 2013-04-01 | Sandisk Technologies Inc | 具程式時間控制之非揮發性系統及程式化其之方法 |
| JP2015522242A (ja) * | 2012-07-09 | 2015-08-03 | シランナ・セミコンダクター・ユー・エス・エイ・インコーポレイテッドＳｉｌａｎｎａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｕ．Ｓ．Ａ．， Ｉｎｃ． | 電荷ポンプ調整回路 |
| WO2015198877A1 (ja) * | 2014-06-25 | 2015-12-30 | ソニー株式会社 | 撮像素子および撮像素子の駆動方法、電子機器、並びにプログラム |
| JP2019022292A (ja) * | 2017-07-14 | 2019-02-07 | ラピスセミコンダクタ株式会社 | 半導体装置、電池監視システム、昇圧回路の制御方法 |
| WO2020021747A1 (ja) * | 2018-07-23 | 2020-01-30 | オリンパス株式会社 | 撮像装置および内視鏡 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2256910B1 (en) * | 2003-05-13 | 2012-12-05 | Fujitsu Semiconductor Limited | Semiconductor integrated circuit device |
| JP2006187056A (ja) * | 2004-12-24 | 2006-07-13 | Sharp Corp | チャージポンプ方式ｄｃ／ｄｃコンバータ |
| KR100733414B1 (ko) * | 2005-04-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
| KR100733419B1 (ko) * | 2005-04-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
| KR100679993B1 (ko) * | 2005-05-19 | 2007-02-09 | 주식회사 동운아나텍 | 차지펌프방식의 디씨/디씨 컨버터 및 그 제어방법 |
| JP2007150872A (ja) * | 2005-11-29 | 2007-06-14 | Matsushita Electric Ind Co Ltd | 信号出力回路及び通信装置 |
| KR100813527B1 (ko) * | 2006-04-06 | 2008-03-17 | 주식회사 하이닉스반도체 | 반도체 메모리의 내부 전압 발생 장치 |
| JP4359319B2 (ja) * | 2007-05-23 | 2009-11-04 | 株式会社東芝 | 電源回路 |
| US8040175B2 (en) * | 2007-10-24 | 2011-10-18 | Cypress Semiconductor Corporation | Supply regulated charge pump system |
| US20090140794A1 (en) * | 2007-11-29 | 2009-06-04 | Chi-Hao Wu | Constant-current charge pump |
| US8737646B2 (en) * | 2008-08-13 | 2014-05-27 | Invensense, Inc. | Temperature compensated voltage pump |
| JP2010239609A (ja) * | 2009-03-12 | 2010-10-21 | Rohm Co Ltd | ブースト回路およびそれを用いたδς変調器、電子機器 |
| EP2264878A1 (en) * | 2009-06-18 | 2010-12-22 | Intégration Dolphin Inc. | DC-DC converter with control loop |
| CA2771935C (en) * | 2009-08-25 | 2018-06-12 | Charles Francis Neugebauer | High efficiency regulated charge pump |
| JP2011083050A (ja) * | 2009-10-02 | 2011-04-21 | Panasonic Corp | チャージポンプ回路、チャージポンプ回路の制御方法 |
| US8310300B2 (en) * | 2010-08-27 | 2012-11-13 | Freescale Semiconductor, Inc. | Charge pump having ramp rate control |
| JP2012244660A (ja) * | 2011-05-16 | 2012-12-10 | Toshiba Corp | 昇圧回路を備えた半導体装置 |
| KR20150024611A (ko) * | 2013-08-27 | 2015-03-09 | 삼성전기주식회사 | 전하 펌프 회로 |
| US9190903B2 (en) | 2013-12-20 | 2015-11-17 | Infineon Technologies, Ag | System and method for a controlled feedback charge pump |
| JP6090214B2 (ja) | 2014-03-19 | 2017-03-08 | 株式会社デンソー | 電源回路 |
| US20230188038A1 (en) * | 2021-12-09 | 2023-06-15 | Renesas Electronics America Inc. | Regulator booster |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3096711B2 (ja) * | 1994-02-22 | 2000-10-10 | モトローラ株式会社 | チャージポンプの出力電圧制御装置 |
| US6188590B1 (en) * | 1996-12-18 | 2001-02-13 | Macronix International Co., Ltd. | Regulator system for charge pump circuits |
| JP3884810B2 (ja) * | 1997-01-21 | 2007-02-21 | 株式会社ルネサステクノロジ | 高電圧発生装置 |
| KR100280434B1 (ko) * | 1998-01-23 | 2001-03-02 | 김영환 | 고전압발생회로 |
| US6002599A (en) * | 1998-04-22 | 1999-12-14 | Industrial Technology Research Institute | Voltage regulation circuit with adaptive swing clock scheme |
| JP2000245140A (ja) | 1999-02-24 | 2000-09-08 | Toshiba Microelectronics Corp | チャージポンプ回路 |
| JP3475173B2 (ja) | 1999-12-08 | 2003-12-08 | 三洋電機株式会社 | チャージポンプ回路 |
-
2002
- 2002-05-28 JP JP2002153600A patent/JP3700173B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-23 US US10/443,790 patent/US7123067B2/en not_active Expired - Fee Related
- 2003-05-28 TW TW092114389A patent/TWI243976B/zh not_active IP Right Cessation
- 2003-05-28 KR KR1020030033952A patent/KR101013891B1/ko not_active IP Right Cessation
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI391933B (zh) * | 2004-07-20 | 2013-04-01 | Sandisk Technologies Inc | 具程式時間控制之非揮發性系統及程式化其之方法 |
| JP2006129127A (ja) * | 2004-10-29 | 2006-05-18 | Olympus Corp | 電圧供給回路及びそれを用いた固体撮像装置 |
| KR100787940B1 (ko) | 2006-07-07 | 2007-12-24 | 삼성전자주식회사 | 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치 |
| US7489566B2 (en) | 2006-07-07 | 2009-02-10 | Samsung Electronics Co., Ltd. | High voltage generator and related flash memory device |
| US7551507B2 (en) * | 2006-11-16 | 2009-06-23 | Kabushiki Kaisha Toshiba | Power supply circuit and semiconductor memory |
| US7742358B2 (en) | 2006-11-16 | 2010-06-22 | Kabushiki Kaisha Toshiba | Power supply circuit and semiconductor memory |
| JP2011115019A (ja) * | 2009-11-30 | 2011-06-09 | Elpida Memory Inc | 半導体装置 |
| US8987937B2 (en) | 2009-11-30 | 2015-03-24 | Ps4 Luxco S.A.R.L. | Semiconductor device having internal voltage generating circuit |
| JP2015522242A (ja) * | 2012-07-09 | 2015-08-03 | シランナ・セミコンダクター・ユー・エス・エイ・インコーポレイテッドＳｉｌａｎｎａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｕ．Ｓ．Ａ．， Ｉｎｃ． | 電荷ポンプ調整回路 |
| WO2015198877A1 (ja) * | 2014-06-25 | 2015-12-30 | ソニー株式会社 | 撮像素子および撮像素子の駆動方法、電子機器、並びにプログラム |
| KR20170023795A (ko) | 2014-06-25 | 2017-03-06 | 소니 주식회사 | 촬상 소자 및 촬상 소자의 구동 방법, 전자 기기 및 프로그램 |
| JPWO2015198877A1 (ja) * | 2014-06-25 | 2017-04-20 | ソニー株式会社 | 撮像素子および撮像素子の駆動方法、電子機器、並びにプログラム |
| US10021332B2 (en) | 2014-06-25 | 2018-07-10 | Sony Semiconductor Solutions Corporation | Image sensor, method of driving an image sensor, electronic apparatus, and program |
| JP2019022292A (ja) * | 2017-07-14 | 2019-02-07 | ラピスセミコンダクタ株式会社 | 半導体装置、電池監視システム、昇圧回路の制御方法 |
| WO2020021747A1 (ja) * | 2018-07-23 | 2020-01-30 | オリンパス株式会社 | 撮像装置および内視鏡 |
| US11877053B2 (en) | 2018-07-23 | 2024-01-16 | Olympus Corporation | Booster apparatus, imaging apparatus, endoscope and voltage conversion control method |
Also Published As
| Publication number | Publication date |
|---|---|
| US7123067B2 (en) | 2006-10-17 |
| KR20030091827A (ko) | 2003-12-03 |
| KR101013891B1 (ko) | 2011-02-15 |
| TWI243976B (en) | 2005-11-21 |
| US20040017247A1 (en) | 2004-01-29 |
| JP3700173B2 (ja) | 2005-09-28 |
| TW200401182A (en) | 2004-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003348822A (ja) | 電圧変換制御回路及び方法 | |
| JP5154152B2 (ja) | 昇圧電源回路 | |
| JP4895694B2 (ja) | 電源回路 | |
| JP5448477B2 (ja) | 昇圧回路、この昇圧回路を用いた表示装置、この昇圧回路を用いた昇圧方法およびこの昇圧方法を用いた表示装置への電力供給方法 | |
| JP4693047B2 (ja) | 電源回路 | |
| JP4932821B2 (ja) | 電源装置、発光制御装置、表示装置 | |
| JP2007074797A (ja) | スイッチング電源装置およびそれを用いた電子機器 | |
| JP5142861B2 (ja) | 内部電圧発生回路 | |
| JP2007244078A (ja) | スイッチング電源装置およびその駆動回路、ならびにそれらを用いた電子機器 | |
| JP2004180382A (ja) | 降圧回路、電源回路及び半導体集積回路 | |
| JP4265894B2 (ja) | Ｄｃ／ｄｃコンバータの制御回路及びｄｃ／ｄｃコンバータ | |
| KR101262785B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JPWO2006085632A1 (ja) | 電源回路、及び携帯機器 | |
| TW201415208A (zh) | 觸控系統之電源管理裝置 | |
| JP2004341574A (ja) | 電源回路 | |
| TWI299148B (en) | Liquid crystal display and integrated driver circuit thereof | |
| JP2007049809A (ja) | 昇圧回路及びこの昇圧回路を用いたカメラモジュール | |
| JP2015037362A (ja) | レギュレータ、および、スイッチ装置 | |
| JPH10304653A (ja) | 半導体昇圧回路 | |
| JP3757219B2 (ja) | チャージポンプ回路 | |
| US7042742B2 (en) | Charge-pump circuitry | |
| JP4788826B2 (ja) | 電源装置 | |
| JP4474709B2 (ja) | 電源装置 | |
| US20190372452A1 (en) | Voltage converting circuit and control circuit thereof | |
| JP4899112B2 (ja) | Ｌｅｄ駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050703 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130722 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |