TWI391933B - 具程式時間控制之非揮發性系統及程式化其之方法 - Google Patents
具程式時間控制之非揮發性系統及程式化其之方法 Download PDFInfo
- Publication number
- TWI391933B TWI391933B TW094124533A TW94124533A TWI391933B TW I391933 B TWI391933 B TW I391933B TW 094124533 A TW094124533 A TW 094124533A TW 94124533 A TW94124533 A TW 94124533A TW I391933 B TWI391933 B TW I391933B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- time
- program time
- pulse
- pump pulse
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Description
本發明大體而言係關於非揮發性記憶體系統,且更特定言之,本發明係關於具程式化時間控制之非揮發性記憶體系統。
通常每次對非揮發性記憶體之記憶體單元或電荷儲存元件(在本文中互換使用兩術語)之一部分列單元或一整列單元並行地進行程式化。將程式化電壓脈衝施加至選定列之記憶體單元直至在程式化週期中已將該列中之每一選定單元之臨限電壓程式化為預定電壓範圍(其可係或不係單元之最終所要狀態)內之一值為止。在每一程式化週期期間,在諸如週期時間間隔之預定時間間隔施加一時間序列之程式化電壓脈衝,其中與該序列中之前一個程式化脈衝的振幅相比每一程式化脈衝之振幅已由固定電壓階躍而增加。
在該等程式化電壓脈衝之間的時間週期中,執行了程式驗證操作。亦即,在每一程式化脈衝之後讀取得以並行程式化之每一電荷儲存元件的程式化位準以確定其是否不少於驗證電壓位準,到達該驗證電壓位準其將被程式化。若確定給定電荷儲存元件之臨限電壓已超出該驗證電壓位準,則在以下被稱作封鎖之過程中,藉由將位元線(特定電荷儲存元件連接至其)的電壓自一低電壓(通常0伏特)提高至高或禁止位準(通常Vdd))來停止此電荷儲存元件之程式化。其它被並行程式化之電荷儲存元件的程式化繼續進行直
至其依次達到其之驗證電壓位準。在每一程式驗證操作之後,若仍然存在一或多個被並行程式化之電荷儲存元件(其之臨限電壓仍然未達到驗證電壓位準),則將程式化脈衝的振幅增加預定步長並將其再次施加至被並行程式化之電荷儲存元件,其後面再次為程式驗證操作。若在下一程式化操作之後,已增加之程式化脈衝仍未導致所有被並行程式化之帶電荷之儲存元件的臨限電壓達到驗證電壓位準,則在下一時間間隔期間再次將程式化脈衝之振幅增加相同預定步長且重複此過程直至所有被並行程式化之電荷儲存元件的臨限電壓達到驗證電壓位準。此標誌特定程式化週期之結束。
在浮動閘極電荷儲存元件中,其中電荷由Fowler-Nordheim(富勒-諾得漢)穿璲效應引入,浮動閘極上之電荷量可作為使用熟知之穿璲方程式之電壓脈衝特徵的函數而得以計算。圖5A展示作為被施加至控制閘極之電壓脈衝之數目之函數的臨限電壓(自控制閘極測量)。將在此模擬中所使用之各種Fowler-Nordheim參數選擇為典型的90 nm NAND(與非)過程,且將電壓脈衝假定在15伏特時啟動且每個脈衝增加0.2伏特。兩曲線展示對於兩不同脈衝持續時間(10 μsec及15 μsec)而言,臨限值對電壓的斜率幾乎係相同的。雖然較長脈衝持續時間產生最初較高臨限電壓(在較長時間期間更多電荷穿隧),但具每一脈衝之臨限值的改變與電壓之絕對值成比例。此意謂只要對於每一程式化步驟使用固定脈衝持續時間,就可期望在每一脈衝期間臨限
值將增加僅一給定量(在此狀況下0.2伏特),且若如上所述基於逐單元來禁止程式化,則期望得以程式化為給定邏輯狀態之所有單元的最終臨限值分佈將在近似等於電壓脈衝步長之窄範圍內。
所觀察到的問題為:若在在程式化序列期間允許改變脈衝持續時間,則臨限值分佈之寬度將會為不合需要的大。圖5B展示一模擬,其中在10 μsec之恆定程式持續時間施加第一四個脈衝,同時每一脈衝增加0.2伏特,且隨後增加可變程式脈寬。系列1展示臨限電壓之改變,在此狀況下,第五及所有隨後脈衝為15 μsec。在另一5至10個脈衝之後,根據圖5A中所展示之結果,隨後臨限電壓之改變接近先前以較窄脈衝所獲得之臨限電壓。注意甚至一較長脈衝可增加在該脈衝之後封鎖之任何單元的臨限值,以使得若脈衝寬度不增加,則其可超出所期望的臨限值。系列2展示臨限電壓中所期望的改變,在此狀況下,其中在每一脈衝之後脈衝持續時間在10 μsec與15 μsec之間來回擺動:脈衝5為10 μsec且脈衝6為15 μsec,脈衝7為10 μsec且脈衝8為15 μsec等等。在此狀況下,程式化狀態之臨限值分佈將比藉由連續施加10 μsec或15 μsec所獲得的臨限值分佈大,或比自脈衝寬度之一某時改變所獲得的臨限值分佈大。雖然某些脈衝導致小於0.2伏特臨限電壓改變,但由於若該脈衝未能封鎖而是正好低於驗證位準,則其將僅需要所期望之臨限值改變較大以導致擴展之臨限值分佈的最後一個脈衝,故其未必有幫助。
以上程式化操作應用多級電荷儲存元件及二進制級電荷儲存元件或記憶體單元。在第6,522,580號美國專利(其以引用的方式全部併入本文中)中描述了關於多級電荷儲存元件之以上程式化及程式驗證操作的說明。
正如自以上描述而顯而易見的,以上程式化過程需要重複地程式化具有程式化脈衝之該等單元並隨後進行程式驗證操作。因此,此過程可為費時的。因此,用於施加每一程式化脈衝之程式化時間需要具有短持續時間,以使得可將記憶體單元或電荷儲存元件在用於改良之效能的盡可能短時間內程式化為所要的臨限電壓。
用於程式化該等記憶體單元之程式化脈衝常常由電荷泵(其中輸出電壓易於經由DAC控制而改變)來產生。通常將電荷泵之電壓輸出與參考電壓相比。當電荷泵之輸出達到參考電壓之值時,程式旗標訊號FLGPGM經產生以指示泵輸出電壓已達到所要的程式電壓位準。一旦程式旗標FLGPGM為高時,用於選定列中之選定單元之程式化時間的量測就將啟動。當此程式化時間啟動時,將電荷泵之程式化電壓輸出(亦被稱為泵脈衝)施加至並行之記憶體單元或電荷儲存元件以改變其臨限電壓。在程式旗標FLGPGM被延遲的情況下(諸如如下所描述之其中電荷泵弱),當程式旗標FLGPGM尚未到達時,在標誌FLGPGM之預期時間之後的預定時間程式化將啟動,其導致脈衝之間彼此不同的可變程式持續時間。
當程式電壓位準增加一確定步長電壓時,參考電壓增加
相同步長電壓且在該參考電壓已增加步長之後將其用於與程式化脈衝比較。以此方式,用於產生程式旗標FLGPGM之參考電壓將與增加的程式電壓位準保持同步。
許多電荷泵之強度係溫度與輸入電壓位準的函數。在低溫時,例如,某些類型之電荷泵易於較弱,以使得其需要用於電荷泵之輸出電壓的更多時間以達到特定預期電壓值。與其中需要低振幅電壓輸出之處相比,在其中需要高振幅電壓輸出之處,弱電荷泵亦可花費更多時間以提供電壓輸出。因此,當該泵弱從而延遲了程式旗標FLGPGM時,甚至當程式化電壓脈衝振幅尚未達到其所需或預期值時,程式化亦將在週期時間時啟動。據觀察在此等情況下,在一程式化週期內,有時藉由程式旗標FLGPGM之到達來觸發實際程式化,且有時當延遲了程式旗標FLGPGM時在週期時間時來將其觸發。因此有效程式化時間(程式化時間週期之程式化脈衝達到所要電壓位準的部分)將改變。此可導致記憶體單元之臨限電壓分佈的擴展。
一解決方法為增加分配用於程式化之時間,以使得即使在程式化時間週期之開始,電荷泵之電壓輸出尚未達到所要電壓位準,分配用於程式化之較長程式化時間週期允許弱電荷泵在一確定時間延遲之後達到所要電壓位準,使得所產生之有效程式化時間將仍然適合將記憶體單元程式化至所需的臨限電壓值。然而,如上所述,為了增加的效能,需要最小化程式化時間,該程式化時間中施加了程式化脈衝。因此,分配較長程式化時間將降低非揮發性記憶體
系統之效能。由於僅在某一有限條件情況下需要較長程式化時間,故此為特定狀況。因此,需要提供非揮發性記憶體系統,其中減輕了以上描述的困難。
理論上,當電荷泵強時(諸如當在室溫下操作該泵時),所分配之程式化時間週期需要盡可能短,且較長程式化時間週期僅當為補償較慢電荷泵所必需時將為較佳。同樣,當訪問電荷泵以將由低至中的電壓輸出供應給程式脈衝時,在程式週期之開始部分期間可使用短程式化時間週期。當要求高振幅電壓時,到程式化週期結束,可使用較長程式化時間週期而不是最初所使用之較短時間週期。
本發明係基於該辨識:當發現由電荷泵提供之電壓泵脈衝與參考電壓不匹配時,電壓泵脈衝之程式時間週期經調整為直至程式化週期結束大體上保持不變之值。以此方式,在程式化週期之剩餘時間防止了程式化脈衝之有效程式化時間週期的波動,使得臨限電壓分佈之擴展將不會發生或將得以減少。此特徵允許將一短程式化時間週期指定用於程式化脈衝以用於增強之效能,同時當電荷泵在導致其變慢及/或變弱的條件下運作時,允許增加之程式時間週期的可撓性。
圖1為經由系統匯流排15與主電腦10通訊之快閃記憶體系統20(其可為插入卡或模組形式)的方塊圖。快閃記憶體系統20包括快閃EEPROM模組30及控制器40,該控制器40依
次包括記憶體41及處理器43。控制器40譯碼自主電腦10接收之指令並將其轉換為用於快閃EEPROM模組30的相應讀、寫及其它操作,該等操作在某種意義上對主電腦10透明。
作為一實例,圖2說明與電荷泵電壓脈衝之產生相關之快閃EEPROM系統20之部分的簡化方塊圖。如圖2中所展示,由主機將電源電壓Vsys施加至控制器40且經由可選電壓調節器45將可能不同於電壓位準之Vdd施加至模組30。處理器43將指令及時序訊號施加至模組30且電荷泵32自電壓Vdd產生程式化脈衝Vpp以回應自處理器43之控制訊號。實務上,在非揮發性記憶體30中之介面及控制模組56中通常存在充分邏輯以控制記憶體之詳細操作,從而使處理器43減輕此責任。通常控制56包含充分邏輯以使用預定協定及專用邏輯狀態機(可能以及儲存於控制56機陣列54內之獨立ROM中的某些參數)而譯碼來自處理器43之指令且一旦啟動就將其讀出。然而,本發明不取決於控制器之實體位置且可使用處理器43或介面及控制56。將程式化脈衝Vpp施加至程式時間控制電路52及記憶體單元陣列54。陣列54包含記憶體單元之列及行。為描述之簡單起見,自圖2中已省略用於記憶體陣列之列控制及行控制以及其它控制的各種控制電路。當程式化脈衝Vpp之振幅比參考電壓低時程式時間控制電路52進行偵測。當此發生時,電路52設定一程式化時間旗標且將旗標發送至控制56。接著控制56增加由電荷泵32產生之隨後脈衝Vpp的程式化時間。電路52為此種:在程式化脈衝Vpp之時間序列中,當Vpp降到相應參考電壓
(其逐步增加以跟上程式化脈衝Vpp之步長電壓增加)之下時,一旦遇到第一種情況,就在程式化週期之剩餘期間設定程式化時間旗標,使得將所增加之程式化時間用於在程式化週期之剩餘期間產生之所有隨後程式化脈衝Vpp。
圖3為更詳細展示圖2之程式時間控制電路52的電路原理圖。如圖3中所展示,電荷泵32之輸出Vpp係連接至分壓器62,該分壓器包含在節點65處連接之兩電阻器64a、64b。電阻64b亦連接至地。節點65連接至比較器66(其另一輸入端自控制56接收電壓aV,其中V為參考電壓)之輸入端之一。比較器66將在節點65上之電壓與電壓aV進行比較。已將a之值調整以說明自Vpp穿過電阻64a的電壓之下降,以使得藉由比較器66在節點65上之電壓與aV之間的比較將指示Vpp是否高於參考電壓V或低於參考電壓V。因此,當電荷泵32之電壓輸出Vpp高於V時,比較器66將旗標訊號FLGPGM之值設定為高(意即,"1")。將該旗標訊號FLGPGM施加至SR正反器70之Sn輸入端。正反器70之輸入端Sn為"低位準有效",其意謂正反器70之Sn輸入端響應在輸入端Sn自旗標訊號FLGPGM反轉之訊號。正反器70之輸入端Rn亦為"低位準有效"。當在CLKp被啟動時候當Vpp低於參考電壓時,正反器70將得以設定。
圖4為說明圖3之電路之操作的時序圖,其中時刻t0指示程式化週期的開始。SR正反器70為時鐘控制正反器,以使得當來自控制56之時鐘脈衝CLKp為有效(例如,高)時,SR正反器70響應在輸入端Sn及Rn之訊號。如圖4中所說明的,
接近程式化週期之開始t0處,電荷泵32由控制56所引起以提供標為1之第一泵脈衝,且初始預設程式化時間週期經設定為較小值pt1(例如,約11 μs或12 μs)以優化圖2中所展示之系統20的效能。如圖4中所展示,程式化或程式時間pt1大體上與標為1之第一泵脈衝之脈寬相同。此泵脈衝之振幅以如上所述之方式與由控制56提供之參考電壓相比。
最初(意即,在時刻t0),程式時間旗標經設定為低或"0"。假如第一程式化脈衝1之Vpp之振幅比參考電壓之振幅更高,則如圖4中所展示,在時刻t1之前,標誌訊號FLGPGM經確定為高。隨後正反器70在時刻t1自控制56接收第一時鐘脈衝CLKp。如圖4中所展示,在程式化週期之開始t0時刻,將在自控制56施加至正反器70之輸入端Rn的操作訊號72之末端的重設確定為高。因此,在當將第一時鐘脈衝(CLKp)施加至正反器之時刻t1時,輸入端Sn與Rn皆為高。由於正反器響應旗標訊號FLGPGM的已反向訊號及在操作末端之重設訊號的已反向訊號,故此指示正反器70之Q輸出應被保持在當程式化週期之開始時所設定的其初始值或保持為低或"0"。在當將第二時鐘脈衝(CLKp)施加至正反器70之時刻t2時,重複相同過程。在時刻t2之前,程式化脈衝Vpp比參考電壓更高,以使得旗標訊號再次得以確定為高且正反器之Q輸出再次得以保持為低。
然而,在時刻t3,電荷泵32之輸出程式化脈衝Vpp比以前上升得慢,使得直至時刻t3之後才達到所要峰值振幅。此可歸因於許多不同原因,其中之一為低溫。另一可能原因
為訪問了電荷泵32以在時刻t3提供比較早時刻高之電壓位準。由於至Sn之輸入為低,故正反器70在時刻t3將其在Q之輸出重設為高。此為程式時間旗標訊號,其被提供至控制56,控制56接著其立即將程式或程式化時間自pt1增加至pt2,且因此改變其施加至EEPROM模組30之控制訊號以反映程式化時間之此改變。如圖4中所指示,此將允許用於泵脈衝上升至所期望峰值振幅的充分時間且仍允許在此峰值振幅在所要程式化時間pt1施加泵脈衝。理論上,pt2之值經設定而使得其比pt1長剛好足夠供泵脈衝之較慢上升時間的量,從而甚至當泵更弱時亦不會不必要地降級效能。在以上實例中,其中pt1為約11 μs或12 μs,pt2可具有約14 μs之值。
正反器70之Q輸出74或程式時間旗標訊號在程式化週期之剩餘期間保持不變,使得處理器43及/或控制56繼續至控制模組30,使得在程式化週期之剩餘期間使用此增加的程式化時間pt2而不是pt1。因此,如圖4中所展示,分配用於下一泵脈衝Vpp之程式化時間為pt2而不是pt1。甚至在其中程式化脈衝之振幅在時刻t4由於任一原因超出參考電壓,使得旗標訊號FLGPGM為高,正如圖4中所展示之在時刻t4的狀況,分配用於泵脈衝Vpp之程式化時間保持為pt2。在時刻t6之程式化週期結束時,在操作訊號之末端的重設降低至"0"。如熟習該項技術者所已知,SR正反器可經設計以使得在Rn之重設輸入比設定輸入Sn具有更高優先級。因此,在時刻t6之時鐘訊號之到達時,正反器70將其Q輸出重設
為低或"0"。此導致控制56將程式時間返回至較小的預設值pt1,為下一程式週期作準備。
雖然以上已經參考各種實施例來描述本發明,但是將瞭解在不脫離本發明之範疇情況下,可作改變及修正,該範疇僅由附加之申請專利範圍及其等效條件來界定。本文所提及之所有參考以引用的方式併入本文中。
10‧‧‧主電腦
15‧‧‧系統匯流排
20‧‧‧快閃記憶體系統
30‧‧‧EEPROM模組
32‧‧‧電荷泵
40‧‧‧控制器
41‧‧‧記憶體
43‧‧‧處理器
45‧‧‧電壓調節器
52‧‧‧程式時間控制電路
54‧‧‧記憶體單元陣列
56‧‧‧介面及控制
62‧‧‧分壓器
64a‧‧‧電阻器
64b‧‧‧電阻器
65‧‧‧節點
66‧‧‧比較器
70‧‧‧SR正反器
72‧‧‧操作訊號
74‧‧‧Q輸出
圖1說明包括主電腦及連接至該主電腦之快閃EEPROM系統之電腦系統的方塊圖。
圖2為控制器及說明本發明之一實施例之圖1之快閃EEPROM系統之電壓產生部分的方塊圖。
圖3為說明本發明之一實施例的圖2中之電路之某些元件的電路原理圖。
圖4為說明圖3之電路之操作的時序圖。
圖5A為作為施加至兩不同脈衝持續時間之電荷儲存單元之脈衝之數目的函數之單元臨限電壓的電腦模擬。
圖5B為作為施加至兩不同脈衝持續時間序列之電荷儲存單元之脈衝之數目的函數之單元臨限電壓之改變的電腦模擬。
為說明之簡單起見,在此申請案中相同元件由相同數字標記。
32‧‧‧電荷泵
52‧‧‧程式時間控制電路
56‧‧‧介面及控制
62‧‧‧分壓器
64a‧‧‧電阻器
64b‧‧‧電阻器
65‧‧‧節點
66‧‧‧比較器
70‧‧‧SR正反器
72‧‧‧操作訊號
74‧‧‧Q輸出
Claims (16)
- 一種非揮發性記憶體系統,其包含:複數個電荷儲存元件;一電荷泵,其連續地提供電壓泵脈衝,其中在一用於程式化該等複數個電荷儲存元件之程式化週期期間,至少一些該等脈衝之每一者之振幅相對於一先前脈衝而增加;一比較器,其具有一接收該序列之電壓泵脈衝之第一輸入端、一接收一參考電壓之第二輸入端,該參考電壓的振幅以預定時間間隔增加,及一提供一指示該電壓泵脈衝與該參考電壓之一比較之輸出訊號的輸出;及一電路,其回應該輸出訊號而產生一程式時間控制訊號,當該電壓泵脈衝振幅與該參考電壓不匹配時,該程式時間控制訊號導致一分配用於將該電壓泵脈衝施加至該等電荷儲存元件的程式時間經調整為一不同於前一電壓泵脈衝之一程式時間的一時間值,且直至該程式化週期結束,該時間值實質上保持不變。
- 如請求項1之系統,該電路包含一儲存該程式時間控制訊號之鎖存器。
- 如請求項2之系統,其中該鎖存器在該程式化週期結束時為可重設的。
- 如請求項2之系統,其進一步包含一控制器,該控制器控制由該電荷泵提供之該電壓泵脈衝之該程式時間,其中該控制器在該程式化週期結束時重設該鎖存器。
- 如請求項2之系統,其中該鎖存器包含一SR正反器。
- 如請求項1之系統,其進一步包含一控制器,用於將該參考電壓提供至該比較器。
- 如請求項6之系統,其中該控制器控制由該電荷泵提供之該電壓泵脈衝的程式時間。
- 如請求項1之系統,該程式時間控制訊號導致所提供之該電壓泵脈衝之一脈寬得以增加為一直至該程式化週期結束實質上保持不變的預定值。
- 如請求項1之系統,其中該程式時間經設定為一第一值,且該程式時間控制訊號導致該程式時間得以增加為一比該第一值高之第二值。
- 如請求項1之系統,其中該程式時間控制訊號導致一分配用於將該電壓泵脈衝施加至該等電荷儲存元件的程式時間經調整至該時間值,當該電壓泵脈衝振幅低於該參考電壓時,該時間值一直至該程式化週期結束實質上保持不變。
- 一種用於程式化非揮發性記憶體系統的方法,該系統包含複數個電荷儲存元件;該方法包含:連續地提供電壓泵脈衝,其中在一用於程式化該等複數個電荷儲存元件之程式化週期期間,至少一些該等脈衝之每一者之振幅相對於一先前脈衝而增加;比較該序列之電壓泵脈衝與一參考電壓,該參考電壓的振幅以預定時間間隔增加,及提供一指示該電壓泵脈衝與該參考電壓之一比較的輸出訊號;及 回應該輸出訊號而產生一程式時間控制訊號,當該電壓泵脈衝振幅與該參考電壓不匹配時,該程式時間控制訊號導致所提供之該電壓泵脈衝之一程式時間經調整為一不同於前一電壓泵脈衝之一程式時間的一時間值,且直至該程式化週期結束,該時間值實質保持不變。
- 如請求項11之方法,其進一步包含儲存該程式時間控制訊號。
- 如請求項11之方法,其進一步包含在該程式化週期結束時重設該電壓泵脈衝之程式時間。
- 如請求項11之方法,該程式時間控制訊號導致所提供之該電壓泵脈衝之該程式時間經增加為一直至該程式化週期結束實質上保持不變的預定值。
- 如請求項11之方法,其進一步包含將該程式時間設定為一初始第一值,其中該程式時間控制訊號導致該程式時間經增加為一比該第一值高之第二值。
- 如請求項11之方法,其中該程式時間控制訊號導致一分配用於將該電壓泵脈衝施加至該等電荷儲存元件的程式時間經調整至該時間值,當該電壓泵脈衝振幅低於該參考電壓時,該時間值一直至該程式化週期結束實質上保持不變。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/896,096 US7110298B2 (en) | 2004-07-20 | 2004-07-20 | Non-volatile system with program time control |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200625314A TW200625314A (en) | 2006-07-16 |
TWI391933B true TWI391933B (zh) | 2013-04-01 |
Family
ID=35149504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094124533A TWI391933B (zh) | 2004-07-20 | 2005-07-20 | 具程式時間控制之非揮發性系統及程式化其之方法 |
Country Status (9)
Country | Link |
---|---|
US (2) | US7110298B2 (zh) |
EP (1) | EP1769508B1 (zh) |
JP (1) | JP4995721B2 (zh) |
KR (1) | KR101039238B1 (zh) |
CN (1) | CN101031978B (zh) |
AT (1) | ATE382183T1 (zh) |
DE (1) | DE602005004027T2 (zh) |
TW (1) | TWI391933B (zh) |
WO (1) | WO2006019740A1 (zh) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7110298B2 (en) * | 2004-07-20 | 2006-09-19 | Sandisk Corporation | Non-volatile system with program time control |
US7838596B2 (en) * | 2005-09-16 | 2010-11-23 | Eastman Chemical Company | Late addition to effect compositional modifications in condensation polymers |
US7339832B2 (en) * | 2005-11-21 | 2008-03-04 | Atmel Corporation | Array source line (AVSS) controlled high voltage regulation for programming flash or EE array |
TWI303763B (en) * | 2006-01-25 | 2008-12-01 | Via Tech Inc | Device and method for controlling refresh rate of memory |
US7728574B2 (en) * | 2006-02-17 | 2010-06-01 | Micron Technology, Inc. | Reference circuit with start-up control, generator, device, system and method including same |
US7330373B2 (en) * | 2006-03-28 | 2008-02-12 | Sandisk Corporation | Program time adjustment as function of program voltage for improved programming speed in memory system |
JP4669065B2 (ja) * | 2006-03-28 | 2011-04-13 | サンディスク コーポレイション | プログラミング速度を向上させるプログラミング電圧に応じたプログラム時間調整 |
US7327608B2 (en) * | 2006-03-28 | 2008-02-05 | Sandisk Corporation | Program time adjustment as function of program voltage for improved programming speed in programming method |
US7292495B1 (en) * | 2006-06-29 | 2007-11-06 | Freescale Semiconductor, Inc. | Integrated circuit having a memory with low voltage read/write operation |
US7961511B2 (en) * | 2006-09-26 | 2011-06-14 | Sandisk Corporation | Hybrid programming methods and systems for non-volatile memory storage elements |
US7793172B2 (en) * | 2006-09-28 | 2010-09-07 | Freescale Semiconductor, Inc. | Controlled reliability in an integrated circuit |
US7688656B2 (en) * | 2007-10-22 | 2010-03-30 | Freescale Semiconductor, Inc. | Integrated circuit memory having dynamically adjustable read margin and method therefor |
KR100932368B1 (ko) * | 2007-11-21 | 2009-12-16 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 동작 방법 |
TWI358827B (en) | 2007-11-26 | 2012-02-21 | Nanya Technology Corp | Data programming circuits and memory programming m |
CN101458959B (zh) * | 2007-12-12 | 2011-09-21 | 南亚科技股份有限公司 | 数据编程电路 |
JP2011210338A (ja) * | 2010-03-30 | 2011-10-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9741436B2 (en) | 2010-07-09 | 2017-08-22 | Seagate Technology Llc | Dynamically controlling an operation execution time for a storage device |
US8432752B2 (en) | 2011-06-27 | 2013-04-30 | Freescale Semiconductor, Inc. | Adaptive write procedures for non-volatile memory using verify read |
US8509001B2 (en) * | 2011-06-27 | 2013-08-13 | Freescale Semiconductor, Inc. | Adaptive write procedures for non-volatile memory |
CN102255499B (zh) * | 2011-06-28 | 2015-12-09 | 上海华虹宏力半导体制造有限公司 | 电压稳压器 |
KR101893864B1 (ko) * | 2012-02-06 | 2018-08-31 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템 |
US9299443B1 (en) | 2014-09-29 | 2016-03-29 | Sandisk Technologies Inc. | Modifying program pulses based on inter-pulse period to reduce program noise |
KR102458918B1 (ko) * | 2016-02-24 | 2022-10-25 | 삼성전자주식회사 | 메모리 장치 및 메모리 시스템 |
US11574691B2 (en) | 2016-02-24 | 2023-02-07 | Samsung Electronics Co., Ltd. | Memory device and memory system |
US10628049B2 (en) | 2017-07-12 | 2020-04-21 | Sandisk Technologies Llc | Systems and methods for on-die control of memory command, timing, and/or control signals |
US11211131B2 (en) * | 2018-12-10 | 2021-12-28 | Micron Technology, Inc. | Adjusting program effective time using program step characteristics |
CN110189783B (zh) * | 2019-04-15 | 2021-04-06 | 华中科技大学 | 非易失性三维半导体存储器件的多值编程方法及系统 |
CN110176269B (zh) * | 2019-04-16 | 2020-11-17 | 华中科技大学 | 一种精确调控非易失性存储单元状态的方法及系统 |
CN111798905B (zh) * | 2020-07-01 | 2021-03-16 | 深圳市芯天下技术有限公司 | 减少非型闪存编程时间的方法、系统、存储介质和终端 |
US20230377657A1 (en) * | 2022-05-23 | 2023-11-23 | Sandisk Technologies Llc | Pump skip for fast single-level cell non-volatile memory |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW287317B (zh) * | 1993-12-17 | 1996-10-01 | Hitachi Ltd | |
TW441186B (en) * | 1998-12-10 | 2001-06-16 | Fujitsu Ltd | PLL circuit |
US6320797B1 (en) * | 1999-02-24 | 2001-11-20 | Micron Technology, Inc. | Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same |
US20020163376A1 (en) * | 2001-03-20 | 2002-11-07 | Stmicroelectronics S.R.I. | Variable stage charge pump |
US6597603B2 (en) * | 2001-11-06 | 2003-07-22 | Atmel Corporation | Dual mode high voltage power supply for providing increased speed in programming during testing of low voltage non-volatile memories |
TW544989B (en) * | 2002-07-25 | 2003-08-01 | Mediatek Inc | Leakage free automatic gain control device |
US20030151070A1 (en) * | 2002-01-23 | 2003-08-14 | Seiko Epson Corporation | Booster circuit for non-volatile semiconductor memory device |
JP2003348822A (ja) * | 2002-05-28 | 2003-12-05 | Sony Corp | 電圧変換制御回路及び方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61166159A (ja) * | 1985-01-18 | 1986-07-26 | Mitsubishi Electric Corp | 半導体装置 |
EP0830684B1 (en) | 1995-06-07 | 2004-08-25 | Macronix International Co., Ltd. | Automatic programming algorithm for page mode flash memory with variable programming pulse height and pulse width |
US5596532A (en) * | 1995-10-18 | 1997-01-21 | Sandisk Corporation | Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range |
US5956272A (en) * | 1997-12-01 | 1999-09-21 | Micron Technology, Inc. | Programming pulse with varying amplitude |
JPH11297860A (ja) * | 1998-03-26 | 1999-10-29 | Newcore Technol Inc | 半導体記憶装置 |
US5991201A (en) * | 1998-04-27 | 1999-11-23 | Motorola Inc. | Non-volatile memory with over-program protection and method therefor |
JPH11328981A (ja) * | 1998-05-12 | 1999-11-30 | Matsushita Electric Ind Co Ltd | 半導体記憶装置,およびレギュレータ |
US6208542B1 (en) * | 1998-06-30 | 2001-03-27 | Sandisk Corporation | Techniques for storing digital data in an analog or multilevel memory |
JP2000149582A (ja) * | 1998-09-08 | 2000-05-30 | Toshiba Corp | 昇圧回路,電圧発生回路及び半導体メモリ |
US6040996A (en) * | 1998-11-16 | 2000-03-21 | Chartered Semiconductor Manufacturing, Ltd. | Constant current programming waveforms for non-volatile memories |
JP3863330B2 (ja) * | 1999-09-28 | 2006-12-27 | 株式会社東芝 | 不揮発性半導体メモリ |
US6522580B2 (en) * | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
US6560152B1 (en) * | 2001-11-02 | 2003-05-06 | Sandisk Corporation | Non-volatile memory with temperature-compensated data read |
JP4133166B2 (ja) * | 2002-09-25 | 2008-08-13 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US6882567B1 (en) * | 2002-12-06 | 2005-04-19 | Multi Level Memory Technology | Parallel programming of multiple-bit-per-cell memory cells on a continuous word line |
US6937520B2 (en) * | 2004-01-21 | 2005-08-30 | Tsuyoshi Ono | Nonvolatile semiconductor memory device |
US7110298B2 (en) * | 2004-07-20 | 2006-09-19 | Sandisk Corporation | Non-volatile system with program time control |
-
2004
- 2004-07-20 US US10/896,096 patent/US7110298B2/en active Active
-
2005
- 2005-07-08 JP JP2007522558A patent/JP4995721B2/ja not_active Expired - Fee Related
- 2005-07-08 WO PCT/US2005/024701 patent/WO2006019740A1/en active IP Right Grant
- 2005-07-08 AT AT05770198T patent/ATE382183T1/de not_active IP Right Cessation
- 2005-07-08 KR KR1020077001555A patent/KR101039238B1/ko active IP Right Grant
- 2005-07-08 DE DE602005004027T patent/DE602005004027T2/de active Active
- 2005-07-08 EP EP05770198A patent/EP1769508B1/en active Active
- 2005-07-08 CN CN2005800301648A patent/CN101031978B/zh active Active
- 2005-07-20 TW TW094124533A patent/TWI391933B/zh not_active IP Right Cessation
-
2006
- 2006-08-07 US US11/462,920 patent/US7262998B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW287317B (zh) * | 1993-12-17 | 1996-10-01 | Hitachi Ltd | |
TW441186B (en) * | 1998-12-10 | 2001-06-16 | Fujitsu Ltd | PLL circuit |
US6320797B1 (en) * | 1999-02-24 | 2001-11-20 | Micron Technology, Inc. | Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same |
US20020163376A1 (en) * | 2001-03-20 | 2002-11-07 | Stmicroelectronics S.R.I. | Variable stage charge pump |
US6597603B2 (en) * | 2001-11-06 | 2003-07-22 | Atmel Corporation | Dual mode high voltage power supply for providing increased speed in programming during testing of low voltage non-volatile memories |
US20030151070A1 (en) * | 2002-01-23 | 2003-08-14 | Seiko Epson Corporation | Booster circuit for non-volatile semiconductor memory device |
JP2003348822A (ja) * | 2002-05-28 | 2003-12-05 | Sony Corp | 電圧変換制御回路及び方法 |
TW200401182A (en) * | 2002-05-28 | 2004-01-16 | Sony Corp | Voltage-change control circuit and method |
TW544989B (en) * | 2002-07-25 | 2003-08-01 | Mediatek Inc | Leakage free automatic gain control device |
Also Published As
Publication number | Publication date |
---|---|
EP1769508A1 (en) | 2007-04-04 |
JP2008507802A (ja) | 2008-03-13 |
US20060268618A1 (en) | 2006-11-30 |
DE602005004027T2 (de) | 2008-12-11 |
KR20070050426A (ko) | 2007-05-15 |
US20060018160A1 (en) | 2006-01-26 |
US7110298B2 (en) | 2006-09-19 |
US7262998B2 (en) | 2007-08-28 |
TW200625314A (en) | 2006-07-16 |
ATE382183T1 (de) | 2008-01-15 |
CN101031978A (zh) | 2007-09-05 |
KR101039238B1 (ko) | 2011-06-07 |
CN101031978B (zh) | 2011-06-08 |
JP4995721B2 (ja) | 2012-08-08 |
WO2006019740A1 (en) | 2006-02-23 |
EP1769508B1 (en) | 2007-12-26 |
DE602005004027D1 (de) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI391933B (zh) | 具程式時間控制之非揮發性系統及程式化其之方法 | |
JP4896426B2 (ja) | 動作モードに応じてプログラム電圧の増加分を可変とすることができる不揮発性メモリ装置 | |
JP3648003B2 (ja) | 不揮発性半導体メモリにおける高電圧発生方法と高電圧レベルの最適化回路及び最適化方法 | |
US7038949B2 (en) | Non-volatile memory device capable of changing increment of program voltage according to mode of operation | |
US7330373B2 (en) | Program time adjustment as function of program voltage for improved programming speed in memory system | |
KR101212739B1 (ko) | 비휘발성 메모리장치 및 이의 동작방법 | |
US9437264B2 (en) | Memory operation latency control | |
JP2002133878A (ja) | 不揮発性記憶回路および半導体集積回路 | |
JP2008117471A (ja) | 不揮発性半導体記憶装置及び不揮発性メモリシステム | |
KR20190092247A (ko) | 반도체 기억장치 및 반도체 기억장치의 동작 방법 | |
US7327608B2 (en) | Program time adjustment as function of program voltage for improved programming speed in programming method | |
TW530306B (en) | Nonvolatile semiconductor memory device | |
JP6741811B1 (ja) | 不揮発性半導体記憶装置の消去制御回路及び方法、並びに不揮発性半導体記憶装置 | |
JP2010033637A (ja) | 不揮発性半導体記憶装置 | |
EP2005439B1 (en) | Program time adjustment as function of program voltage for improved programming speed | |
JP6773464B2 (ja) | 電圧供給回路及び半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |