JP4669065B2 - プログラミング速度を向上させるプログラミング電圧に応じたプログラム時間調整 - Google Patents

プログラミング速度を向上させるプログラミング電圧に応じたプログラム時間調整 Download PDF

Info

Publication number
JP4669065B2
JP4669065B2 JP2009503138A JP2009503138A JP4669065B2 JP 4669065 B2 JP4669065 B2 JP 4669065B2 JP 2009503138 A JP2009503138 A JP 2009503138A JP 2009503138 A JP2009503138 A JP 2009503138A JP 4669065 B2 JP4669065 B2 JP 4669065B2
Authority
JP
Japan
Prior art keywords
program
pulses
pulse
programming
charge storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009503138A
Other languages
English (en)
Other versions
JP2009531806A5 (ja
JP2009531806A (ja
Inventor
リー,シー−チュン
達 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/392,265 external-priority patent/US7327608B2/en
Priority claimed from US11/391,811 external-priority patent/US7330373B2/en
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of JP2009531806A publication Critical patent/JP2009531806A/ja
Publication of JP2009531806A5 publication Critical patent/JP2009531806A5/ja
Application granted granted Critical
Publication of JP4669065B2 publication Critical patent/JP4669065B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/32Timing circuits

Description

本発明は、一般的には不揮発性メモリシステムに関し、具体的にはプログラム時間制御を備える不揮発性メモリシステムに関する。
不揮発性メモリのメモリセルまたは電荷蓄積素子(本願明細書では2つの用語を互換的に使用する)では通常、一度に1セル行の全体または一部分を並列にプログラムする。選択されたメモリセル行にはプログラミング電圧パルスが印加され、行内の選択された各セルのしきい値電圧は1プログラミングサイクル中に所定の電圧範囲内の値までプログラムされる(これは最終的な望ましいセル状態である場合とそうでない場合とがある)。各プログラミングサイクルでは、電圧レベルまたは振幅Vpgmのプログラミング電圧パルスの時系列が所定の間隔で、例えば周期的間隔で適用され、各プログラミングパルスの振幅は、系列内の直前のプログラミングパルスの振幅に比べて一定の電圧ステップΔVpgm(例えば、0.2V)で増加する。NANDセルアレイは前述した方法でプログラムされるメモリセルアレイまたは電荷蓄積素子アレイの一例である。
プログラミング電圧パルスの合間にはプログラム−ベリファイ操作が行われる。つまり、並列にプログラムされている電荷蓄積素子(例えば、電荷蓄積トランジスタ)のプログラム済みレベルを各プログラミングパルスの後に読み出し、これがプログラムされているベリファイ電圧レベルを下回るか否かを判断する。所定の電荷蓄積素子のしきい値電圧がベリファイ電圧レベルを超過したと判断する場合は、特定の電荷蓄積素子の接続先にあたるビット線の電圧を低電圧(通常、0ボルト)から高または抑制レベル(通常、Vdd)まで上昇させることにより、そのような電荷蓄積素子のプログラミングを停止させる。他の並列にプログラムされている電荷蓄積素子のプログラミングは、それらがベリファイ電圧レベルに達するまで継続する。プログラム−ベリファイ操作の後にしきい値電圧がベリファイ電圧レベルにまだ達していない並列にプログラムされている電荷蓄積素子が1つ以上残っている場合、プログラミングパルスの振幅を所定のステップサイズで増加させ、並列にプログラムされている電荷蓄積素子に再び印加され、その後に再びプログラム−ベリファイ操作が行われる。次のプログラミング操作の後にプログラミングパルスの増加によってベリファイ電圧レベルにまだ達していない全ての並列にプログラムされている電荷蓄積素子のしきい値電圧を生じさせないままならば、次の期間中に同じ所定のステップサイズでプログラミングパルスの振幅を再び増加させ、このプロセスは、全ての並列にプログラムされている電荷蓄積素子のしきい値電圧がベリファイ電圧レベルに到達するまで繰り返される。この到達をもって特定のプログラミングサイクルの終了とする。
前の説明から分かるように、前述したプログラミングプロセスではプログラミングパルスによるセルのプログラミングとその後に続くプログラム−ベリファイ操作を繰り返す必要がある。したがって、これは時間のかかるプロセスである。したがって、メモリセルまたは電荷蓄積素子をできるだけ短い時間で所望のしきい値電圧までプログラムできるようにするため、各プログラミングパルスを印加するプログラム時間を短縮することが望まれる。
電荷蓄積素子のプログラミングに用いるプログラミングパルスの時系列が図2Aに例示され、13のそのような連続パルスが示されているが、素子を任意の特定のしきい値電圧までプログラムするにあたって、これよりも多くのパルスまたはこれよりも少ないパルスを使用することも可能である。電圧パルスは初期プログラムパルスレベルから、例えば15ボルトから開始し、パルスごとに所定のステップサイズで、例えば0.2ボルトずつ増加する。
図2Aで電荷蓄積素子のプログラミングに用いる系列内のプログラミングパルスには、概ね垂直の立ち上がりと立ち下がりが見られる。電荷ポンプには通常、基準電圧レベルから所要のVpgmレベルまで電圧出力を上昇させるためにチャージアップ時間が必要であり、さらにパルスが立ち下がりで基準レベルまで戻るにはある程度の時間がかかるから、実際のプログラミングパルスのパルス形状は図に示されたものと異なる。これは図1および図2Bに示されている。
図1に示すように、電荷ポンプは時間t0で接地レベル等の開始基準レベルから電圧出力の増加を開始し、その出力を選択されたコントロールゲート線またはワード線に印加する。しかし、図1に示すように、電荷ポンプの出力は、時間t1まではトランジスタしきい値電圧を変更できる所要の電圧レベルVpgmに達しない。電荷ポンプの出力が時間t1で所要の電圧レベルに達した後には、時間t2まで電圧レベルは保たれ、この時間t2は電荷ポンプの出力が所要のプログラミング電圧レベルVpgmに保たれる期間の終わりを意味する。その後、電荷ポンプ出力は時間t3まで低下して基準レベルに戻る。よって、コントロールゲート線またはワード線のプログラミングに配分される総プログラム時間は3つの期間のうちの2つ、すなわちt0−t1(すなわち、T)とt1−t2との和であり、メモリはt3の後に次のプログラムパルスまたはプログラム−ベリファイに進む。期間t0−t1(すなわち、T)は、電荷ポンプが所要のプログラミング電圧レベルVpgmを達成するのにかかるチャージアップ時間である。期間t1−t2はパルス幅であり、選択されたコントロールゲート線またはワード線の電圧を、電荷蓄積素子のしきい値電圧を変更できる所望のVpgmレベルまで上昇させる実効プログラム時間である。
図2Aを参照し、1〜13のラベル付けされた13のパルスのそれぞれの形状は、実際には図1の形状に類似する。図2Aに示すように、電荷ポンプに要求されるVpgmレベルは新たな電荷ポンプパルスが生成されるたびにΔVpgmずつ増加するから、所要のプログラミング電圧またはVpgmレベルは図2Aで見られるようにパルス1〜パルス13にかけて高くなる傾向がある。図2Bに示すように、高いVpgmレベルは低いVpgmに比べて長いチャージアップ時間を要する。
従来の電荷ポンプ制御設計で選択されたコントロールゲート線またはワード線のプログラミングに配分される総プログラム時間は固定され、所要のプログラミング電圧レベルVpgmの増加にともなって変化しない。図2Bにこの状況を例示する。図2Aおよび図2Bを参照し、図2Aのパルス1の場合、Vpgm1で電荷ポンプに要求される電圧レベルは比較的低いから、チャージアップ時間T1は比較的短く、電荷ポンプがコントロールゲート線またはワード線を所要の電圧レベルVpgm1まで上昇させるにあたって従来方式による固定プログラム時間の大半は残っている。しかし、パルス5の場合、電荷ポンプに要求されるVpgm5レベルはパルス1のものより高いから、より長いチャージアップ時間T5が必要となり、このような線で制御される電荷蓄積素子のしきい値電圧を変更するためにVpgm5レベルで選択されたコントロールゲート線またはワード線に立ち上げ電圧を印加するにあたって使用できる残り時間は短くなる。パルス10の場合、所要の電圧ポンプパルスレベルVpgm10がさらに高いから、さらに長いチャージアップ時間T10が必要となり、固定プログラム時間のうち、電荷蓄積素子のしきい値電圧を変更するためにVpgm10で電荷ポンプ出力に使える時間はさらに短くなる。つまり、電荷ポンプパルスの所要のプログラミング電圧が増加するにつれ、実効プログラム時間またはパルス幅はますます短くなり、ベリファイ電圧レベルまで電荷蓄積素子をプログラムする効率は低下する。結果的に、並列にプログラムされた全てのセルをプログラムするにはより多数のプログラミングパルスを印加しなければならない。これはメモリシステムの性能を落とすため望ましくない。
前述したプログラミング操作はマルチレベルの電荷蓄積素子とバイナリレベルの電荷蓄積素子またはメモリセルの両方に当てはまる。米国特許第6,522,580号(特許文献1)にはマルチレベルの電荷蓄積素子に対する前述したプログラミングおよびプログラム−ベリファイ操作の例が記載されている。この特許は、その全体が本願明細書において参照により援用されている。
前述した問題に対する1つの解決策として、プログラミングに配分する固定時間を増やせば、たとえ高プログラミング電圧でも、配分された増分済のプログラム時間により、電荷ポンプ出力を長いチャージアップ時間の後でさえ所要の高いVpgmレベルに保って、電荷蓄積素子のしきい値電圧を変更することができる。前述したように、性能を高めるにはプログラミングパルスを印加する各プログラミングサイクルのプログラム時間を最小限に抑えるのが望ましい。より長いプログラム時間を配分する必要があるのは高いプログラミング電圧(すなわち、高Vpgmレベル)の場合に限り、低いプログラミング電圧でその必要はないから、プログラミングサイクル中の全電荷ポンプパルスの生成および印加のための固定プログラム時間を増やすと、総プログラム時間も増加してしまうので、これも望ましくない。したがって、前述した難題を改善する不揮発性メモリシステムの提供が望まれる。
米国特許第6,522,580号
理想的には、プログラムサイクルの中で電荷ポンプがプログラムパルスのための低〜中程度の電圧出力を供給する最初の部分でできるだけ短いプログラム時間を配分するのが望ましい。プログラミングサイクルが進み、高振幅プログラミング電圧が要求されるときには、最初に使った短いプログラム時間の代わりにより長いプログラム時間を使うのが望ましい。
本発明は、電荷ポンプがプログラムパルスのための高電圧出力を供給する必要があるときに電圧ポンプパルス(プログラムパルス)に配分するプログラム時間を増加できるという認識に基づいている。一実施形態において、電圧ポンプパルスの印加に配分するプログラム時間の値が複数回にわたり調整され、これにより電荷蓄積素子を所定の状態(すなわち、素子が所定のしきい値電圧範囲内にある状態)までプログラムするためのパルス数は減少する。この実施形態の一実施例において、ある特定のプログラミングサイクル中に電荷ポンプによって生成されたプログラムパルスの数との関係でプログラム時間配分を制御する。この実施形態の別の実施例では、電荷ポンプによって提供されるパルスの振幅との関係でプログラム時間配分を制御し、電荷ポンプの出力は使用しない。
別の実施形態において、電荷ポンプによって提供されるパルスの振幅を伝える少なくとも1つのインジケータ信号に応じて電圧ポンプパルスの印加に配分する少なくとも1つのプログラム時間を用意する。この実施形態で、インジケータ信号は電荷ポンプ出力の振幅を使用することなく生成される。そのような実施形態の一実施例において、プログラミング電圧制御ロジックによってインジケータ信号が提供され、電荷ポンプによって提供されるポンプパルスの電圧レベルをも制御し、これによりプログラム時間配分を制御する。この実施形態の別の実施例において、インジケータ信号は、ある特定のプログラミングサイクル中に電荷ポンプによって生成されたプログラムパルスの数を伝える。
説明を簡潔にするため、本願では同一の構成要素には同一の数字によりラベル付けされている。
図3は、システムバス15を通じてホスト装置10(例えば、コンピュータ、カメラ、携帯電話機、個人用携帯情報端末(PDA)、ゲームコントローラ、MP3プレイヤ等のメディアプレイヤ)と通信するフラッシュメモリシステム20(プラグインカードまたはモジュールの形状をとることがある)のブロック図である。フラッシュメモリシステム20はフラッシュEEPROMモジュール30とコントローラ40とを含み、このコントローラがメモリ41とプロセッサ43とを含む。コントローラ40はホストコンピュータ10から受け取ったコマンドを解釈し、ホストコンピュータ10に対し透過的にフラッシュEEPROMモジュール30の読み出し操作、書き込み操作、その他の操作に翻訳する。
図4は、電荷ポンプ電圧パルスの生成に関係するフラッシュEEPROMシステム20部分の簡略ブロック図を例示するものである。本願では用語「電圧ポンプパルス」、「ポンプパルス」、「電荷ポンプ電圧パルス」、「プログラミングパルス」、および「プログラムパルス」を互換的に使用する。図4に示すように、ホスト10からコントローラ40には供給電圧Vsysが印加され、さらにオプションの電圧調整器45を通じて、ことによると異なる電圧レベルVddが、モジュール30に印加される。プロセッサ43はモジュール30へコマンドとデータとを適用し、電荷ポンプ32は制御ロジック58からの制御信号に応じて電圧Vddからプログラミングパルスを生成する。実際には、通常、不揮発性メモリ30の制御ロジック58にはメモリの詳細な動作を制御するにあたって十分なロジックがあり、プロセッサ43をこの役割から解放する。通常、デコードモジュール56は既定のプロトコルを用いてプロセッサ43からのコマンドを解釈するにあたって十分なロジックからなり、制御ロジック58は専用シーケンサと、パルスカウンタと、Vpgm制御ロジックからなり、ことによるとアレイ54内の別々のROM(図示せず)にはいくつかのパラメータが格納され、起動時に読み出される。制御ロジック58のパルスカウンタは各プログラミングサイクルが始まるたびに0にリセットされ、シーケンサによって放出されるプログラムパルスの数を0から計数する。シーケンサは、どのループからプログラム−ベリファイを開始するか、および/またはプログラム失敗ステータスによりどのループでプログラムループを終了するかを、パルスカウンタのパルス計数出力をもとに判断する。制御ロジック58のVpgm制御ロジックは、各プログラムパルスのVpgmレベルを計算する。しかし、前述した回路ブロックの物理的位置やそれらの接続のあり方に本発明が左右されるわけではなく、他の配置構成を用いることもできる。プログラミングパルスはメモリセルアレイ54に印加される。アレイ54はメモリセル行列を備える。説明を簡潔にするため、図4では行列制御をはじめとするメモリアレイに対する他の制御のための種々の制御回路が省かれている。
回路52は、電荷ポンプ32によって生成されるパルスのプログラム時間を、制御ロジック58からのインジケータ信号との関係で制御し、このインジケータ信号はパルスの振幅を伝える。プログラム時間制御回路52はプログラム時間制御信号66または74を生成し、そのような信号が制御ロジック58へ供給されると、電荷ポンプ32からアレイ54内の電荷蓄積素子への電圧ポンプパルスの印加に配分されるプログラム時間が調整され、電荷蓄積素子を所定の電荷状態までプログラムするのに要するパルス数(例えば、一定の所定範囲内で電荷蓄積トランジスタをしきい値電圧までプログラムするのに要するパルス数)は減少する。これらのプログラム時間制御信号は、アレイ54に対する電圧ポンプパルスの印加に配分するプログラム時間の長さを制御するために制御ロジック58へ供給される。
図5は、図4のプログラム時間制御方式の一実施形態の概略回路図である。回路52’は図4の回路52の一実施例にあたる。パルスカウンタ64とシーケンサ68は図4の制御ロジック58の一部分である。前述したように、ロジック58のパルスカウンタ64は各プログラミングサイクルが始まるたびに0にリセットされ、シーケンサによって放出されるプログラムパルスの数を0から計数する。パルスカウンタ64は、そのようなプログラミングサイクルの開始からプログラムパルス数を伝えるパルス計数信号64aを出力する。このパルス計数信号はプログラム時間制御ロジック回路52’へ供給され、このプログラム時間制御ロジック回路はルックアップテーブルを実装する論理回路を備えてもよい。このルックアップテーブルは、カウンタ64からのパルス計数に応じてプログラム時間値を提供する。
図2Aに示すように、電荷ポンプは、プログラミングパルスの電圧レベルを、直前のプログラミングパルスの電圧レベルを上回る電圧増分ΔVpgmで増加させるため、ある特定のプログラミングサイクル中に提供されたプログラミングパルスの合計数が分かれば、そのような数から所望のVpgmレベルを計算できる。任意の所望のプログラミング電圧レベルVpgmに対し、チャージアップ時間(t0−t1)に所望の実効プログラム時間またはパルス幅(t1−t2)を加えた和に相当する値があり、所望のVpgm値が高ければ高いほどチャージアップ時間(t0−t1)が大きくなることは、図1とこれを参照する前述した説明からも明らかである。Vpgmの増加にともなうチャージアップ時間(t0−t1)値の増加を補償するには、計算または較正によって得られるのに相当する量で対応するプログラム時間を増加させる。このようにVpgm値に応じてプログラム時間を調整すれば、1組のVpgm値と1組の対応するパルス計数値とに対応する1組のプログラム時間に到達でき、概ね一定の実効プログラム時間(またはパルス幅)が維持され、この間、プログラミング電圧は異なるVpgm値とパルス計数値に対して所望のVpgmに保たれる。
前述したプロセスにより、任意の特定のプログラミングパルスに要するチャージアップ時間を考慮に入れた固有の対応するプログラム時間がパルス計数ごとにあり、そのようなパルス計数には特定のVpgm値が対応する。このプログラム時間値はプログラム時間制御信号出力66にてシーケンサ68へ提供され、シーケンサは線53沿いにそのようなプログラム時間制御信号を電荷ポンプ32へ供給する。電荷ポンプ32は、信号53に対応するプログラム時間にわたって次のポンプパルスを提供する。このプロセスを繰り返して1つ以上のプログラム時間制御信号を生成しながら、ポンプ32からの1つ以上のポンプパルスのプログラム時間を制御する。図7および図8には、そのようなポンプパルスプログラム時間制御の効果が示されている。
図7は、図2Aに示されているもののようなパルスプログラミングパルス系列における対応する電圧ポンプパルスの数の印加(横軸)により到達する電荷蓄積素子のしきい値電圧(縦軸)を示すグラフである。水平の点線82は、ある特定の電荷状態のために到達すべき目標しきい値電圧Vtを示す。斜めの点線84は、プログラミング電圧Vpgmの増加にともないパルス幅または実効プログラム時間が一定の値に保たれ、(この間パルス電圧は所望のプログラミング電圧に保たれる)最適なプログラミング速度が実現する場合に到達し得る電荷蓄積素子のしきい値電圧を示している。しかし、従来のプログラミング制御のように所望の電圧レベルVpgmにかかわりなく同じ時間をプログラミングパルスに配分すると、パルス数に応じて到達する電荷蓄積素子のしきい値電圧は実線の曲線86に示すようになる。図7に示すように、線82は線84との交差点の右側の点で曲線86と交差し、これは、一定プログラム時間配分で達成するプログラミング速度の場合に多くのプログラミングパルスの印加が必要となり、実効プログラム時間またはパルス幅が一定に保たれる場合に比べて遅くなることを意味する。
図8は、3通りの異なるVpgmによる3通りのプログラミングパルスのグラフである。図5および図6に示す実施形態により、3つのパルスのパルス幅が図8に示すように実質的に同じになるようにプログラム時間を制御することが可能となる。図8に示すように、所要のプログラミング電圧レベルVpgmの増加にともないプログラム時間配分も相応に増加し、実効プログラム時間またはパルス幅は概ね一定に保たれる。その結果、プログラミングパルス数を最小限に抑えながら図7の点線84沿いに電荷蓄積素子を目標しきい値電圧Vtに到達させる最適プログラミング速度を実現できる。
したがって、あるひとつのプログラミングパルスから次のプログラミングパルスにかけてプログラミング電圧Vpgmが増加する場合は、図7および図9の線84に示すように、および図9でオプション1とラベル付けされているように、パルスの振幅が増加するたびに電圧ポンプパルスの印加に配分するプログラム時間を増加させることにより最適プログラミング速度が実現する。このように、プログラミングパルスの実効パルス幅を概ね一定に保ちながら最適プログラミング速度を実現できる。
しかし、プログラミング電圧の増加のたびにプログラム時間配分を調整すると、頻繁なプログラム時間調整が必要となる。場合によっては、ポンプパルスの印加のプログラム時間配分をプログラミング電圧の増加のたびに(例えば、パルス印加のたびに)増やす必要はない。例えば、電圧ポンプパルスの印加に配分するプログラム時間を、パルスの印加のたびに増やす代わりに、X個のパルスごとに増やすこともでき、ここでXは2以上の整数である。図9ではこれが点線92で示され、オプション2とラベル付けされている。オプション2では、X個のパルスの印加のたびに電圧ポンプパルスの印加のプログラム時間配分が増加する。
図9でオプション3とラベル付けされているもうひとつのオプションでは、プログラミングサイクルの中でY個のポンプパルスが印加されるまでは、電圧ポンプパルスの印加のプログラム時間配分が一定に保たれる。したがって、図9で見られるように、Y個のパルスが印加されるまでに到達し得るしきい値電圧は、オプション3と図7の従来の方法で得られる曲線86とで同じになる。しかし、Y個のパルスの後にポンプパルスの印加のプログラム時間配分が増加すると、図9に示すように、オプション3の曲線94は曲線86から分岐し、目標しきい値電圧Vtに要する総パルス数は従来の方法に比べて減少する。図9で見られるように、曲線94は、曲線86が横線82と交差する場所に比べて縦軸寄りの点で横線82と交差している。
前述したものとは異なるもうひとつのオプションとして、Y個のパルスが印加された後だけプログラミング電圧が増加するたびに(例えば、パルス印加のたびに)プログラム時間配分を増加させ、Y個のパルスが印加されるまではプログラム時間配分を増やさないようにすることもできる。したがって、このオプションは前のオプション1および3の組み合わせにあたる。そのような組み合わせのしきい値電圧対パルス数グラフは、電荷蓄積トランジスタにY個のパルスが印加されるまでは従来の方法の曲線86に沿ったものになるが、それ以降は図9の線84と概ね同じ傾斜を持つ線(図示せず)に沿ったものになる。Vpgmレベルが比較的低いときのチャージアップ時間が取るに足りなければ、そのようなVpgmレベルでプログラムパルスのたびにプログラム時間を増加させても有意義ではなく、プログラム時間を増加することによるプログラミング効率の点で図7および図9の曲線86に示す従来の方法を凌ぐような大きな利得はない。しかし、所望のVpgmレベルが比較的高ければ、プログラムパルスのたびにそのようなVpgmレベルで、プログラム時間を増やすことは有意義である。したがって、そのようなVpgmレベルの場合には、Y個のパルスの印加の後だけプログラム時間をプログラムパルスのたびに増加させることにより、プログラム時間の調整回数を減らしつつプログラミング効率の点で大きな利得が達成される。
前述したものとは異なるもうひとつのオプションとして、Y個のポンプパルスが印加された後にはX個のプログラミングパルスが印加されるたびにプログラム時間配分を増やし、Y個のポンプパルスが印加されるまではプログラム時間配分を増やさないようにすることもでき、ここでXは2以上の整数である。したがって、このオプションは前のオプション2および3の組み合わせにあたる。このオプションにはオプション1および3を組み合わせた場合と同様の利点があるほか、さらなる利点として、プログラム時間の調整回数はさらに減る。そのような組み合わせのしきい値電圧対パルス数のグラフは、電荷蓄積トランジスタにY個のパルスが印加されるまでは従来の方法の曲線86に沿ったものになるが、それ以降は図9の曲線92と概ね同じ形状および傾斜を持つ曲線(図示せず)に沿ったものになる。
電荷ポンプからのパルス数を計数する代わりに、ポンプパルスの計数には一切応答せず、所望のVpgmレベルとの関係でプログラム時間を調整することもできる。図6の回路52”は図4の回路52のもうひとつの実施形態にあたる。図6の実施形態はプログラム制御ロジック72(図4の論理回路58内)を含み、このプログラム制御ロジックは、プログラミング電圧レベル(Vpgmレベル)をインジケータ信号72aにてプログラム時間制御ロジック52”へ提供する。図5のプログラム時間制御ロジック52’と同様に、プログラム時間制御ロジック52”もまたルックアップテーブルを実装する。ロジック52”から提供されるプログラム時間制御信号74は、入力Vpgmレベル72aに対応するプログラム時間を伝える。このプログラム制御時間信号74はシーケンサ68(図4の論理回路58内)へ提供され、このシーケンサは線53沿いにそのような信号を電荷ポンプ32へ提供する。ロジック72も、信号線98(図4には示さず)に沿って同じVpgmレベル信号72aを電荷ポンプ32へ提供し、電荷ポンプはそのようなVpgm電圧レベルにより電圧ポンプパルスを生成する。図9に示す3通りの異なるオプションは回路52”を用いて実装することもできるが、この場合は、1つ以上のパルスが印加された後にプログラム時間を増加させる代わりに、ロジック72が指示するVpgmレベルに従ってプログラム時間を増加させる。図6の実施形態の一実施例では、n回の漸増(すなわち、nΔVpgm)のたびにプログラム時間が増加し、nは1以上の整数である。nの値が1なら、プログラミング速度はポンプパルスのたびにプログラム時間が増加する場合と同じになり、すなわち図7および図9の点線84に沿ったものとなる。nの値が1より大きい場合、プログラミング速度はn個のポンプパルスのたびにプログラム時間が増加する場合と同じになり、図9の点線92に沿ったものとなる。m回の漸増のたびに、1回だけプログラム時間が増加する場合の結果は、図9のオプション3および線94によって示される。
図5の実施形態で前述したオプション1および3の組み合わせとオプション2および3の組み合わせと同様の組み合わせを、図6の実施形態で実装することもできる。この場合、n回の漸増(すなわち、nΔVpgm)のたびにプログラム時間が増加し、ここでnは1以上の整数だが、プログラム時間はY回の漸増の後にのみ増加し、それ以前は増加しない。nの値が1なら、プログラミング速度は図5の実施形態でオプション1および3を組み合わせた場合と同じになる。nの値が1より大きい場合、プログラミング速度は図5の実施形態でオプション2および3を組み合わせた場合と同じになる。これらの組み合わせには、図5の実施形態を参照しながら前述した対応する組み合わせの場合と概ね同じ利点がある。
図6の実施形態のもうひとつの実施例では、ある一定のVpgm値でプログラム時間が増加し、その値はシステムの最適化につながるものを選ぶことができ、前述したオプション1〜3とそれらの組み合わせに一致させることもできる。オプション1の場合は、Vpgmが増加するたびにプログラム時間を増加させることができる。オプション2の場合は、特定のVpgm値に対応する値にプログラム時間を設定し、その値はオプション2におけるX個のパルス毎に一致する。あるいは、ある一定のVpgm値に対応する値にプログラム時間を設定し、その値はオプション2におけるX個のパルス毎に一致しない。オプション3の場合は、プログラミングサイクルの中でVpgmが所定の値を超過するまでプログラム時間を一定に保ち、超過した時点でプログラム時間を別の値まで増加させ、この値はプログラミングサイクルが終わるまで変わらない。
プログラム制御信号が図6のロジック72からのVpgmレベルに応じて生成され、したがってこれが電荷ポンプ32の出力を使わずに提供されることは前述したことからも明らかである。図6の実施形態で、回路52”にはポンプパルスが供給されない。これは回路52’にポンプパルスが供給されない図5の実施形態にも当てはまる。回路52’は、電荷ポンプ出力からパルスの数または振幅を利用せず、これを測定することも感知することもせず、代わりにロジック58のカウンタ64から提供されるパルス計数から必要となるプログラム時間を導き出す。電荷ポンプ出力からプログラムパルスの数または振幅を測定せずにプログラム時間を調整するという利点により、プログラム時間制御の実施例は簡素化される。
以上、様々な実施形態を参照しながら本発明を説明してきたが、添付の特許請求の範囲とその同等物とによって定められる本発明の範囲から逸脱することなく変更と修正を施すことができることが理解できよう。本願明細書で参照した参考資料はどれも参照により援用されている。
本発明の一態様を例示するのに役立つ電荷ポンプによって生成される電圧ポンプパルスのタイミング図である。 図2Aは、本発明の一態様を例示するのに役立つ増加する電圧(Vpgm)レベルにおける13の電圧ポンプパルスからなる時系列のタイミング図であり、図2Bは、本発明の一態様を例示するのに役立つ電圧ポンプパルスが高電圧レベルで長いチャージアップ時間を要することを例示する3つの電圧ポンプパルスのタイミング図である。 ホスト装置と、ホスト装置へ接続されたフラッシュEEPROMシステムとを備えるシステムのブロック図を示す。 本発明の一実施形態を例示するための図3のフラッシュEEPROMシステムのコントローラと電圧生成部分とのブロック図である。 本発明の一実施形態を例示するための図4のプログラム時間制御回路と制御ロジックのいくつかのコンポーネントとの概略回路図である。 本発明の別の実施形態を例示するための図4のプログラム時間制御回路と制御ロジックのいくつかのコンポーネントとの概略回路図である。 NANDセルを目標しきい値電圧Vtまでプログラムするにあたって必要となる電圧ポンプパルス数に照らして描かれた電荷蓄積素子の目標しきい値電圧Vtのグラフである。(右上がりに傾斜する点線は一定パルス幅によるプログラミング速度を示し(すなわち、一定の実効プログラム時間)、実線の曲線はプログラミングに配分された一定のプログラム時間によるプログラミング速度を示す。) 本発明を例示するのに役立つ電圧レベルは異なるが同じパルス幅を持つ3つの電圧ポンプパルスのグラフである。 本発明の実施形態を例示する所要のプログラミング電圧との関係でプログラム時間を増加させる3通りの異なるオプションで到達するしきい値電圧のグラフである。

Claims (23)

  1. 複数の電荷蓄積素子を備える不揮発性メモリシステムをプログラムする方法であって、
    電荷ポンプにより所定の振幅でのプログラムパルスを順次提供するステップであって、前記複数の電荷蓄積素子をプログラムするプログラミングサイクル中に少なくともいくつかのパルスの各々の振幅は直前のパルスに比べて増加し、プログラムパルスの振幅が増加すると共に、所定の振幅でのプログラムパルスのプログラム時間が減少するステップと、
    電荷ポンプによって提供されるパルスの種々の振幅を伝える信号に応じて複数のプログラム時間制御信号を生成するステップであって、前記プログラム時間制御信号により、電荷蓄積素子に対するプログラムパルスの印加に配分されるプログラム時間の値は複数回にわたり調整され、この値は前記複数の電荷蓄積素子を所定の状態までプログラムするためのパルス数を減少させるために、所定の振幅でのプログラムパルスのプログラム時間を概ね一定に保つ値であるステップと、
    を含む方法。
  2. 請求項1記載の方法であって、
    前記生成するステップは、電荷蓄積素子に対する前記プログラミングサイクル中に電荷ポンプによって提供されるパルスの数または振幅を伝える複数のインジケータ信号を生成する方法。
  3. 請求項2記載の方法であって、
    プログラム時間制御信号はインジケータ信号に応じて生成され、これにより電荷蓄積素子に対する前記プログラミングサイクルの少なくとも一部分では、電荷ポンプによってn個のプログラムパルスが提供されるたびにプログラムパルスの印加に配分されるプログラム時間が増加し、nは正の整数である方法。
  4. 請求項3記載の方法であって、
    プログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中に前記複数の電荷蓄積素子をプログラムするために所定の数のパルスが提供された後、電荷ポンプによってn個のプログラムパルスが提供されるたびに増加する方法。
  5. 請求項4記載の方法であって、
    プログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中に前記複数の電荷蓄積素子をプログラムするために所定の数のプログラムパルスが提供されるまで増加しない方法。
  6. 請求項2記載の方法であって、
    インジケータ信号に応じて生成されるプログラム時間制御信号により、プログラムパルスの印加に配分されるプログラム時間は、電荷蓄積素子に対する前記プログラミングサイクルの少なくとも一部分では、電荷ポンプによって提供されるプログラムパルスの振幅がn回漸増するたびに増加し、nは正の整数である方法。
  7. 請求項6記載の方法であって、
    プログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中にプログラムパルスの振幅が所定の回数にわたって漸増した後、電荷ポンプによって提供されるプログラムパルスの振幅がn回漸増するたびに増加する方法。
  8. 請求項7記載の方法であって、
    プログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中にプログラムパルスの振幅が所定の回数にわたり漸増するまで増加しない方法。
  9. 請求項3,6,7記載の方法であって、
    nの値は1である方法。
  10. 請求項2記載の方法であって、
    前記インジケータ信号のうちの少なくとも1つのインジケータ信号と前記複数のプログラム時間制御信号とにより、電荷蓄積素子に対するプログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中に1度だけ、より高い値に調整され、これにより前記複数の電荷蓄積素子を所定の状態までプログラムするためのパルス数は減少する方法。
  11. 請求項2記載の方法であって、
    前記インジケータ信号は、電荷ポンプの任意の出力の振幅を使わずに生成される方法。
  12. 不揮発性メモリシステムであって、
    複数の電荷蓄積素子と、
    所定の振幅でのプログラムパルスを順次提供する電荷ポンプであって、前記複数の電荷蓄積素子をプログラムするプログラミングサイクル中に少なくともいくつかのパルスの各々の振幅は直前のパルスに比べて増加し、プログラムパルスの振幅が増加すると共に、所定の振幅でのプログラムパルスのプログラム時間が減少する電荷ポンプと、
    電荷ポンプによって提供されるパルスの種々の振幅を伝える信号に応じて複数のプログラム時間制御信号を生成する装置であって、前記プログラム時間制御信号により、電荷蓄積素子に対するプログラムパルスの印加に配分されるプログラム時間の値は複数回にわたり調整され、この値は前記複数の電荷蓄積素子を所定の状態までプログラムするためのパルス数を減少させるために、所定の振幅でのプログラムパルスのプログラム時間を概ね一定に保つ値である装置と、
    を備えるシステム。
  13. 請求項12記載のシステムであって、
    前記装置は、
    電荷ポンプによって提供されるパルスの振幅を伝える複数のインジケータ信号を生成する第1の回路と、
    前記インジケータ信号に応じて複数のプログラム時間制御信号を生成する第2のプログラム時間制御回路であって、電荷蓄積素子に対するプログラムパルスの印加に配分されるプログラム時間の値は、前記複数の電荷蓄積素子を所定の状態までプログラムするためのパルス数を減少させる値に調整される第2のプログラム時間制御回路と、
    を備えるシステム。
  14. 請求項13記載のシステムであって、
    前記複数のインジケータ信号は、電荷蓄積素子に対する前記プログラミングサイクル中に電荷ポンプによって提供されるプログラムパルスの数を伝えるシステム。
  15. 請求項14記載のシステムであって、
    インジケータ信号に応じて前記第2のプログラム時間制御回路によって生成されるプログラム時間制御信号により、プログラムパルスの印加に配分されるプログラム時間は、電荷蓄積素子に対する前記プログラミングサイクルの少なくとも一部分では、電荷ポンプによってn個のプログラムパルスが提供されるたびに増加し、nは正の整数であるシステム。
  16. 請求項14記載のシステムであって、
    プログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中に前記複数の電荷蓄積素子をプログラムするために所定の数のパルスが提供された後、電荷ポンプによってn個のプログラムパルスが提供されるたびに増加するシステム。
  17. 請求項16記載のシステムであって、
    プログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中に前記複数の電荷蓄積素子をプログラムするために所定の数のプログラムパルスが提供されるまで増加しないシステム。
  18. 請求項13記載のシステムであって、
    インジケータ信号に応じて前記第2のプログラム時間制御回路によって生成されるプログラム時間制御信号により、プログラムパルスの印加に配分されるプログラム時間は、電荷蓄積素子に対する前記プログラミングサイクルの少なくとも一部分では、電荷ポンプによって提供されるプログラムパルスの振幅がn回漸増するたびに増加し、nは正の整数であるシステム。
  19. 請求項18記載のシステムであって、
    プログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中にプログラムパルスの振幅が所定の回数にわたって漸増した後、電荷ポンプによって提供されるプログラムパルスの振幅がn回漸増するたびに増加するシステム。
  20. 請求項19記載のシステムであって、
    プログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中にプログラムパルスの振幅が所定の回数にわたり漸増するまで増加しないシステム。
  21. 請求項15,16,18記載のシステムであって、
    nの値は1である方法。
  22. 請求項13記載のシステムであって、
    前記インジケータ信号のうちの少なくとも1つのインジケータ信号と前記複数のプログラム時間制御信号とにより、電荷蓄積素子に対するプログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中に1度だけ、より高い値に調整され、これにより前記複数の電荷蓄積素子を所定の状態までプログラムするためのパルス数は減少するシステム。
  23. 請求項13記載のシステムであって、
    前記インジケータ信号は、電荷ポンプの任意の出力の振幅を使わずに生成されるシステム。
JP2009503138A 2006-03-28 2007-03-15 プログラミング速度を向上させるプログラミング電圧に応じたプログラム時間調整 Expired - Fee Related JP4669065B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/392,265 US7327608B2 (en) 2006-03-28 2006-03-28 Program time adjustment as function of program voltage for improved programming speed in programming method
US11/391,811 US7330373B2 (en) 2006-03-28 2006-03-28 Program time adjustment as function of program voltage for improved programming speed in memory system
PCT/US2007/064064 WO2007112213A2 (en) 2006-03-28 2007-03-15 Program time adjustment as function of program voltage for improved programming speed

Publications (3)

Publication Number Publication Date
JP2009531806A JP2009531806A (ja) 2009-09-03
JP2009531806A5 JP2009531806A5 (ja) 2010-04-30
JP4669065B2 true JP4669065B2 (ja) 2011-04-13

Family

ID=38541790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009503138A Expired - Fee Related JP4669065B2 (ja) 2006-03-28 2007-03-15 プログラミング速度を向上させるプログラミング電圧に応じたプログラム時間調整

Country Status (6)

Country Link
EP (1) EP2005439B1 (ja)
JP (1) JP4669065B2 (ja)
KR (1) KR101312503B1 (ja)
AT (1) ATE515035T1 (ja)
TW (1) TWI340389B (ja)
WO (1) WO2007112213A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7330373B2 (en) 2006-03-28 2008-02-12 Sandisk Corporation Program time adjustment as function of program voltage for improved programming speed in memory system
KR101893864B1 (ko) * 2012-02-06 2018-08-31 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템
US11694751B2 (en) * 2019-11-30 2023-07-04 Semibrain Inc. Logic compatible flash memory programming with a pulse width control scheme

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022112A (ja) * 2002-06-18 2004-01-22 Toshiba Corp 不揮発性半導体メモリ装置
JP2007115359A (ja) * 2005-10-21 2007-05-10 Oki Electric Ind Co Ltd 半導体メモリのデータ書込方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3807744B2 (ja) * 1995-06-07 2006-08-09 マクロニクス インターナショナル カンパニイ リミテッド 可変プログラムパルス高及びパルス幅によるページモードフラッシュメモリ用自動プログラミングアルゴリズム
US5991201A (en) * 1998-04-27 1999-11-23 Motorola Inc. Non-volatile memory with over-program protection and method therefor
US7110298B2 (en) * 2004-07-20 2006-09-19 Sandisk Corporation Non-volatile system with program time control

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022112A (ja) * 2002-06-18 2004-01-22 Toshiba Corp 不揮発性半導体メモリ装置
JP2007115359A (ja) * 2005-10-21 2007-05-10 Oki Electric Ind Co Ltd 半導体メモリのデータ書込方法

Also Published As

Publication number Publication date
TW200805384A (en) 2008-01-16
EP2005439A2 (en) 2008-12-24
EP2005439B1 (en) 2011-06-29
ATE515035T1 (de) 2011-07-15
TWI340389B (en) 2011-04-11
KR101312503B1 (ko) 2013-10-16
WO2007112213A3 (en) 2008-03-27
KR20090018027A (ko) 2009-02-19
WO2007112213A2 (en) 2007-10-04
JP2009531806A (ja) 2009-09-03

Similar Documents

Publication Publication Date Title
US7330373B2 (en) Program time adjustment as function of program voltage for improved programming speed in memory system
KR101222063B1 (ko) 불휘발성 메모리 장치 및 그 동작방법
KR100890016B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
KR100888844B1 (ko) 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
KR100771520B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
KR20090119042A (ko) 플래시 메모리 장치, 그것의 프로그램 방법, 그리고 그것을포함하는 메모리 시스템
JP2006179167A (ja) リップルフリー高電圧発生回路及び方法、及びこれを具備した半導体メモリ装置
US20100067305A1 (en) Nonvolatile memory device and program method with improved pass voltage window
JP2007087569A (ja) Nandフラッシュメモリ装置及びそのプログラム方法
US7327608B2 (en) Program time adjustment as function of program voltage for improved programming speed in programming method
KR101212739B1 (ko) 비휘발성 메모리장치 및 이의 동작방법
KR20120061574A (ko) 펌프회로 및 이를 구비한 반도체 메모리 장치
US8036042B2 (en) Method of operating nonvolatile memory device
JP4669065B2 (ja) プログラミング速度を向上させるプログラミング電圧に応じたプログラム時間調整
KR101193060B1 (ko) 반도체 메모리 장치 및 그 구동 방법
US7817471B2 (en) Flash memory device and programming method
KR20070052403A (ko) 낸드 플래시 메모리의 프로그램 방법
JP2013191264A (ja) 半導体記憶装置およびその駆動方法
KR101495789B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102618534B1 (ko) 레귤레이터 및 이를 포함하는 메모리 장치
US8559227B2 (en) Nonvolatile memory device
JP2022162233A (ja) 半導体装置および消去方法
KR20240078899A (ko) 비휘발성 메모리 장치에 데이터를 프로그램 및 검증하기 위한 장치 및 방법
KR20060075161A (ko) 시작전압과 종료전압이 제어되는 불휘발성 반도체 메모리장치의 프로그램 워드라인 전압발생회로
KR20070035277A (ko) 스텝형 컨버전스 프로그램 스킴을 구비한 플래시 메모리장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100310

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100310

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100709

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4669065

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees