JP2007087569A - Ｎａｎｄフラッシュメモリ装置及びそのプログラム方法 - Google Patents

Abstract

【課題】ＮＡＮＤフラッシュメモリ装置及びそのプログラム方法を提供する。
【解決手段】ＭＬＣプログラム動作時にプログラム速度を速くすることができるＮＡＮＤフラッシュメモリ装置及びそのプログラム方法が開示される。ＮＡＮＤフラッシュメモリ装置は、増加型ステップパルスプログラムＩＳＰＰ方法を使用してプログラム動作を実行する。ＮＡＮＤフラッシュメモリ装置はマルチビットデータを保持するメモリセル、前記メモリセルに提供するプログラム電圧を発生するプログラム電圧発生回路、及び、前記プログラム電圧の開始レベルを制御するプログラム電圧コントローラを含む。ＮＡＮＤフラッシュメモリ装置は、ＬＳＢプログラム動作時に選択されたワードラインにＬＳＢ開始電圧を提供し、ＭＳＢプログラム動作時に前記選択されたワードラインに前記ＬＳＢ開始電圧より高いＭＳＢ開始電圧を提供する。
【選択図】図２

Description

本発明は半導体メモリ装置に係り、さらに詳細にＭＬＣプログラム動作時のプログラム速度を速くすることができるＮＡＮＤフラッシュメモリ装置及びそのプログラム方法に関するものである。

半導体メモリ装置は、データを保持し、必要な時に取り出して読むことができる記憶装置である。半導体メモリ装置は、大きくＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ； ＲＡＭ）とＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ； ＲＯＭ）に分けることができる。ＲＡＭは、電源が切れれば、保持されていたデータが消滅する揮発性メモリ装置（ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）である。ＲＯＭは、電源が切れても、保持されたデータが消滅しない不揮発性メモリ装置（ｎｏｎｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）である。不揮発性メモリ装置は、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ ＥＰＲＯＭ）、フラッシュメモリ装置（ｆｌａｓｈ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）などを含む。フラッシュメモリ装置は、一般的にＮＡＮＤ型とＮＯＲ型に分けられる。

ＮＡＮＤフラッシュメモリ装置は、一つのメモリセルにマルチビットデータ（ｍｕｌｔｉ_ｂｉｔ ｄａｔａ）を保持することができる。マルチビットデータを保持することができるメモリセルは、一般にマルチレベルセル（Ｍｕｌｔｉ_Ｌｅｖｅｌ Ｃｅｌｌ； ＭＬＣ）と呼ばれる。マルチレベルセルは、マルチ状態（ｍｕｌｔｉ_ｓｔａｔｅ）中のいずれか一つの状態を有する。例えば、２ビットデータを保持するメモリセルは、閾値電圧によって‘１１’、‘１０’、‘００’、‘０１’のような４個のマルチ状態（ｍｕｌｔｉ＿ｓｔａｔｅ）を有する。メモリセルが‘１０’状態にある場合に、‘０’は下位ビットデータ（ＬＳＢ ｄａｔａ）であり、‘１’は上位ビットデータ（ＭＳＢデータ）である。

ＮＡＮＤフラッシュメモリ装置では、プログラム動作時におけるメモリセルの閾値電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）分布の幅を狭くするために“増加型ステップパルスプログラム”（Ｉｎｃｒｅｍｅｎｔａｌ Ｓｔｅｐ Ｐｕｌｓｅ Ｐｒｏｇｒａｍ：ＩＳＰＰ）方法が使用される。増加型ステップパルスプログラム方法は、プログラム動作時に、選択されたワードラインにプログラム電圧を一度に印加せず、プログラムループによってプログラム電圧を段階的に上昇しながら印加する方法である。

メモリセルにマルチビットデータをプログラムする方法は、一般にＭＬＣプログラム方法と呼ばれる。ＭＬＣプログラム動作は、下位ビットデータをプログラムするＬＳＢプログラム動作と、上位ビットデータをプログラムするＭＳＢプログラム動作に分けられる。ＬＳＢプログラム動作時には、ＬＳＢプログラム電圧が選択されたワードラインに印加され、ＭＳＢプログラム動作時には、ＭＳＢプログラム電圧が選択されたワードラインに印加される。

従来技術による増加型ステップパルスプログラム方法を使用してＭＬＣプログラム動作を実行するＮＡＮＤフラッシュメモリ装置は、ＬＳＢプログラム動作及びＭＳＢプログラム動作時に同一の開始電圧を使用する。すなわち、従来のＮＡＮＤフラッシュメモリ装置は、同一のレベルのＬＳＢ開始電圧とＭＳＢ開始電圧を有する。ここで、ＬＳＢ開始電圧は、ＬＳＢプログラム動作時に初めて印加されるプログラム電圧であり、ＭＳＢ開始電圧は、ＭＳＢプログラム動作時に初めて印加されるプログラム電圧である。

ＬＳＢプログラム動作を実行すれば、メモリセルは、‘１１’状態または‘１０’状態を有することになる。ここで、‘１０’状態のメモリセルは、‘１１’状態のメモリセルより高い閾値電圧を有する。そして、ＭＳＢプログラム動作を実行すれば、‘１１’状態のメモリセルは‘０１’状態になり、‘１０’状態のメモリセルは‘００’状態になる。

このようにＬＳＢプログラム動作によってメモリセルの閾値電圧は高くなるから、ＬＳＢ開始電圧とＭＳＢ開始電圧を同一にする従来の方法は、不必要にプログラム速度を遅くする要因になっている。

本発明は、増加型ステップパルスプログラム方法を使用してＭＬＣプログラム動作を実行するＮＡＮＤフラッシュメモリ装置のプログラム速度を速くすることを目的とする。

また、本発明は、増加型ステップパルスプログラム方法を使用してＭＬＣプログラム動作を実行するＮＡＮＤフラッシュメモリ装置でプログラム速度を速くするプログラム方法を提供することを目的とする。

本発明によるＮＡＮＤフラッシュメモリ装置は、増加型ステップパルスプログラム（ＩＳＰＰ）方法を使用してプログラム動作を実行し、マルチビットデータを保持するメモリセル、前記メモリセルに提供するプログラム電圧を発生するプログラム電圧発生回路、及び、前記プログラム電圧の開始レベルを制御するプログラム電圧コントローラを含む。前記プログラム電圧発生回路は、前記プログラム電圧コントローラで提供されたステップ信号に応答して前記プログラム電圧を順次に増加する。

前記プログラム電圧コントローラは、前記プログラム電圧の開始レベルに対する情報を保持し、プログラム動作時に前記開始レベル情報による開始信号を発生する開始電圧コントローラ、前記開始信号に応答して開始カウント値を決定し、パスフェイルチェック回路で提供されたカウントアップ信号に応答して前記開始カウント値を順次に増加させるループカウンタ、及び、前記ループカウンタで提供されたカウント値をデコーディングし、前記ステップ信号を発生するデコーダを含む。

前記開始電圧コントローラは、前記メモリセルに下位ビットデータをプログラム(以下、ＬＳＢプログラム)するためのプログラム電圧の開始レベル（以下、ＬＳＢ開始電圧）と上位ビットデータをプログラム（以下、ＭＳＢプログラム）するためのプログラム電圧の開始レベル（以下、ＭＳＢ開始電圧）に対する情報を保持する。

前記開始電圧コントローラは、前記ＬＳＢ開始電圧に対する情報を保持するＬＳＢ開始電圧貯蔵装置、前記ＭＳＢ開始電圧に対する情報を保持するＭＳＢ開始電圧貯蔵装置、及び、行アドレスに応答して前記ＬＳＢ開始電圧に関する情報または前記ＭＳＢ開始電圧に関する情報を選択して前記開始信号を発生する選択回路を含む。

本発明によるＮＡＮＤフラッシュメモリ装置のプログラム方法は、一つのメモリセルにマルチビットデータを保持するＮＡＮＤフラッシュメモリ装置の増加型ステップパルスプログラム方法において、ＬＳＢプログラム動作時に選択されたワードラインにＬＳＢ開始電圧を提供して、ＭＳＢプログラム動作時に前記選択されたワードラインに前記ＬＳＢ開始電圧より高いＭＳＢ開始電圧を提供する。前記ＬＳＢ開始電圧を提供した後に前記ＬＳＢ開始電圧を順次に増加し、前記ＭＳＢ開始電圧を提供した後に前記ＭＳＢ開始電圧を順次に増加させる。

上述のように本発明によるＮＡＮＤフラッシュメモリ装置及びそのプログラム方法によれば、プログラム動作時にプログラム電圧の開始レベルを調節することができるので、プログラム速度を速くすることができる。特に、増加型ステップパルスプログラム方法を使用してＭＬＣプログラム動作を実行するＮＡＮＤフラッシュメモリ装置において、ＭＳＢ開始電圧をＬＳＢ開始電圧より高くすることができるので、プログラム速度を速くすることができる。

以下、本発明が属する技術分野で通常の知識を有する者が本発明の技術的思想を容易に実施することができるように、本発明の実施形態を添付する図面を参照して説明する。

図１は、ＮＡＮＤフラッシュメモリ装置のメモリセルアレイを示す回路図である。図１を参照すれば、メモリセルアレイ１は、複数のセルストリング（ｃｅｌｌ ｓｔｒｉｎｇ；１０〜１ｎ）で構成される。それぞれのセルストリング（１０〜１ｎ）は、同一の構成を有し、ビットライン（ＢＬＯ〜ＢＬｎ）と共通ソースラインＣＳＬとの間に連結されている。

セルストリング１０は、ビットラインＢＬ０に連結されている。セルストリング１０には、接地選択トランジスタ（Ｇｒｏｕｎｄ Ｓｅｌｅｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ； ＧＳＴ）、複数のメモリセル（ＭＣ０〜ＭＣ３１）、及びストリング選択トランジスタ（Ｓｔｒｉｎｇ Ｓｅｌｅｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ； ＳＳＴ）が直列に連結されている。接地選択トランジスタ（ＧＳＴ）は、共通ソースライン（Ｃｏｍｍｏｎ Ｓｏｕｒｃｅ Ｌｉｎｅ； ＣＳＬ）に連結されていて、ストリング選択トランジスタＳＳＴは、ビットラインＢＬ０に連結されている。複数のメモリセル（ＭＣ０〜ＭＣ３１）は、接地選択トランジスタＧＳＴとストリング選択トランジスタ（ＳＳＴ）との間に連結されている。ここで、メモリセルの数は、１６個、３２個、６４個などのように適宜選択されうる。

複数のメモリセル（ＭＣ０〜ＭＣ３１）のゲートには、複数のワードライン（ＷＬ０〜ＷＬ３１）が連結されていて、ストリング選択トランジスタＳＳＴのゲートには、ストリング選択ライン（Ｓｔｒｉｎｇ Ｓｅｌｅｃｔｉｏｎ Ｌｉｎｅ； ＳＳＬ）が連結されていて、接地選択トランジスタＧＳＴのゲートには、接地選択ライン（Ｇｒｏｕｎｄ Ｓｅｌｅｃｔｉｏｎ Ｌｉｎｅ； ＧＳＬ）が連結されている。プログラム動作時に、選択されたワードライン（ｓｅｌｅｃｔｅｄ ＷＬ）にはプログラム電圧（Ｖｐｇｍ；例えば、約１８Ｖが印加され、非選択のワードライン（ｎｏｎ＿ｓｅｌｅｃｔｅｄ ＷＬ）にはパス電圧（Ｖｐａｓｓ；例えば、約８Ｖ）が印加される。

図２は、本発明の実施形態によるＮＡＮＤフラッシュメモリ装置を示すブロック図である。図２を参照すれば、ＮＡＮＤフラッシュメモリ装置１００は、メモリセルアレイ１１０、行デコーダ１２０、プログラム電圧発生回路１３０、プログラム電圧コントローラ１４０、ページバッファ１５０、及びパスフェイルチェック回路１６０を含む。

メモリセルアレイ１１０は、接地選択ラインＧＳＬ、複数のワードライン（ＷＬ０〜ＷＬ３１）、及びストリング選択ラインＳＳＬに連結されている。メモリセルアレイ１１０は、ビットラインＢＬを通じてページバッファ１５０に連結されている。

行デコーダ１２０は、プログラム動作時に行アドレス（Ｒｏｗ Ａｄｄｒｅｓｓ；ＲＡ）に応答して選択されたワードラインにプログラム電圧Ｖｐｇｍを提供し、非選択のワードラインにパス電圧Ｖｐａｓｓを提供する。ここで、プログラム電圧Ｖｐｇｍは、プログラム電圧発生回路１３０から提供され、パス電圧Ｖｐａｓｓは、パス電圧発生回路（図示しない）から提供される。

プログラム電圧発生回路１３０は、プログラム動作時に、選択されたワードラインに提供されるべきプログラム電圧Ｖｐｇｍを発生する。ここで、プログラム電圧Ｖｐｇｍは、開始電圧（ｓｔａｒｔ ｖｏｌｔａｇｅ）から一定の電圧差で段階的に増加する増加型ステップ電圧である。プログラム電圧Ｖｐｇｍは、ＬＳＢプログラム動作及びＭＳＢプログラム動作において提供される。ＬＳＢプログラム動作時において、ＬＳＢプログラム電圧は、ＬＳＢ開始電圧から一定の電圧差で段階的に増加する。ＭＳＢプログラム動作時において、ＭＳＢプログラム電圧は、ＭＳＢ開始電圧から一定の電圧差で段階的に増加する。

図２を参照すれば、プログラム電圧発生回路１３０は、電荷ポンプ１３１、電圧分配回路１３２、比較器１３３、オシレータ１３４、及びクロックドライバ１３５を含む。プログラム電圧発生回路１３０は、プログラム電圧コントローラ１４０から提供されたステップ信号ＳＴＥＰ＿ｉに応答してプログラム電圧を順次に増加する。

電荷ポンプ１３１は、クロック信号ＣＬＫに応答してプログラム電圧Ｖｐｇｍを発生する。電圧分配回路１３２は、プログラム電圧Ｖｐｇｍを分配して分配電圧Ｖｄｖｄを出力する。電圧分配回路１３２は、順次にイネーブル状態にされるステップ信号（ＳＴＥＰ＿ｉ； ｉ＝０〜１５）に応答してプログラム電圧Ｖｐｇｍを段階的に増加させる。電圧分配回路１３２は、図４を参照して詳細に説明する。

比較器１３３は、電圧分配回路１３２から分配電圧Ｖｄｖｄを入力されて、基準電圧発生器（図示しない）から基準電圧Ｖｒｅｆを入力される。比較器１３３は、分配電圧Ｖｄｖｄと基準電圧Ｖｒｅｆとを比較し、比較結果として比較信号ＣＯＭを発生する。比較器１３３は、分配電圧Ｖｄｖｄが基準電圧Ｖｒｅｆより低い場合に、比較信号ＣＯＭを発生する。

オシレータ１３４は、発振信号ＯＳＣを発生する。クロックドライバ１３５は、比較信号ＣＯＭ及び発振信号ＯＳＣに応答してクロック信号ＣＬＫを発生する。クロックドライバ１３５は、図５を参照して詳細に説明する。

プログラム電圧Ｖｐｇｍが目標電圧より低い場合は、クロックドライバ１３５はクロック信号ＣＬＫを発生する。この時、電荷ポンプ１３１はクロック信号ＣＬＫに応答して動作する。プログラム電圧Ｖｐｇｍが目標電圧に到逹すれば、クロックドライバ１３５はクロック信号ＣＬＫを発生しない。この時、電荷ポンプ１３１は動作しない。このような過程を通じて、プログラム電圧発生回路１３０は、目標とするプログラム電圧Ｖｐｇｍを生成する。

プログラム電圧コントローラ１４０は、開始電圧コントローラ１４１、ループカウンタ１４２、デコーダ１４３を含む。プログラム電圧コントローラ１４０は、プログラム電圧の開始レベル、すなわちＬＳＢ開始電圧とＭＳＢ開始電圧を制御する。

開始電圧コントローラ１４１は、プログラム電圧の開始レベルに関する開始レベル情報を保持していて、プログラム動作時に開始レベル情報に基づく開始信号ＳＴＡＲＴを発生する。開始電圧コントローラ１４１の構成及び動作は図５及び図６を参照して詳細に説明する。

ループカウンタ１４２は、開始電圧コントローラ１４１から提供される開始信号ＳＴＡＲＴに応答して開始カウント値を決める。そして、ループカウンタ１４２は、パスフェイルチェック回路１６０から提供されるカウントアップ信号ＣＮＴ＿ＵＰに応答してｎ（例えば、ｎ＝４）ビットのカウント値を順次に増加する。

デコーダ１４３は、ループカウンタ１４２のカウント値をデコーディングして、ステップ信号（ＳＴＥＰ＿ｉ；ｉ＝０〜１５）を順次に発生する。例えば、ループカウンタ１４２から提供された４ビットのカウント値が００００、０００１、００１０、...、１１１１のように増加することによって、ステップ信号はＳＴＥＰ＿０、ＳＴＥＰ＿１、ＳＴＥＰ＿２、・・・、ＳＴＥＰ＿１５のように順次に活性化される。

このように、プログラム電圧コントローラ１４０は、パスフェイルチェック回路１６０から提供されるカウントアップ信号ＣＮＴ＿ＵＰに従ってカウント値を順次に増加する。プログラム電圧コントローラ１４０は、開始カウント値を決めることができる。プログラム電圧コントローラ１４０は、開始カウント値を調節することによってＬＳＢ開始電圧とＭＳＢ開始電圧を異なるようにすることができる。

パスフェイルチェック回路１６０は、プログラムループが繰り返される度にメモリセルが希望するレベルに到逹したかどうかを検査する。このような動作をプログラム検証動作と呼ぶ。メモリセルが目標とする閾値電圧を有するようになれば、プログラム動作は終了する。しかし、メモリセルが目標とする閾値電圧に到逹することができなければ、パスフェイルチェック回路１６０は、カウントアップ信号ＣＮＴ＿ＵＰを発生する。この時、ワードラインに印加されるプログラム電圧は一段階増加し、プログラム動作及びプログラム検証動作は再び実行される。

図３は、図２に図示された電圧分配回路を示す回路図である。図３を参照すれば、電圧分配回路１３２は、第１抵抗回路３１０、第２抵抗回路３２０、及びスィッチ回路３３０を含む。

第１抵抗回路３１０は、出力ノードＮｏと分配ノードＮｄとの間に連結される。第１抵抗回路３１０は、図３で示されたように、一つの抵抗Ｒａで構成されうる。第２抵抗回路３２０は、分配ノードＮｄとスイッチ回路３３０との間に並列連結された複数の抵抗（Ｒ０〜Ｒ１５）で構成されうる。スイッチ回路３３０は、複数の抵抗（Ｒ０〜Ｒ１５）と接地との間に連結された複数のスイッチで構成されうる。図３を参照すれば、複数のスイッチは、複数のＮＭＯＳトランジスタ（ＭＮ０〜ＭＮ１５）で構成される。複数のＮＭＯＳトランジスタ（ＮＭ０〜ＮＭ１５）は、ステップ信号（ＳＴＥＰ＿ｉ； ｉ＝０〜１５）に応答してオン又はオフする。ステップ信号が順次にオンになることによってプログラム電圧Ｖｐｇｍは段階的に増加する。

図４は、図２に図示されたクロックドライバを例示的に示す回路図である。図４を参照すれば、クロックドライバ１３５は、ＮＡＮＤゲートＮＧ１とインバータＩＮＶ１とで構成される。クロックドライバ１３５は、比較信号ＣＯＭがハイレベル状態にある場合に発振進信号ＯＳＣをクロック信号ＣＬＫとして出力する。この時、電荷ポンプ１３１が動作する。クロックドライバ１３５は、比較信号ＣＯＭがローレベル状態にある場合には、発振信号ＯＳＣをクロック信号ＣＬＫとして出力しない。この時、電荷ポンプ１３１は動作しない。

図５は、図２に図示された開始電圧コントローラの第１実施形態を示すブロック図である。図５を参照すれば、開始電圧コントローラ１４１ａは、ＬＳＢ開始電圧貯蔵装置５１０、ＭＳＢ開始電圧貯蔵装置５２０、及び選択回路５３０を含む。

ＬＳＢ開始電圧貯蔵装置５１０は、ＬＳＢ開始電圧に対する情報を貯蔵する。ＬＳＢ開始電圧貯蔵装置５１０は、ＬＳＢプログラム動作時に、選択されたワードラインにＬＳＢ開始電圧を提供するためのＬＳＢ開始信号ＬＳＢ＿ＳＴを発生する。ＭＳＢ開始電圧貯蔵装置５２０は、ＭＳＢ開始電圧に関する情報を貯蔵する。ＭＳＢ開始電圧貯蔵装置５２０は、ＭＳＢプログラム動作時に、選択されたワードラインにＭＳＢ開始電圧を提供するためのＭＳＢ開始信号ＭＳＢ＿ＳＴを発生する。選択回路５３０は、行アドレスＲＡ［０］に応答してＬＳＢ開始信号ＬＳＢ＿ＳＴまたはＭＳＢ開始信号ＭＳＢ_ＳＴを選択する。すなわち、選択回路５３０は、ＬＳＢプログラム動作時にはＬＳＢ開始信号ＬＳＢ_ＳＴを選択し、ＭＳＢプログラム動作時にはＭＳＢ開始信号ＭＳＢ＿ＳＴを選択する。選択回路５３０によって選択された信号は、開始信号ＳＴＡＲＴとしてループカウンタ（図２参照、１４２）に提供される。

ＮＡＮＤフラッシュメモリ装置は、外部から行アドレスが入力される。行アドレスは、複数のブロック中のいずれか一つのブロックを選択するためのブロックアドレス、複数のワードラインの中のいずれか一つのワードラインを選択するためのページアドレス、及びＬＳＢプログラム動作であるかＭＳＢプログラム動作であるかを示すアドレスを含む。ここで、行アドレスＲＡ［０］は、ＬＳＢプログラム動作及びＭＳＢプログラム動作のいずれであるかを示すアドレスである。

図６は図２に図示された開始電圧コントローラの第２実施形態を示すブロック図である。図６を参照すれば、開始電圧コントローラ１４１ｂは、ＬＳＢ開始電圧貯蔵装置６１０、電圧差異貯蔵装置６２０、加算器６３０、及び選択回路６４０を含む。

電圧差異貯蔵装置６２０は、ＭＳＢ開始電圧とＬＳＢ開始電圧との間の差異に関する情報を貯蔵する。加算器６３０は、ＬＳＢ開始電圧貯蔵装置６１０と電圧差異貯蔵装置６２０の出力信号を加算して、選択されたワードラインにＭＳＢ開始電圧を提供するためのＭＳＢ開始信号ＭＳＢ＿ＳＴを発生する。選択回路６４０は、行アドレスＲＡ［０］に応答して、ＬＳＢ開始信号ＬＳＢ＿ＳＴまたはＭＳＢ開始信号ＭＳＢ＿ＳＴを選択し、選択された信号を開始信号ＳＴＡＲＴとしてループカウンタ（図２参照、１４２）に提供する。

図７は、図２に図示されたプログラム電圧Ｖｐｇｍの波形を示す。図７（ａ）は、ＬＳＢプログラム動作時に発生するプログラム電圧Ｖｐｇｍであり、図７（ｂ）は、ＭＳＢプログラム動作時に発生するプログラム電圧Ｖｐｇｍである。図７を参照すれば、ＭＳＢ開始電圧（Ｖ０＋α）がＬＳＢ開始電圧（Ｖ０）より高いことが分かる。ＭＳＢ開始電圧がＬＳＢ開始電圧より高ければ、ＭＳＢプログラム動作時に、メモリセルは、目標とする閾値電圧により速く到逹することができる。しかし、ＭＳＢ開始電圧が非常に高ければ、オーバープログラム（ｏｖｅｒ ｐｒｏｇｒａｍ）になったメモリセルが発生しうるので、所定の電圧以上に高くすることはできない。ＬＳＢ開始電圧とＭＳＢ開始電圧の差異をＬＳＢ検証電圧とＭＳＢ検証電圧の差異と同一にすることが望ましい。

本発明によるＮＡＮＤフラッシュメモリ装置によれば、行アドレスによってプログラム開始電圧を調節することができる。本発明によるＮＡＮＤフラッシュメモリ装置は、ＬＳＢプログラム動作時におけるＬＳＢ開始電圧とＭＳＢプログラム動作時におけるＭＳＢ開始電圧とを異なるようにすることができる。すなわち、本発明によるＮＡＮＤフラッシュメモリ装置によれば、ＭＳＢ開始電圧をＬＳＢ開始電圧より高くすることができる。本発明によれば、ＭＳＢプログラム速度が速くなるので、全体的にプログラム速度が速くなる。

本発明の詳細な説明では具体的な実施形態に関して説明したが、本発明の範囲から外れない限度内で多様の変形が可能する。よって、本発明の範囲は、上述した実施形態に限定されず、また、上述の特許請求の範囲だけではなく、特許請求の範囲に記載された発明と均等なものも含む。

ＮＡＮＤフラッシュメモリ装置のメモリセルアレイを示す回路図である。 一つのメモリセルにマルチビットデータを貯蔵するＮＡＮＤフラッシュメモリ装置のプログラム方法を示すダイアグラムである。 図２に図示された電圧分配回路を例として示す回路図である。 図２に図示されたクロックドライバを例示的に示す回路図である。 図２に図示された開始電圧コントローラの第１実施形態を示すブロック図である。 図２に図示された開始電圧コントローラの第２実施形態を示すブロック図である。 図２に図示されたプログラム電圧Ｖｐｇｍの波形図である。

符号の説明

１００ ＮＡＮＤフラッシュメモリ装置
１１０ メモリセルアレイ
１２０ 行デコーダ
１３０ プログラム電圧発生回路
１４０ プログラム電圧コントローラ
１５０ ページバッファ
１６０ パスフェイルチェック回路

Claims (11)

1. 増加型ステップパルスプログラム（ＩＳＰＰ）方法を用いてプログラム動作を実行するＮＡＮＤフラッシュメモリ装置において、
   マルチビットデータを保持するメモリセルと、
   前記メモリセルに提供するプログラム電圧を発生するプログラム電圧発生回路と、
   前記プログラム電圧の開始レベルを制御するプログラム電圧コントローラとを含むことを特徴とするＮＡＮＤフラッシュメモリ装置。
2. 前記プログラム電圧発生回路は、前記プログラム電圧コントローラから提供されるステップ信号に応じて前記プログラム電圧を順次的に増加させることを特徴とする請求項１に記載のＮＡＮＤフラッシュメモリ装置。
3. 前記プログラム電圧コントローラは、
   前記プログラム電圧の開始レベルに関する情報を保持し、プログラム動作時に前記開始レベル情報に基づく開始信号を発生する開始電圧コントローラと、
   前記開始信号に応じて開始カウント値を決定し、パスフェイルチェック回路から提供されたカウントアップ信号に応じて前記開始カウント値を順次的に増加させるループカウンタと、
   前記ループカウンタから提供されたカウント値をデコーディングし、前記ステップ信号を発生するデコーダとを含むことを特徴とする請求項２に記載のＮＡＮＤフラッシュメモリ装置。
4. 前記開始電圧コントローラは、前記メモリセルに下位ビットデータをプログラムするＬＳＢプログラムのためのプログラム電圧の開始レベルであるＬＳＢ開始電圧と上位ビットデータをプログラムするＭＳＢプログラムのためのプログラム電圧の開始レベルであるＭＳＢ開始電圧に関する情報とを保持することを特徴とする請求項３に記載のＮＡＮＤフラッシュメモリ装置。
5. 前記開始電圧コントローラは、
   前記ＬＳＢ開始電圧に関する情報を保持するＬＳＢ開始電圧貯蔵装置と、
   前記ＭＳＢ開始電圧に関する情報を保持するＭＳＢ開始電圧貯蔵装置と、
   行アドレスに応じて前記ＬＳＢ開始電圧に関する情報または前記ＭＳＢ開始電圧に関する情報を選択して前記開始信号を発生する選択回路とを含むことを特徴とする請求項４に記載のＮＡＮＤフラッシュメモリ装置。
6. 前記行アドレスは、ＬＳＢプログラム動作であるかＭＳＢプログラム動作であるかを示すアドレスであることを特徴とする請求項５に記載ＮＡＮＤフラッシュメモリ装置。
7. 前記ＭＳＢ開始電圧は、前記ＬＳＢ開始電圧より高いことを特徴とする請求項４に記載のＮＡＮＤフラッシュメモリ装置。
8. 前記開始電圧コントローラは、ＬＳＢ開始電圧、及びＭＳＢ開始電圧と前記ＬＳＢ開始電圧との差異電圧を保持することを特徴とする請求項３に記載のＮＡＮＤフラッシュメモリ装置。
9. 一つのメモリセルにマルチビットデータを貯蔵するＮＡＮＤフラッシュメモリ装置の増加型ステップパルスプログラム方法において、
   ＬＳＢプログラム動作時に選択されたワードラインにＬＳＢ開始電圧を提供し、
   ＭＳＢプログラム動作時に前記選択されたワードラインに前記ＬＳＢ開始電圧より高いＭＳＢ開始電圧を提供することを特徴とするプログラム方法。
10. 前記ＬＳＢ開始電圧を提供した後に、前記ＬＳＢ開始電圧を順次的に増加させ、前記ＭＳＢ開始電圧を提供した後に前記ＭＳＢ開始電圧を順次的に増加させることを特徴とする請求項９に記載のプログラム方法。
11. 前記ＮＡＮＤフラッシュメモリ装置は、前記ＬＳＢ開始電圧と前記ＭＳＢ開始電圧に関する情報を保持していることを特徴とする請求項９に記載のプログラム方法。

Images