KR101014904B1 - 불휘발성 메모리 소자 및 그 프로그램 방법 - Google Patents

불휘발성 메모리 소자 및 그 프로그램 방법 Download PDF

Info

Publication number
KR101014904B1
KR101014904B1 KR1020090058496A KR20090058496A KR101014904B1 KR 101014904 B1 KR101014904 B1 KR 101014904B1 KR 1020090058496 A KR1020090058496 A KR 1020090058496A KR 20090058496 A KR20090058496 A KR 20090058496A KR 101014904 B1 KR101014904 B1 KR 101014904B1
Authority
KR
South Korea
Prior art keywords
voltage
program
channel
word line
pass
Prior art date
Application number
KR1020090058496A
Other languages
English (en)
Other versions
KR20100129106A (ko
Inventor
윤인석
노기한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US12/770,021 priority Critical patent/US8264887B2/en
Publication of KR20100129106A publication Critical patent/KR20100129106A/ko
Application granted granted Critical
Publication of KR101014904B1 publication Critical patent/KR101014904B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 다수의 셀 스트링들을 포함하는 메모리 셀 어레이; 상기 셀 스트링에 형성되는 프로그램시의 채널 전압을 센싱하고, 상기 센싱된 채널전압에 대한 제어신호를 생성하는 채널전압 센싱부; 및 상기 제어신호에 따라 프로그램 동작시 상기 메모리 스트링의 선택되지 않은 워드라인의 메모리 셀에 패스전압을 선택되지 않은 워드라인에 입력하기 패스전압 레벨을 변경하여 제공하기 위한 전압 생성부를 포함하는 불휘발성 메모리 소자 및 그 프로그램 방법을 제공한다.
프로그램, 패스전압, 채널전압, 디스터번스

Description

불휘발성 메모리 소자 및 그 프로그램 방법{Non volatile memory device and method of programming the same}
본 발명은 불휘발성 메모리소자에 관한 것으로, 특히 프로그램을 수행할 때 패스전압을 제어하여 채널 부스팅 레벨을 제어하는 불휘발성 메모리 소자 및 그 프로그램 방법에 관한 것이다.
전기적으로 프로그램(program)과 소거(erase)가 가능하며, 전원(Power)이 공급되지 않는 상태에서도 데이터가 소거되지 않고 저장 가능한 불휘발성 메모리 소자의 수요가 증가하고 있다. 그리고 많은 수의 데이터(data)를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 셀의 고집적화 기술이 개발되고 있다. 이를 위해, 복수개의 메모리 셀들이 직렬로 연결되어 한 개의 스트링(string)으로 구성되고, 복수개의 스트링들이 하나의 메모리 셀 어레이(memory cell array)를 이루는 메모리 소자가 제안되고 있다.
일반적으로 불휘발성 메모리 셀은 반도체 기판 상에 터널 절연막, 플로팅 게이트, 유전체막 및 컨트롤 게이트가 적층된 게이트와, 게이트 양측부의 반도체 기판위에 형성된 접합 영역으로 이루어지며, 플로팅 게이트로 핫 전자(Hot electron) 가 주입됨에 따라 프로그램되고, 주입된 전자가 F-N 터널링에 의해 방전됨에 따라 소거된다.
도 1a는 불휘발성 메모리 소자의 단위 스트링의 단면도를 나타낸 것이다.
도 1a를 참조하면, 불휘발성 메모리 소자의 단위 스트링은 단위 스트링을 선택하기 위한 드레인 선택 트랜지스터(Drain Selective Transistor : DST)와 그라운드를 선택하기 위한 소오스 선택 트랜지스터(Source Selective Transistor : SST) 사이에 플로팅 게이트(floating gate)와 컨트롤 게이트(control gate)가 적층된 구조의 게이트를 갖는 메모리 셀들(MC0, …, MC31)이 직렬로 연결된다.
스트링(string)은 비트라인(BL)과 연결되며, 스트링과 비트라인이 연결된 구조가 다수개 병렬로 연결되어 하나의 블록(block)을 구성하고, 블록(block)은 비트라인 콘택을 중심으로 대칭적으로 배치된다. 선택 트랜지스터(DST 및 SST)와 메모리 셀들(MC0, …, MC31)이 행과 열의 매트릭스(matrix) 형태로 배열되고, 동일 열에 배열된 드레인 선택 트랜지스터(DST) 및 소오스 선택 트랜지스터(SST)의 게이트는 각각 드레인 선택 라인(Drain Selective Line : DSL) 및 소오스 선택 라인(Source Selective Line : SSL)과 접속된다. 또한, 동일 열에 배열된 메모리 셀들(MC0, …, MC31)의 게이트는 대응되는 제 0 내지 제 31 워드라인(WL0, …, WL31)에 접속된다. 그리고 드레인 선택 트랜지스터(DST)의 드레인에는 비트라인(BL)이 연결되고, 소오스 선택 트랜지스터(SST)의 소오스에는 공통 소오스 라인(Common Source Line : CSL)이 연결된다.
상술한 구조를 갖는 불휘발성 메모리 소자의 프로그램 동작을 살펴보면 다음 과 같다.
선택된 비트라인에 0V의 전압을 인가하고 선택된 워드라인에 프로그램 전압(Vpgm)을 인가하여 선택된 메모리 셀의 채널 영역과 컨트롤 게이트 사이의 높은 전압 차이에 의한 파울러 노드하임(Fowler-Nordheim : 이하, "F-N"이라 한다) 터널링(tunneling)에 의해 채널 영역의 전자를 플로팅 게이트내로 주입하여 프로그램이 이루어진다.
그런데, 프로그램 전압(Vpgm)은 선택된 메모리 셀뿐만 아니라 동일한 워드라인을 따라 배열된 비선택된 메모리 셀들에도 인가되어 동일 워드라인에 연결된 비선택 메모리 셀이 프로그램될 수 있다. 이러한 현상을 프로그램 디스터브(program disturb)라 한다.
프로그램 디스터브를 방지하기 위하여 선택된 워드라인 및 비선택된 비트라인에 연결된 비선택 메모리 셀을 포함하는 스트링의 드레인 선택 트랜지스터(DST)의 소오스를 Vcc-Vth(Vcc는 전원전압, Vth는 드레인 선택 트랜지스터의 문턱전압) 레벨로 차지시키고, 선택된 워드라인에 프로그램 전압(Vpgm)을 인가하고 비선택된 워드라인에 패스 전압(Vpass)을 인가하여 동일한 스트링에 종속된 메모리 셀들의 채널 전압(Vch)을 부스팅(boosting)시키어 비선택된 메모리 셀이 프로그램되는 현상을 방지한다.
즉, 도 1a에 나타난 바와 같이, 제 29 워드라인(WL29)을 선택했을 때, 제 29 워드라인(WL29)에는 프로그램 전압(Vpgm)을 인가하고, 나머지 워드라인에는 패스 전압(Vpass) 인가하고, 드레인 선택 트랜지스터(DST)와 소오스 선택 트랜지스 터(SST)를 턴 오프 시키면, 비선택된 비트라인에 연결된 스트링의 채널 영역에 채널 부스팅이 일어나, 도 1a에 나타난 바와 같이 채널이 형성된 상태로 채널 전압이 상승하여 프로그램되는 것을 막을 수 있다. 이를 위해서 효과적으로 채널 부스팅을 시키는 것이 필요하다.
또한 스트링을 구성하는 메모리 셀들중 프로그램된 셀들이 많은 경우에는 채널 부스팅이 감소하게 되는데, 이를 막기 위해 다음과 같이 워드라인 전압을 제공할 수 있다.
도 1b는 불휘발성 메모리 소자의 EASB 방법에 따른 워드라인 전압 제공을 나타낸 도면이다.
도 1b를 참조하면, 프로그램된 셀이 부스팅을 감소시키는 것을 방지하기 위한 EASB(Erase Area Self Boosting) 방법을 나타낸 것으로, 프로그램을 위한 제 29 워드라인(WL29)의 SSL 라인쪽 워드라인인 제 28 워드라인(WL28)을 턴 오프 시켜, 제 0 내지 제 28 워드라인(WL0 내지 WL28)간에 낮은 채널 부스팅 영역을 형성하고, 제 29 내지 제 31 워드라인(WL29 내지 WL31)간에 높은 채널 부스팅 영역을 형성함으로써 프로그램 금지를 하도록 한다.
도 2는 채널 부스팅 레벨과 프로그램 디스터번스 간의 관계를 나타낸 그래프이다.
도 2를 참조하면, 패스 전압 윈도우(Vpass Window)라고 하는 구간에 패스 전압이 주어졌을 때 정상적으로 채널 부스팅이 발생하여 디스터번스가 발생되지 않는다. 그리고 패스전압이 구간 A, B 에 속하면 채널 부스팅의 레벨이 낮아서 FN 터널 링성 프로그램 디스터번스가 발생할 수 있고, 패스 전압이 구간 C, D에 속하면 채널 부스팅 레벨이 높아져서 핫 전자 주입(Hot Electron injection)에 의한 프로그램 디스터번스가 발생될 수 있다.
따라서 프로그램 디스터번스를 방지하는 적절한 채널 부스팅을 위해 워드라인에 인가되는 패스전압(Vpass)을 조절하는 것은 메모리 소자의 데이터 신뢰성 향상을 위해서 중요한 요소이다.
따라서 본 발명이 이루고자 하는 기술적 과제는 프로그램을 진행할 때 프로그램 금지된 셀 스트링의 채널 전압을 실시간으로 확인하여 패스전압(Vpass) 레벨을 조절하는 불휘발성 메모리 소자 및 그 프로그램 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
다수의 셀 스트링들을 포함하는 메모리 셀 어레이; 상기 셀 스트링에 형성되는 프로그램시의 채널 전압을 센싱하고, 상기 센싱된 채널전압에 대한 제어신호를 생성하는 채널전압 센싱부; 및 상기 제어신호에 따라 프로그램 동작시 상기 메모리 스트링의 선택되지 않은 워드라인의 메모리 셀에 패스전압을 선택되지 않은 워드라인에 입력하기 패스전압 레벨을 변경하여 제공하기 위한 전압 생성부를 포함한다.
상기 채널전압 센싱부는, 상기 셀 스트링들의 드레인 선택 트랜지스터와 상기 메모리 셀이 연결되는 접점에 연결되어 채널전압을 센싱하여 디지털값으로 변환하는 아날로그 디지털 변환부; 및 상기 디지털값을 이용하여 상기 제어신호를 생성하여 출력하는 코드변환로직을 포함하고, 상기 셀 스트링들의 드레인 선택 트랜지스터와 메모리 셀이 연결되는 접점과 상기 아날로그 디지털 변환부의 사이에 연결되고 채널전압 센싱 제어신호에 따라 턴온 또는 턴오프되는 스위칭 소자가 연결되는 것을 특징으로 한다.
상기 채널전압 센싱부는, 상기 프로그램 동작시, 첫 번째 프로그램 펄스에 따른 프로그램 동작중에 채널 전압을 센싱하는 것을 특징으로 한다.
상기 전압 제공부는, 제 1 패스전압을 생성하는 패스펌프; 및 상기 제어신호에 따라 상기 제 1 패스전압을 제 2 패스전압으로 변경하여 출력하는 패스전압 제어부를 포함한다.
상기 패스전압 제어부는, 두 번째 프로그램 펄스 이후의 패스전압 생성 제어신호에 따라 인에이블 되고, 상기 채널전압 코드에 따라 변경되는 저항값에 의해 상기 제 2 패스전압을 변경하는 것을 특징으로 한다.
상기 패스전압 제어부는, 상기 제 1 패스전압이 입력되는 제1 노드와 접지노드 사이에 직렬로 연결되는 제1 저항과 제 1 트랜지스터; 상기 제 1 노드와 접지노드 사이에 직렬 연결되는 제 2 트랜지스터와 가변저항과 제 2 저항; 및 기준전압과 상기 가변저항 및 제 2 저항의 저항비에 의한 피드백전압을 비교하고, 그 비교결과에 따라 상기 제 1 트랜지스터를 구동하는 비교기를 포함하고, 상기 제 2 트랜지스터는 상기 제 1 저항과 상기 제 1 트랜지스터의 접점의 전압 레벨에 따라 구동하고, 상기 제 2 트랜지스터와 상기 제 2 저항의 접점에서 상기 제 2 패스전압이 출력되며, 상기 가변저항은 상기 제어신호에 따라 저항값이 변경되는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 프로그램 방법은,
비트라인과 워드라인에 의해서 선택되는 메모리 셀들을 포함하는 셀 스트링들이 제공되는 단계; 제 1 프로그램 펄스에 따른 프로그램 동작시, 선택된 워드라인에 제 1 프로그램 전압을 인가하고, 비선택 워드라인에 제 1 패스전압을 인가하 여 프로그램을 진행하는 동시에, 상기 셀 스트링들의 채널전압을 감지하는 단계; 상기 감지된 채널전압에 따른 채널전압 정보를 포함하는 제어신호를 생성하는 단계; 및 제 2 프로그램 펄스에 따른 프로그램 동작시, 선택된 워드라인에 제 2 프로그램 전압을 인가하고, 비선택 워드라인에 상기 제어신호에 의해 변경된 제 2 패스전압을 인가하여 프로그램을 진행하는 단계를 포함한다.
제 3 프로그램 펄스에 따른 프로그램 동작시, 선택된 워드라인에 제 3 프로그램 전압을 인가하고, 비선택 워드라인에 상기 제 2 패스전압을 인가하여 프로그램을 진행하는 단계를 더 포함하는 것을 특징으로 한다.
상기 제 1 내지 제 3 프로그램 펄스에 따른 프로그램 동작시, 각각의 프로그램 이후에 검증을 수행하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 불휘발성 메모리 소자의 프로그램 방법은,
비트라인과 워드라인에 의해서 선택되는 메모리 셀들을 포함하는 셀 스트링들이 제공되는 단계; 제 1 프로그램 펄스에 따른 프로그램 동작시, 선택된 워드라인에 제 1 프로그램 전압을 인가하고, 비선택 워드라인에 제 1 패스전압을 인가하여 프로그램을 진행하는 동시에, 상기 셀 스트링들의 채널전압을 감지하는 단계; 상기 감지된 채널전압에 따른 채널전압 정보를 포함하는 제어신호를 생성하는 단계; 제 2 프로그램 펄스에 따른 프로그램 동작시, 선택된 워드라인에 제 2 프로그램 전압을 인가하고, 비선택 워드라인에 상기 제어신호에 의해 변경된 제 2 패스전압을 인가하여 프로그램을 진행하는 단계; 상기 감지된 채널전압에 따른 채널전압 정보를 포함하는 제어신호를 생성하는 단계; 및 제 3 프로그램 펄스에 따른 프로그 램 동작시, 선택된 워드라인에 제 3 프로그램 전압을 인가하고, 비선택 워드라인에 상기 제어신호에 의해 변경된 제 3 패스전압을 인가하여 프로그램을 진행하는 단계를 포함한다.
상기 제 1 내지 제 3 프로그램 동작시, 각각의 프로그램 동작 이후에 프로그램 검증을 수행하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자 및 그 프로그램 방법은, 프로그램을 진행하는 동안 프로그램 금지(inhibit)되는 셀 스트링이 채널 전압을 실시간으로 확인하여 패스전압(Vpass)을 조절함으로써 디스터번스가 발생되지 않아 데이터의 신뢰성을 높일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 3a를 참조하면, 본 발명의 실시 예에 따른 불휘발성 메모리 소자(300)는 메모리 셀 어레이(3310), 페이지 버퍼부(320), Y 디코더(330), X 디코더(340), 전압 제공부(350), 제어부(360) 및 채널 전압 센싱부(370)를 포함한다.
메모리 셀 어레이(310)는 복수개의 메모리 블록들을 포함하고, 각각의 메모리 블록은 데이터 저장을 위한 메모리 셀들이 직렬로 연결된 셀 스트링들을 복수개 포함하고, 각각의 셀 스트링들은 비트라인(BL)에 연결된다. 또한 상기 비트라인과 직교하는 방향으로 메모리 셀들의 게이트가 워드라인(WL)으로 연결된다.
페이지 버퍼부(320)는 상기 메모리 셀 어레이(310)의 비트라인에 연결되는 페이지 버퍼를 복수개 포함하는데, 각각의 페이지 버퍼는 선택된 메모리 셀에 프로그램할 데이터를 임시 저장하였다가 비트라인을 통해 메모리 셀에 전달하거나, 메모리 셀에 저장된 데이터를 독출 하여 저장한다.
Y 디코더(330)는 입력 어드레스에 따라 페이지 버퍼부(320)의 페이지 버퍼에 입출력 경로를 제공하고, X 디코더(340)는 입력 어드레스에 따라 메모리 셀 어레이(310)의 워드라인을 선택한다.
전압 제공부(350)는 제어부(360)의 제어에 따라 상기 X 디코더(340)가 연결하는 워드라인에 제공할 동작 전압을 생성한다. 또한 전압 제공부(350)의 패스전압(Vpass)을 생성하는 부분에서는 상기 채널 전압 센싱부(370)가 제공하는 채널전압 코드(Channel Level<3:0>)에 따라서 패스전압(Vpass)의 전압 레벨을 변경하여 출력하는 패스전압 제어부(미도시)를 포함한다.
제어부(360)는 동작 명령에 따른 제어신호를 출력한다.
그리고 채널전압 센싱부(370)는 메모리 블록의 셀 스트링들에 연결되어 전체적인 채널 전압을 센싱하고, 그 결과를 채널 전압 코드(Channel Level<3:0>)로 생성하여 전압 제공부(350)로 전달한다.
상기 채널 전압 센싱부(370)는 셀 스트링들 드레인 선택 트랜지스터(DST)와 메모리 셀들을 연결하는 접점에 연결되어 모든 셀 스트링들에의 채널전압을 한꺼번에 측정하고, 이를 패스전압 제어를 위한 채널 전압 코드(Channel Level<3:0>)로 생성한다.
상기의 채널전압 센싱부(370)는 다음과 같이 구성된다.
도 3b는 도 3a의 채널전압 센싱부를 나타낸다.
특히, 도 3b는 메모리 셀 어레이(310)의 셀 스트링의 채널에 연결되는 채널전압 센싱부(370)를 간략히 나타낸다.
도 3b를 참조하면, 채널전압 센싱부(370)는 제 1 NMOS 트랜지스터(N1)와 ADC(Analog Digital Converter)(371) 및 코드변환 로직(372)을 포함한다.
제 1 NMOS 트랜지스터(N1)는 셀 스트링들과 ADC(371)의 사이에 연결되고, 제 1 NMOS 트랜지스터(N1)의 게이트에는 채널 센싱 제어신호(Channel_Sense)가 입력된다. 상기 제 1 NMOS 트랜지스터(N1)는 메모리 블록의 모든 셀 스트링들과 ADC(370)에 동시에 연결된다.
그리고 ADC(371)는 제 1 NMOS 트랜지스터(N1)가 턴 온 되면, 셀 스트링의 채널전압을 디지털 값으로 변환하여 출력한다. 코드변환 로직(372)은 ADC(371)가 제공하는 디지털 값을 4비트의 채널 전압 코드(Channel Level<3:0>)로 변환하여 출력한다. 이때, 상기 코드변환 로직(372)은 디지털 값으로 입력되는 데이터를 4비트 코드로 변환하여 출력할 수 있는 로직을 이용하여 구성할 수 있다.
상기의 채널 전압 코드(Channel Level<3:0>)를 이용하여 패스전압을 제어하 기 위한 패스전압 제어부는 전압 제공부(350)에 포함된다.
도 3c는 도 3a의 전압 제공부의 일부를 나타낸다.
도 3c는 전압 제공부(350)에서 패스전압을 생성하여 출력하는 부분만을 나타낸 것이다.
본 발명의 실시 예에 따른 불휘발성 메모리 소자(300)의 전압 제공부(350)는 패스전압을 생성하는 패스 펌프(351)와 패스전압 제어부(352)를 포함한다.
패스 펌프(351)는 프로그램 동작 중에 선택되지 않은 워드라인들에 입력하기 위해 제 1 패스전압(Vpass1)을 생성하여 출력한다. 그리고 패스전압 제어부(352)는 패스 펌프(351)가 생성하는 제 1 패스전압(Vpass1)을 상기 채널전압 센싱부(370)에서 제공되는 채널전압 코드(Channel Level<3:0>)에 따라서 변경하여 제 2 패스전압(Vpass2)로 제공한다.
상기 패스전압 제어부(352)는 비교기(COM)와 제 1 내지 제 3 저항(R1 내지 R3), 제 2 및 제 3 NMOS 트랜지스터(N2, N3)를 포함한다.
패스펌프(351)가 출력하는 제 1 패스전압(Vpass1)은 노드(K1)로 입력된다. 그리고 노드(K1)와 접지노드 사이에는 제 3 저항(R3)과 제 2 NMOS 트랜지스터(N2)가 직렬로 연결된다. 제 2 NMOS 트랜지스터(N2)의 게이트에는 비교기(COM)의 출력신호가 입력된다.
비교기(COM)는 기준전압(VBG)과 피드백 전압(Vf)을 비교하여 그 결과를 출력한다.
그리고 노드(K1)와 접지노드 사이에는 제 3 NMOS 트랜지스터(N3)와 제 1 및 제 2 저항(R1, R2)이 직렬로 연결된다. 제 3 NMOS 트랜지스터(N3)는 제 2 패스전압(Vpass2)이 출력되는 노드(K3)와 노드(K1)에 연결되고, 제 3 NMOS 트랜지스터(N3)의 게이트는 노드(K2)와 연결된다. 노드(K2)는 제 3저항(R3)과 제 2 NMOS 트랜지스터(N2)의 접점이다.
그리고 제 1 저항(R1)은 채널전압 코드(Channel Level<3:0>)에 의해서 가변되는 트리밍저항으로, 노드(K3)와 노드(K4)의 사이에 연결되고, 제 2 저항(R2)은 노드(K4)와 접지노드 사이에 연결된다.
그리고 노드(K4)에서는 제 1 저항(R1)과 제 2 저항(R2)의 저항비에 의해서 분배된 피드백 전압(Vf)이 출력된다.
패스전압 제어부(352)는 패스전압 생성 인에이블 신호(PASS_REGEN)에 의해 동작을 시작하고, 앞서 언급한 바와 같이 채널전압 센싱부(370)가 제공하는 채널전압 코드(Channel Level<3:0>)에 의해서 제 1 패스전압(Vpass1)을 제 2 패스전압(Vpass2)로 변경하여 출력한다.
상기의 제 2 패스전압(Vpass2)이 생성되는 과정을 설명하면 다음과 같다.
프로그램 전압은 ISPP(Increment Step Pulse Program) 방식으로 인가된다. 첫 번째 프로그램 펄스가 인가되면, 선택된 워드라인에는 프로그램 전압이 인가되고, 나머지 워드라인들에는 전압 제공부(350)에서 제공하는 제 2 패스전압(Vpass2)이 인가된다. 이때 패스전압 제어부(352)는 인에이블 되어 있지 않다.
따라서 패스 펌프(351)에서 제 1 패스전압(Vpass1)을 출력하면, 노드(K1)를 통해서 노드(K2)에는 제 1 패스전압(Vpass1)에서 제 3 저항(R3)에 걸리는 전압이 인가되고, 이에 따라 제 3 NMOS 트랜지스터(N3)는 턴온 된다.
따라서 노드(K1)에 인가되는 제 1 패스전압(Vpass1)은 제 3 NMOS 트랜지스터(N3)를 통해서 노드(K3)로 전달되어 제 2 패스전압(Vpass2)으로 출력된다.
그리고 첫 번째 프로그램 펄스에 의해 프로그램이 진행되는 동안 채널 전압 센싱부(370)는 셀 스트링들에 채널전압을 감지하고, 측정된 채널전압 레벨을 디지털 값으로 변환한 후, 다시 채널 전압 코드(Channel Level<3:0>)로 생성한다.
이후에 두 번째 프로그램 펄스에 의한 프로그램이 진행될 때는 채널전압 제어부(352)가 인에이블 되고, 상기 채널전압 코드(Channel Level<3:0>)에 의해 변경된 제 1 저항(R1)의 저항값에 따라 제 2 패스전압(Vpass2)이 변경되어 인가된다.
채널 전압 센싱부(370)가 채널전압을 감지한 결과 채널전압이 너무 낮다면 패스전압이 낮은 것을 의미하므로, 패스전압을 크게 조절하고, 채널전압이 너무 높다면 패스전압이 너무 높은 것을 의미하므로 패스전압을 작게 조절한다.
상기의 채널전압 조절은 실험을 통해서 패스전압 윈도우(Vpass Window)를 확인하고, 제 2 패스전압(Vpass2)이 패스전압 윈도우에 포함되도록 전압 레벨을 조절할 수 있도록 채널전압 코드(Channel Level<3:0>)를 생성할 수 있도록 채널전압 센싱부(370)를 설계한다.
즉, 전체 셀 스트링에 채널전압을 이용해서 평균적인 채널전압을 확인하고, 해당 채널전압이 발생될 때의 패스전압이 패스전압 윈도우(Vpass Window)에 속하는지를 확인하여 패스전압 레벨을 제어할 수 있는 채널전압 코드(Channel Level<3:0>)를 생성하도록 로직을 구성한다.
상기의 채널전압 코드(Channel Level<3:0>)에 따라서 전압 제공부(350)의 패스전압 제어부(352)가 패스전압을 조절하여 제공함으로써 디스터번스를 방지하면서 프로그램 금지(inhibit)시킨다.
본 발명의 다른 실시 예로써, 프로그램이 진행되는 동안 계속해서, 프로그램 펄스가 제공될 때마다 채널 전압을 센싱하고, 다음번 프로그램 펄스에 대한 동작을 할때, 센싱된 채널 전압에 따른 패스전압을 이용하여 프로그램을 진행할 수도 있다.
즉 첫번재 프로그램 펄스에 대해서만 채널 센싱을 하는 것이 아니라, 모든 프로그램 펄스에 대한 동작을 할때마다 채널전압 센싱을 하여 패스전압을 설정한다. 그리고 다음번 프로그램 동작에서는 앞서 센싱된 채널전압을 이용해서 패스전압을 설정하는 것이다. 이를 위해서 상기 채널전압 제어부(352)가 각각의 프로그램 펄스에 대한 프로그램 동작을 할때마다 인에이블되어 채널전압 센싱을 한다. 그리고 채널 전압 센싱결과에 따라서 패스전압이 바뀌게 된다.
예를 들어 프로그램 펄스가 4번 인가된다고 가정할때, 제 1 내지 제 3 프로그램 펄스에 대한 프로그램 동작이 진행되는 동안에는 채널전압 센싱과, 패스전압 설정이 이루어진다. 그리고 제 2 내지 제 4 프로그램 펄스에 대한 동작이 진행되는 동안에는 각각 제 1 내지 제 3 프로그램 펄스에 대한 프로그램 동작이 진행되는 동안 설정되는 패스전압을 이용해서 프로그램 동작을 진행한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님 을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a는 불휘발성 메모리 소자의 단위 스트링의 단면도를 나타낸 것이다.
도 1b는 불휘발성 메모리 소자의 EASB 방법에 따른 워드라인 전압 제공을 나타낸 도면이다.
도 2는 채널 부스팅 레벨과 프로그램 디스터번스 간의 관계를 나타낸 그래프이다.
도 3a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 3b는 도 3a의 채널전압 센싱부를 나타낸다.
도 3c는 도 3a의 전압 제공부의 일부를 나타낸다.
*도면의 주요 부분의 간단한 설명*
300 : 불휘발성 메모리 소자 310 : 메모리 셀 어레이
320 : 페이지 버퍼부 330 : Y 디코더
340 : X 디코더 350 : 전압 제공부
360 : 제어부 370 : 채널전압 센싱부

Claims (11)

  1. 다수의 셀 스트링들을 포함하는 메모리 셀 어레이;
    상기 셀 스트링에 형성되는 프로그램시의 채널 전압을 센싱하고, 상기 센싱된 채널전압에 대한 제어신호를 생성하는 채널전압 센싱부; 및
    상기 제어신호에 따라 프로그램 동작시 상기 메모리 스트링의 선택되지 않은 워드라인의 메모리 셀에 패스전압을 선택되지 않은 워드라인에 입력하기 패스전압 레벨을 변경하여 제공하기 위한 전압 제공부
    를 포함하는 불휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 채널전압 센싱부는,
    상기 셀 스트링들의 드레인 선택 트랜지스터와 상기 메모리 셀이 연결되는 접점에 연결되어 채널전압을 센싱하여 디지털값으로 변환하는 아날로그 디지털 변환부; 및
    상기 디지털값을 이용하여 상기 제어신호를 생성하여 출력하는 코드변환로직을 포함하고,
    상기 셀 스트링들의 드레인 선택 트랜지스터와 메모리 셀이 연결되는 접점과 상기 아날로그 디지털 변환부의 사이에 연결되고 채널전압 센싱 제어신호에 따라 턴온 또는 턴오프되는 스위칭 소자가 연결되는 것을 특징으로 하는 불휘발성 메모 리 소자.
  3. 제 2항에 있어서,
    상기 채널전압 센싱부는,
    상기 프로그램 동작시, 첫 번째 프로그램 펄스에 따른 프로그램 동작중에 채널 전압을 센싱하는 것을 특징으로 하는 불휘발성 메모리 소자.
  4. 제 2항에 있어서,
    상기 전압 제공부는,
    제 1 패스전압을 생성하는 패스펌프; 및
    상기 제어신호에 따라 상기 제 1 패스전압을 제 2 패스전압으로 변경하여 출력하는 패스전압 제어부
    를 포함하는 불휘발성 메모리 소자.
  5. 제 4항에 있어서,
    상기 패스전압 제어부는,
    두 번째 프로그램 펄스 이후의 패스전압 생성 제어신호에 따라 인에이블 되고, 상기 채널전압 코드에 따라 변경되는 저항값에 의해 상기 제 2 패스전압을 변경하는 것을 특징으로 하는 불휘발성 메모리 소자.
  6. 제 4항에 있어서,
    상기 패스전압 제어부는,
    상기 제 1 패스전압이 입력되는 제1 노드와 접지노드 사이에 직렬로 연결되는 제1 저항과 제 1 트랜지스터;
    상기 제 1 노드와 접지노드 사이에 직렬 연결되는 제 2 트랜지스터와 가변저항과 제 2 저항; 및
    기준전압과 상기 가변저항 및 제 2 저항의 저항비에 의한 피드백전압을 비교하고, 그 비교결과에 따라 상기 제 1 트랜지스터를 구동하는 비교기를 포함하고,
    상기 제 2 트랜지스터는 상기 제 1 저항과 상기 제 1 트랜지스터의 접점의 전압 레벨에 따라 구동하고, 상기 제 2 트랜지스터와 상기 제 2 저항의 접점에서 상기 제 2 패스전압이 출력되며, 상기 가변저항은 상기 제어신호에 따라 저항값이 변경되는 것을 특징으로 하는 불휘발성 메모리 소자.
  7. 비트라인과 워드라인에 의해서 선택되는 메모리 셀들을 포함하는 셀 스트링들이 제공되는 단계;
    제 1 프로그램 펄스에 따른 프로그램 동작시, 선택된 워드라인에 제 1 프로그램 전압을 인가하고, 비선택 워드라인에 제 1 패스전압을 인가하여 프로그램을 진행하는 동시에, 상기 셀 스트링들의 채널전압을 감지하는 단계;
    상기 감지된 채널전압에 따른 채널전압 정보를 포함하는 제어신호를 생성하는 단계;
    제 2 프로그램 펄스에 따른 프로그램 동작시, 선택된 워드라인에 제 2 프로그램 전압을 인가하고, 비선택 워드라인에 상기 제어신호에 의해 변경된 제 2 패스전압을 인가하여 프로그램을 진행하는 단계;
    를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  8. 제 7항에 있어서,
    제 3 프로그램 펄스에 따른 프로그램 동작시, 선택된 워드라인에 제 3 프로그램 전압을 인가하고, 비선택 워드라인에 상기 제 2 패스전압을 인가하여 프로그램을 진행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  9. 제 8항에 있어서,
    상기 제 1 내지 제 3 프로그램 펄스에 따른 프로그램 동작시, 각각의 프로그램 이후에 검증을 수행하는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  10. 비트라인과 워드라인에 의해서 선택되는 메모리 셀들을 포함하는 셀 스트링들이 제공되는 단계;
    제 1 프로그램 펄스에 따른 프로그램 동작시, 선택된 워드라인에 제 1 프로그램 전압을 인가하고, 비선택 워드라인에 제 1 패스전압을 인가하여 프로그램을 진행하는 동시에, 상기 셀 스트링들의 채널전압을 감지하는 단계;
    상기 감지된 채널전압에 따른 채널전압 정보를 포함하는 제어신호를 생성하는 단계;
    제 2 프로그램 펄스에 따른 프로그램 동작시, 선택된 워드라인에 제 2 프로그램 전압을 인가하고, 비선택 워드라인에 상기 제어신호에 의해 변경된 제 2 패스전압을 인가하여 프로그램을 진행하는 단계;
    상기 감지된 채널전압에 따른 채널전압 정보를 포함하는 제어신호를 생성하는 단계; 및
    제 3 프로그램 펄스에 따른 프로그램 동작시, 선택된 워드라인에 제 3 프로그램 전압을 인가하고, 비선택 워드라인에 상기 제어신호에 의해 변경된 제 3 패스전압을 인가하여 프로그램을 진행하는 단계
    를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  11. 제 10항에 있어서,
    상기 제 1 내지 제 3 프로그램 동작시, 각각의 프로그램 동작 이후에 프로그램 검증을 수행하는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
KR1020090058496A 2009-05-29 2009-06-29 불휘발성 메모리 소자 및 그 프로그램 방법 KR101014904B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/770,021 US8264887B2 (en) 2009-05-29 2010-04-29 Nonvolatile memory device and method of programming the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090047811 2009-05-29
KR20090047811 2009-05-29

Publications (2)

Publication Number Publication Date
KR20100129106A KR20100129106A (ko) 2010-12-08
KR101014904B1 true KR101014904B1 (ko) 2011-02-15

Family

ID=43505885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090058496A KR101014904B1 (ko) 2009-05-29 2009-06-29 불휘발성 메모리 소자 및 그 프로그램 방법

Country Status (1)

Country Link
KR (1) KR101014904B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090007119A (ko) * 2007-07-13 2009-01-16 삼성전자주식회사 비휘발성 메모리 소자의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090007119A (ko) * 2007-07-13 2009-01-16 삼성전자주식회사 비휘발성 메모리 소자의 동작 방법

Also Published As

Publication number Publication date
KR20100129106A (ko) 2010-12-08

Similar Documents

Publication Publication Date Title
US7672166B2 (en) Method of programming in a non-volatile memory device and non-volatile memory device for performing the same
US9530506B2 (en) NAND boosting using dynamic ramping of word line voltages
JP4635066B2 (ja) 半導体記憶装置
US7808829B2 (en) Flash memory device capable of overcoming fast program/slow erase phenomenon and erase method thereof
US7558117B2 (en) Nonvolatile semiconductor memory device
KR101264019B1 (ko) 반도체 장치의 동작 방법
KR101705294B1 (ko) 플래시 메모리 및 그 프로그램 방법
US20090238007A1 (en) Method of supplying an operating voltage of a flash memory device
JP5565948B2 (ja) 半導体メモリ
JP2008117471A (ja) 不揮発性半導体記憶装置及び不揮発性メモリシステム
KR100888616B1 (ko) 소거 동작 전에 프리 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
US9053793B2 (en) Semiconductor memory device and method of operating the same
JP2011018397A (ja) Ｎａｎｄ型フラッシュメモリ
JP2010211883A (ja) 不揮発性半導体記憶装置
JP6144741B2 (ja) 不揮発性半導体メモリ
JP4988264B2 (ja) ワードライン電圧の勾配を制御する不揮発性メモリ装置及びそのプログラム方法
US8264887B2 (en) Nonvolatile memory device and method of programming the same
KR100800479B1 (ko) 하이브리드 로컬 부스팅 방식을 이용한 불휘발성 메모리장치의 프로그램 방법
JP5385435B1 (ja) 不揮発性半導体記憶装置とその読み出し方法
JP2011040166A (ja) 半導体記憶装置
KR101014904B1 (ko) 불휘발성 메모리 소자 및 그 프로그램 방법
KR20100022228A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR20100013959A (ko) 플래시 메모리 소자 및 그의 프로그램 동작 방법
KR20080060799A (ko) 테스트 시간을 감소할 수 있는 멀티 레벨 셀 낸드 플래시메모리 장치 및 그것의 테스트 방법
KR20130006299A (ko) 반도체 장치의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee