KR100800479B1 - 하이브리드 로컬 부스팅 방식을 이용한 불휘발성 메모리장치의 프로그램 방법 - Google Patents

하이브리드 로컬 부스팅 방식을 이용한 불휘발성 메모리장치의 프로그램 방법 Download PDF

Info

Publication number
KR100800479B1
KR100800479B1 KR1020060069977A KR20060069977A KR100800479B1 KR 100800479 B1 KR100800479 B1 KR 100800479B1 KR 1020060069977 A KR1020060069977 A KR 1020060069977A KR 20060069977 A KR20060069977 A KR 20060069977A KR 100800479 B1 KR100800479 B1 KR 100800479B1
Authority
KR
South Korea
Prior art keywords
word line
local
voltage
cell
control signal
Prior art date
Application number
KR1020060069977A
Other languages
English (en)
Other versions
KR20080010032A (ko
Inventor
변대석
임영호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060069977A priority Critical patent/KR100800479B1/ko
Priority to US11/776,729 priority patent/US7692967B2/en
Publication of KR20080010032A publication Critical patent/KR20080010032A/ko
Application granted granted Critical
Publication of KR100800479B1 publication Critical patent/KR100800479B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

하이브리드 로컬 부스팅 방식을 이용한 불휘발성 메모리 장치의 프로그램 방법이 개시된다. 본 발명의 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법은, 전기적으로 프로그램과 소거가 가능한 복수의 메모리 셀들이 직렬연결된 복수의 셀 스트링들과, 대응하는 상기 복수의 메모리 셀들의 제어 게이트에 연결되는 복수의 워드라인들을 구비하는 불휘발성 메모리 장치를 프로그램하는 방법으로서, 프로그램될 셀의 어드레스를 수신하는 단계, 상기 수신된 어드레스에 응답하여 선택된 셀에 연결되는 선택 워드라인이 기준 워드라인보다 위쪽의 워드라인인지 판단하는 단계, 상기 선택 워드라인이 기준 워드라인과 동일한 워드라인이거나 또는 위쪽의 워드라인이면, 상기 선택된 셀을 로컬 부스팅 방식으로 프로그램하는 단계, 및 상기 선택 워드라인이 기준 워드라인 아래쪽의 워드라인이면 상기 선택된 셀을 셀프 부스팅 방식으로 프로그램하는 단계를 구비한다. 본 발명의 실시예에 따른 프로그램 방법은 회로의 크기를 감소시키는 동시에 전하 공유에 의한 프로그램 방해 현상을 효율적으로 방지할 수 있는 장점이 있다.

Description

하이브리드 로컬 부스팅 방식을 이용한 불휘발성 메모리 장치의 프로그램 방법{Method for programming non-volatile memory device using hybrid local boosting}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 불휘발성 메모리 장치의 블록도이다.
도 2는 불휘발성 메모리 장치에서 셀 상태와 셀 전압의 관계를 나타내는 그래프이다.
도 3은 셀프 부스팅 방식을 설명하기 위한 타이밍도이다.
도 4는 셀프 부스팅 방식에서, 모든 셀들이 소거 상태인 스트링에서 발생할 수 있는 프로그램 방해현상(program disturbance)을 설명하기 위한 도면이다.
도 5는 셀프 부스팅 방식에서, 일부 셀들이 프로그램 상태인 스트링에서 발생할 수 있는 프로그램 방해현상(program disturbance)을 설명하기 위한 도면이다.
도 6은 로컬 부스팅 방식을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 실시예에 따른 불휘발성 메모리 장치의 블록도이다.
도 8은 본 발명의 실시예에 따른 프로그램 방법을 설명하기 위한 타이밍도이다.
도 9는 도 7의 고전압 발생회로와 워드라인 드라이버 회로의 블록도이다.
도 10은 도 9의 워드라인 드라이버 유닛의 블록도이다.
도 11은 본 발명의 다른 실시예에 따른 프로그램 방법을 설명하기 위한 타이밍도이다.
본 발명은 불휘발성 메모리 장치의 프로그램 방법에 관한 것으로서, 특히 셀프 부스팅 방식과 로컬 부스팅 방식을 함께 사용하는 하이브리드 부스팅 방식을 이용하여 불휘발성 메모리 장치를 프로그램하는 방법 및 불휘발성 메모리 장치에 관한 것이다.
전기적으로 소거 및 프로그램이 가능한 불휘발성 메모리 장치는 전원이 공급되지 않는 상태에서도 데이터를 보존할 수 있는 특징을 가지고 있으며, 대표적인 것으로 플래시 메모리가 있다.
특히 낸드(NAND)형 플래시 메모리는 복수개의 플래시 메모리 셀들이 직렬로 연결되는 스트링 구조를 가지고 있기 때문에, 낸드형 플래시 메모리는 집적하기 용이할 뿐만 아니라 낮은 가격으로 공급될 수 있다. 이러한 이유로 낸드형 플래시 메모리는 각종 휴대용 제품들의 데이터 메모리로서 사용되고 있다.
한편, 플래시 메모리의 셀 트랜지스터는 F-N 터널링 메커니즘에 의해서 프로그램되거나 소거된다. 플래시 메모리의 셀을 소거시키거나 프로그램시키는 원리는 다음과 같다.
셀 트랜지스터의 소거 동작은 셀 트랜지스터의 제어 게이트에 접지 전압을 인가하고, 반도체 기판(또는 벌크)에 전원 전압보다 높은 고전압을 인가함으로써 수행된다. 이러한 소거 바이어스 조건에 따르면, 부유 게이트와 벌크 사이의 큰 전압 차에 의해 이들 사이에 강한 전계가 형성되며, 그 결과 부유 게이트에 존재하는 전자들은 F-N 터널링 효과에 의해서 벌크로 방출된다. 이때, 소거된 셀 트랜지스터의 문턱 전압은 음의 방향으로 이동된다.
셀 트랜지스터의 프로그램 동작은 제어 게이트에 전원 전압보다 높은 고전압을 인가하고, 드레인 및 벌크에 접지 전압을 인가함으로써 이루어진다. 이러한 바이어스 조건 하에서, 전자들이 F-N 터널링 효과에 의해서 셀 트랜지스터의 부유 게이트에 주입된다. 이 때 프로그램된 셀 트랜지스터의 문턱 전압은 양의 방향으로 이동된다.
도 1은 불휘발성 메모리 장치의 블록도로서, 특히 낸드형 플래시 메모리 장치의 블록도이다. 낸드형 플래시 메모리 장치(100)는 메모리 셀 어레이(110), 행 선택 회로(130), 및 페이지 버퍼 회로(150)를 구비한다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(미도시)로 나뉘어져 있으며, 각각의 메모리 블록은 열 방향으로 신장하는 복수의 스트링들(110_1 내지 110_M)을 구비한다. 도 1에서는 설명의 편의를 위해 하나의 메모리 블록만을 도시하였다.
각각의 스트링은 스트링 선택 트랜지스터(string selecting transistor: SST), 접지 선택 트랜지스터(ground selecting transistor; GST), 및 스트링 선택 트랜지스터(SST)와 접지 선택 트랜지스터(GST) 사이에 직렬로 연결되는 복수의 메모리 셀 트랜지스터들(memory cell transistors: MCT<0> 내지 MCT<N-1>)을 구비한다.
스트링 선택 트랜지스터(SST)의 게이트는 스트링 선택 라인(string selection line: SSL)에 연결되고, 드레인은 대응하는 비트 라인(BLe 또는 BLo)에 연결된다. 접지 선택 트랜지스터(GST)의 게이트는 접지 선택 라인(ground selection line: GSL)에 연결되고, 소스는 공통 소오스 라인(common source line; CSL)에 연결된다. 복수의 메모리 셀 트랜지스터들(MCT<0> 내지 MCT<N-1>)의 제어 게이트들은 대응하는 워드 라인들(WL<0> 내지 WL<N-1>)에 각각 연결된다.
여기서 라인들(SSL, WL<0> 내지 WL<N>, GSL)의 전압 레벨은 소정의 타이밍 제어신호(미도시)에 응답하여 로우 디코더(130)에 의해 제어되며, 이웃하는 각각의 비트라인들 쌍들(BLe, BL0)의 전압 레벨은 페이지 버퍼 회로(150)에 구비되는 각각의 페이지 버퍼(미도시)에 의해 제어된다.
여기서, 라인들(SSL, WL0 내지 WLn, GSL)이 제어되는 동작과 비트라인 쌍들(BLe, BLo)이 제어되는 동작은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구나 알 수 있으므로, 이에 대한 구체적인 설명은 생략한다.
도 2는 불휘발성 메모리 장치에서 셀 상태와 셀 전압의 관계를 나타내는 그래프이다. 도 2는 멀티레벨 불휘발성 메모리 장치에 대한 그래프로, 11은 소거된 상태이고, 10, 11, 및 01은 프로그램된 상태이다.
도 2에 도시된 바와 같이, 소거 상태 및 프로그램된 상태들은 셀 트랜지스터 의 임계 전압에 따라 서로 구별된다. 멀티레벨 불휘발성 메모리 장치에서 셀 트랜지스터를 소거 또는 프로그램하는 동작은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구나 알 수 있으므로, 이에 대한 구체적인 설명은 생략한다.
불휘발성 메모리 장치를 프로그램하는 대표적인 방식으로 셀프 부스팅 방식이 있으며, 도 3은 셀프 부스팅 방식을 설명하기 위한 타이밍도이다. 이하에서는 도 1 및 도 3을 참조하여, I번째 셀 트랜지스터를 프로그램하는 경우를 설명한다.
도 1에 도시된 바와 같이 셀 트랜지스터(MCT<0> 내지 MCT<N-1>)의 제어 게이트는 대응하는 워드라인(WL<0> 내지 WL<N-1>)에 연결된다. 도 3에 도시된 바와 같이, 프로그램 동작 시 초기(B)에는 모든 셀 트랜지스터(MCT<0> 내지 MCT<N-1>)의 제어 게이트에는 프로그램 전압(VPGM)보다 낮은 레벨의 패스 전압(VPASS)이 인가된다. 그 후 소정의 시간이 지난 후(C) 프로그램되는(즉 선택된) 셀 트랜지스터(MCT<I>)에는 프로그램 전압(VPGM)이 인가되어 프로그램이 진행된다.
도 1에 도시된 바와 같이, 하나의 메모리 블록(미도시)에 포함되는 모든 셀 스트링들은 워드라인들에 공통으로 연결된다. 따라서 선택된 셀 트랜지스터를 프로그램하는 경우, 프로그램되는 셀 트랜지스터에 공통으로 연결되는 다른 셀 스트링의 셀 트랜지스터에도 프로그램 전압이 인가되며, 이에 따라 다른 셀 스트링의 셀 트랜지스터의 상태가 방해를 받을 것이다.
도 4 및 셀프 부스팅 방식에서, 모든 셀들이 소거 상태인 스트링에서 발생할 수 있는 프로그램 방해현상(program disturbance)을 설명하기 위한 도면이고, 도 5는 셀프 부스팅 방식에서, 일부 셀들이 프로그램 상태인 스트링에서 발생할 수 있 는 프로그램 방해현상(program disturbance)을 설명하기 위한 도면이다.
설명의 편의를 위해 도 4 및 도 5에는 서로 이웃하는 2개의 셀 스트링이 도시되어 있으며, 각각의 셀 스트링은 32개의 셀 트랜지스터로 이루어지고 29번째 워드라인(WL<28>)으로 프로그램 전압이 인가되어 메모리 셀(X 또는 Z)이 프로그램되는 것으로 가정한다. 또한 메모리 셀들에 대한 프로그램은 아래쪽의 메모리 셀부터 시작되는 것으로 가정한다.
먼저 도 4를 참조하면, 프로그램되는 셀(X)을 포함하는 셀 스트링(프로그램 스트링)에는 비트라인(BLo)을 통해 0V가 인가되고 워드라인(WL<28>)을 통해 프로그램 전압(VPGM)이 인가되어 셀(X)에서는 프로그램이 진행된다.
반면, 셀(X)과 동일한 워드라인으로 연결되는 셀(W)을 포함하는 셀 스트링(방지 스트링(inhibited string))에는 비트라인(BLe)을 통해 전원전압(VCC)이 인가되고 워드라인(WL<28>)을 통해 프로그램 전압(VPGM)이 인가된다. 이에 따라 셀 스트링의 벌크에는 워드라인(WL<28>)을 제외한 나머지 워드라인으로 인가되는 패스 전압(VPASS)에 의한 부스팅 전압과 프로그램 전압(VPGM)에 의한 부스팅 전압에 의해 높은 전압이 유지되는 부스팅 채널이 형성되므로, 셀(W)에서는 FN-터널링이 억제되어 프로그램 진행이 방지된다.
도 4는 셀(W) 아래쪽의 셀들이 소거 상태(11)인 경우이며, 도 2에 도시된 바와 같이 소거 상태에서는 셀 트랜지스터의 임계전압이 음의 값을 가지므로 셀 스트링에서의 부스팅 효율이 높아진다. 따라서 셀(W)에서는 FN 터널링을 억제할 만큼의 충분히 큰 전압이 유지될 것이다.
이에 반해 도 5에 도시된 바와 같이, 프로그램되는 셀(Z)과 동일한 워드라인으로 연결되는 셀(Y)의 아래쪽 셀들이 프로그램되어 있는 경우에는 셀 트랜지스터의 임계전압이 소정의 양의 값을 가지므로 셀 스트링에서의 부스팅 효율이 낮아진다. 따라서 경우에 따라 셀(Y)에서 FN 터널링이 발생할 가능성이 있다. 도 5를 참조하여 좀 더 상세히 설명한다.
이하에서는 설명의 편의를 위해 셀(Y) 아래쪽 셀들이 00으로 프로그램되어 있는 것으로 가정하나 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구나 다른 상태로 프로그램되어 있는 경우에도 적용될 수 있음을 알 수 있을 것이다.
셀(Y) 아래쪽 셀들이 00으로 프로그램된 경우, 셀(Y)에서의 프로그램 전압(VPGM)에 의한 부스팅 전압과 셀(Y) 위쪽 셀들에서의 패스 전압(VPASS)에 의한 부스팅 전압 레벨은 높은 레벨을 유지하지만, 셀(Y) 아래쪽 셀들에서의 패스 전압(VPASS)에 의한 부스팅 효율은 낮아지므로 셀 스트링의 벌크의 전압 레벨은 전하 공유(charge sharing) 현상에 의해 낮아지게 되며, 셀 스트링의 벌크에는 낮은 전압 레벨을 갖는 부스팅 채널이 형성된다.
이에 따라 셀(Y)에서의 벌크 전압은 낮아지게 되고, 셀(Y)의 워드라인(WL<28>)으로는 높은 전압의 프로그램 전압(VPGM)이 되어, 결국 프로그램되지 말아야 될 셀(Y)이 프로그램되는 현상이 발생한다. 이러한 현상을 프로그램 방해(program disturbance) 현상이라 한다. 특히 프로그램이 아래쪽 셀로부터 위쪽 셀로 진행되는 경우에는 선택된 셀이 위쪽 셀에 가까울수록 전하 공유를 유발하는 셀들이 많아지므로 프로그램 방해 현상은 악화된다.
따라서 프로그램 방해 현상을 방지할 필요가 있다.
본 발명이 이루고자하는 기술적 과제는 셀프 부스팅 방식과 로컬 부스팅 방식을 함께 사용하는 하이브리드 부스팅 방식을 이용하여 불휘발성 메모리 장치를 프로그램하는 방법을 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 셀프 부스팅 방식과 로컬 부스팅 방식을 함께 사용하는 하이브리드 부스팅 방식을 이용하여 프로그램을 수행하는 불휘발성 메모리 장치를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법은, 전기적으로 프로그램과 소거가 가능한 복수의 메모리 셀들이 직렬연결된 복수의 셀 스트링들과, 대응하는 상기 복수의 메모리 셀들의 제어 게이트에 연결되는 복수의 워드라인들을 구비하는 불휘발성 메모리 장치를 프로그램하는 방법으로서, 프로그램될 셀의 어드레스를 수신하는 단계, 상기 수신된 어드레스에 응답하여 선택된 셀에 연결되는 선택 워드라인이 기준 워드라인보다 위쪽의 워드라인인지 판단하는 단계, 상기 선택 워드라인이 기준 워드라인과 동일한 워드라인이거나 또는 위쪽의 워드라인이면, 상기 선택된 셀을 로컬 부스팅 방식으로 프로그램하는 단계, 및 상기 선택 워드라인이 기준 워드라인 아래쪽의 워드라인이면 상기 선택된 셀을 셀프 부스팅 방식으로 프로그램하는 단계를 구비한다.
상기 로컬 부스팅 방식으로 프로그램하는 단계는, 상기 선택 워드라인의 아래쪽 또는 위쪽의 워드라인들 중 적어도 하나의 워드라인으로 로컬 전압을 인가하는 단계를 구비한다.
이 때, 상기 로컬 전압이 인가되는 워드라인은 상기 기준 워드라인과 인접하거나 또는 상기 기준워드라인의 위쪽의 워드라인이다.
또한, 2개 이상의 워드라인으로 상기 로컬 전압이 인가되는 경우, 각각의 워드라인으로 인가되는 로컬 전압의 레벨은 서로 다르다.
한편, 상기 로컬 부스팅 방식으로 프로그램하는 단계는 미리 결정된 적어도 하나의 로컬 워드라인으로 로컬 전압을 인가하는 단계를 구비할 수도 있다.
이 때, 상기 로컬 워드라인은 상기 기준 워드라인과 인접하거나 또는 상기 기준워드라인의 위쪽의 워드라인이다.
또한, 2개 이상의 로컬 워드라인으로 상기 로컬 전압이 인가되는 경우, 각각의 로컬 워드라인으로 인가되는 로컬 전압의 레벨은 서로 다르다.
한편, 상기 불휘발성 메모리 셀은 단일 레벨 셀(single level cell)일 수도 있고 다중 레벨 셀(multi level cell)일 수도 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법은, 전기적으로 프로그램과 소거가 가능한 복수의 메모리 셀들이 직렬연결된 복수의 셀 스트링들과, 대응하는 상기 복수의 메모리 셀들의 제어 게이트에 연결되는 복수의 워드라인들을 구비하는 불휘발성 메모리 장치를 프로그램하는 방법으로서, 프로그램될 셀의 어드레스를 수신하는 단계, 상기 수신 된 어드레스에 응답하여 선택된 셀에 연결되는 선택 워드라인의 아래쪽 또는 위쪽의 워드라인들 중 적어도 하나의 워드라인으로 로컬 전압을 인가하고, 나머지 워드라인들로는 패스 전압을 인가하는 단계, 및 소정의 시간이 지난 후 상기 선택 워드라인으로 프로그램 전압을 인가하는 단계를 구비한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법은, 전기적으로 프로그램과 소거가 가능한 복수의 메모리 셀들이 직렬연결된 복수의 셀 스트링들과, 대응하는 상기 복수의 메모리 셀들의 제어 게이트에 연결되는 복수의 워드라인들을 구비하는 불휘발성 메모리 장치를 프로그램하는 방법으로서, 프로그램될 셀의 어드레스를 수신하는 단계, 미리 결정된 적어도 하나의 로컬 워드라인으로 로컬 전압을 인가하고, 나머지 워드라인들로는 패스 전압을 인가하는 단계, 및 소정의 시간이 지난 후 상기 수신된 어드레스에 대응하여 선택된 셀에 연결된 선택 워드라인으로 프로그램 전압을 인가하는 단계를 구비한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 불휘발성 메모리 장치는 메모리 셀 어레이, 복수의 워드라인들, 전압 발생부, 워드라인 드라이버, 로우 디코더, 및 타이밍 제어부를 구비한다. 메모리 셀 어레이는 전기적으로 프로그램과 소거가 가능한 복수의 메모리 셀들이 직렬연결된 복수의 셀 스트링들을 구비한다. 복수의 워드라인들은 대응하는 상기 복수의 메모리 셀들의 제어 게이트에 연결된다. 전압 발생부는 타이밍 제어신호에 응답하여 상기 복수의 워드라인들로 인가되는 동작 전압들을 발생한다. 워드라인 드라이버는 상기 타이밍 제어신호 에 응답하여 상기 발생된 동작 전압들 중 소정의 전압들을 출력한다. 로우 디코더는 상기 출력된 전압들을 대응하는 워드라인으로 인가한다. 타이밍 제어회로는 동작 상태에 따라 소정의 동작 전압이 발생되어 출력되도록 하는 상기 타이밍 제어신호를 발생하며, 프로그램 동작 시, 프로그램될 셀에 연결되는 선택 워드라인이 기준 워드라인과 동일한 워드라인이거나 또는 위쪽의 워드라인이면 상기 프로그램될 셀을 로컬 부스팅 방식으로 프로그램하도록 하는 상기 타이밍 제어신호를 발생하고, 기준 워드라인 아래쪽의 워드라인이면 상기 프로그램될 셀을 셀프 부스팅 방식으로 프로그램하는 타이밍 제어신호를 발생한다.
상기 로컬 부스팅 방식으로 프로그램하도록 하는 타이밍 제어신호는 상기 선택 워드라인의 아래쪽 또는 위쪽의 워드라인들 중 적어도 하나의 워드라인으로 로컬 전압이 인가되도록 한다.
이 때, 상기 로컬 전압이 인가되는 워드라인은 상기 기준 워드라인과 인접하거나 또는 상기 기준워드라인의 위쪽의 워드라인이다.
또한, 2개 이상의 워드라인으로 상기 로컬 전압이 인가되는 경우, 각각의 워드라인으로 인가되는 로컬 전압의 레벨은 서로 다르다.
한편, 상기 로컬 부스팅 방식으로 프로그램하도록 하는 타이밍 제어신호는 미리 결정된 적어도 하나의 로컬 워드라인으로 로컬 전압이 인가되도록 할 수도 있다.
이 때, 상기 로컬 워드라인은 상기 기준 워드라인과 인접하거나 또는 상기 기준워드라인의 위쪽의 워드라인이다.
또한, 2개 이상의 로컬 워드라인으로 상기 로컬 전압이 인가되는 경우, 각각의 로컬 워드라인으로 인가되는 로컬 전압의 레벨은 서로 다르다.
상기 전압 발생부는 상기 타이밍 제어신호에 응답하여 적어도 하나의 고전압, 적어도 하나의 판독전압, 및 적어도 하나의 로컬전압을 발생한다.
이 때, 상기 워드라인 드라이버는 상기 복수의 워드라인들에 대응하는 복수의 워드라인 드라이버 유닛들을 구비하며, 상기 복수의 워드라인 드라이버 유닛들 중 프로그램 동작 시 상기 로컬 전압을 출력할 수 있는 워드라인 드라이버 유닛들 각각은 상기 타이밍 제어신호에 응답하여 상기 적어도 하나의 고전압, 상기 적어도 하나의 판독전압, 및 상기 적어도 하나의 로컬 전압들 중 어느 하나를 출력하고, 나머지 워드라인 드라이버 유닛들 각각은 상기 타이밍 제어신호에 응답하여 상기 적어도 하나의 고전압, 및 상기 적어도 하나의 판독전압 중 어느 하나를 출력한다.
상기 로컬 전압을 출력할 수 있는 워드라인 드라이버 유닛들 각각은 적어도 하나의 고전압 스위치, 적어도 하나의 판독전압 스위치, 및 적어도 하나의 로컬전압 스위치를 구비한다. 적어도 하나의 고전압 스위치는 상기 타이밍 제어신호에 응답하여 상기 적어도 하나의 고전압을 스위칭하여 출력한다. 적어도 하나의 판독전압 스위치는 타이밍 제어신호에 응답하여 상기 적어도 하나의 판독 전압을 스위칭하여 출력한다. 적어도 하나의 로컬전압 스위치는 상기 타이밍 제어신호에 응답하여 상기 적어도 하나의 로컬 전압을 스위칭하여 출력한다. 상기 나머지 워드라인 드라이버 유닛들 각각은 적어도 하나의 고전압 스위치 및 적어도 하나의 판독전압 스위치를 구비한다. 적어도 하나의 고전압 스위치는 상기 타이밍 제어신호에 응답 하여 상기 적어도 하나의 고전압을 스위칭하여 출력한다. 적어도 하나의 판독전압 스위치는 타이밍 제어신호에 응답하여 상기 적어도 하나의 판독 전압을 스위칭하여 출력한다.
여기서 상기 고전압은 프로그램 전압, 패스 전압, 및 독출 전압을 포함하고, 상기 판독 전압은 0_판독 전압 및 1_판독전압을 포함한다.
상기 불휘발성 메모리 셀은 단일 레벨 셀(single level cell)일 수도 있고, 다중 레벨 셀(multi level cell)일 수도 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
전하 공유에 의한 프로그램 방해 현상을 방지하기 위해서, 로컬 부스팅 방식에서는 프로그램 전압이 인가되는 셀의 위쪽과 아래쪽의 하나 이상의 셀, 또는 아래쪽의 하나 이상의 셀의 워드라인으로 패스 전압보다 낮은 로컬 전압을 인가함으로써 부스팅 채널이 차단(cut-off)된다.
도 6은 로컬 부스팅 방식을 설명하기 위한 타이밍도이다. 프로그램되는 셀(워드라인(WL<I>)에 연결된 셀)의 바로 아래쪽의 셀의 워드라인(WL<I-1>)으로 로컬 전압(VLOCAL)이 인가된다. 즉 로컬 전압이 인가되는 워드라인은 프로그램 전압이 인가되는 워드라인에 연동되어 움직이다.
한편, 도 6의 예에서는, 프로그램되는 셀(워드라인(WL<I>)에 연결된 셀)의 바로 아래쪽의 셀의 워드라인(WL<I-1>)으로 로컬 전압(VLOCAL)이 인가되는 예가 도시되어 있으나, 프로그램되는 셀(워드라인(WL<I>)에 연결된 셀)의 아래쪽으로 소정의 수만큼 건너 뛴 셀의 워드라인으로 로컬 전압(VLOCAL)이 인가될 수도 있다.
또한 도 6의 예에서는, 하나의 로컬 전압이 사용되나, 복수의 로컬 전압들이 사용될 수도 있다. 이 경우 복수의 로컬 전압들은 서로 동일한 레벨의 값을 가질 수도 있고 서로 다른 레벨의 값을 가질 수도 있다.
한편 디자인 룰이 감소할수록(예를 들어 70nm 이하의 디자인 룰) 워드라인 공간이 좁아지며, 이러한 상황에서 인접하는 워드라인 간의 전압차가 큰 경우 BV, coupling 등의 비정상적인 동작이 발생할 가능성이 있다. 이러한 비정상적인 동작을 방지하기 위해서 프로그램 전압(VPGM)과 OV 사이의 값을 갖는 전압이 사용될 가능성이 있으므로, 로컬 전압은 프로그램 전압(VPGM)과 OV 사이의 값을 갖는 것이 바람직하다.
상술한 바와 같이, 로컬 부스팅 방식에서는 가장 위쪽의 워드라인(WL<N-1>)을 제외한 나머지 워드라인들로 로컬 전압(VLOCAL)이 별도로 제공될 수 있어야 한다. 따라서 로컬 부스팅 방식으로 워드라인 드라이버 회로를 구현하는 경우 가장 위쪽의 워드라인(WL<N-1>)을 제외한 나머지 워드라인을 드라이빙하는 유닛들은 로컬 전압(VLOCAL)을 제공할 수 있도록 구성되어야 한다. 따라서 로컬 부스팅 방식으로 워드라인 드라이버 회로는 셀프 부스팅 방식이 적용된 워드라인 드라이버 회로 에 비해 회로설계가 더 복잡해지며, 이에 따라 회로의 크기가 증가하게 될 것이다.
따라서 셀프 부스팅 방식에서의 회로설계 상의 장점과 로컬 부스팅 방식에서의 프로그램 방해 현상 방지라는 장점을 모두 충족시킬 수 있는 방식이 제안될 필요가 있다. 이하에서 설명되는 본 발명의 실시예들은 로컬 부스팅 방식과 셀프 부스팅 방식의 장점만을 적용하는, 본 발명에 의해 제안되는 하이브리드 로컬 부스팅 방식을 이용한다.
도 7은 본 발명의 실시예에 따른 불휘발성 메모리 장치의 블록도이다. 불휘발성 메모리 장치(700)는 메모리 셀 어레이(710), 복수의 워드라인들(도 1 참조), 전압 발생부(750), 워드라인 드라이버(740), 로우 디코더(720), 타이밍 제어부(760), 및 페이지 버퍼(730)를 구비한다.
본 발명의 실시예에서 메모리 셀 어레이(710) 및 워드라인(미도시)은 도 1에 도시된 메모리 셀 어레이(110) 및 워드라인(WL<0> 내지 WL<N-1>)과 동일한 구성을 갖는다.
즉, 도 1을 참조하면, 메모리 셀 어레이(710)는 전기적으로 프로그램과 소거가 가능한 복수의 메모리 셀들이 직렬연결된 복수의 셀 스트링들(110-1 내지 110-M)을 구비하며, 복수의 워드라인들(WL<0> 내지 WL<N-1>)은 대응하는 복수의 메모리 셀들의 제어 게이트에 연결된다. 메모리 셀 어레이(710), 복수의 워드라인, 그리고 페이지 버퍼(730)의 구체적인 구성과 동작은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 널리 알려져 있으므로, 이에 대한 구체적인 설명은 생략한다.
전압 발생부(750)는 타이밍 제어신호(TCTRL)에 응답하여 복수의 워드라인들(WL<0> 내지 WL<N-1>)로 인가되는 동작 전압들을 발생한다. 워드라인 드라이버(740)는 메모리 장치(700)의 동작 상태에 따라 타이밍 제어신호(TCTRL)에 응답하여 전압 발생부(750) 발생된 동작 전압들 중 소정의 전압들을 출력한다. 전압 발생부(750)와 워드라인 드라이버(740)의 동작에 대해서는 도 9 및 도 10을 참조하여 후술될 것이다.
로우 디코더(720)는 워드라인 드라이버(740)로부터 출력된 전압들을 대응하는 워드라인으로 인가한다. 타이밍 제어회로(760)는 메모리 장치(700)의 동작 상태에 따라 타이밍 제어신호(TCTRL)를 발생한다. 타이밍 제어신호(TCTRL)는 메모리 장치(700)의 동작 상태에 따라 소정의 동작 전압이 발생되어 출력되도록 하는 신호이다.
예를 들어, 소거 동작 시 프로그램 동작 시 타이밍 제어신호(TCTRL)는 선택된 워드라인으로 0V가 인가되고 선택되지 않은 워드라인은 플로팅 상태를 유지하도록 한다. 또한, 독출 동작시 타이밍 제어신호(TCTRL)는 선택된 워드라인으로 0V가 인가되고 선택되지 않은 워드라인으로는 독출 전압이 인가되도록 한다.
기타 여러 가지 동작상태에 따라 타이밍 제어신호(TCTRL)는 워드라인으로 소정의 동작 전압이 인가되도록 하며, 여러 가지 동작상태에 따른 타이밍 제어신호(TCTRL)의 제어 동작은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 널리 알려져 있으므로, 이에 대한 구체적인 설명은 생략한다. 또한 본 발명은 불휘발성 메모리 장치의 프로그램 방법에 관한 것이므로, 이하에서는 불휘발성 메 모리 장치에서의 프로그램 동작에 대해 구체적으로 설명한다.
셀프 부스팅 방식의 프로그램 방법에서 상술한 바와 같이(도 5 참조), 프로그램될 셀(Z)이 포함된 셀 스트링 이외(프로그램 스트링)의 셀 스트링(금지 스트링)에서, 프로그램될 셀(Z)이 연결된 워드라인(WL<28>)에 공통으로 연결된 셀(Y) 아래쪽의 셀들이 프로그램(00)된 경우, 전하 공유에 의해 프로그램 방해 현상이 발생한다. 특히 아래쪽의 셀부터 프로그램이 진행되는 경우에는 위쪽의 셀로 갈수록 프로그램 방해 현상은 현저하게 증가하게 된다.
반면, 프로그램 방해 현상은 아래쪽의 셀로 갈수록 감소하게 될 것이며, 소정의 셀 아래쪽에서는 전하 공유에 의해 벌크의 전압이 감소한다고 하더라도 선택되지 아니한 셀 스트링에서는 FN-터널링이 발생하지 않을 것이다.
본 발명은 이러한 점에 착안한 것으로, 전하 공유에 의해 벌크 전압이 감소하여도 FN-터널링이 발생하지 않는 소정의 셀에 연결되는 기준 워드라인을 미리 설정한 후, 기준 워드라인 위쪽의 셀을 프로그램하는 경우에는 로컬 부스팅 방식으로 프로그램을 수행함으로써 전하 공유에 의한 프로그램 방해 현상을 방지하고, 기준 워드라인 아래쪽의 셀을 프로그램하는 경우에는 셀프 부스팅 방식으로 프로그램을 수행함으로써 보다 쉽게 프로그램이 수행될 수 있도록 한다. 이 때, 기준 워드라인은 불휘발성 메모리 장치의 제조 공정, 제조시의 환경 등에 따라 미리 실험적으로 결정된다.
도 8은 본 발명의 실시예에 따른 프로그램 방법을 설명하기 위한 타이밍도이다. 도 7 및 도 8을 참조하면, 타이밍 제어부(760)는 프로그램될 셀의 어드레스를 수신하고, 수신된 어드레스에 응답하여 선택된 셀이 연결되는 선택 워드라인(WL<I>)이 기준 워드라인(미도시)보다 위쪽에 있는지 또는 아래쪽에 있는지 판단한다.
선택 워드라인(WL<I>)이 기준 워드라인보다 위쪽의 워드라인이면, 타이밍 제어부(760)는 프로그램될 셀을 로컬 부스팅 방식으로 프로그램하도록 하는 타이밍 제어신호(TCTRL)를 발생한다. 도 8의 (a)는 본 발명의 실시예에 따라 로컬 부스팅 방식으로 프로그램하는 경우의 타이밍도로서, 선택 워드라인(WL<I>)의 바로 아래에 있는 워드라인(WL<I-1>)에 로컬 전압(VLOCAL)이 인가되며, 나머지 워드라인에는 패스 전압(VPASS)이 인가된다. 도 8에 도시된 바와 같이, 본 발명의 실시예에서 로컬 전압(VLOCAL)이 인가되는 워드라인은 선택 워드라인(WL<I>)에 따라 연동하여 움직이는 것을 알 수 있다.
도 8의 (a)에서 로컬 전압(VLOCAL)은 선택 워드라인(WL<I>)의 바로 아래에 있는 하나의 워드라인(WL<I-1>)에 인가되었으나, 로컬 전압(VLOCAL)은 선택 워드라인(WL<I>)의 아래쪽 또는 위쪽의 워드라인들 중 적어도 하나의 워드라인으로 인가될 수도 있다.
즉, 로컬 전압(VLOCAL)은 선택된 워드라인(WL<I>)의 바로 위쪽의 워드라인으로 인가될 수도 있고, 위쪽 또는 아래쪽으로 몇 개의 워드라인을 건너 뛴 워드라인으로 인가될 수도 있다. 또한, 로컬 전압(VLOCAL)은 하나의 워드라인이 아니라 2개 이상의 워드라인으로 인가될 수도 있다.
또한, 2개 이상의 워드라인으로 상기 로컬 전압이 인가되는 경우, 각각의 워 드라인으로 인가되는 로컬 전압들은 하나 이상의 레벨을 가질 수 있다. 즉, 2개 이상의 워드라인으로 동일한 로컬 전압이 인가될 수도 있고, 서로 다른 레벨의 로컬 전압이 인가될 수도 있다.
또한 로컬 워드라인들을 복수의 그룹으로 나누어 각각의 그룹별로 서로 다른 레벨의 로컬 전압을 인가할 수도 있다. 예를 들어 4개의 로컬 워드라인이 사용되는 경우, 4개의 로컬 워드라인들을 2개의 그룹으로 나누고 각각의 그룹에 서로 다른 로컬 전압을 인가할 수도 있다.
또한, 로컬 전압이 인가되는 적어도 하나의 워드라인은 기준 워드라인과 인접하거나 또는 기준워드라인의 위쪽의 워드라인인 것이 바람직하다.
반면, 선택 워드라인(WL<I>)이 기준 워드라인보다 아래쪽의 워드라인이면, 타이밍 제어부(760)는 프로그램될 셀을 셀프 부스팅 방식으로 프로그램하도록 하는 타이밍 제어신호(TCTRL)를 발생한다. 도 8의 (a)는 본 발명의 실시예에 따라 셀프 부스팅 방식으로 프로그램하는 경우의 타이밍도로서, 셀프 부스팅 방식에 대해서는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 널리 알려져 있으므로 이에 대한 구체적인 설명은 생략한다.
한편, 선택 워드라인(WL<I>)이 기준 워드라인과 동일한 경우에는, 셀프 부스팅 방식과 로컬 부스팅 방식 중 어느 방식으로 프로그램을 수행해도 무방하나, 프로그램 방해 현상을 억제하기 위해서는 로컬 부스팅 방식으로 프로그램을 수행하는 것이 바람직하다.
도 9는 도 7의 전압 발생부와 워드라인 드라이버의 블록도이다. 전압 발생 부(750)는, 타이밍 제어신호(TCTRL)에 응답하여, 적어도 하나의 고전압을 발생하는 제 1 내지 제 3 고전압 발생회로(751 내지 753), 적어도 하나의 판독전압을 발생하는 0_판독전압 발생회로 내지 1_판독전압 발생회로(754 내지 755), 및 적어도 하나의 로컬전압을 발생하는 제 1 내지 제 3 로컬 전압 발생회로(756 내지 758)를 구비한다.
이하에서 설명될 본 발명의 실시예에서 고전압은 프로그램 전압(VPGM), 패스 전압(VPASS), 및 독출 전압(VREAD)을 포함하고, 판독 전압은 0_판독 전압(VLEVEL_0) 및 1_판독전압(VLEVEL_1)을 포함하고, 3개의 로컬 전압이 사용되는 것으로 한다.
따라서 제 1 내지 제 3 고전압 발생회로(751 내지 753)는 각각 프로그램 전압(VPGM), 패스 전압(VPASS), 및 독출 전압(VREAD)을 발생하고, 0_판독전압 발생회로 내지 1_판독전압 발생회로(754 내지 755)는 각각 0_판독 전압(VLEVEL_0) 및 1_판독전압(VLEVEL_1)을 발생하고, 그리고 제 1 내지 제 3 로컬전압 발생회로(756 내지 758)는 각각 세 개의 로컬 전압을 발생한다.
워드라인 드라이버(740)는 복수의 워드라인들(WL<0> 내지 WL<N-1>)에 대응하는 복수의 워드라인 드라이버 유닛들(740_0 내지 740_N-1)을 구비한다. 복수의 워드라인 드라이버 유닛들(740_0 내지 740_N-1)은 대응하는 워드라인으로 인가될 워드라인 바이어스 신호(WL<0>_BIAS 내지 WL<N-1>_BIAS)를 로우 디코더(720)로 출력한다.
로우 디코더(720)는 복수의 워드라인 드라이버 유닛들(740_0 내지 740_N-1) 로부터 출력되는 워드라인 바이어스 신호들(WL<0>_BIAS 내지 WL<N-1>_BIAS)을 대응하는 워드라인으로 인가한다.
이 때, 워드라인 바이어스 신호들(WL<0>_BIAS 내지 WL<N-1>_BIAS) 각각은 타이밍 제어신호(TCTRL)에 응답하여 메모리 장치의 동작 상태에 따라 출력되는 신호로서, 동작 전압신호들, 즉 프로그램 전압(VPGM), 패스 전압(VPASS), 독출 전압(VREAD), 0_판독 전압(VLEVEL_0), 1_판독전압(VLEVEL_1), 및 제 1 내지 제 3 로컬전압들 중에서 선택되는 하나의 전압이다.
도 10은 도 9의 워드라인 드라이버 유닛의 블록도이다. 도 10의 (a)는 로컬 전압(VLOCAL)을 출력할 수 있는 워드라인 드라이버 유닛이다. 본 발명의 실시예에서는, 선택 워드라인(WL<I>)이 기준 워드라인(WL<K>)과 같거나 기준 워드라인(WL<K>)보다 위쪽에 있는 경우에 로컬 부스팅 방식이 이용된다.
따라서 도 8의 실시예가 적용되는 경우, 기준 워드라인(WL<K>) 바로 아래의 워드라인(WL<K-1>)을 포함하여 그 위쪽에 있는 워드라인에 대응되는 워드라인 드라이버 유닛은 도 10의 (a)에 도시된 구성을 갖는다. 반면, 나머지 워드라인, 즉 워드라인(WL<K-1>) 아래쪽에 있는 워드라인에 대응되는 워드라인 드라이버 유닛은 도 10의 (b)에 도시된 구성을 갖는다.
도 9 및 도 10의 (a)를 참조하면, 로컬 전압(VLOCAL)을 출력할 수 있는 워드라인 드라이버 유닛(1010)은 타이밍 제어신호(TCTRL)에 응답하여 적어도 하나의 고전압, 적어도 하나의 판독전압, 및 적어도 하나의 로컬 전압들 중 어느 하나를 출력한다.
즉, 워드라인 드라이버 유닛(1010)은 타이밍 제어신호(TCTRL)에 응답하여 적어도 하나의 고전압(즉, 프로그램 전압(VPGM), 패스 전압(VPASS), 및 독출 전압(VREAD))을 스위칭하여 출력하는 적어도 하나의 고전압 스위치(1011 내지 1013), 타이밍 제어신호(TCTRL)에 응답하여 적어도 하나의 판독 전압(즉, 0_판독전압(VLEVEL_0) 내지 1_판독전압(VLEVEL_0))을 스위칭하여 출력하는 적어도 하나의 판독전압 스위치(1014 내지 1015), 타이밍 제어신호(TCTRL)에 응답하여 적어도 하나의 로컬 전압(VLOCAL)을 스위칭하여 출력하는 적어도 하나의 로컬전압 스위치(1016), 그리고 타이밍 제어신호(TCTRL)에 응답하여 OV를 스위칭하여 출력하는 0V 제어회로(1017)를 구비한다.
따라서 워드라인 드라이버 유닛(1010)으로부터 출력되는 신호(WL_BIAS)는 동작 전압신호들, 즉 프로그램 전압(VPGM), 패스 전압(VPASS), 독출 전압(VREAD), 0_판독 전압(VLEVEL_0), 1_판독전압(VLEVEL_1), 및 로컬전압(VLOCAL) 중에서 선택되는 하나의 전압이다.
도 9 및 도 10의 (b)를 참조하면, 로컬 전압(VLOCAL)을 출력할 수 있는 워드라인 드라이버 유닛(1010)을 제외한 나머지 워드라인 드라이버 유닛(1030)은 타이밍 제어신호(TCTRL)에 응답하여 적어도 하나의 고전압, 및 적어도 하나의 판독전압 중 어느 하나를 출력한다.
즉, 워드라인 드라이버 유닛(1030)은 타이밍 제어신호(TCTRL)에 응답하여 적어도 하나의 고전압(즉, 프로그램 전압(VPGM), 패스 전압(VPASS), 및 독출 전압(VREAD))을 스위칭하여 출력하는 적어도 하나의 고전압 스위치(1011 내지 1013), 타이밍 제어신호(TCTRL)에 응답하여 적어도 하나의 판독 전압(즉, 0_판독전압(VLEVEL_0) 내지 1_판독전압(VLEVEL_0))을 스위칭하여 출력하는 적어도 하나의 판독전압 스위치(1014 내지 1015), 그리고 타이밍 제어신호(TCTRL)에 응답하여 OV를 스위칭하여 출력하는 0V 제어회로(1017)를 구비한다.
따라서 워드라인 드라이버 유닛(1030)으로부터 출력되는 신호(WL_BIAS)는 동작 전압신호들, 즉 프로그램 전압(VPGM), 패스 전압(VPASS), 독출 전압(VREAD), 0_판독 전압(VLEVEL_0), 및 1_판독전압(VLEVEL_1) 중에서 선택되는 하나의 전압이다.
한편, 가장 위쪽의 워드라인(WL<N-1>)에는 로컬 전압(VLOCAL)이 인가될 여지가 없으므로, 가장 위쪽의 워드라인(WL<N-1>)에 대응하는 워드라인 드라이버 유닛(740_N-1)은 도 10의 (b)에 도시된 구조를 갖는다.
본 발명의 실시예는 단일레벨 불휘발성 메모리 장치와 다중레벨 불휘발성 메모리 장치 모두에 대해 적용될 수 있다. 따라서 불휘발성 메모리 셀은 단일 레벨 셀(single level cell)일 수도 있고, 다중 레벨 셀(multi level cell)일 수도 있을 것이다.
도 11은 본 발명의 다른 실시예에 따른 프로그램 방법을 설명하기 위한 타이밍도로, 도 11의 (a)는 로컬 부스팅 방식이 적용되는 경우이고, 도 11의 (b)는 셀프 부스팅 방식이 적용되는 경우이다.
도 8의 실시예와 비교할 때, 도 11의 실시예에서는 로컬 전압(VLOCAL)이 인가되는 워드라인(WL<K-1>)이 고정되어 있다. 즉, 로컬 전압(VLOCAL)은 미리 결정된 워드라인(WL<K-1>)으로 인가된다.
따라서 본 발명의 다른 실시예어서, 타이밍 제어부(760)는 선택 워드라인(WL<I>)이 기준 워드라인(WL<K>)보다 위쪽에 있는 경우 로컬 부스팅 방식으로 프로그램하도록 하는 타이밍 제어신호(TCTRL)를 발생한다. 이 때, 타이밍 제어신호(TCTRL)는 미리 결정된 적어도 하나의 로컬 워드라인(WL<K-1>)으로 로컬 전압(VLOCAL)이 인가되도록 한다.
도 11의 (a)에서는 로컬 전압(VLOCAL)은 기준 워드라인(WL<K>)의 바로 아래에 있는 하나의 워드라인(WL<K-1>)에 인가되었으나, 로컬 전압(VLOCAL)은 기준 워드라인(WL<K>)의 아래쪽 또는 위쪽의 워드라인들 중 적어도 하나의 워드라인으로 인가될 수도 있다.
즉, 로컬 전압(VLOCAL)은 기준 워드라인(WL<K>)의 바로 위쪽의 워드라인으로 인가될 수도 있고, 위쪽 또는 아래쪽으로 몇 개의 워드라인을 건터 뛴 워드라인으로 인가될 수도 있다. 또한, 로컬 전압(VLOCAL)은 하나의 워드라인이 아니라 2개 이상의 워드라인으로 인가될 수도 있다.
또한, 2개 이상의 워드라인으로 상기 로컬 전압이 인가되는 경우, 각각의 워드라인으로 인가되는 로컬 전압들은 하나 이상의 레벨을 가질 수 있다. 즉, 2개 이상의 워드라인으로 동일한 로컬 전압이 인가될 수도 있고, 서로 다른 레벨의 로컬 전압이 인가될 수도 있다.
또한 로컬 워드라인들을 복수의 그룹으로 나누어 각각의 그룹별로 서로 다른 레벨의 로컬 전압을 인가할 수도 있다. 예를 들어 4개의 로컬 워드라인이 사용되는 경우, 4개의 로컬 워드라인들을 2개의 그룹으로 나누고 각각의 그룹에 서로 다른 로컬 전압을 인가할 수도 있다.
또한, 로컬 전압이 인가되는 적어도 하나의 워드라인은 기준 워드라인과 인접하거나 또는 기준워드라인의 위쪽의 워드라인인 것이 바람직하다.
반면, 선택 워드라인(WL<I>)이 기준 워드라인보다 아래쪽의 워드라인이면, 타이밍 제어부(760)는 프로그램될 셀을 셀프 부스팅 방식으로 프로그램하도록 하는 타이밍 제어신호(TCTRL)를 발생하며, 도 11의 (b)에 도시된 타이밍도에 따라 프로그램이 진행된다.
한편, 선택 워드라인(WL<I>)이 기준 워드라인(WL<K>)과 동일한 경우에는, 셀프 부스팅 방식과 로컬 부스팅 방식 중 어느 방식으로 프로그램을 수행해도 무방하나, 프로그램 방해 현상을 억제하기 위해서는 로컬 부스팅 방식으로 프로그램을 수행하는 것이 바람직하다.
상술한 본 발명의 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 정리하면 다음과 같다.
도 8 또는 도 11을 참조하면, 타이밍 제어부(760)는 프로그램될 셀의 어드레스를 수신하고 수신된 어드레스에 응답하여 선택된 셀에 연결되는 선택 워드라인(WL<I>)이 기준 워드라인(WL<K>)보다 위쪽의 워드라인인지 판단한다.
선택 워드라인(WL<I>)이 기준 워드라인(WL<K>)과 동일한 워드라인이거나 또는 위쪽의 워드라인이면, 선택된 셀을 로컬 부스팅 방식으로 프로그램한다. 반면, 선택 워드라인(WL<I>)이 기준 워드라인(WL<K>) 아래쪽의 워드라인이면 선택된 셀을 셀프 부스팅 방식으로 프로그램한다. 도 8 및 도 11의 실시예에 따라 로컬 부스팅 방식 또는 셀프 부스팅 방식으로 프로그램하는 동작은 위에서 설명하였다.
이상에서는 선택 워드라인(WL<I>)과 기준 워드라인(WL<K>)의 위치를 비교하여 로컬 부스팅 방식과 셀프 부스팅 방식을 사용하였으나, 본 발명의 개념은 이러한 비교 없이 프로그램하는 방법에도 적용될 수 있을 것이다.
예를 들어, 전기적으로 프로그램과 소거가 가능한 복수의 메모리 셀들이 직렬연결된 복수의 셀 스트링들과, 대응하는 상기 복수의 메모리 셀들의 제어 게이트에 연결되는 복수의 워드라인들을 구비하는 불휘발성 메모리 장치를 프로그램하는 경우, 프로그램될 셀의 어드레스를 수신하고 수신된 어드레스에 응답하여 선택된 셀에 연결되는 선택 워드라인의 아래쪽 또는 위쪽의 워드라인들 중 적어도 하나의 워드라인으로 로컬 전압을 인가하고 나머지 워드라인들로는 패스 전압을 인가한다. 그 후 소정의 시간이 지난 후 상기 선택 워드라인으로 프로그램 전압을 인가함으로써 불휘발성 메모리 셀을 프로그램할 수 있을 것이다.
다른 방법으로는, 프로그램될 셀의 어드레스를 수신한 후, 미리 결정된 적어도 하나의 로컬 워드라인으로 로컬 전압을 인가하고, 나머지 워드라인들로는 패스 전압을 인가한다. 그 후 소정의 시간이 지난 후 상기 수신된 어드레스에 대응하여 선택된 셀에 연결된 선택 워드라인으로 프로그램 전압을 인가함으로써 불휘발성 메모리 셀을 프로그램할 수 있을 것이다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사 용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명의 실시예에 따른 프로그램 방법은 회로의 크기를 감소시키는 동시에 전하 공유에 의한 프로그램 방해 현상을 효율적으로 방지할 수 있는 장점이 있다.

Claims (28)

  1. 전기적으로 프로그램과 소거가 가능한 복수의 메모리 셀들이 직렬연결된 복수의 셀 스트링들과, 대응하는 상기 복수의 메모리 셀들의 제어 게이트에 연결되는 복수의 워드라인들을 구비하는 불휘발성 메모리 장치를 프로그램하는 방법에 있어서,
    프로그램될 셀의 어드레스를 수신하는 단계;
    상기 수신된 어드레스에 응답하여 선택된 셀에 연결되는 선택 워드라인이 기준 워드라인보다 위쪽의 워드라인인지 판단하는 단계;
    상기 선택 워드라인이 기준 워드라인과 동일한 워드라인이거나 또는 위쪽의 워드라인이면, 상기 선택된 셀을 로컬 부스팅 방식으로 프로그램하는 단계; 및
    상기 선택 워드라인이 기준 워드라인 아래쪽의 워드라인이면 상기 선택된 셀을 셀프 부스팅 방식으로 프로그램하는 단계를 구비하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 로컬 부스팅 방식으로 프로그램하는 단계는,
    상기 선택 워드라인의 아래쪽 또는 위쪽의 워드라인들 중 적어도 하나의 워드라인으로 로컬 전압을 인가하는 단계를 구비하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 상기 로컬 전압이 인가되는 워드라인은,
    상기 기준 워드라인과 인접하거나 또는 상기 기준워드라인의 위쪽의 워드라 인인 것을 특징으로 하는 방법.
  4. 제 2 항에 있어서,
    2개 이상의 워드라인으로 상기 로컬 전압이 인가되는 경우, 각각의 워드라인으로 인가되는 로컬 전압의 레벨은 서로 다른 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 상기 로컬 부스팅 방식으로 프로그램하는 단계는,
    미리 결정된 적어도 하나의 로컬 워드라인으로 로컬 전압을 인가하는 단계를 구비하는 것을 특징으로 하는 방법.
  6. 제 5 항에 있어서, 상기 로컬 워드라인은,
    상기 기준 워드라인과 인접하거나 또는 상기 기준워드라인의 위쪽의 워드라인인 것을 특징으로 하는 방법.
  7. 제 5 항에 있어서,
    2개 이상의 로컬 워드라인으로 상기 로컬 전압이 인가되는 경우, 각각의 로컬 워드라인으로 인가되는 로컬 전압들의 레벨은 복수의 레벨들 중 어느 하나인 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서,
    상기 로컬 워드라인들은 서로 다른 레벨의 로컬 전압이 인가되는 것을 특징으로 하는 방법.
  9. 제 7 항에 있어서,
    상기 로컬 워드라인들은 복수의 그룹으로 나누어 각각의 그룹별로 서로 다른 레벨의 로컬 전압이 인가되는 것을 특징으로 하는 방법.
  10. 제 1 항에 있어서,
    상기 불휘발성 메모리 셀은 단일 레벨 셀(single level cell)인 것을 특징으로 하는 방법.
  11. 제 1 항에 있어서,
    상기 불휘발성 메모리 셀은 다중 레벨 셀(multi level cell)인 것을 특징으로 하는 방법.
  12. 전기적으로 프로그램과 소거가 가능한 복수의 메모리 셀들이 직렬연결된 복수의 셀 스트링들을 구비하는 메모리 셀 어레이;
    대응하는 상기 복수의 메모리 셀들의 제어 게이트에 연결되는 복수의 워드라인들;
    타이밍 제어신호에 응답하여 상기 복수의 워드라인들로 인가되는 동작 전압 들을 발생하는 전압 발생부;
    상기 타이밍 제어신호에 응답하여 상기 발생된 동작 전압들 중 소정의 전압들을 출력하는 워드라인 드라이버;
    상기 출력된 전압들을 대응하는 워드라인으로 인가하는 로우 디코더; 및
    동작 상태에 따라 소정의 동작 전압이 발생되어 출력되도록 하는 상기 타이밍 제어신호를 발생하는 타이밍 제어부를 구비하며,
    프로그램 동작 시, 상기 타이밍 제어부는 프로그램될 셀에 연결되는 선택 워드라인이 기준 워드라인과 동일한 워드라인이거나 또는 위쪽의 워드라인이면 상기 프로그램될 셀을 로컬 부스팅 방식으로 프로그램하도록 하는 상기 타이밍 제어신호를 발생하고, 기준 워드라인 아래쪽의 워드라인이면 상기 프로그램될 셀을 셀프 부스팅 방식으로 프로그램하는 타이밍 제어신호를 발생하는 것을 특징으로 하는 불휘발성 메모리 장치.
  13. 제 12 항에 있어서,
    상기 로컬 부스팅 방식으로 프로그램하도록 하는 타이밍 제어신호는 상기 선택 워드라인의 아래쪽 또는 위쪽의 워드라인들 중 적어도 하나의 워드라인으로 로컬 전압이 인가되도록 하는 것을 특징으로 하는 불휘발성 메모리 장치.
  14. 제 13 항에 있어서, 상기 로컬 전압이 인가되는 워드라인은,
    상기 기준 워드라인과 인접하거나 또는 상기 기준워드라인의 위쪽의 워드라 인인 것을 특징으로 하는 불휘발성 메모리 장치.
  15. 제 13 항에 있어서,
    2개 이상의 워드라인으로 상기 로컬 전압이 인가되는 경우, 각각의 워드라인으로 인가되는 로컬 전압의 레벨은 서로 다른 것을 특징으로 하는 불휘발성 메모리 장치.
  16. 제 12 항에 있어서,
    상기 로컬 부스팅 방식으로 프로그램하도록 하는 타이밍 제어신호는 미리 결정된 적어도 하나의 로컬 워드라인으로 로컬 전압이 인가되도록 하는 것을 특징으로 하는 불휘발성 메모리 장치.
  17. 제 16 항에 있어서, 상기 로컬 워드라인은,
    상기 기준 워드라인과 인접하거나 또는 상기 기준워드라인의 위쪽의 워드라인인 것을 특징으로 하는 불휘발성 메모리 장치.
  18. 제 16 항에 있어서,
    2개 이상의 로컬 워드라인으로 상기 로컬 전압이 인가되는 경우, 각각의 로컬 워드라인으로 인가되는 로컬 전압들의 레벨은 복수의 레벨들 중 어느 하나인 것을 특징으로 하는 방법.
  19. 제 18 항에 있어서,
    상기 로컬 워드라인들은 서로 다른 레벨의 로컬 전압이 인가되는 것을 특징으로 하는 방법.
  20. 제 18 항에 있어서,
    상기 로컬 워드라인들은 복수의 그룹으로 나누어 각각의 그룹별로 서로 다른 레벨의 로컬 전압이 인가되는 것을 특징으로 하는 방법.
  21. 제 12 항에 있어서,
    상기 전압 발생부는 상기 타이밍 제어신호에 응답하여 적어도 하나의 고전압, 적어도 하나의 판독전압, 및 적어도 하나의 로컬전압을 발생하는 것을 특징으로 하는 불휘발성 메모리 장치.
  22. 제 21 항에 있어서,
    상기 워드라인 드라이버는 상기 복수의 워드라인들에 대응하는 복수의 워드라인 드라이버 유닛들을 구비하며,
    상기 복수의 워드라인 드라이버 유닛들 중 프로그램 동작 시 상기 로컬 전압을 출력할 수 있는 워드라인 드라이버 유닛들 각각은 상기 타이밍 제어신호에 응답하여 상기 적어도 하나의 고전압, 상기 적어도 하나의 판독전압, 및 상기 적어도 하나의 로컬 전압들 중 어느 하나를 출력하고,
    나머지 워드라인 드라이버 유닛들 각각은 상기 타이밍 제어신호에 응답하여 상기 적어도 하나의 고전압, 및 상기 적어도 하나의 판독전압 중 어느 하나를 출력하는 것을 특징으로 하는 불휘발성 메모리 장치.
  23. 제 22 항에 있어서,
    상기 로컬 전압을 출력할 수 있는 워드라인 드라이버 유닛들 각각은,
    상기 타이밍 제어신호에 응답하여 상기 적어도 하나의 고전압을 스위칭하여 출력하는 적어도 하나의 고전압 스위치;
    상기 타이밍 제어신호에 응답하여 상기 적어도 하나의 판독 전압을 스위칭하여 출력하는 적어도 하나의 판독전압 스위치; 및
    상기 타이밍 제어신호에 응답하여 상기 적어도 하나의 로컬 전압을 스위칭하여 출력하는 적어도 하나의 로컬전압 스위치를 구비하며,
    상기 나머지 워드라인 드라이버 유닛들 각각은,
    상기 타이밍 제어신호에 응답하여 상기 적어도 하나의 고전압을 스위칭하여 출력하는 적어도 하나의 고전압 스위치; 및
    상기 타이밍 제어신호에 응답하여 상기 적어도 하나의 판독 전압을 스위칭하여 출력하는 적어도 하나의 판독전압 스위치를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치.
  24. 제 21 항에 있어서,
    상기 고전압은 프로그램 전압, 패스 전압, 및 독출 전압을 포함하고,
    상기 판독 전압은 0_판독 전압 및 1_판독전압을 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  25. 제 12 항에 있어서,
    상기 불휘발성 메모리 셀은 단일 레벨 셀(single level cell)인 것을 특징으로 하는 불휘발성 메모리 장치.
  26. 제 12 항에 있어서,
    상기 불휘발성 메모리 셀은 다중 레벨 셀(multi level cell)인 것을 특징으로 하는 불휘발성 메모리 장치.
  27. 전기적으로 프로그램과 소거가 가능한 복수의 메모리 셀들이 직렬연결된 복수의 셀 스트링들과, 대응하는 상기 복수의 메모리 셀들의 제어 게이트에 연결되는 복수의 워드라인들을 구비하는 불휘발성 메모리 장치를 프로그램하는 방법에 있어서,
    프로그램될 셀의 어드레스를 수신하는 단계;
    상기 수신된 어드레스에 응답하여 선택된 셀에 연결되는 선택 워드라인의 아래쪽 또는 위쪽의 워드라인들 중 적어도 하나의 워드라인으로 로컬 전압을 인가하고, 나머지 워드라인들로는 패스 전압을 인가하는 단계; 및
    소정의 시간이 지난 후 상기 선택 워드라인으로 프로그램 전압을 인가하는 단계를 구비하는 것을 특징으로 하는 방법.
  28. 전기적으로 프로그램과 소거가 가능한 복수의 메모리 셀들이 직렬연결된 복수의 셀 스트링들과, 대응하는 상기 복수의 메모리 셀들의 제어 게이트에 연결되는 복수의 워드라인들을 구비하는 불휘발성 메모리 장치를 프로그램하는 방법에 있어서,
    프로그램될 셀의 어드레스를 수신하는 단계;
    적어도 하나의 로컬 워드라인으로 로컬 전압을 인가하고, 나머지 워드라인들로는 패스 전압을 인가하는 단계; 및
    소정의 시간이 지난 후 상기 수신된 어드레스에 대응하여 선택된 셀에 연결된 선택 워드라인으로 프로그램 전압을 인가하는 단계를 구비하는 것을 특징으로 하는 방법.
KR1020060069977A 2006-07-25 2006-07-25 하이브리드 로컬 부스팅 방식을 이용한 불휘발성 메모리장치의 프로그램 방법 KR100800479B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060069977A KR100800479B1 (ko) 2006-07-25 2006-07-25 하이브리드 로컬 부스팅 방식을 이용한 불휘발성 메모리장치의 프로그램 방법
US11/776,729 US7692967B2 (en) 2006-07-25 2007-07-12 Method of programming a nonvolatile memory device using hybrid local boosting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060069977A KR100800479B1 (ko) 2006-07-25 2006-07-25 하이브리드 로컬 부스팅 방식을 이용한 불휘발성 메모리장치의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20080010032A KR20080010032A (ko) 2008-01-30
KR100800479B1 true KR100800479B1 (ko) 2008-02-04

Family

ID=38986083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060069977A KR100800479B1 (ko) 2006-07-25 2006-07-25 하이브리드 로컬 부스팅 방식을 이용한 불휘발성 메모리장치의 프로그램 방법

Country Status (2)

Country Link
US (1) US7692967B2 (ko)
KR (1) KR100800479B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101487524B1 (ko) 2008-08-27 2015-01-29 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
US8194455B2 (en) 2009-02-06 2012-06-05 Samsung Electronics Co., Ltd. Methods for programming nonvolatile memory devices
KR20100090968A (ko) * 2009-02-09 2010-08-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR101523677B1 (ko) 2009-02-26 2015-05-28 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법 그리고 그것을 포함하는 메모리 시스템
JP5259505B2 (ja) * 2009-06-26 2013-08-07 株式会社東芝 半導体記憶装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960035654A (ko) * 1995-03-31 1996-10-24 김광호 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법
JP2000048581A (ja) 1998-07-28 2000-02-18 Sony Corp 不揮発性半導体記憶装置
JP2000149578A (ja) 1998-11-10 2000-05-30 Sony Corp 不揮発性半導体記憶装置およびそのデータ書き込み方法
JP2001015717A (ja) 1999-06-30 2001-01-19 Toshiba Corp 不揮発性半導体記憶装置
KR20020047770A (ko) * 2000-12-14 2002-06-22 윤종용 스트링 선택 라인에 유도되는 노이즈 전압으로 인한프로그램 디스터브를 방지할 수 있는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법
WO2005078733A2 (en) 2004-02-06 2005-08-25 Sandisk Corporation Self-boosting system for flash memory cells
KR20060068227A (ko) * 2004-12-16 2006-06-21 주식회사 하이닉스반도체 개선된 구조를 가지는 플래쉬 메모리 장치의 블록 스위치회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3805867B2 (ja) * 1997-09-18 2006-08-09 株式会社東芝 不揮発性半導体記憶装置
KR100502412B1 (ko) 2002-10-23 2005-07-19 삼성전자주식회사 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
JP3863485B2 (ja) 2002-11-29 2006-12-27 株式会社東芝 不揮発性半導体記憶装置
US7099193B2 (en) * 2003-09-08 2006-08-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device, electronic card and electronic apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960035654A (ko) * 1995-03-31 1996-10-24 김광호 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법
JP2000048581A (ja) 1998-07-28 2000-02-18 Sony Corp 不揮発性半導体記憶装置
JP2000149578A (ja) 1998-11-10 2000-05-30 Sony Corp 不揮発性半導体記憶装置およびそのデータ書き込み方法
JP2001015717A (ja) 1999-06-30 2001-01-19 Toshiba Corp 不揮発性半導体記憶装置
KR20020047770A (ko) * 2000-12-14 2002-06-22 윤종용 스트링 선택 라인에 유도되는 노이즈 전압으로 인한프로그램 디스터브를 방지할 수 있는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법
WO2005078733A2 (en) 2004-02-06 2005-08-25 Sandisk Corporation Self-boosting system for flash memory cells
KR20060068227A (ko) * 2004-12-16 2006-06-21 주식회사 하이닉스반도체 개선된 구조를 가지는 플래쉬 메모리 장치의 블록 스위치회로

Also Published As

Publication number Publication date
US7692967B2 (en) 2010-04-06
US20080025098A1 (en) 2008-01-31
KR20080010032A (ko) 2008-01-30

Similar Documents

Publication Publication Date Title
US7852682B2 (en) Flash memory device and program method of flash memory device using different voltages
KR100621634B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
US7518920B2 (en) Flash memory device including a dummy cell
US7839688B2 (en) Flash memory device with improved programming operation voltages
US7142460B2 (en) Flash memory device with improved pre-program function and method for controlling pre-program operation therein
US8780630B2 (en) Operating method of semiconductor device
US7512002B2 (en) Non-volatile memory device and programming, reading and erasing methods thereof
US8576635B2 (en) Nonvolatile memory device and method of operating the same
US20090238007A1 (en) Method of supplying an operating voltage of a flash memory device
US20130250697A1 (en) Semiconductor memory device and operating method thereof
US20080084749A1 (en) Circuit and method generating program voltage for non-volatile memory device
JP2007305204A (ja) 不揮発性半導体記憶装置
KR20100090968A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR100800479B1 (ko) 하이브리드 로컬 부스팅 방식을 이용한 불휘발성 메모리장치의 프로그램 방법
US7768833B2 (en) Method of programming non-volatile memory device
US8804426B2 (en) Methods of operating semiconductor device
US8264887B2 (en) Nonvolatile memory device and method of programming the same
KR20100013950A (ko) 플래시 메모리 장치 및 이의 프로그램 방법
KR101402230B1 (ko) 더미 셀을 포함하는 불휘발성 메모리 장치 및 그것의프로그램 방법
KR20100022228A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR100908540B1 (ko) 낸드 플래시 메모리 장치
KR20130006299A (ko) 반도체 장치의 동작 방법
KR20090069861A (ko) 비휘발성 메모리 장치의 프로그램 방법
KR101014904B1 (ko) 불휘발성 메모리 소자 및 그 프로그램 방법
KR20100022226A (ko) 불휘발성 메모리 소자의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 13