JP2009531806A5 - - Google Patents

Download PDF

Info

Publication number
JP2009531806A5
JP2009531806A5 JP2009503138A JP2009503138A JP2009531806A5 JP 2009531806 A5 JP2009531806 A5 JP 2009531806A5 JP 2009503138 A JP2009503138 A JP 2009503138A JP 2009503138 A JP2009503138 A JP 2009503138A JP 2009531806 A5 JP2009531806 A5 JP 2009531806A5
Authority
JP
Japan
Prior art keywords
program
pulses
charge storage
pulse
application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009503138A
Other languages
English (en)
Other versions
JP4669065B2 (ja
JP2009531806A (ja
Filing date
Publication date
Priority claimed from US11/392,265 external-priority patent/US7327608B2/en
Priority claimed from US11/391,811 external-priority patent/US7330373B2/en
Application filed filed Critical
Priority claimed from PCT/US2007/064064 external-priority patent/WO2007112213A2/en
Publication of JP2009531806A publication Critical patent/JP2009531806A/ja
Publication of JP2009531806A5 publication Critical patent/JP2009531806A5/ja
Application granted granted Critical
Publication of JP4669065B2 publication Critical patent/JP4669065B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (23)

  1. 複数の電荷蓄積素子を備える不揮発性メモリシステムをプログラムする方法であって、
    電荷ポンプによりプログラムパルスを順次提供するステップであって、前記複数の電荷蓄積素子をプログラムするプログラミングサイクル中に少なくともいくつかのパルスの各々の振幅は従来のパルスに比べて増加し、プログラムパルスの振幅が増加すると共に、プログラムパルスの実効プログラム時間が減少するステップと、
    電荷ポンプによって提供されるパルスの種々の振幅を伝える信号に応じて複数のプログラム時間制御信号を生成するステップであって、前記プログラム時間制御信号により、電荷蓄積素子に対するプログラムパルスの印加に配分されるプログラム時間の値は複数回にわたり調整され、この値は前記複数の電荷蓄積素子を所定の状態までプログラムするためのパルス数を減少させるために、プログラムパルスの実効プログラム時間を概ね一定に保つ値であるステップと、
    を含む方法。
  2. 請求項1記載の方法であって、
    前記生成するステップは、電荷蓄積素子に対する前記プログラミングサイクル中に電荷ポンプによって提供されるパルスの数または振幅を伝える複数のインジケータ信号を生成する方法。
  3. 請求項2記載の方法であって、
    プログラム時間制御信号はインジケータ信号に応じて生成され、これにより電荷蓄積素子に対する前記プログラミングサイクルの少なくとも一部分では、電荷ポンプによってn個のプログラムパルスが提供されるたびにプログラムパルスの印加に配分されるプログラム時間が増加し、nは正の整数である方法。
  4. 請求項3記載の方法であって、
    プログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中に前記複数の電荷蓄積素子をプログラムするために所定の数のパルスが提供された後、電荷ポンプによってn個のプログラムパルスが提供されるたびに増加する方法。
  5. 請求項4記載の方法であって、
    プログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中に前記複数の電荷蓄積素子をプログラムするために所定の数のプログラムパルスが提供されるまで増加しない方法。
  6. 請求項2記載の方法であって、
    インジケータ信号に応じて生成されるプログラム時間制御信号により、プログラムパルスの印加に配分されるプログラム時間は、電荷蓄積素子に対する前記プログラミングサイクルの少なくとも一部分では、電荷ポンプによって提供されるプログラムパルスの振幅がn回漸増するたびに増加し、nは正の整数である方法。
  7. 請求項6記載の方法であって、
    プログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中にプログラムパルスの振幅が所定の回数にわたって漸増した後、電荷ポンプによって提供されるプログラムパルスの振幅がn回漸増するたびに増加する方法。
  8. 請求項7記載の方法であって、
    プログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中にプログラムパルスの振幅が所定の回数にわたり漸増するまで増加しない方法。
  9. 請求項3,6,7記載の方法であって、
    nの値は1である方法。
  10. 請求項2記載の方法であって、
    前記インジケータ信号のうちの少なくとも1つのインジケータ信号と前記複数のプログラム時間制御信号とにより、電荷蓄積素子に対するプログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中に1度だけ、より高い値に調整され、これにより前記複数の電荷蓄積素子を所定の状態までプログラムするためのパルス数は減少する方法。
  11. 請求項2記載の方法であって、
    前記インジケータ信号は、電荷ポンプの任意の出力の振幅を使わずに生成される方法。
  12. 不揮発性メモリシステムであって、
    複数の電荷蓄積素子と、
    プログラムパルスを順次提供する電荷ポンプであって、前記複数の電荷蓄積素子をプログラムするプログラミングサイクル中に少なくともいくつかのパルスの各々の振幅は従来のパルスに比べて増加し、プログラムパルスの振幅が増加すると共に、プログラムパルスの実効プログラム時間が減少する電荷ポンプと、
    電荷ポンプによって提供されるパルスの種々の振幅を伝える信号に応じて複数のプログラム時間制御信号を生成する装置であって、前記プログラム時間制御信号により、電荷蓄積素子に対するプログラムパルスの印加に配分されるプログラム時間の値は複数回にわたり調整され、この値は前記複数の電荷蓄積素子を所定の状態までプログラムするためのパルス数を減少させるために、プログラムパルスの実効プログラム時間を概ね一定に保つ値である装置と、
    を備えるシステム。
  13. 請求項12記載のシステムであって、
    前記装置は、
    電荷ポンプによって提供されるパルスの振幅を伝える複数のインジケータ信号を生成する第1の回路と
    前記インジケータ信号に応じて複数のプログラム時間制御信号を生成する第2のプログラム時間制御回路であって、電荷蓄積素子に対するプログラムパルスの印加に配分されるプログラム時間の値は、前記複数の電荷蓄積素子を所定の状態までプログラムするためのパルス数を減少させる値に調整される第2のプログラム時間制御回路と、
    を備えるシステム。
  14. 請求項13記載のシステムであって、
    前記複数のインジケータ信号は、電荷蓄積素子に対する前記プログラミングサイクル中に電荷ポンプによって提供されるプログラムパルスの数を伝えるシステム。
  15. 請求項14記載のシステムであって、
    インジケータ信号に応じて前記第2のプログラム時間制御回路によって生成されるプログラム時間制御信号により、プログラムパルスの印加に配分されるプログラム時間は、電荷蓄積素子に対する前記プログラミングサイクルの少なくとも一部分では、電荷ポンプによってn個のプログラムパルスが提供されるたびに増加し、nは正の整数であるシステム。
  16. 請求項14記載のシステムであって、
    プログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中に前記複数の電荷蓄積素子をプログラムするために所定の数のパルスが提供された後、電荷ポンプによってn個のプログラムパルスが提供されるたびに増加するシステム。
  17. 請求項16記載のシステムであって、
    プログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中に前記複数の電荷蓄積素子をプログラムするために所定の数のプログラムパルスが提供されるまで増加しないシステム。
  18. 請求項13記載のシステムであって、
    インジケータ信号に応じて前記第2のプログラム時間制御回路によって生成されるプログラム時間制御信号により、プログラムパルスの印加に配分されるプログラム時間は、電荷蓄積素子に対する前記プログラミングサイクルの少なくとも一部分では、電荷ポンプによって提供されるプログラムパルスの振幅がn回漸増するたびに増加し、nは正の整数であるシステム。
  19. 請求項18記載のシステムであって、
    プログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中にプログラムパルスの振幅が所定の回数にわたって漸増した後、電荷ポンプによって提供されるプログラムパルスの振幅がn回漸増するたびに増加するシステム。
  20. 請求項19記載のシステムであって、
    プログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中にプログラムパルスの振幅が所定の回数にわたり漸増するまで増加しないシステム。
  21. 請求項15,16,18記載のシステムであって、
    nの値は1である方法。
  22. 請求項13記載のシステムであって、
    前記インジケータ信号のうちの少なくとも1つのインジケータ信号と前記複数のプログラム時間制御信号とにより、電荷蓄積素子に対するプログラムパルスの印加に配分されるプログラム時間は、前記プログラミングサイクル中に1度だけ、より高い値に調整され、これにより前記複数の電荷蓄積素子を所定の状態までプログラムするためのパルス数は減少するシステム。
  23. 請求項13記載のシステムであって、
    前記インジケータ信号は、電荷ポンプの任意の出力の振幅を使わずに生成されるシステム。
JP2009503138A 2006-03-28 2007-03-15 プログラミング速度を向上させるプログラミング電圧に応じたプログラム時間調整 Expired - Fee Related JP4669065B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/392,265 US7327608B2 (en) 2006-03-28 2006-03-28 Program time adjustment as function of program voltage for improved programming speed in programming method
US11/391,811 US7330373B2 (en) 2006-03-28 2006-03-28 Program time adjustment as function of program voltage for improved programming speed in memory system
PCT/US2007/064064 WO2007112213A2 (en) 2006-03-28 2007-03-15 Program time adjustment as function of program voltage for improved programming speed

Publications (3)

Publication Number Publication Date
JP2009531806A JP2009531806A (ja) 2009-09-03
JP2009531806A5 true JP2009531806A5 (ja) 2010-04-30
JP4669065B2 JP4669065B2 (ja) 2011-04-13

Family

ID=38541790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009503138A Expired - Fee Related JP4669065B2 (ja) 2006-03-28 2007-03-15 プログラミング速度を向上させるプログラミング電圧に応じたプログラム時間調整

Country Status (6)

Country Link
EP (1) EP2005439B1 (ja)
JP (1) JP4669065B2 (ja)
KR (1) KR101312503B1 (ja)
AT (1) ATE515035T1 (ja)
TW (1) TWI340389B (ja)
WO (1) WO2007112213A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7330373B2 (en) 2006-03-28 2008-02-12 Sandisk Corporation Program time adjustment as function of program voltage for improved programming speed in memory system
KR101893864B1 (ko) * 2012-02-06 2018-08-31 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템
US11694751B2 (en) * 2019-11-30 2023-07-04 Semibrain Inc. Logic compatible flash memory programming with a pulse width control scheme

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3807744B2 (ja) 1995-06-07 2006-08-09 マクロニクス インターナショナル カンパニイ リミテッド 可変プログラムパルス高及びパルス幅によるページモードフラッシュメモリ用自動プログラミングアルゴリズム
US5991201A (en) 1998-04-27 1999-11-23 Motorola Inc. Non-volatile memory with over-program protection and method therefor
JP4170682B2 (ja) * 2002-06-18 2008-10-22 株式会社東芝 不揮発性半導体メモリ装置
US7110298B2 (en) * 2004-07-20 2006-09-19 Sandisk Corporation Non-volatile system with program time control
JP2007115359A (ja) * 2005-10-21 2007-05-10 Oki Electric Ind Co Ltd 半導体メモリのデータ書込方法

Similar Documents

Publication Publication Date Title
TW200632922A (en) High speed programming system with reduced over programming
JP2008507802A5 (ja)
JP2020533668A5 (ja)
JP2009205793A5 (ja)
KR102436992B1 (ko) 리프레시 제어 장치
US20120075908A1 (en) Resistive Random Access Memory and Verifying Method Thereof
JP2013543612A5 (ja)
JP6924204B2 (ja) 超音波デバイスにおけるパラメータ転送用の直列インタフェース
TWI733789B (zh) 用於控制超音波裝置的多位準脈衝器之發送產生器以及相關的方法和設備
KR101212739B1 (ko) 비휘발성 메모리장치 및 이의 동작방법
JP2019509842A5 (ja)
JP2014142988A5 (ja)
JP2009531806A5 (ja)
JP2006172702A5 (ja)
JP2008071477A5 (ja)
US11379394B2 (en) Methods and devices that utilize hardware to move blocks of operating parameter data from memory to a register set
WO2008054986A3 (en) Faster programming of highest multi-level state for non-volatile memory
WO2008055184A3 (en) Programming pulse generator for nonvolatile nand-memory
US9183919B2 (en) Semiconductor device
KR101239682B1 (ko) 내부전압생성회로 및 반도체 집적회로
TW201603021A (zh) 用於相變化記憶體之交錯式寫入與驗證
TW200717539A (en) Internal signal generator for use in semiconductor memory device
JP2006040518A (ja) データ出力時にddr動作を行う不揮発性メモリ装置及びデータ出力方法
KR101047003B1 (ko) 프리차지신호 생성회로 및 반도체 메모리 장치
KR101003121B1 (ko) 반도체 메모리 장치의 리프레쉬 회로