JP2006172702A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006172702A5 JP2006172702A5 JP2005359515A JP2005359515A JP2006172702A5 JP 2006172702 A5 JP2006172702 A5 JP 2006172702A5 JP 2005359515 A JP2005359515 A JP 2005359515A JP 2005359515 A JP2005359515 A JP 2005359515A JP 2006172702 A5 JP2006172702 A5 JP 2006172702A5
- Authority
- JP
- Japan
- Prior art keywords
- selection line
- column selection
- command
- generation device
- signal generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 15
- 230000004913 activation Effects 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 2
Claims (10)
- 半導体メモリ装置のカラム選択線信号生成装置において、
コマンドがライト命令に連続して印加される場合には第１動作モードを有し、前記コマンドが前記ライト命令に連続して印加されない場合には第２動作モードを有し、カラム選択線イネーブル信号によりカラム選択線信号がイネーブルされ、前記カラム選択線信号の動作区間は前記第１及び第２動作モードで互いに異なることを特徴とするカラム選択線信号生成装置。 - 前記カラム選択線イネーブル信号は動作クロックサイクルに応じて印加された前記コマンドにより生成された動作活性化信号に応じて生成されることを特徴とする請求項１に記載のカラム選択線信号生成装置。
- 前記カラム選択線信号生成装置は、前記カラム選択線イネーブル信号が入力された場合に第１、第２区間制御信号に応じて互いに異なった動作区間を有するカラム選択線信号を生成するカラム選択線信号生成部と、
前記第１動作モードでは前記動作活性化信号に応じて前記第１区間制御信号を出力し、前記第２動作モードではカラム選択線ディスエーブル信号に応じて前記第１区間制御信号の遷移時点よりも遅い前記第２区間制御信号を出力する区間制御信号生成部と、を備えることを特徴とする請求項２に記載のカラム選択線信号生成装置。 - 前記カラム選択線ディスエーブル信号は前記動作クロックサイクルの次の動作クロックサイクルの第２動作クロックサイクルにより活性化されることを特徴とする請求項３に記載のカラム選択線信号生成装置。
- 前記コマンドは前記第１動作モードで前記第２動作クロックサイクルの次の動作クロックサイクルの第３動作クロックサイクルに応じて印加されることを特徴とする請求項４に記載のカラム選択線信号生成装置。
- 前記コマンドは前記第２動作モードで前記第３動作クロックサイクル以後の第４動作クロックサイクルに応じて印加されることを特徴とする請求項５に記載のカラム選択線信号生成装置。
- 半導体メモリ装置のカラム選択線信号生成装置において、コマンドがライト命令に連続して印加される場合には第１動作モードを有し、前記コマンドが前記ライト命令に連続して印加されない場合には第２動作モードを有し、前記コマンドにより生成されたカラム選択線イネーブル信号が入力される場合に第１，２区間制御信号に応じて前記第１，２動作モードで互いに異なったパルス区間を有するカラム選択線信号を生成するカラム選択線信号生成部と、
前記第１動作モードでは前記コマンドが印加される動作クロックサイクルの次の動作クロックサイクルの遷移時点と略一致するプリコマンドパルスに応じて前記第１区間制御信号を出力し、前記第２動作モードではディスエーブル信号に応じて前記第２区間制御信号を前記第１区間制御信号の遷移時点とは異にして出力する区間制御信号生成部と、を備えることを特徴とするカラム選択線信号生成装置。 - 前記プリコマンドパルスは前記第１動作モードで前記ディスエーブル信号よりも先に形成されることを特徴とする請求項７に記載のカラム選択線信号生成装置。
- 前記プリコマンドパルスは前記第２動作モードで前記ディスエーブル信号よりも遅く生成されることを特徴とする請求項８に記載のカラム選択線信号生成装置。
- 前記第１区間制御信号の遷移時点は前記第２区間遷移時点よりも早いことを特徴とする
請求項７に記載のカラム選択線信号生成装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2004-0104713 | 2004-12-13 | ||
| KR1020040104713A KR100610018B1 (ko) | 2004-12-13 | 2004-12-13 | 반도체 메모리 장치의 컬럼 선택선 신호 생성 장치 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006172702A JP2006172702A (ja) | 2006-06-29 |
| JP2006172702A5 true JP2006172702A5 (ja) | 2008-11-27 |
| JP5037006B2 JP5037006B2 (ja) | 2012-09-26 |
Family
ID=36583628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005359515A Expired - Fee Related JP5037006B2 (ja) | 2004-12-13 | 2005-12-13 | 半導体メモリ装置のカラム選択線信号生成装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7295488B2 (ja) |
| JP (1) | JP5037006B2 (ja) |
| KR (1) | KR100610018B1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100821573B1 (ko) * | 2006-04-05 | 2008-04-15 | 주식회사 하이닉스반도체 | 반도체 메모리의 컬럼 선택신호 생성장치 |
| DE102006029169B4 (de) * | 2006-06-24 | 2009-03-26 | Qimonda Ag | Speicherbaustein mit veränderbarer Spaltenselektionsdauer |
| KR100868251B1 (ko) * | 2007-03-22 | 2008-11-12 | 주식회사 하이닉스반도체 | 반도체 메모리장치 |
| KR100852002B1 (ko) * | 2007-05-14 | 2008-08-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 컬럼 선택신호의 펄스 폭 제어회로 |
| KR100881134B1 (ko) * | 2007-06-27 | 2009-02-02 | 주식회사 하이닉스반도체 | 컬럼 엑세스 제어 장치 |
| KR100924347B1 (ko) * | 2008-01-03 | 2009-10-30 | 주식회사 하이닉스반도체 | 컬럼 선택 신호 제어 장치 및 방법 |
| KR100967112B1 (ko) * | 2008-11-10 | 2010-07-05 | 주식회사 하이닉스반도체 | 출력 인에이블 신호 생성회로 |
| KR100980061B1 (ko) * | 2008-12-23 | 2010-09-03 | 주식회사 하이닉스반도체 | 제어신호 생성회로 |
| KR101020290B1 (ko) | 2009-01-12 | 2011-03-07 | 주식회사 하이닉스반도체 | 버스트모드 제어회로 |
| KR101047003B1 (ko) * | 2009-06-26 | 2011-07-06 | 주식회사 하이닉스반도체 | 프리차지신호 생성회로 및 반도체 메모리 장치 |
| KR101052078B1 (ko) * | 2010-02-26 | 2011-07-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 동작 방법 |
| US9563253B2 (en) | 2013-03-12 | 2017-02-07 | Intel Corporation | Techniques for power saving on graphics-related workloads |
| US9715909B2 (en) | 2013-03-14 | 2017-07-25 | Micron Technology, Inc. | Apparatuses and methods for controlling data timing in a multi-memory system |
| KR102686058B1 (ko) * | 2016-09-06 | 2024-07-17 | 에스케이하이닉스 주식회사 | 반도체장치 |
| US11462261B2 (en) * | 2019-10-10 | 2022-10-04 | Micron Technology, Inc. | Methods of activating input/output lines of memory devices, and related devices and systems |
| US11715503B2 (en) | 2021-03-26 | 2023-08-01 | Changxin Memory Technologies, Inc. | Signal generation circuit and memory |
| CN116072170A (zh) | 2021-11-03 | 2023-05-05 | 长鑫存储技术有限公司 | 存储器读写电路、存储器控制方法及电子设备 |
| CN116072169A (zh) * | 2021-11-03 | 2023-05-05 | 长鑫存储技术有限公司 | 存储器读写电路、存储器控制方法及电子设备 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0157289B1 (ko) * | 1995-11-13 | 1998-12-01 | 김광호 | 컬럼 선택 신호 제어회로 |
| US6038176A (en) * | 1997-12-10 | 2000-03-14 | Winbond Electronics Corporation | Presettable semiconductor memory device |
| JPH11306758A (ja) * | 1998-04-27 | 1999-11-05 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| JP2000021198A (ja) * | 1998-06-30 | 2000-01-21 | Mitsubishi Electric Corp | 同期型半導体集積回路装置 |
| JP2003059264A (ja) * | 2001-08-08 | 2003-02-28 | Hitachi Ltd | 半導体記憶装置 |
| US6972978B1 (en) * | 2002-03-15 | 2005-12-06 | Integrated Device Technology, Inc. | Content addressable memory (CAM) devices with block select and pipelined virtual sector look-up control and methods of operating same |
| KR100416622B1 (ko) * | 2002-04-27 | 2004-02-05 | 삼성전자주식회사 | 동기식 반도체 메모리장치의 컬럼 디코더 인에이블 타이밍제어방법 및 장치 |
| ITMI20021540A1 (it) | 2002-07-12 | 2004-01-12 | St Microelectronics Srl | Regolatore di tensione multifase di tipo buck |
| JP2004178729A (ja) * | 2002-11-28 | 2004-06-24 | Hitachi Ltd | 半導体記憶装置 |
-
2004
- 2004-12-13 KR KR1020040104713A patent/KR100610018B1/ko not_active IP Right Cessation
-
2005
- 2005-11-14 US US11/272,900 patent/US7295488B2/en not_active Expired - Fee Related
- 2005-12-13 JP JP2005359515A patent/JP5037006B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006172702A5 (ja) | ||
| CN100585735C (zh) | 同步型半导体存储装置 | |
| JP5038658B2 (ja) | 半導体メモリ素子 | |
| TW200620289A (en) | Voltage generation control circuit in semiconductor memory device and method thereof | |
| ATE529864T1 (de) | Pseudo-doppelportspeicher mit taktzyklusunabhängigem verhältnis zwischen erstem und zweitem speicherzugang | |
| JP2010015666A (ja) | ドメイン・クロッシング回路および方法。 | |
| TW200636724A (en) | Temperature sensor instruction signal generator and semiconductor memory device having the same | |
| WO2008094968A3 (en) | Clock circuitry for ddr-sdram memory controller | |
| CN105719685A (zh) | 半导体装置和驱动该半导体装置的方法 | |
| JP2011055048A5 (ja) | ||
| TWI266331B (en) | Parallel compression test circuit of memory device | |
| JP2012155641A5 (ja) | ||
| KR102115457B1 (ko) | 반도체 장치 및 그를 포함하는 반도체 시스템 | |
| TW200717520A (en) | Semiconductor memory device | |
| JP2008059735A (ja) | 半導体メモリ装置及びその駆動方法 | |
| CN103137177A (zh) | 管道锁存器控制电路和使用它的半导体集成电路 | |
| TW200701256A (en) | Synchronous semiconductor memory device | |
| JP2011018427A5 (ja) | ||
| TWI267081B (en) | Semiconductor memory device for controlling write recovery time | |
| TW200620322A (en) | Method for controlling time point for data output in synchronous memory device | |
| JP2008097804A5 (ja) | ||
| JP2008097806A5 (ja) | ||
| JP2009217926A5 (ja) | ||
| JP2010045762A5 (ja) | ||
| JP2011154771A (ja) | メモリシステム及び半導体記憶装置 |