JP2006172702A - 半導体メモリ装置のカラム選択線信号生成装置 - Google Patents

半導体メモリ装置のカラム選択線信号生成装置 Download PDF

Info

Publication number
JP2006172702A
JP2006172702A JP2005359515A JP2005359515A JP2006172702A JP 2006172702 A JP2006172702 A JP 2006172702A JP 2005359515 A JP2005359515 A JP 2005359515A JP 2005359515 A JP2005359515 A JP 2005359515A JP 2006172702 A JP2006172702 A JP 2006172702A
Authority
JP
Japan
Prior art keywords
selection line
column selection
command
signal
clock cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005359515A
Other languages
English (en)
Other versions
JP5037006B2 (ja
JP2006172702A5 (ja
Inventor
Sung-Min Hwang
黄性民
Saiyu Ri
李載雄
Sang-Seok Kang
姜▲サン▼錫
Chuzen Shin
辛忠善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006172702A publication Critical patent/JP2006172702A/ja
Publication of JP2006172702A5 publication Critical patent/JP2006172702A5/ja
Application granted granted Critical
Publication of JP5037006B2 publication Critical patent/JP5037006B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

【課題】 半導体メモリ装置のカラム選択線信号生成装置を提供することにある。
【解決手段】 半導体メモリ装置のカラム選択線信号生成装置において、コマンドがライト命令に連続して印加される場合には第１動作モードを有し、前記コマンドが前記ライト命令に連続して印加されない場合には第２動作モードを有し、カラム選択線イネーブル信号によりカラム選択線信号がイネーブルされ、前記カラム選択線信号の動作区間は前記第１及び第２動作モードで互いに異なることを特徴とする。
【選択図】 図２

Description

本発明は、半導体メモリ装置に係るもので、詳しくは、半導体メモリ装置のカラム選択線信号生成装置に関する。
半導体メモリ装置の動作特性を表す要素の中にｔＲＤＬというアクティブ・コマンドパラメーターがある。ｔＲＤＬは時間的な面からみたときにカラム選択線信号（ＣＳＬ）のサイクル数と密接に関連する。即ち、カラム選択線信号の以前のいくつかのサイクルの間に継続的にデータをライトする途中で、進行しているライト動作がロープリチャージ命令によりインターラプトされたとき、最後のデータが完全にライトされ、且つロープリチャージ命令が入力されるためには最低でもｔＲＤＬ区間が存在すべきであることを示す。
図６はｔＲＤＬを説明するためのタイミング図である。
図６を参照すると、ｔＲＤＬはライト命令によりデータＤｂ０，Ｄｂ１，Ｄｂ２，Ｄｂ３のうち最後のデータＤｂ３がビットラインに印加されてからロープリチャージ命令ＲＰＣが印加される時点までの時間である。
図７は従来の半導体メモリ装置でのカラム選択経路を示すブロック図である。
図７を参照すると、コマンドバッファ２２、カラム選択線イネーブル部２４、カラム選択線ディスエーブル部２５、カラム選択線ドライバ２６、ＰＤＴ発生器２７、ＩＯドライバ／ＭＵＸ２８、ビットラインセンスアンプ２９、及びメモリセルＭＣが図示される。
コマンドバッファ２２はコマンドＣＭＤが動作クロックＣＬＫに応ずるようにして動作活性化信号ＰＷＡＸまたはＰＣＡを出力する。
カラム選択線イネーブル部２４は動作活性化信号ＰＷＡＸまたはＰＣＡを受信してカラム選択線イネーブル信号ＰＣＳＬＥを出力する。
カラム選択線ディスエーブル部２５は動作活性化信号ＰＷＡＸまたはＰＣＡを受信した後、動作クロックサイクルの次の動作クロックサイクルに応じてカラム選択線ディスエーブル信号ＰＣＳＬＤを生成する。
カラム選択線ドライバ２６はカラム選択線イネーブル信号ＰＣＳＬＥ及びカラム選択線ディスエーブル信号ＰＣＳＬＤの制御を受けてカラム選択線信号ＣＳＬを出力する。
ＰＤＴ発生器２７はカラム選択線信号ＣＳＬを受信してＩＯドライバ／ＭＵＸ２８のイネーブル信号ＰＤＴを出力する。
ライトされるデータは、カラム選択線信号ＣＳＬがハイ状態にある場合にはトランジスタＴＲ１がオン状態となり、ＩＯドライバ／ＭＵＸ２８もＰＤＴ信号によりイネーブルされて、ビットラインセンスアンプ２９によりセンシングされビットラインＢＬ／ＢＬＢに印加される。そして、前記データは最終的にメモリセルＭＣにライトされる。
図８は図７のカラム選択線信号ＣＳＬが生成される過程を示すタイミング図である。
図８を参照すると、動作クロックＣＬＫ、コマンドＷＲ１，ＷＲ２，ＲＤ、動作活性化信号ＰＷＡＸ，ＰＣＡ、カラム選択線イネーブル信号ＰＣＳＬＥ、カラム選択線ディスエーブル信号ＰＣＳＬＤ、及びカラム選択線信号ＣＳＬが図示される。コマンドは図７でのＣＭＤであり、図８では具体的な動作のライトＷＲ１，ＷＲ２またはリードＲＤとして示す。
まず、ライト命令ＷＲ１が印加され、動作クロックＣＬＫでの動作クロックサイクルに応じてライト活性化信号ＰＷＡＸが生成される。
ライト活性化信号ＰＷＡＸに応じてカラム選択線イネーブル信号ＰＣＳＬＥが生成され、カラム選択線イネーブル信号ＰＣＳＬＥによりカラム選択線信号ＣＳＬが活性化される。
動作クロックサイクルよりも１動作クロックサイクル以後の第２動作クロックサイクルに応じてカラム選択線ディスエーブル信号ＰＣＳＬＤが生成され、カラム選択線ディスエーブル信号ＰＣＳＬＤによりカラム選択線信号ＣＳＬが非活性化される。
次いで、ライト命令ＷＲ２が印加された後、ライト命令ＷＲ１が応ずる動作クロックサイクルよりも２動作サイクル以後の第３動作クロックサイクルに応じてライト活性化信号ＰＷＡＸが生成されて、ライト命令ＷＲ１が印加された場合と同一な過程によりカラム選択線信号ＣＳＬが生成される。
第３動作クロックサイクル以後の動作クロックサイクルに応じてリード活性化信号ＰＣＡが生成される場合、リード活性化信号ＰＣＡに応じてカラム選択線イネーブル信号ＰＣＳＬＥが生成される。そして、カラム選択線イネーブル信号ＰＣＳＬＥに応じてカラム選択線信号ＣＳＬが活性化される。
第３動作クロックサイクル以後の動作クロックサイクルよりも１動作クロックサイクル以後の動作クロックサイクルに応じてカラム選択線ディスエーブル信号ＰＣＳＬＤが生成され、カラム選択線ディスエーブル信号ＰＣＳＬＤによりカラム選択線信号ＣＳＬは非活性化される。
リード活性化信号ＰＣＡの代わりにライト活性化信号ＰＷＡＸが生成される場合、即ち、リード命令ＲＤの代わりにライト命令が印加される場合にはカラム選択線イネーブル信号の生成がライト活性化信号ＰＷＡＸに応じて生成されることを除き、カラム選択線信号ＣＳＬは同一な過程により活性化され非活性化される。
上述のように、カラム選択線信号はカラム選択線イネーブル信号に応じて活性化され、カラム選択線イネーブル信号が生成される動作クロックサイクルよりも１動作クロックサイクル後の第２動作クロックサイクルに応じて生成されたカラム選択線ディスエーブル信号により非活性化される形態の単一動作モードだけを有する。
ところが、ライト命令以後にビットラインプリチャージが行われる場合において、メモリセルにライトされるデータ中で最後のデータがビットラインに印加された後、メモリセルに完全にライトされる以前にメモリセルのワードラインがディスエーブルされて、メモリセルに最後のデータが正しくライトされないとの問題点があった。これはビットラインセンスアンプの駆動能力がＩＯドライバのそれよりも劣るからである。従って、駆動能力が優秀なＩＯドライバによる駆動時間を一層増加させなければならない。
そこで、本発明の目的は、カラム選択線信号がコマンドの印加形態に従い互いに異なった形態の動作モードを有することができるカラム選択線信号生成装置及び方法を提供することにある。
本発明の他の目的は、従来のメモリセルに完全にライトされる以前にビットラインのプリチャージが行われることにより、メモリセルに最後のデータが正しくライトされないとの問題を改善することができるカラム選択線信号生成装置及び方法を提供することにある。
本発明のまた他の目的は、プリチャージ以前のライト動作整理時間ｔＲＤＬは速くすることにより、プリチャージ前のライト動作整理時間のマージンが広くなってメモリセルにライトされるデータの損失を減らし得るカラム選択線信号生成装置及び方法を提供することにある。
本発明のまた他の目的は、コマンドがライト命令に連続して印加される場合にカラム選択線信号の幅を広くして、ＩＯドライバの駆動時間を長くし、メモリセルにデータライトが速く行われるようにして、ロープリチャージ時点を速くすることができるカラム選択線信号生成装置及び方法を提供することにある。
本発明のまた他の目的は、ロープリチャージ時点を速くすることにより、高速動作を可能にするカラム選択回路を備えた半導体メモリ装置を提供することにある。
このような目的を達成するために本発明の好適な一実施形態による半導体メモリ装置のカラム選択線信号生成装置は、コマンドがライト命令に連続して印加される場合には第１動作モードを有し、前記コマンドが前記ライト命令に連続して印加されない場合には第２動作モードを有し、イネーブル信号が入力された場合には第１，２区間制御信号に応じて前記第１，２動作モードで互いに異なったパルス区間を有するカラム選択線信号を生成するカラム選択線信号生成部と、前記第１動作モードではコマンド活性化信号により前記第１区間制御信号を出力し、前記第２動作モードではカラム選択線ディスエーブル信号により前記第１区間制御信号の遷移時点とは異なった前記第２区間制御信号を出力する区間制御信号生成部と、を備えることを特徴とする。
ここで、前記イネーブル信号は動作クロックサイクルに応じて印加された前記コマンドにより生成された動作活性化信号に応じて生成されることができる。
また、前記第１区間制御信号の遷移時点は前記第２区間遷移時点よりも早いことが好ましい。
また、前記第１区間制御信号は前記コマンドに応じて遷移されることが好ましい。
また、前記第２区間制御信号は前記動作クロックサイクルの次の動作クロックサイクルの第２動作クロックサイクルにより生成されたディスエーブル信号に応じて遷移されることが好ましい。
また、前記コマンドは前記第１動作モードで前記第２動作クロックサイクルの次の動作クロックサイクルの第３動作クロックサイクルに応じて印加されることが好ましい。
また、前記コマンドは前記第２動作モードで前記第３動作クロックサイクル後の第４動作クロックサイクルに応じて印加されることが好ましい。
本発明の好適な他の実施形態による半導体メモリ装置のカラム選択線信号生成装置は、コマンドがライト命令に連続して印加される場合には第１動作モードを有し、前記コマンドが前記ライト命令に連続して印加されない場合には第２動作モードを有し、前記コマンドにより生成されるイネーブル信号が入力された場合に第１，２区間制御信号に応じて前記第１，２動作モードで互いに異なったパルス区間を有するカラム選択線信号を生成するカラム選択線信号生成部と、前記第１動作モードでは前記コマンドが印加される動作クロックサイクルの次の動作クロックサイクルと遷移時点が略一致するプリコマンドパルスに応じて前記第１区間制御信号を出力し、前記第２動作モードではディスエーブル信号に応じて前記第２区間制御信号を前記第１区間制御信号の遷移時点とは異なるように出力する区間制御信号生成部と、を備える。
ここで、前記プリコマンドパルスは前記第１動作モードで前記ディスエーブル信号に先立って生成されることが好ましい。
また、前記プリコマンドパルスは前記第２動作モードで前記ディスエーブル信号よりも遅く生成されることが好ましい。
また、前記第１区間制御信号の遷移時点は前記第２区間遷移時点よりも早いことが好ましい。
本発明の好適な更に他の実施形態による半導体メモリ装置は、一つのアクセストランジスタとストレージキャパシタからなる単位メモリセルが行と列の交差点にマトリックス形態に連結されたメモリブロックを複数として有するメモリセルアレイと、前記メモリセルの行を選択するためのロー選択回路と、コマンドがライト命令に連続して印加される場合には第１動作モードを有し、前記コマンドが前記ライト命令に連続して印加されない場合には第２動作モードを有し、イネーブル信号が入力される場合には第１，２区間制御信号に応じて前記第１，２動作モードで互いに異なったパルス区間を有するカラム選択線信号を生成するカラム選択線信号生成部と、前記第１動作モードでは前記第１区間制御信号を出力し、前記第２動作モードでは前記第１区間制御信号の遷移時点とは異なった前記第２区間制御信号を出力する区間制御信号生成部と、を備えて、前記メモリセルの列を選択するためのカラム選択回路を有することを特徴とする。
ここで、前記区間制御信号生成部は、前記第１動作モードではコマンド活性化信号により第１区間制御信号を出力し、第２動作モードではカラム選択線ディスエーブル信号により第２区間制御信号を出力することが好ましい。
本発明の好適な更に他の実施形態に従い、データアクセスのためにメモリセルと連結されるカラムラインを選択するためにカラム選択線信号を用いる半導体メモリ装置でのカラム線選択信号生成回路は、前記データアクセスのためのコマンドが設定された連続ウィンド区間内でライト命令に連続して印加されるかどうかをチェックする連続判定部と、前記連続判定部に動作的に連結され、連続されるかどうかに従い互いに異なったパルス区間を有するカラム選択線信号を差別的に生成する信号生成部と、を備えることを特徴とする。
ここで、前記連続ウィンド区間は前記コマンドが応答する動作クロックサイクルから、該動作クロックサイクルよりも２サイクル以前の動作クロックサイクルに応じてライト命令が入力される区間であることが好ましい。
このような目的を達成するために本発明の好適な更に他の実施形態により、データアクセスのためにメモリセルと連結されるカラムラインを選択するカラム選択回路を備えた半導体メモリ装置でのカラム選択線信号生成方法は、前記データアクセスのためのコマンドが設定された連続ウィンド区間内でライト命令に連続して印加されるかどうかに従い、互いに異なったパルス区間を有するカラム選択線信号を差別的に生成することを特徴とする。
本発明は、改善されたカラム選択線信号生成装置を提供することにより、カラム選択線信号がコマンドの印加形態に従い互いに異なった形態の動作モードを有するという効果がある。
また、本発明は、カラム選択線信号生成装置は改善されたカラム選択線信号発生装置を提供することにより、最後のデータがメモリセルにライトされる前に前記ビットラインのプリチャージが行われる問題を減少させて前記メモリセルに最後のデータまで損傷されずにライトされることができるとの効果がある。
また、本発明は、改善されたカラム選択信号生成装置を提供することにより、プリチャージ前のライト動作整理時間ｔＲＤＬを速く持ってくるようにし、前記プリチャージ前ライト動作整理時間のマージンが広くなってメモリセルにライトされるデータの損失を減らし得るとの効果がある。
また、本発明は、改善されたカラム選択信号生成装置を提供して、コマンドがライト命令に連続して印加される場合にカラム選択線信号の幅を広くし且つメモリセルにデータライトが速く行われるすることにより、ロープリチャージ時点を速くし、半導体メモリ装置の高速動作を可能にするとの効果がある。
以下、本発明の好ましい実施形態を添付図を用いて詳しく説明する。多様な実施形態での説明は当業者に本発明の徹底した理解を助けるための意図のほか、別の意図なしに例示的に図示され限定されたものにすぎないため、本発明の範囲を制限するものとして使用されてはならない。
図１は本発明の好適な一実施形態による半導体メモリ装置でのカラム選択経路を概略的に示すブロック図である。
図１を参照すると、コマンドバッファ１２２、カラム選択線イネーブル部１２４、カラム選択線ディスエーブル部１２５、ＰＤＴ発生器１２７、ＩＯドライバ／ＭＵＸ１２８、ビットラインセンスアンプ１２９、メモリセルＭＣ、及びカラム選択線信号生成装置２０１が図示される。カラム選択信号生成装置２０１は遅延セル１３０及び可変カラム選択線ドライバ２００を含む。
コマンドバッファ１２２はコマンドＣＭＤを受信し、動作クロックＣＬＫに応じて動作活性化信号ＰＷＡＸ，ＰＣＡを出力する。
カラム選択線イネーブル部１２４は動作活性化信号ＰＷＡＸ，ＰＣＡを受信してカラム選択線イネーブル信号ＰＣＳＬＥを生成する。即ち、カラム選択線イネーブル部１２４は動作活性化信号ＰＷＡＸ，ＰＣＡに応じてカラム選択線イネーブル信号ＰＣＳＬＥを生成する。
カラム選択線ディスエーブル部１２５は動作活性化信号ＰＷＡＸ，ＰＣＡを受信し、動作クロックサイクルの次の動作クロックサイクルに応じてカラム選択線ディスエーブル信号ＰＣＳＬＤを生成する。即ち、カラム選択線ディスエーブル部１２５は動作クロックサイクルの次の動作クロックサイクルの第２動作クロックサイクルに応じてカラム選択線ディスエーブル信号ＰＣＳＬＤを生成する。
カラム選択線信号生成装置２０１における可変カラム選択線ドライバ２００は、カラム選択線イネーブル信号ＰＣＳＬＥが入力される場合、第１，２区間制御信号に応じて第１，２動作モードで互いに異なったパルス区間を有するカラム選択線信号ＣＳＬを生成する。即ち、カラム選択線信号装置により、コマンドＣＭＤがライト命令に連続して印加される場合には第１動作モードを有し、コマンドＣＭＤがライト命令に連続して印加されない場合には第２動作モードを有するカラム選択線信号ＣＳＬを生成する。詳しくは、第１区間制御信号は動作活性化信号（ライトの場合にＰＷＡＸ１）に応じて遷移され、第１区間制御信号はカラム選択線ディスエーブル信号ＰＣＳＬＤにより遷移される。ここで、カラム選択線信号の活性化は第１，２動作モードの全てにおいて動作活性化信号ＰＷＡＸ１に応じて活性化されたカラム選択線イネーブル信号ＰＣＳＬＥによりなされる。第２動作モードにおいてライト命令後にリード命令が入力された場合、動作活性化信号ＰＣＡ１に応じて活性化されたカラム選択線イネーブル信号ＰＣＳＬＥによりカラム選択線信号ＣＳＬが活性化される。
カラム選択線信号生成装置２０１における遅延セル１３０は、第２区間制御信号を生成するためにカラム選択線ディスエーブル信号ＰＣＳＬＤを遅延させる。遅延セル（ＤＣ）１３０としては、通常使用される遅延回路（例えば、１つ或いはそれ以上のインバーター回路）を使用することができる。
ＰＤＴ発生器１２７はカラム選択線信号ＣＳＬを受信してＩＯドライバ／ＭＵＸ１２８のイネーブル信号であるＰＤＴ信号を出力する。
ライトされるデータは、カラム選択線信号がハイ状態にある場合にはトランジスタＴＲ１０がオン状態となり、ＩＯドライバ／ＭＵＸ１２８もＰＤＴ信号によりイネーブルされて、データはビットラインＢＬ／ＢＬＢに印加される。そして、データは最終的にメモリセルＭＣにライトされる。
図２は図１のカラム選択線信号生成装置の等価回路図である。
図２を参照すると、カラム選択線信号生成部２１０及び区間制御信号生成部２２０が図示される。
カラム選択線信号生成部２１０は、コマンドがライト命令に連続して印加される場合には第１動作モードを有し、コマンドがライト命令に連続して印加されない場合には第２動作モードを有するカラム選択線信号を生成する。そして、カラム選択線信号ＣＳＬはイネーブル信号であるカラム選択線イネーブル信号ＰＣＳＬＥが入力された場合に第１，２区間制御信号に応じて第１，２動作モードで互いに異なったパルス区間を有する。
区間制御信号生成部２２０は第１動作モードでは動作活性化信号ＰＷＡＸ１に応じて第１区間制御信号を出力し、第２動作モードではカラム選択線ディスエーブル信号ＰＣＳＬＤに応じて第１区間制御信号の遷移時点とは異なった第２区間制御信号を出力する。
データアクセスのためにコマンドＣＭＤが設定された連続ウィンド区間内でライト命令ＷＲ１，ＷＲ２に連続的に印加されるかどうかをチェックする連続判定部は、動作活性化信号ＰＷＡＸ，ＰＣＡがカラム選択線ディスエーブル信号ＰＣＳＬＤに先立って印加されるかどうかを判断する部分である。即ち、連続判定部は区間制御信号生成部２２０としてみることができる。そして、連続判定部に動作的に連結され、連続されるかどうかに従い互いに異なったパルス区間を有するカラム選択線信号を差別的に生成する信号生成部はカラム選択線信号生成部２１０としてみることができる。つまり、連続ウィンド区間はコマンドＣＭＤが応答する動作クロックサイクルよりも２サイクル以前の動作クロックサイクルに応じてライト命令が入力される区間になる。
以下、カラム選択線信号生成部２１０及び区間制御信号生成部２２０によりカラム選択線信号ＣＳＬが生成される過程を説明する。
まず、カラム選択線イネーブル信号ＰＣＳＬＥがＡＮＤゲートＡＮＤ１にハイ状態として入力されると、ＮＯＲゲートＮＯＲ２の入力ＩＮＰＵＴ１はハイ状態になり、インバーターＩＮＶ２を経て最終的に出力されるカラム選択線信号ＣＳＬはＮＯＲゲートＮＯＲ２の他の入力ＩＮＰＵＴ２の論理状態にかかわらずにハイ状態になる。即ち、カラム選択線イネーブル信号ＰＣＳＬＥに応じてカラム選択線信号ＣＳＬが活性化される。
次いで、カラム選択線イネーブル信号ＰＣＳＬＥがロー状態で、区間制御信号生成部２２０のＮＯＲゲートＮＯＲ１にコマンドＣＭＤにより生成されたリード活性化信号ＰＣＡ及びライト活性化信号ＰＷＡＸのうちいずれ１つの信号、またはカラム選択線ディスエーブル信号ＰＣＳＬＤが遅延セル１３０を経由して入力されると、ＮＯＲゲートＮＯＲ１の出力信号はロー状態になる。そして、ロー状態の信号はインバーターＩＮＶ１により反転されてＮＯＲゲートＮＯＲ３に入力される。この場合、ＮＯＲゲートＮＯＲ３による出力信号はロー状態になる。そこで、カラム選択線信号生成部２１０のＮＯＲゲートＮＯＲ２に入力される２個の入力信号ＩＮＰＵＴ１，ＩＮＰＵＴ２は全てロー状態であるため、ＮＯＲゲートＮＯＲ２の出力信号はハイ状態になる。ＮＯＲゲートＮＯＲ２の出力信号はインバーターＩＮＶ２を経て反転されて、最終的なカラム選択線信号ＣＳＬはロー状態になる。即ち、カラム選択線信号ＣＳＬはカラム選択線イネーブル信号ＰＣＳＬＥにより活性化されて、コマンドＣＭＤにより生成されたリード活性化信号ＰＣＡ、ライト活性化信号ＰＷＡＸのうちいずれ１つの信号ＰＣＡ，ＰＷＡＸ及びカラム選択線ディスエーブル信号ＰＣＳＬＤのうち早い信号に応じて非活性化される。ここで、遅延されたカラム選択線ディスエーブル信号（図１のＰＣＳＬＤ＿Ｄ）により遷移される場合には入力信号ＩＮＰＵＴ２が第２区間制御信号を有する状態であり、リード活性化信号ＰＣＡまたはライト活性化信号ＰＷＡＸにより遷移される場合には入力信号ＩＮＰＵＴ２が第１区間制御信号を有する状態である。
図３は図２のカラム選択線信号生成装置の動作を説明するための動作タイミング図である。
図３を参照すると、動作クロックＣＬＫ、動作活性化信号のライト活性化信号ＰＷＡＸ及びリード活性化信号ＰＣＡ、カラム選択線イネーブル信号ＰＣＳＬＥ、カラム選択線ディスエーブル信号ＰＣＳＬＤ及びカラム選択線信号ＣＳＬ、第１動作モードＭ１及び第２動作モードＭ２が図示される。コマンドＣＭＤは具体的な動作命令のライト命令ＷＲ１，ＷＲ２及びリード命令ＲＤで示す。
メモリセルにデータがライトされるためにはライト命令ＷＲ１が印加され、動作クロックＣＬＫでの動作クロックサイクル１ＴＣＫに応じてライト活性化信号ＰＷＡＸが生成される。
ライト活性化信号ＰＷＡＸに応じてカラム選択線イネーブル信号ＰＣＳＬＥが生成され、カラム選択線イネーブル信号ＰＣＳＬＥによりカラム選択線信号ＣＳＬが活性化される。カラム選択線イネーブル信号ＰＣＳＬＥに応じてカラム選択線信号ＣＳＬが活性されることは第１動作モードＭ１と第２動作モードＭ２において同一である。
そして、動作クロックサイクルよりも１動作クロックサイクル以後の第２動作クロックサイクルに応じてクロック選択線ディスエーブル信号ＰＣＳＬＤが生成される。
まず、コマンドＣＭＤがライト命令ＷＲ１に連続して印加される場合に第１動作モードＭ１は、ライト命令ＷＲ１が応ずる動作クロックサイクル１ＴＣＫより２動作クロックサイクル以後の第３動作クロックサイクル３ＴＣＫに応じてライト活性化信号ＰＷＡＸが生成されるモードである。即ち、第１動作モードＭ１はライト命令ＷＲ２が印加され、第３動作クロックサイクル３ＴＣＫに応じてライト活性化信号ＰＷＡＸが生成される場合、ライト活性化信号ＰＷＡＸに応じてカラム選択線信号が遷移されるモードである。第１区間制御信号はライト活性化信号ＰＷＡＸにより生成された信号（図２のＩＮＰＵＴ２）であり、カラム選択線信号ＣＳＬの第１動作モードのパルス区間を決定する。
第３動作クロックサイクル３ＴＣＫはライト命令ＷＲ２が応ずる動作クロックサイクルであるため、続くリード命令ＲＤとの関係では第１動作クロックサイクル１ＴＣＫと同一視することができる。即ち、第２動作モードＭ２では第１動作クロックサイクル１ＴＣＫとして見ることができる。図３で第２動作モードＭ２と関係する動作クロックサイクル１ＴＣＫ，２ＴＣＫ，３ＴＣＫ，４ＴＣＫはそのような意味で用いた。
次いで、コマンドＣＭＤがライト命令ＷＲ２に連続して印加されない場合の第２動作モードＭ２は第３動作クロックサイクル以後の第４動作クロックサイクルに応じてコマンドＣＭＤ（図３のＲＤ）が印加されるモードである。即ち、第２動作モードはライト命令ＷＲ２が印加された後、ライト命令ＷＲ２が応ずる動作クロックサイクルの次の動作クロックサイクル２ＴＣＫに応じて生成されたディスエーブル信号のカラム選択線ディスエーブル信号ＰＣＳＬＤにより遷移されるモードである。ここで、第２区間制御信号はカラム選択線ディスエーブル信号ＰＣＳＬＤにより生成された信号であって、カラム選択線信号ＣＳＬの第２動作モードＭ２のパルス区間を決定する。カラム選択線ディスエーブル信号ＰＣＳＬＤは追加的な遅延回路を含んでもよい。
図４は本発明の好適な他の実施形態によるカラム選択線信号生成装置の動作を説明するための動作タイミング図である。
図４を参照すると、カラム選択線信号生成装置はプリコマンドパルスＰＷＡＸ＿Ｐｒｅ，ＰＣＡ＿Ｐｒｅに応じて第１区間制御信号を出力し、カラム選択線ディスエーブル信号に応じて第２区間制御信号を出力する区間制御信号生成部を備える。即ち、カラム選択線信号生成装置でのカラム選択線信号生成部はコマンド（図１のＣＭＤ）がライト命令ＷＲ１に連続して印加される場合には第１動作モードＭ１を有し、コマンド（図１のＣＭＤ）がライト命令ＷＲ２に連続して印加されない場合には第２動作モードＭ２を有し、コマンド（図１のＣＭＤ）により生成されたイネーブル信号が入力される場合、第１，２区間制御信号に応じて第１，２動作モードＭ１，Ｍ２で互いに異なったパルス区間を有するカラム選択線信号を生成する。そして、カラム選択線信号生成装置での区間制御信号生成部は第１動作モードＭ１ではコマンドＣＭＤが印加される動作クロックサイクル１ＴＣＫの次の動作クロックサイクルの第２動作クロックサイクル２ＴＣＫと遷移時点が大抵一致するプリコマンドパルスＰＷＡＸ＿Ｐｒｅ，ＰＣＡ＿Ｐｒｅに応じて第１区間制御信号を出力し、第２動作モードＭ２ではディスエーブル信号に応じて第２区間制御信号を第１区間制御信号の遷移時点とは異にして出力する。ディスエーブル信号は第２動作クロックサイクル２ＴＣＫに応じて生成されるカラム選択線ディスエーブル信号ＰＣＳＬＤである。
第１動作モードＭ１でプリコマンドパルスＰＷＡＸ＿Ｐｒｅ，ＰＣＡ＿Ｐｒｅはカラム選択線ディスエーブル信号ＰＣＳＬＤよりも先に生成されることが好ましい。そこで、カラム選択線ディスエーブル信号ＰＣＳＬＤは遅延セルＤＣによりプリコマンドパルスＰＷＡＸ＿Ｐｒｅ，ＰＣＡ＿Ｐｒｅよりも遅く生成されることが好ましい。
第２動作モードＭ２でプリコマンドパルスＰＷＡＸ＿Ｐｒｅ，ＰＣＡ＿Ｐｒｅはカラム選択線ディスエーブル信号ＰＣＳＬＤよりも遅く生成されることが好ましい。これはカラム選択線信号ＣＳＬの遷移がプリコマンドパルスＰＷＡＸ＿Ｐｒｅ，ＰＣＡ＿Ｐｒｅとカラム選択線ディスエーブル信号のうち早い信号に応じて遷移されるからである。
そして、第２区間制御信号の遷移時点は第１区間遷移時点よりも一層遅くなるため、カラム選択線信号ＣＳＬのパルス幅は第２動作モードＭ２で一層広くなる。
本発明の好適な更に他の実施形態は一つのアクセストランジスタとストレージキャパシタからなる単位メモリセルが行と列の交差点にマトリックス形態に連結されたメモリブロックを複数個だけ有するメモリセルアレイと、メモリセルの行を選択するためのロー選択回路と、コマンドＣＭＤがライト命令ＷＲ１，ＷＲ２に連続して印加される場合には第１動作モードＭ１を有し、コマンドＣＭＤがライト命令ＷＲ１，ＷＲ２に連続して印加されない場合には第２動作モードＭ２を有し、イネーブル信号が入力される場合に第１，２区間制御信号に応じて第１，２動作モードＭ１，Ｍ２で互いに異なったパルス区間を有するカラム選択線信号を生成するカラム選択線信号生成部と、第１動作モードＭ１では第１区間制御信号を出力し、第２動作モードＭ２では第１区間制御信号の遷移時点とは異なった第２区間制御信号を出力する区間制御信号生成部と、を備えて、メモリセルの列を選択するためのカラム選択回路を有する半導体メモリ装置として具体化される。ここで、イネーブル信号は動作クロックサイクルに応じて印加されたコマンドＣＭＤにより生成される動作活性化信号ＰＷＡＸ，ＰＣＡに応じて生成されるカラム選択線イネーブル信号ＰＣＳＬＥである。そして、第１区間制御信号はコマンドに応じて遷移され、第２区間制御信号は動作クロックサイクルの次の動作クロックサイクルの第２動作クロックサイクルにより生成されたディスエーブル信号のカラム選択線ディスエーブル信号ＰＣＳＬＤに応じて遷移される。そして、コマンドは第１動作モードＭ１で第２動作クロックサイクルの次の動作クロックサイクルの第３動作クロックサイクルに応じて印加され、第２動作モードＭ２で第３動作クロックサイクル以後の第４動作クロックサイクルに応じて印加される。
本発明の好適な更に他の実施形態によるデータアクセスのためにメモリセルと連結されるカラムラインを選択するカラム選択回路を備えた半導体メモリ装置でのカラム選択線信号生成方法は、データアクセスのためのコマンドＣＭＤが設定された連続ウィンド区間内でライト命令に連続して印加されるかどうかに従い、互いに異なったパルス区間を有するカラム選択線信号を差別的に生成する。ここで、連続ウィンド区間はコマンドが応答する動作クロックサイクルから動作クロックサイクルよりも２サイクル以前の動作クロックサイクルに応じてライト命令が入力される区間である。
図５は図２によるカラム選択線信号生成装置により、従来よりも速くなったメモリセルへのデータライト時点を示す動作タイミング図である。
図５を参照すると、コマンド（例えばライトＷＲ）が印加されて動作クロックＣＬＫに応じてカラム選択線信号ＣＳＬが生成される。具体的な内部応答及び信号生成の関係は図３または図４での説明と同様なので省略する。
カラム選択線信号ＣＳＬによりＩＯドライバ／ＭＵＸのイネーブル信号のＰＤＴ信号が生成される。そして、コマンドが応答する動作クロックサイクルよりも１サイクル以後の動作クロックサイクルに応じてカラム選択線信号ＣＳＬが遷移される。カラム選択線信号ＣＳＬの遷移時点が図３及び図４に説明したように第１動作モード８０１と第２動作モード８０２で互いに異なる。その結果、ＩＯドライバ／ＭＵＸ経路が連結される時間が更に長くなる。従って、メモリセルに最後のデータがライトされる時点が第１動作モード時８０３と第２動作モード時８１３において異なる。即ち、第２動作モード時に最後データが更に速くライトされる。よって、最後データがメモリセルに完全にライトされた後にビットラインのプリチャージが行われることにより、データの損傷が減少する。
本発明の好適な実施形態による半導体メモリ装置のカラム選択線信号生成装置は上記の実施形態に限定されず、本発明の基本原理を逸脱しない範囲内で多様に設計され且つ応用されることは、当業者には自明な事実である。
本発明の好適な一実施形態による半導体メモリ装置でのカラム選択経路を概略的に示すブロック図である。 図１のカラム選択線信号装置の等価回路図である。 図２のカラム選択線信号生成装置の動作を説明するための動作タイミング図である。 本発明の好適な他の実施形態によるカラム選択線信号生成装置の動作を説明するための動作タイミング図である。 図２のカラム選択線信号生成装置により従来よりも速くなったメモリセルへのデータライト時点を示す動作タイミング図である。 ｔＲＤＬを説明するためのタイミング図である。 従来の半導体メモリ装置でのカラム選択経路を概略的に示すブロック図である。 図７のカラム選択線信号が生成される過程を示すタイミング図である。
符号の説明
１２２：コマンドバッファ
１２４：カラム選択線イネーブル部
１２５：カラム選択線ディスエーブル部
ＣＭＤ：コマンド
１２７：ＰＤＴ発生器
１２８：ＩＯドライバ／ＭＵＸ
１２９：ビットラインセンスアンプ
ＭＣ：メモリセル
２０１：カラム選択線信号生成装置
２００：可変カラム選択線ドライバ
１３０：遅延セル
ＤＣ：遅延セル
Ｍ１：第１動作モード
Ｍ２：第２動作モード
ＰＷＡＸ：ライト活性化信号
ＰＣＡ：リード活性化信号
ＰＷＡＸ＿Ｐｒｅ，ＰＣＡ＿Ｐｒｅ：プリコマンドパルス

Claims (23)

  1. 半導体メモリ装置のカラム選択線信号生成装置において、
    コマンドがライト命令に連続して印加される場合には第１動作モードを有し、前記コマンドが前記ライト命令に連続して印加されない場合には第２動作モードを有し、カラム選択線イネーブル信号によりカラム選択線信号がイネーブルされ、前記カラム選択線信号の動作区間は前記第１及び第２動作モードで互いに異なることを特徴とするカラム選択線信号生成装置。
  2. 前記カラム選択線イネーブル信号は動作クロックサイクルに応じて印加された前記コマンドにより生成された動作活性化信号に応じて生成されることを特徴とする請求項１に記載のカラム選択線信号生成装置。
  3. 前記カラム選択線信号生成装置は、前記カラム選択線イネーブル信号が入力された場合に第１、第２区間制御信号に応じて互いに異なった動作区間を有するカラム選択線信号を生成するカラム選択線信号生成部と、
    前記第１動作モードでは前記動作活性化信号に応じて前記第１区間制御信号を出力し、前記第２動作モードではカラム選択線ディスエーブル信号に応じて前記第１区間制御信号の遷移時点よりも遅い前記第２区間制御信号を出力する区間制御信号生成部と、を備えることを特徴とする請求項２に記載のカラム選択線信号生成装置。
  4. 前記カラム選択線ディスエーブル信号は前記動作クロックサイクルの次の動作クロックサイクルの第２動作クロックサイクルにより活性化されることを特徴とする請求項３に記載のカラム選択線信号生成装置。
  5. 前記コマンドは前記第１動作モードで前記第２動作クロックサイクルの次の動作クロックサイクルの第３動作クロックサイクルに応じて印加されることを特徴とする請求項４に記載のカラム選択線信号生成装置。
  6. 前記コマンドは前記第２動作モードで前記第３動作クロックサイクル以後の第４動作クロックサイクルに応じて印加されることを特徴とする請求項５に記載のカラム選択線信号生成装置。
  7. 半導体メモリ装置のカラム選択線信号生成装置において、コマンドがライト命令に連続して印加される場合には第１動作モードを有し、前記コマンドが前記ライト命令に連続して印加されない場合には第２動作モードを有し、前記コマンドにより生成されたカラム選択線イネーブル信号が入力される場合に第１，２区間制御信号に応じて前記第１，２動作モードで互いに異なったパルス区間を有するカラム選択線信号を生成するカラム選択線信号生成部と、
    前記第１動作モードでは前記コマンドが印加される動作クロックサイクルの次の動作クロックサイクルの遷移時点と略一致するプリコマンドパルスに応じて前記第１区間制御信号を出力し、前記第２動作モードではディスエーブル信号に応じて前記第２区間制御信号を前記第１区間制御信号の遷移時点とは異にして出力する区間制御信号生成部と、を備えることを特徴とするカラム選択線信号生成装置。
  8. 前記プリコマンドパルスは前記第１動作モードで前記ディスエーブル信号よりも先に形成されることを特徴とする請求項７に記載のカラム選択線信号生成装置。
  9. 前記プリコマンドパルスは前記第２動作モードで前記ディスエーブル信号よりも遅く生成されることを特徴とする請求項８に記載のカラム選択線信号生成装置。
  10. 前記第１区間制御信号の遷移時点は前記第２区間遷移時点よりも早いことを特徴とする請求項７に記載のカラム選択線信号生成装置。
  11. 前記ディスエーブル信号は遅延セルにより前記プリコマンドパルスよりも遅く生成されることを特徴とする請求項８に記載のカラム選択線信号生成装置。
  12. １つのアクセストランジスタとストレージキャパシタからなる単位メモリセルが行と列の交差点にマトリックス形態に連結されるメモリブロックを複数個だけ有するメモリセルアレイと、
    前記メモリセルの行を選択するためのロー選択回路と、
    コマンドがライト命令に連続して印加される場合には第１動作モードを有し、前記コマンドが前記ライト命令に連続して印加されない場合には第２動作モードを有し、カラム選択線イネーブル信号によりイネーブルされ、前記第１及び第２動作モードで互いに異なった動作区間を有するカラム選択線信号により前記メモリセルの列を選択するためのカラム選択回路を有することを特徴とする半導体メモリ装置。
  13. 前記イネーブル信号は動作クロックサイクルに応じて印加される前記コマンドにより生成される動作活性化信号に応じて生成されることを特徴とする請求項１２に記載の半導体メモリ装置。
  14. 前記カラム選択線イネーブル信号が入力される場合に第１，２区間制御信号に応じて互いに異なった動作区間を有するカラム選択線信号を生成するカラム選択線信号生成部と、
    前記第１動作モードでは前記動作活性化信号に応じて前記第１区間制御信号を出力し、前記第２動作モードではカラム選択線ディスエーブル信号に応じて前記第１区間制御信号の遷移時点よりも遅い前記第２区間制御信号を出力する区間制御信号生成部と、を備えることを特徴とする請求項１３に記載の半導体メモリ装置。
  15. 前記カラム選択線ディスエーブル信号は前記動作クロックサイクルの次の動作クロックサイクルの第２動作クロックサイクルにより活性化されることを特徴とする請求項１４に記載の半導体メモリ装置。
  16. 前記コマンドは前記第１動作モードで前記第２動作クロックサイクルの次の動作クロックサイクルの第３動作クロックサイクルに応じて印加されることを特徴とする請求項１５に記載の半導体メモリ装置。
  17. 前記コマンドは前記第２動作モードで前記第３動作クロックサイクル以後の第４動作クロックサイクルに応じて印加されることを特徴とする請求項１６に記載の半導体メモリ装置。
  18. データアクセスのためにメモリセルと連結されるカラムラインを選択するためのカラム選択線信号を使用する半導体メモリ装置でのカラム線選択信号生成回路において、
    前記データアクセスのためのコマンドが設定された連続ウィンド区間内でライト命令に連続して印加されるかどうかをチェックする連続判定部と、
    前記連続判定部に動作的に連結され、前記連続するかどうかに従い互いに異なったパルス区間を有するカラム選択線信号を差別的に生成する信号生成部と、を備えることを特徴とするカラム線選択信号生成回路。
  19. 前記連続ウィンド区間は前記コマンドが応ずる動作クロックサイクルから前記動作クロックサイクルよりも２サイクル以前の動作クロックサイクルに応じてライト命令が入力される区間であることを特徴とする請求項１８に記載のカラム選択線信号生成回路。
  20. データアクセスのためにメモリセルと連結されるカラムラインを選択するカラム選択回路を備える半導体メモリ装置でのカラム選択線信号生成方法において、
    前記データアクセスのためのコマンドが設定された連続ウィンド区間内でライト命令に連続して印加されるかどうかに従い、互いに異なったパルス区間を有するカラム選択線信号を差別的に生成することを特徴とするカラム選択線信号生成方法。
  21. 前記連続ウィンド区間は前記コマンドが応ずる動作クロックサイクルから前記動作クロックサイクルよりも２サイクル以前の動作クロックサイクルに応じてライト命令が入力される区間であることを特徴とする請求項２０に記載のカラム選択線信号生成方法。
  22. 前記コマンドはリード命令、ライト命令、及びロープリチャージ命令のうちいずれ１つであることを特徴とする請求項１に記載のカラム選択線信号生成装置。
  23. 前記カラム選択線信号のディスエーブルは前記第１動作モードでは前記コマンドにより生成される動作活性化信号により制御され、前記第２動作モードではカラム選択線ディスエーブル信号により制御されることを特徴とする請求項１に記載のカラム選択線信号生成装置。
JP2005359515A 2004-12-13 2005-12-13 半導体メモリ装置のカラム選択線信号生成装置 Expired - Fee Related JP5037006B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0104713 2004-12-13
KR1020040104713A KR100610018B1 (ko) 2004-12-13 2004-12-13 반도체 메모리 장치의 컬럼 선택선 신호 생성 장치

Publications (3)

Publication Number Publication Date
JP2006172702A true JP2006172702A (ja) 2006-06-29
JP2006172702A5 JP2006172702A5 (ja) 2008-11-27
JP5037006B2 JP5037006B2 (ja) 2012-09-26

Family

ID=36583628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005359515A Expired - Fee Related JP5037006B2 (ja) 2004-12-13 2005-12-13 半導体メモリ装置のカラム選択線信号生成装置

Country Status (3)

Country Link
US (1) US7295488B2 (ja)
JP (1) JP5037006B2 (ja)
KR (1) KR100610018B1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821573B1 (ko) * 2006-04-05 2008-04-15 주식회사 하이닉스반도체 반도체 메모리의 컬럼 선택신호 생성장치
DE102006029169B4 (de) * 2006-06-24 2009-03-26 Qimonda Ag Speicherbaustein mit veränderbarer Spaltenselektionsdauer
KR100868251B1 (ko) * 2007-03-22 2008-11-12 주식회사 하이닉스반도체 반도체 메모리장치
KR100852002B1 (ko) * 2007-05-14 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 컬럼 선택신호의 펄스 폭 제어회로
KR100881134B1 (ko) * 2007-06-27 2009-02-02 주식회사 하이닉스반도체 컬럼 엑세스 제어 장치
KR100924347B1 (ko) * 2008-01-03 2009-10-30 주식회사 하이닉스반도체 컬럼 선택 신호 제어 장치 및 방법
KR100967112B1 (ko) * 2008-11-10 2010-07-05 주식회사 하이닉스반도체 출력 인에이블 신호 생성회로
KR100980061B1 (ko) 2008-12-23 2010-09-03 주식회사 하이닉스반도체 제어신호 생성회로
KR101020290B1 (ko) * 2009-01-12 2011-03-07 주식회사 하이닉스반도체 버스트모드 제어회로
KR101047003B1 (ko) 2009-06-26 2011-07-06 주식회사 하이닉스반도체 프리차지신호 생성회로 및 반도체 메모리 장치
KR101052078B1 (ko) * 2010-02-26 2011-07-27 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
US9563253B2 (en) 2013-03-12 2017-02-07 Intel Corporation Techniques for power saving on graphics-related workloads
US9715909B2 (en) 2013-03-14 2017-07-25 Micron Technology, Inc. Apparatuses and methods for controlling data timing in a multi-memory system
KR102686058B1 (ko) * 2016-09-06 2024-07-17 에스케이하이닉스 주식회사 반도체장치
US11462261B2 (en) * 2019-10-10 2022-10-04 Micron Technology, Inc. Methods of activating input/output lines of memory devices, and related devices and systems
US11715503B2 (en) 2021-03-26 2023-08-01 Changxin Memory Technologies, Inc. Signal generation circuit and memory
CN116072170A (zh) 2021-11-03 2023-05-05 长鑫存储技术有限公司 存储器读写电路、存储器控制方法及电子设备
CN116072169A (zh) * 2021-11-03 2023-05-05 长鑫存储技术有限公司 存储器读写电路、存储器控制方法及电子设备
TWI849542B (zh) * 2022-10-20 2024-07-21 晶豪科技股份有限公司 適應性產生行選擇線訊號的方法及電路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09167489A (ja) * 1995-11-13 1997-06-24 Samsung Electron Co Ltd カラム選択信号制御回路
JP2003331579A (ja) * 2002-04-27 2003-11-21 Samsung Electronics Co Ltd 同期式半導体メモリ装置のカラムデコーダ・イネーブルタイミングの制御方法及びその装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038176A (en) * 1997-12-10 2000-03-14 Winbond Electronics Corporation Presettable semiconductor memory device
JPH11306758A (ja) * 1998-04-27 1999-11-05 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2000021198A (ja) * 1998-06-30 2000-01-21 Mitsubishi Electric Corp 同期型半導体集積回路装置
JP2003059264A (ja) * 2001-08-08 2003-02-28 Hitachi Ltd 半導体記憶装置
US6972978B1 (en) * 2002-03-15 2005-12-06 Integrated Device Technology, Inc. Content addressable memory (CAM) devices with block select and pipelined virtual sector look-up control and methods of operating same
ITMI20021540A1 (it) 2002-07-12 2004-01-12 St Microelectronics Srl Regolatore di tensione multifase di tipo buck
JP2004178729A (ja) * 2002-11-28 2004-06-24 Hitachi Ltd 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09167489A (ja) * 1995-11-13 1997-06-24 Samsung Electron Co Ltd カラム選択信号制御回路
JP2003331579A (ja) * 2002-04-27 2003-11-21 Samsung Electronics Co Ltd 同期式半導体メモリ装置のカラムデコーダ・イネーブルタイミングの制御方法及びその装置

Also Published As

Publication number Publication date
KR100610018B1 (ko) 2006-08-08
JP5037006B2 (ja) 2012-09-26
KR20060066203A (ko) 2006-06-16
US7295488B2 (en) 2007-11-13
US20060126421A1 (en) 2006-06-15

Similar Documents

Publication Publication Date Title
JP5037006B2 (ja) 半導体メモリ装置のカラム選択線信号生成装置
US6459641B2 (en) Semiconductor memory device
JP2003249077A (ja) 半導体記憶装置及びその制御方法
JP4043151B2 (ja) 高速ランダムアクセス可能なメモリデバイス
US7599238B2 (en) Semiconductor memory device and driving method thereof
JP3604291B2 (ja) ダブルレートの入出力回路を有するメモリデバイス
US7278044B2 (en) Semiconductor memory device for reducing address access time
JP2006286163A (ja) 半導体メモリ素子のオーバードライバ制御信号の生成回路
JP3789173B2 (ja) 半導体記憶装置及び半導体記憶装置のアクセス方法
JP4307894B2 (ja) 同期式半導体メモリ装置のカラムデコーダ・イネーブルタイミングの制御方法及びその装置
KR100510491B1 (ko) 부분 활성화 구조를 가지고 페이지 모드 동작이 가능한반도체 메모리 장치 및 그 동작 방법
KR20050015853A (ko) 반도체 장치 및 그 제어 방법
KR100473747B1 (ko) 클럭 신호에 동기하여 동작하는 반도체 기억 장치
KR100430658B1 (ko) Ｃａｓ 레이턴시가 1 동작과 ｃａｓ 레이턴시가 2 이상인동작을 양립시키는 것이 가능한 반도체 기억 장치
JPH11306758A (ja) 半導体記憶装置
KR20100117874A (ko) 뱅크 프리차지 동작 시에 각 뱅크별 프리차지 동작 시점을 조절할 수 있는 반도체 메모리 장치의 프리차지 방법 및 이 방법을 이용하는 반도체 메모리 장치
US7145820B2 (en) Semiconductor memory device for reducing chip area
JP4143287B2 (ja) 半導体記憶装置とそのデータ読み出し制御方法
US6930952B2 (en) Method of reading memory device in page mode and row decoder control circuit using the same
KR100642395B1 (ko) 반도체 장치
US6483762B1 (en) tRCD margin
KR100640786B1 (ko) 반도체 기억 소자의 워드 라인 인에이블 회로 및 방법
JP2014220025A (ja) 半導体装置
KR100668830B1 (ko) 메모리 장치의 컬럼 어드레스 제어장치
KR20050032892A (ko) 동시에 리드와 라이트가 가능한 반도체메모리장치

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees