JP2006286163A - 半導体メモリ素子のオーバードライバ制御信号の生成回路 - Google Patents
半導体メモリ素子のオーバードライバ制御信号の生成回路 Download PDFInfo
- Publication number
- JP2006286163A JP2006286163A JP2005189039A JP2005189039A JP2006286163A JP 2006286163 A JP2006286163 A JP 2006286163A JP 2005189039 A JP2005189039 A JP 2005189039A JP 2005189039 A JP2005189039 A JP 2005189039A JP 2006286163 A JP2006286163 A JP 2006286163A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- overdriving
- output
- overdriver
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
【解決手段】アクティブコマンドを受けて生成されたオーバードライビング信号を印加されてビットラインオーバードライバ制御信号を生成するための半導体メモリ素子のオーバードライバ制御信号の生成回路において、前記オーバードライビング信号を遅延させて出力するための遅延手段と、オーバードライビング信号及びリードコマンド信号に応答して前記遅延手段から遅延されたオーバードライビング信号がそのまま出力されるか、ディセーブルされて出力されるように制御するための制御手段と、前記オーバードライビング信号に、前記遅延手段の出力信号による所定のパルス幅を追加するためのパルス幅追加手段とを備える。
【選択図】図3
Description
320 制御部
330 パルス幅追加部
Claims (8)
- アクティブコマンドを受けて生成されたオーバードライビング信号を印加されてビットラインオーバードライバ制御信号を生成するための半導体メモリ素子のオーバードライバ制御信号の生成回路において、
前記オーバードライビング信号を遅延させて出力するための遅延手段と、
オーバードライビング信号及びリードコマンド信号に応答して前記遅延手段から遅延されたオーバードライビング信号がそのまま出力されるか、ディセーブルされて出力されるように制御するための制御手段と、
前記オーバードライビング信号に、前記遅延手段の出力信号による所定のパルス幅を追加するためのパルス幅追加手段と
を備えることを特徴とする半導体メモリ素子のオーバードライバ制御信号の生成回路。 - 前記遅延手段は、
前記オーバードライビング信号を入力されて一定時間だけ遅延させて出力するためのディレイと、
前記ディレイの出力信号を反転させるための第1インバータと、
前記第1インバータの出力信号及び前記制御手段の出力信号を入力とする第1NORゲートと
を備えることを特徴とする請求項1に記載の半導体メモリ素子のオーバードライバ制御信号の生成回路。 - 前記制御手段は、
前記リードコマンド信号及び前記オーバードライビング信号を入力とする第1NANDゲートと、
前記第1NANDゲートの出力信号をゲート入力とするプルアップPMOSトランジスタと、
前記プリチャージコマンド信号をゲート入力とするプルダウンNMOSトランジスタと、
前記プルアップPMOSトランジスタ及び前記プルダウンNMOSトランジスタの共通出力ノードに接続されている反転ラッチと、
電源電圧端と前記反転ラッチの出力端、すなわち前記制御手段の出力端との間に接続され、パワーアップ信号をゲート入力とする初期化PMOSトランジスタと
を備えることを特徴とする請求項2に記載の半導体メモリ素子のオーバードライバ制御信号の生成回路。 - 前記パルス幅追加手段は、
前記オーバードライビング信号及び前記遅延手段の出力信号を入力とする第2NORゲートと、
前記第2NORゲートの出力信号を反転させて前記オーバードライバ制御信号として出力するための第2インバータと
を備えることを特徴とする請求項3に記載の半導体メモリ素子のオーバードライバ制御信号の生成回路。 - アクティブコマンドを受けて生成されたオーバードライビング信号を印加されてビットラインオーバードライバ制御信号を生成するための半導体メモリ素子のオーバードライバ制御信号の生成回路において、
カラム選択信号のパルシング情報を提供するためのパルシング情報提供手段と、
前記オーバードライビング信号、リードコマンド信号及びプリチャージコマンド信号に応答して前記パルシング情報提供手段から前記カラム選択信号に対応する信号がパルス幅を維持して出力されるか、ディセーブルされて出力されるように制御するための制御手段と、
前記オーバードライビング信号に、前記パルシング情報提供手段の出力信号による所定のパルス幅を追加して前記ビットラインオーバードライバ制御信号に出力するためのパルス幅追加手段と
を備えることを特徴とする半導体メモリ素子のオーバードライバ制御信号の生成回路。 - 前記パルシング情報提供手段は、
前記カラム選択信号を入力とする第1インバータと、
前記第1インバータの出力信号及び前記制御手段の出力信号を入力とする第1NORゲートと
を備えることを特徴とする請求項5に記載の半導体メモリ素子のオーバードライバ制御信号の生成回路。 - 前記制御手段は、
前記リードコマンド信号及び前記オーバードライビング信号を入力とする第1NANDゲートと、
前記第1NANDゲートの出力信号をゲート入力とするプルアップPMOSトランジスタと、
前記プリチャージコマンド信号をゲート入力とするプルダウンNMOSトランジスタと、
前記プルアップPMOSトランジスタ及び前記プルダウンNMOSトランジスタの共通出力ノードに接続されている反転ラッチと、
電源電圧端と前記反転ラッチの出力端、すなわち前記制御手段の出力端との間に接続され、パワーアップ信号をゲート入力とする初期化PMOSトランジスタと
を備えることを特徴とする請求項6に記載の半導体メモリ素子のオーバードライバ制御信号の生成回路。 - 前記パルス幅追加手段は、
前記オーバードライビング信号及び前記パルシング情報提供手段の出力信号を入力とする第2NORゲートと、
前記第2NORゲートの出力信号を反転させて前記オーバードライバ制御信号として出力するための第2インバータと
を備えることを特徴とする請求項7に記載の半導体メモリ素子のオーバードライバ制御信号の生成回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2005-0027403 | 2005-03-31 | ||
KR1020050027403A KR100571648B1 (ko) | 2005-03-31 | 2005-03-31 | 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006286163A true JP2006286163A (ja) | 2006-10-19 |
JP4982686B2 JP4982686B2 (ja) | 2012-07-25 |
Family
ID=36999038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005189039A Expired - Fee Related JP4982686B2 (ja) | 2005-03-31 | 2005-06-28 | 半導体メモリ素子のオーバードライバ制御信号の生成回路 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7196965B2 (ja) |
JP (1) | JP4982686B2 (ja) |
KR (1) | KR100571648B1 (ja) |
DE (1) | DE102005030343B4 (ja) |
TW (1) | TWI297158B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7515492B2 (en) | 2006-09-28 | 2009-04-07 | Hynix Semiconductor Inc. | Semiconductor memory device |
US7573777B2 (en) | 2006-10-02 | 2009-08-11 | Hynix Semiconductor Inc. | Over driver control signal generator in semiconductor memory device |
US7613059B2 (en) | 2007-03-05 | 2009-11-03 | Hynix Semiconductor, Inc. | Semiconductor memory device and method for driving the same |
US7652933B2 (en) | 2006-12-28 | 2010-01-26 | Hi Hyun Han | Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption |
US7907462B2 (en) | 2007-08-29 | 2011-03-15 | Hynix Semiconductor Inc. | Core voltage discharger and semiconductor memory device with the same |
US7936613B2 (en) | 2007-09-17 | 2011-05-03 | Hynix Semiconductor Inc. | Semiconductor memory device |
US8339872B2 (en) | 2009-09-30 | 2012-12-25 | Hynix Semiconductor Inc. | Semiconductor memory apparatus and method of driving bit-line sense amplifier |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100746615B1 (ko) * | 2006-02-20 | 2007-08-06 | 주식회사 하이닉스반도체 | 센스앰프 제어회로 및 반도체 장치 |
KR100825026B1 (ko) | 2006-06-29 | 2008-04-24 | 주식회사 하이닉스반도체 | 오버드라이빙 펄스발생기 및 이를 포함하는 메모리 장치 |
KR100780633B1 (ko) * | 2006-10-02 | 2007-11-30 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로 |
KR100780634B1 (ko) * | 2006-10-02 | 2007-11-30 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로 |
KR20090098295A (ko) * | 2008-03-13 | 2009-09-17 | 주식회사 하이닉스반도체 | 입력 래치회로 |
KR102377453B1 (ko) * | 2015-11-05 | 2022-03-23 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 그것의 동작 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10302467A (ja) * | 1997-04-22 | 1998-11-13 | Hitachi Ltd | 半導体集積回路装置 |
JP2001006359A (ja) * | 1999-06-22 | 2001-01-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2002358778A (ja) * | 2001-05-30 | 2002-12-13 | Hitachi Ltd | 半導体集積回路装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100271626B1 (ko) * | 1997-05-31 | 2000-12-01 | 김영환 | 비트라인 센스앰프의 오버드라이빙방법 |
KR100273274B1 (ko) * | 1998-01-21 | 2001-01-15 | 김영환 | 오버 드라이빙 제어회로 |
KR100272612B1 (ko) * | 1998-08-18 | 2000-12-01 | 김영환 | 센스 앰프 드라이버 제어 방법 |
KR100300079B1 (ko) * | 1999-07-28 | 2001-11-01 | 김영환 | 센스앰프 구동회로 |
JP4824900B2 (ja) * | 2000-11-09 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体記憶装置及びその制御方法 |
KR100412131B1 (ko) * | 2001-05-25 | 2003-12-31 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 셀 데이타 보호회로 |
KR100406539B1 (ko) * | 2001-12-24 | 2003-11-20 | 주식회사 하이닉스반도체 | 센스앰프 오버 드라이버 스킴에서의 소모전류 감소를 위한반도체 메모리 장치 및 그 방법 |
KR100488544B1 (ko) * | 2002-11-11 | 2005-05-11 | 삼성전자주식회사 | 반도체 메모리장치의 블록선택정보를 이용한 뱅크전압제어장치 및 그 제어방법 |
KR100522429B1 (ko) * | 2003-04-29 | 2005-10-20 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 반도체 메모리 장치의 코아전압생성방법 |
KR100546188B1 (ko) * | 2003-05-24 | 2006-01-24 | 주식회사 하이닉스반도체 | 감지증폭수단을 포함하는 반도체 메모리 장치 및 그의감지증폭수단을 오버드라이브 하는 방법 |
KR100541367B1 (ko) * | 2003-07-15 | 2006-01-11 | 주식회사 하이닉스반도체 | 오버드라이빙 구조를 가진 반도체 메모리 소자 |
US7158423B2 (en) * | 2004-06-22 | 2007-01-02 | Samsung ′Electronics Co., Ltd. | Semiconductor memory device and array internal power voltage generating method thereof |
KR20060018972A (ko) * | 2004-08-26 | 2006-03-03 | 주식회사 하이닉스반도체 | 비트 라인 감지 증폭기 제어 회로 |
KR100625793B1 (ko) * | 2004-12-28 | 2006-09-20 | 주식회사 하이닉스반도체 | 반도체메모리소자 |
-
2005
- 2005-03-31 KR KR1020050027403A patent/KR100571648B1/ko not_active IP Right Cessation
- 2005-06-28 JP JP2005189039A patent/JP4982686B2/ja not_active Expired - Fee Related
- 2005-06-29 DE DE102005030343A patent/DE102005030343B4/de not_active Expired - Fee Related
- 2005-07-13 TW TW094123731A patent/TWI297158B/zh active
- 2005-07-28 US US11/191,008 patent/US7196965B2/en not_active Expired - Fee Related
-
2007
- 2007-03-01 US US11/712,466 patent/US7379378B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10302467A (ja) * | 1997-04-22 | 1998-11-13 | Hitachi Ltd | 半導体集積回路装置 |
JP2001006359A (ja) * | 1999-06-22 | 2001-01-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2002358778A (ja) * | 2001-05-30 | 2002-12-13 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7515492B2 (en) | 2006-09-28 | 2009-04-07 | Hynix Semiconductor Inc. | Semiconductor memory device |
US7573777B2 (en) | 2006-10-02 | 2009-08-11 | Hynix Semiconductor Inc. | Over driver control signal generator in semiconductor memory device |
US7652933B2 (en) | 2006-12-28 | 2010-01-26 | Hi Hyun Han | Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption |
US7613059B2 (en) | 2007-03-05 | 2009-11-03 | Hynix Semiconductor, Inc. | Semiconductor memory device and method for driving the same |
US7907462B2 (en) | 2007-08-29 | 2011-03-15 | Hynix Semiconductor Inc. | Core voltage discharger and semiconductor memory device with the same |
US8050113B2 (en) | 2007-08-29 | 2011-11-01 | Hynix Semiconductor, Inc. | Core voltage discharger and semiconductor memory device with the same |
US7936613B2 (en) | 2007-09-17 | 2011-05-03 | Hynix Semiconductor Inc. | Semiconductor memory device |
US8339872B2 (en) | 2009-09-30 | 2012-12-25 | Hynix Semiconductor Inc. | Semiconductor memory apparatus and method of driving bit-line sense amplifier |
Also Published As
Publication number | Publication date |
---|---|
US7196965B2 (en) | 2007-03-27 |
US20060221726A1 (en) | 2006-10-05 |
US20070153592A1 (en) | 2007-07-05 |
TW200634842A (en) | 2006-10-01 |
KR100571648B1 (ko) | 2006-04-17 |
DE102005030343A1 (de) | 2006-10-05 |
US7379378B2 (en) | 2008-05-27 |
TWI297158B (en) | 2008-05-21 |
DE102005030343B4 (de) | 2011-08-18 |
JP4982686B2 (ja) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4982686B2 (ja) | 半導体メモリ素子のオーバードライバ制御信号の生成回路 | |
JP4993912B2 (ja) | 半導体メモリ素子及び半導体メモリ素子のビットライン感知増幅器の駆動方法 | |
US7158430B2 (en) | Bit line sense amplifier control circuit | |
JP5595236B2 (ja) | 半導体装置 | |
KR100507379B1 (ko) | 워드라인 구동 회로 | |
US7599238B2 (en) | Semiconductor memory device and driving method thereof | |
KR100695524B1 (ko) | 반도체메모리소자 및 그의 구동방법 | |
KR20100052885A (ko) | 반도체 메모리 장치 | |
KR100533696B1 (ko) | 반도체 장치 및 그 제어 방법 | |
KR20160069218A (ko) | 반도체 메모리 장치 | |
KR20050041623A (ko) | 라이트회복시간이 줄어든 메모리 장치 | |
US6930952B2 (en) | Method of reading memory device in page mode and row decoder control circuit using the same | |
KR100838364B1 (ko) | 반도체 메모리 장치의 감지증폭 인에이블 신호 생성회로 | |
KR100780633B1 (ko) | 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로 | |
KR20100064103A (ko) | 반도체 메모리 장치 및 그 구동방법 | |
KR100816729B1 (ko) | 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치 | |
KR100652796B1 (ko) | 반도체 메모리 장치 | |
KR100865549B1 (ko) | 센스앰프 오버드라이빙 제어회로 | |
KR20070069543A (ko) | 반도체 메모리 소자 및 비트라인 감지증폭기 구동 방법 | |
KR20140060684A (ko) | 반도체 메모리 장치의 오버 드라이브 펄스 및 컬럼 선택 펄스 생성 회로 | |
US20080080273A1 (en) | Over-drive control signal generator for use in semiconductor memory device | |
KR20100083587A (ko) | 반도체 메모리 장치 | |
KR20050059790A (ko) | 감지증폭기의 오버 드라이빙 제어회로 | |
KR100808599B1 (ko) | 데이터 입출력 제어 회로 | |
KR100772541B1 (ko) | 반도체 메모리 소자 및 그 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |