KR100271626B1 - 비트라인 센스앰프의 오버드라이빙방법 - Google Patents

비트라인 센스앰프의 오버드라이빙방법 Download PDF

Info

Publication number
KR100271626B1
KR100271626B1 KR1019970022564A KR19970022564A KR100271626B1 KR 100271626 B1 KR100271626 B1 KR 100271626B1 KR 1019970022564 A KR1019970022564 A KR 1019970022564A KR 19970022564 A KR19970022564 A KR 19970022564A KR 100271626 B1 KR100271626 B1 KR 100271626B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
bit line
overdriving
data
sense
Prior art date
Application number
KR1019970022564A
Other languages
English (en)
Other versions
KR19980086263A (ko
Inventor
이재구
전영현
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970022564A priority Critical patent/KR100271626B1/ko
Priority to US08/958,932 priority patent/US5966337A/en
Priority to DE19756928A priority patent/DE19756928B4/de
Priority to JP10004359A priority patent/JPH10340583A/ja
Publication of KR19980086263A publication Critical patent/KR19980086263A/ko
Application granted granted Critical
Publication of KR100271626B1 publication Critical patent/KR100271626B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 센스앰프의 오버드라이빙(Overdriving)방법에 관한 것으로서, 센스앰프의 인에이블시점과 디스에이블시점에서 모두 센스앰프를 오버드라이빙함으로써, 비트라인의 데이터를 풀스윙(Full swing)레벨에 도달시킬 수 있는 비트라인 센스앰프의 오버드라이빙 방법이다.
따라서, 본 발명은 데이터의 라이트시 유효한 데이터를 출력할 수 있고, 데이타의 리드시 셀캐패시터에 완전한 데이터를 저장함으로써, 리프레쉬동작시 리프레쉬간격을 길게 유지할 수 있는 효과가 있다.

Description

비트라인 센스앰프의 오버드라이빙방법
본 발명은 센스앰프의 오버드라이빙(Overdriving)방법에 관한 것으로서, 특히 센스앰프의 인에이블시점뿐만 아니라 디스에이블시점에서도 오버드라이빙을 함으로써, 리드동작 및 라이트동작시에 완전하게 비트라인을 복구할 수 있는 비트라인 센스앰프의 오버드라이빙방법에 관한 것이다.
종래의 센스앰프에서 피모스트랜지스터는 엔모스트랜지스터에 비하여 상대적으로 작은 전류구동능력을 갖지만, 그 크기는 약 2배정도의 비율로 구성되어 있었다.
그런데, 최근 디램의 용량이 커지면서 칩사이즈문제가 대두됨에 따라, 센스앰프를 구성하는 피모스트랜지스터의 크기가 거의 엔모스트랜지스터의 크기와 같은 정도로 작아지게 되었다.
그 결과, 엔모스트랜지스터의 데이터 구동능력이 약화되어 특히 센스앰프에서 하이쪽의 비트라인 데이터의 증폭문제가 발생되고, 이 증폭문제를 해결하기 위해, 센스앰프의 인에이블시점에서 센싱데이타를 오버드라이빙하는 센스앰프의 오버드라이빙(Overdriving)방법이 사용되고 있다.
제1도는 일반적인 반도체 메모리구조의 개략도로서, 이에 도시된 바와같이 메모리셀(11)의 상하에 센스앰프부(12),(13)가 배치되고, 각 센스앰프부(12),(13)의 양단에 오버드라이브펄스(ODP : Over Drive Pulse)에 따라 센스앰프를 구동하는 센스앰프 드라이버(14-17)가 배치된다.
그리고, 제2도에 도시된 바와같이, 센스앰프제어부(18)가 액티브된 로우어드레스 스트로브신호(RAS)에 따라 센스앰프인에이블신호(SAEN)를 출력하면, 그 센스앰프인에이블신호(SAEN)에 따라 오버 드라이브펄스 발생기(19)로부터 오버드라이브펄스(ODP)가 출력된다.
먼저, 리드동작에서 제3(a)도와 같이 워드라인(WL)이 활성화되면, 메모리셀(11)에서 선택된 워드라인(WL)에 연결된 셀의 전하(데이터)가 해당 비트라인에 실리게 됨으로써, 비트라인(BL)과 비트라인(/BL)사이에는 전위차가 형성된다.
이때, 상기 전위차가 정상적인 데이터를 읽기 위한 최소 전위차(Vmin)보다 작은 상태에서, 센스앰프 인에이블신호(SAEN)가 입력되면 센스앰프는 잘못된(invalid) 데이터를 출력하게 되는 문제점이 발생한다.
따라서, 센스앰프제어부(18)가 라스신호(RAS : Row Address Strobe)에 따라 제3(b)도와 같은 센스앰프인에이블신호(SAEN)를 출력하면, 오버드라이브펄스 발생기(19)는 센스앰프인에이블신호(SAEN)에 따라 센스앰프가 인에이블되는 시점에서 제3(c)도 존와 같은 오버 드라이브펄스(ODP)를 출력한다.
그 결과, 제3(d)도와 같은 오버드라이빙구간동안, 센스앰프드라이버(14-17)는 오버드라이빙전압(Vb)으로 센스앰프부(12)(13)의 각 센스앰프를 구동함으로써, 센스앰프로 부터 유효한 데이터가 출력된다.
그리고, 라이트동작에서, 제4(a)도와 같이 워드라인(WL)이 활성화되면, 센스앰프제어부(18)의 센스앰프들은 제4(b)도와 같은 센스앰프인에이블신호(SAEN)에 따라 데이터를 센싱함으로써, 제4(c)도와 같이 센싱된 데이터가 해당 비트라인을 통하여 메모리셀(11)에 라이트된다.
즉, 종래의 비트라인 센스앰프의 오버드라이빙동작은 데이터의 리드동작시 센스앰프의 인에이블시점에서만 행해진다.
그러나, 종래의 오버드라이빙방법은 데이타의 리드시에만 수행하기 때문에, 데이터의 라이트동작에서 비트라인의 데이터레벨은 워드라인의 디스에이블되는 시점까지 풀스윙(Full swing)레벨에 도달하지 않는 단점이 있었다.
또한, 상기 풀스윙(Full swing)레벨에 도달되지 않은 불완전한 데이터가 메모리셀 캐패시터에 저장됨으로써, 리프레쉬동작시 리프레쉬간격이 짧아지는 단점이 있었다.
따라서, 본 발명의 목적은 센스앰프의 인에이블시점 뿐만 아니라 그 센스앰프의 디스에이블시점에서도 센스앰프를 오버드라이빙함에 의해 비트라인의 데이터를 풀스윙(Full swing)레벨에 도달시킴으로써, 셀캐패시터에 완전한 데이터를 저장할 수 있는 센스앰프의 오버드라이빙방법을 제공함을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명은 데이터의 리드동작과 라이트동작시, 센스앰프의 인에이블시점과 디스에이블시점에서 각각 오버드라이빙 펄스를 발생한 후, 오버드라이빙 펄스구간동안 오버드라이빙전압으로 센스앰프를 구동함으로써, 비트라인의 데이터를 풀스윙레벨에 도달시키는 것을 특징으로 한다.
제1도는 종래 일반적인 반도체 메모리구조의 개략도.
제2도는 오버 드라이브펄스 발생기의 발생경로를 나타낸 블럭도.
제3도는 제1도에서 데이터리드시의 오버드라이빙을 나타낸 입출력 파형도.
제4도는 제1도에서 라이트시의 입출력 파형도.
제5도는 제1도에 있어서 본 발명의 기술에 의한 데이터리드시의 오버드라이빙을 나타낸 입출력 파형도.
제6도는 제1도에 있어서 본 발명의 기술에 의한 데이터라이트시의 오버드라이빙을 나타낸 입출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
11 : 메모리셀 12,13 : 센스앰프부
14-17 : 센스앰프 드라이버 18 : 센스앰프 제어부
19 : 오버드라이브 펄스발생기
본 발명의 기술에 의한 비트라인 센스앰프의 오버드라이빙방법은 제1도에 도시된 일반적인 반도체 메모리구조에서 수행된다.
먼저, 리드동작에서, 제5(a)도와 같이 워드라인(WL)이 활성화되면, 메모리셀(11)에서 선택된 워드라인(WL)에 연결된 셀의 전하(데이터)가 해당 비트라인에 실리게 되고, 비트라인(BL)과 비트라인(/BL)사이에는 전위차가 형성된다.
그리고, 센스앰프제어부(18)에서 출력된 제5(b)도와 같은 센스앰프인에이블신호(SAEN)에 따라 오버드라이브펄스 발생기(19)는 센스앰프인에이블시점과 디스에이블시점에서 각각 제5(c)도와 같은 오버드라이브펄스(ODP)를 출력한다.
따라서, 제5(d)도와 같은 오버드라이빙구간동안, 센스앰프드라이버(14-17)는 오버드라이빙전압(Vb)으로 센스앰프를 구동함으로써, 센스앰프부(12),(13)의 각 센스앰프로부터 유효한 데이터가 출력된다.
반면에, 라이트동작에서, 제6(a)도와 같이 워드라인(WL)이 활성화되면, 제6(b)도와 같은 센스앰프인에이블신호(SAEN)에 따라 오버드라이브펄스 발생기(19)는 센스앰프 인에이블시점과 디스에이블시점에서 각각 제6(c)도와 같은 오버 드라이브펄스(ODP)를 출력한다.
그리고, 센스앰프드라이버(14-17)는 오버드라이빙구간동안 오버드라이빙전압(Vb)으로 센스앰프를 구동함으로써, 제6(d)도와 같이 워드라인의 디스에이블되는 시점에서 비트라인의 데이터레벨은 풀스윙(Full swing)레벨에 도달하게 된다.
그 결과, 풀스윙(Full swing)레벨에 도달된 완전한 데이터가 메모리셀캐패시터에 저장된다.
상기에서 설명한 바와같이, 본 발명은 센스앰프의 인에이블시점뿐만 아니라 디스에이블시점에서 센스앰프를 오버드라이빙함에 의해 비트라인의 데이터를 풀스윙(Full swing)레벨에 도달시킴으로써, 데이터의 라이트시 유효한 데이터를 출력할 수 있는 효과가 있다.
그리고, 데이타의 리드시에는 셀캐패시터에 완전한 데이터를 저장함으로써, 리프레쉬동작시 리브레쉬간격을 길게 유지할 수 있는 효과가 있다.

Claims (2)

  1. 메모리셀(11)의 상하에 센스앰프부(12),(13)가 배치되고, 각 센스앰프부(12),(13)의 양단에 오버드라이브펄스에 따라 센스앰프를 구동하는 센스앰프 드라이버(14-17)가 배치된 반도체 메모리구조에 있어서, 데이터의 리드동작과 라이트동작시, 센스앰프의 인에이블시점과 디스에이블시점에서 각각 오버드라이빙 펄스를 발생한 후, 오버드라이빙 펄스구간동안 오버드라이빙 전압으로 상기 센스앰프를 구동하여, 비트라인의 데이터를 풀스윙레벨에 도달시키는 것을 특징으로 하는 비트라인 센스앰프의 오버드라이빙방법.
  2. 제1항에 있어서, 오버드라이빙 펄스는 센스앰프인에이블신호를 근거로 발생되는 것을 특징으로 하는 비트라인 센스앰프의 오버드라이빙방법.
KR1019970022564A 1997-05-31 1997-05-31 비트라인 센스앰프의 오버드라이빙방법 KR100271626B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970022564A KR100271626B1 (ko) 1997-05-31 1997-05-31 비트라인 센스앰프의 오버드라이빙방법
US08/958,932 US5966337A (en) 1997-05-31 1997-10-28 Method for overdriving bit line sense amplifier
DE19756928A DE19756928B4 (de) 1997-05-31 1997-12-19 Verfahren zum Übersteuern eines Bitleitungs-Leseverstärkers
JP10004359A JPH10340583A (ja) 1997-05-31 1998-01-13 ビットラインセンスアンプのオーバードライビング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970022564A KR100271626B1 (ko) 1997-05-31 1997-05-31 비트라인 센스앰프의 오버드라이빙방법

Publications (2)

Publication Number Publication Date
KR19980086263A KR19980086263A (ko) 1998-12-05
KR100271626B1 true KR100271626B1 (ko) 2000-12-01

Family

ID=19508261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022564A KR100271626B1 (ko) 1997-05-31 1997-05-31 비트라인 센스앰프의 오버드라이빙방법

Country Status (4)

Country Link
US (1) US5966337A (ko)
JP (1) JPH10340583A (ko)
KR (1) KR100271626B1 (ko)
DE (1) DE19756928B4 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236605B1 (en) 1999-03-26 2001-05-22 Fujitsu Limited Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier
US6466499B1 (en) 2000-07-11 2002-10-15 Micron Technology, Inc. DRAM sense amplifier having pre-charged transistor body nodes
KR20020053491A (ko) * 2000-12-27 2002-07-05 박종섭 센스 앰프 오버드라이빙 제어회로
US7158423B2 (en) * 2004-06-22 2007-01-02 Samsung ′Electronics Co., Ltd. Semiconductor memory device and array internal power voltage generating method thereof
KR100571648B1 (ko) * 2005-03-31 2006-04-17 주식회사 하이닉스반도체 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
US7535777B2 (en) 2005-09-29 2009-05-19 Hynix Semiconductor, Inc. Driving signal generator for bit line sense amplifier driver
US7492645B2 (en) * 2005-09-29 2009-02-17 Hynix Semiconductor Inc. Internal voltage generator for semiconductor memory device
KR100695287B1 (ko) * 2005-10-24 2007-03-16 주식회사 하이닉스반도체 반도체 메모리 장치의 센스앰프 제어 회로
KR100813524B1 (ko) * 2005-11-09 2008-03-17 주식회사 하이닉스반도체 비트라인 센스앰프 드라이버 및 이를 이용한 비트라인 센싱방법
KR100825026B1 (ko) 2006-06-29 2008-04-24 주식회사 하이닉스반도체 오버드라이빙 펄스발생기 및 이를 포함하는 메모리 장치
KR100772701B1 (ko) * 2006-09-28 2007-11-02 주식회사 하이닉스반도체 반도체 메모리 장치
KR100821580B1 (ko) * 2006-10-12 2008-04-15 주식회사 하이닉스반도체 반도체 메모리 장치
KR100845776B1 (ko) * 2006-11-23 2008-07-14 주식회사 하이닉스반도체 반도체 메모리 장치의 센스앰프 제어회로 및 방법
KR100845781B1 (ko) * 2006-12-07 2008-07-14 주식회사 하이닉스반도체 반도체 메모리 장치의 센스 앰프 제어 신호 생성 회로
KR100845782B1 (ko) * 2006-12-08 2008-07-14 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 증폭 회로
KR100838364B1 (ko) * 2006-12-27 2008-06-13 주식회사 하이닉스반도체 반도체 메모리 장치의 감지증폭 인에이블 신호 생성회로
KR100851993B1 (ko) 2007-02-09 2008-08-13 주식회사 하이닉스반도체 오버드라이빙 신호 공급 장치
KR100889311B1 (ko) * 2007-02-23 2009-03-18 주식회사 하이닉스반도체 비트라인 감지증폭기를 포함하는 반도체메모리소자
KR100878315B1 (ko) * 2007-08-14 2009-01-14 주식회사 하이닉스반도체 반도체 집적회로
KR101008983B1 (ko) * 2008-01-02 2011-01-18 주식회사 하이닉스반도체 비트라인 센스앰프 회로
KR101143442B1 (ko) 2009-09-30 2012-05-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 이용한 테스트 방법
KR101053532B1 (ko) * 2009-09-30 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치 및 비트라인 감지증폭회로 구동방법
JP5630335B2 (ja) * 2011-03-08 2014-11-26 富士通セミコンダクター株式会社 半導体記憶装置
KR102259905B1 (ko) * 2014-12-08 2021-06-03 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102657140B1 (ko) * 2019-12-26 2024-04-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477498A (en) * 1993-02-25 1995-12-19 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404327A (en) * 1988-06-30 1995-04-04 Texas Instruments Incorporated Memory device with end of cycle precharge utilizing write signal and data transition detectors
KR0158111B1 (ko) * 1995-07-06 1999-02-01 김광호 반도체 메모리 장치의 센스앰프 제어회로
US5561630A (en) * 1995-09-28 1996-10-01 International Business Machines Coporation Data sense circuit for dynamic random access memories
JPH09128966A (ja) * 1995-10-31 1997-05-16 Nec Corp ダイナミック型半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477498A (en) * 1993-02-25 1995-12-19 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device

Also Published As

Publication number Publication date
DE19756928B4 (de) 2006-03-16
KR19980086263A (ko) 1998-12-05
US5966337A (en) 1999-10-12
DE19756928A1 (de) 1998-12-03
JPH10340583A (ja) 1998-12-22

Similar Documents

Publication Publication Date Title
KR100271626B1 (ko) 비트라인 센스앰프의 오버드라이빙방법
KR100377421B1 (ko) 반도체 기억 장치
EP0630024B1 (en) Semiconductor memory device
US7668034B2 (en) Power voltage supplier of semiconductor memory device
JP4331484B2 (ja) ランダムアクセスメモリ及びその読み出し、書き込み、及びリフレッシュ方法
KR100695524B1 (ko) 반도체메모리소자 및 그의 구동방법
JP3953461B2 (ja) 集積回路メモリ
GB2286072A (en) Sense amplification in data memories
US5278799A (en) Semiconductor memory circuit
US20090021995A1 (en) Early Write Method and Apparatus
KR100543914B1 (ko) 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치
KR20050106828A (ko) 칩 면적을 줄인 반도체메모리소자 및 그의 구동방법
KR100756778B1 (ko) Ｐｓｒａｍ의 로우 액티브 제어회로
KR100419993B1 (ko) 유니-트랜지스터 랜덤 액세스 메모리 장치 및 그것의 제어방법
KR101171254B1 (ko) 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치
US20070104003A1 (en) Memory device with auxiliary sensing
KR100200919B1 (ko) 어드레스 천이 감지기를 사용한 반도체 메모리 장치의 라이트 경로 제어회로
KR100287889B1 (ko) 셀프 리프레쉬 회로
KR100271627B1 (ko) 외부리프레쉬제어가필요없는메모리셀구조
JP2002260383A (ja) 半導体記憶装置
US6445611B1 (en) Method and arrangement for preconditioning in a destructive read memory
KR100569562B1 (ko) Ｐｓｒａｍ의 액티브 제어회로
KR100454258B1 (ko) 향상된 프리차지 타임을 가지기 위한 메모리 장치
KR20200142959A (ko) 증폭기 회로 및 메모리
KR20050102003A (ko) Ｐｓｒａｍ의 프리차지 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee