KR20050106828A - 칩 면적을 줄인 반도체메모리소자 및 그의 구동방법 - Google Patents

칩 면적을 줄인 반도체메모리소자 및 그의 구동방법 Download PDF

Info

Publication number
KR20050106828A
KR20050106828A KR1020040031873A KR20040031873A KR20050106828A KR 20050106828 A KR20050106828 A KR 20050106828A KR 1020040031873 A KR1020040031873 A KR 1020040031873A KR 20040031873 A KR20040031873 A KR 20040031873A KR 20050106828 A KR20050106828 A KR 20050106828A
Authority
KR
South Korea
Prior art keywords
signal
bank
active
response
generating
Prior art date
Application number
KR1020040031873A
Other languages
English (en)
Other versions
KR100631165B1 (ko
Inventor
곽승욱
곽종태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040031873A priority Critical patent/KR100631165B1/ko
Priority to US11/019,675 priority patent/US7145820B2/en
Publication of KR20050106828A publication Critical patent/KR20050106828A/ko
Application granted granted Critical
Publication of KR100631165B1 publication Critical patent/KR100631165B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02C—SPECTACLES; SUNGLASSES OR GOGGLES INSOFAR AS THEY HAVE THE SAME FEATURES AS SPECTACLES; CONTACT LENSES
    • G02C13/00—Assembling; Repairing; Cleaning
    • G02C13/006—Devices specially adapted for cleaning spectacles frame or lenses
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00—Radiation therapy
    • A61N5/06—Radiation therapy using light
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00—Radiation therapy
    • A61N5/06—Radiation therapy using light
    • A61N2005/0658—Radiation therapy using light characterised by the wavelength of light used
    • A61N2005/0659—Radiation therapy using light characterised by the wavelength of light used infrared
    • A61N2005/066—Radiation therapy using light characterised by the wavelength of light used infrared far infrared
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00—Radiation therapy
    • A61N5/10—X-ray therapy; Gamma-ray therapy; Particle-irradiation therapy
    • A61N2005/1085—X-ray therapy; Gamma-ray therapy; Particle-irradiation therapy characterised by the type of particles applied to the patient
    • A61N2005/1087—Ions; Protons

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Radiology & Medical Imaging (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Pathology (AREA)
  • General Physics & Mathematics (AREA)
  • Ophthalmology & Optometry (AREA)
  • Optics & Photonics (AREA)
  • Dram (AREA)

Abstract

본 발명은 적은 면적을 갖는 반도체메모리소자 및 이를 위한 구동방법을 제공하기 위한 것으로, 이를 위한 본 발명으로 외부 커맨드신호에 응답하여 오토리프레쉬신호를 생성하기 위한 내부신호 생성수단; 상기 오토리프레쉬신호의 활성화 시 뱅크그룹화신호에 응답하여 뱅크 별 액티브정보신호를 생성하기 위한 액티브정보신호 생성수단; 뱅크액티브감지신호의 활성화에 응답하여 로우 액티브 시간동안 활성화상태를 유지하는 라스보장신호를 각 뱅크 별로 생성하는 라스보장수단; 상기 마지막으로 액티브된 뱅크의 라스보장신호의 천이에 응답하여 프리차지정보신호를 생성하기 위한 프리차지정보신호 생성수단; 및 상기 액티브정보신호에 응답하여 해당 뱅크를 액티브시키기 위한 뱅크액티브신호를 활성화시키고, 상기 프리차지정보신호에 응답하여 각 뱅크를 프리차지시키기 위한 뱅크프리차지신호를 모두 활성화시키는 뱅크제어신호 생성부를 구비하는 반도체메모리소자를 제공한다.

Description

칩 면적을 줄인 반도체메모리소자 및 그의 구동방법{SEMICONDUCTOR MEMORY DEVICE WITH DECREASED CHIP AREA AND OPERATION METHOD THEREFOR}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체메모리소자의 오토리프레쉬 방식에 관한 것이다.
반도체 메모리 소자 중에서도 DRAM은 SRAM이나 플래쉬 메모리와 달리 시간이 흐름에 따라 셀(입력된 정보를 저장하는 단위 유닛)에 저장된 정보가 사라지는 현상이 발생한다. 이러한 현상을 방지하기 위하여 외부에서 일정 주기마다 셀에 저장된 정보를 다시 기입해주는 동작을 수행하도록 하고 있으며, 이러한 과정을 리프레쉬라 한다. 리프레쉬는 메모리 셀 어레이 안의 각 셀들이 가지는 리텐션 시간(retention time) 안에 적어도 한 번씩 워드라인을 띄워 셀의 데이터를 센싱하여 증폭시킨 후 셀에 재기록하는 방식으로 행해진다. 여기서, 리텐션 시간이란 셀에 어떤 데이터를 기록한 후 리프레쉬 없이 데이터가 셀에서 유지될 수 있는 시간을 말한다.
리프레쉬 모드에는 노말 동작 중에 특정 조합의 커맨드 신호를 주기적으로 띄워 내부적으로 어드레스를 생성하여 해당 셀에 대한 리프레쉬를 수행하는 오토 리프레쉬 모드와, 노말 동작을 하지 않을 때 예컨대, 파워다운 모드에서 내부적으로 커맨드를 생성하여 수행하는 셀프 리프레쉬 모드가 있다. 오토 리프레쉬 모드와 셀프 리프레쉬 모드는 모두 커맨드를 받은 후 내부 카운터로부터 어드레스를 생성하여 수행되며, 요청이 들어올 때마다 이 어드레스가 순차적으로 증가하게 된다.
예컨대, DRAM의 동작에서 오토 리프레쉬 커맨드가 인가 되었을 때, 로우 액티브 및 프리차지 동작이 스펙에 정해진 시간 내에 완료되어야 한다. 워드라인이 활성화되어 있는 구간인 로우 액티브 시간(tRAS)은 회로 내부의 딜레이에 의해서 결정되며, 일정한 지연 시간 이후에 로우 액티브 신호를 비활성화시킨다. 로우 액티브 신호가 비활성화 상태를 유지하는 구간이 로우 프리차지 시간(tRP)으로 정해진다.
도 1은 종래기술에 따른 순차적으로 오토리프레쉬를 수행하는 반도체메모리소자의 블록 구성도이다.
도 1를 참조하면, 반도체메모리소자는 외부커맨드신호(/RAS, /CAS, /WE, CKE)를 디코딩하여 오토리프레쉬신호(arefp6)를 생성하기 위한 위한 내부신호 생성부(10)와, 오토리프레쉬신호(arefp6)의 활성화 시 뱅크그룹화신호(piled_out<0:1>)에 응답하여 액티브정보신호(intaxp<0:7>)를 생성하기 위한 액티브정보신호 생성부(20)와, 각 뱅크의 액티브상태를 알려주는 뱅크액티브감지신호(satv<0:7>)의 활성화에 응답하여 로우 액티브시간 동안 활성화상태를 유지하는 라스보장신호(tras_outb<0:7>)를 생성하기 위한 tRAS 보장부(30)와, 오토리프레쉬신호(arefp6)의 활성화 시 각 뱅크의 라스보장신호(tras_outb<0:7>)의 천이를 감지하여 프리차지정보신호(sadly<0:7>)를 생성하기 위한 프리차지정보신호 생성부(40)와, 액티브정보신호(intaxp<0:7>)에 응답하여 뱅크액티브신호(ratvbp<0:7>)를 생성하고, 프리차지정보신호(sadly<0:7>)에 응답하여 뱅크프리차지신호(rpcgbp13<0:7>) 를 생성하기 위한 뱅크제어신호 생성부(50)를 구비한다.
그리고 프리차지정보신호생성부(40)는 프리차지정보신호(sadly<0:7>)를 생성하기 위한 복수의 프리차지정보신호 생성기(41, 42, ∼ 48)를 뱅크단위로 구비한다.
도 2는 도 1의 블록도의 동작 파형도로써, 이를 참조하여 뱅크의 액티브이후 로우 액티브시간이 보장되고 프리차지가 수행되는 과정에 대해서 살펴보도록 한다.
먼저, 내부신호 생성부(10)가 외부커맨드신호(/RAS, /CAS, /WE, CKE)를 감지하여 오토리프레쉬신호(arefp6)를 활성화시킨다. 이어, 액티브정보신호 생성부(20)가 오토리프레쉬신호(arefp6)에 응답하여 뱅크가 액티브될 시점에 대한 정보를 갖는 액티브정보신호(intaxp<0:7>)를 활성화시키되, 뱅크그룹화신호(piled)out<0:1>)에 따라 동시에 활성화시키는 액티브정보신호(intaxp<0:7>)의 수를 달리한다. 또한, 뱅크상태신호(rast12<0:6>)에 응답하여 순차적으로 액티브정보신호(intaxp<0:7>)를 생성한다. 그리고 뱅크제어신호 생성부(50)는 액티브정보신호(intaxp<0:7>)에 응답하여 펄스형태의 뱅크액티브신호(ratvbp<0:7>)를 생성하므로, 해당 뱅크를 활성화 시킨다.
이어, tRAS 보장부(30)는 뱅크가 액티브되었음을 알려주는 뱅크액티브감지신호(satv<0:7>)의 활성화에 응답하여 라스보장신호(tras_outb<0:7>)를 활성화시키고 이 활성화구간을 로우 액티브시간동안 유지시키므로, 각 뱅크가 액티브되고 로우액티브시간이 보장된 이후 프리차지되도록 한다. 뱅크당 구비된 프리차지정보신호 생성기(41, 42, ∼ 48)는 오토리프레쉬신호(arefp6)의 활성화 시 해당 라스보장신호(tras_outb<0:7>)가 비활성화되는 시점을 감지하여, 뱅크가 프리차지될 시점에 대한 정보를 갖는 프리차지정보신호(sadly<0:7>)를 생성한다. 뱅크제어신호생성부(50)는 프리차지정보신호(sadly<0:7>)에 응답하여 뱅크프리차지신호(rpcgbp<0:7>)를 활성화시킨다. 그리고 액티브정보신호(intaxp<0:7>)에 응답하여 뱅크의 활성화 여부에 따른 정보신호(rast12<0:7>)를 활성화시키므로, 액티브정보신호 생성부(20)가 정보신호(rast12<0:7>)를 통해 다음 뱅크에 대한 액티브정보신호(intaxp<0:7>)를 활성화시킬 수 있도록 한다.
참고적으로, 뱅크그룹화신호는 몇개의 뱅크를 묶음으로 하여 동시에 리프레쉬를 수행할 것인가에 대한 신호이다. 즉, 뱅크그룹화신호에 따라 한번의 리프레쉬 동안 8개의 뱅크를 하나씩 순차적으로 활성화시키거나, 또는 뱅크 2개를 하나의 묶음으로 하여 4번에 걸쳐 리프레쉬를 수행하거나, 또는 뱅크 4개를 하나의 묶므으로 하여 2번에 걸쳐 리프레쉬를 수행하거나, 또는 뱅크 8개를 묶음으로 하여 1번에 리프레쉬를 수행한다.
본 발명에서는 8뱅크를 구비하고 뱅크그룹화신호(piled_out<0:1>)가 2비트이므로, 최소 2개의 뱅크가 동시에 리프레쉬를 수행한다.
한편, 이러한 종래기술을 이용하는 경우 면적적 측면에서의 손실이 발생된다. 이는 오토리프레쉬신호가 활성화되면, 이를 기준으로 각 뱅크마다 순차적으로 액티브를 수행하고 각 뱅크의 액티브 시점으로 부터 각각 로우 액티브시간을 보장한 뒤 프리차지를 수행하기 때문으로, 이를 구현하기 위해 각 뱅크의 로우 액티브시간을 보장하는 라스보장신호의 비활성화시점을 감지하여 각 뱅크의 프리차지시점을 알려주는 프리차지정보신호 생성부를 뱅크별로 구비하기 때문이다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 칩 면적을 줄일 수 있는 반도체메모리소자 및 그의 구동방법을 제공한다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따른 반도체메모리소자는, 외부 커맨드신호에 응답하여 오토리프레쉬신호를 생성하기 위한 내부신호 생성수단; 상기 오토리프레쉬신호의 활성화 시 뱅크그룹화신호에 응답하여 뱅크 별 액티브정보신호를 생성하기 위한 액티브정보신호 생성수단; 뱅크액티브감지신호의 활성화에 응답하여 로우 액티브 시간동안 활성화상태를 유지하는 라스보장신호를 각 뱅크 별로 생성하는 라스보장수단; 상기 마지막으로 액티브된 뱅크의 라스보장신호의 천이에 응답하여 프리차지정보신호를 생성하기 위한 프리차지정보신호 생성수단; 및 상기 액티브정보신호에 응답하여 해당 뱅크를 액티브시키기 위한 뱅크액티브신호를 활성화시키고, 상기 프리차지정보신호에 응답하여 각 뱅크를 프리차지시키기 위한 뱅크프리차지신호를 모두 활성화시키는 뱅크제어신호 생성부를 구비한다.
본 발명의 다른측면에 따른 반도체메모리소자의 구동방법은 제1번째 뱅크부터 제n번째 뱅크의 동일 로우-어드레스를 갖는 워드라인을 순차적으로 활성화시키는 단계; 메모리셀의 데이터를 감지 및 증폭하여 증폭된 데이터를 재저장하는 단계; 상기 제n번째 뱅크의 워드라인의 활성화로 부터 로우 액티브 시간 이후 상기 제1번째 뱅크 내지 제n번째 뱅크를 한번에 모두 프리차지시키는 단계를 갖는다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 각 뱅크의 동일 로우-어드레스를 갖는 워드라인을 일괄적으로 프리차지시키는 반도체메모리소자의 블록 구성도이다.
도 3를 참조하면, 일 실시예에 따른 반도체메모리소자는 외부커맨드신호(/RAS, /CAS, /WE, CKE)를 디코딩하여 오토리프레쉬신호(arefp6)를 생성하기 위한 위한 내부신호 생성부(100)와, 오토리프레쉬신호(arefp6)의 활성화 시 뱅크그룹화신호(piled_out<0:1>)에 응답하여 액티브정보신호(intaxp<0:7>)를 생성하기 위한 액티브정보신호 생성부(200)와, 뱅크의 액티브를 알려주는 뱅크액티브감지신호(satv<0:7>)의 활성화에 응답하여 활성화되고 로우 액티브시간 동안 펄스가 유지되는 라스보장신호(tras_outb<0:7>)를 생성하기 위한 tRAS 보장부(300)와, 오토리프레쉬신호(arefp6)의 활성화 시 마지막 뱅크의 라스보장신호(tras_outb<7>)의 천이를 감지하여 프리차지정보신호(sadly<7>)를 생성하기 위한 프리차지정보신호 생성부(400)와, 액티브정보신호(intaxp<0:7>)에 응답하여 뱅크액티브신호(ratvbp<0:7>)를 생성하고, 프리차지정보신호(sadly<0:7>)에 응답하여 뱅크프리차지신호(rpcgbp13<0:7>) 를 생성하기 위한 뱅크제어신호 생성부(500)를 구비한다.
이를 종래기술에 따른 반도체메모리소자(도 1참조)와 비교하여 보면, 본 발명에 따른 실시 예에서는 마지막 뱅크의 라스보장신호의 천이를 감지하기 위한 하나의 프리차지정보신호 생성부만이 구비되는 것을 알 수 있다.
따라서, 종래 기술에 따른 반도체메모리소자에 비해 보다 적은 면적을 갖는다.
도 4는 도 3의 동작 파형도로써, 이를 참조하여 일 실시예에 따른 반도체메모리소자의 오토리프레쉬 수행 시 프리차지방법을 살펴보도록 한다.
먼저, 오토리프레쉬신호(arefp6)가 활성화되면, 이에 응답하여 액티브정보신호생성부(200) 및 뱅크제어신호 생성부(500)가 2 뱅크를 한 묶음으로하여 이들 뱅크를 순차적으로 활성화시킨다.
이어, 뱅크가 액티브되었음을 알려주는 뱅크액티브감지신호(satv<0:7>)가 활성화되면, tRAS보장부(300)가 각 뱅크의 액티브시점으로 부터 로우 액티브시간을 펄스구간으로 갖는 라스보장신호(tras_outb<0:7>)를 생성한다.
마지막 뱅크의 라스보장신호(tras_outb<7>)가 비활성화되면 프리차지정보신호 생성부(400)가 이를 감지하여 프리차지정보신호(sadly<7>)를 생성하며, 뱅크제어신호 생성부(500)가 이에 응답하여 프리차지신호(rpcgbp<0:7>)를 생성하여 액티브된 모든 뱅크를 디액티브 시킨다.
전술한 본 발명은 오토리프레쉬 수행 시 마지막으로 활성화된 뱅크의 워드라인을 기준으로 로우 액티브시간을 보장한 뒤 모든 뱅크를 프리차지시키므로, 각 뱅크별로 로우 액티브시간을 보장하기 위한 라스보장신호를 각각 감지하여 프리차지의 시점을 알려주기 위한 프리차지정보신호 생성부가 뱅크 별로 필요하지 않으므로 면적을 줄일 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 오토리프레쉬 수행 시 마지막으로 활성화된 뱅크를 기준으로 액티브된 모든 뱅크를 프리차지시키므로, 각 뱅크의 액티브시점으로부터 로우 액티브시간을 보장한 프리차지를 수행하기 위해 필요했던 블록이 필요하지 않아 면적을 줄일 수 있다.
도 1은 종래기술에 따른 반도체메모리소자의 블록 구성도.
도 2는 상기 도 1의 반도체메모리소자의 동작 파형도.
도 3은 본 발명의 일 실시예에 따른 반도체메모리소자의 블록 구성도.
도 4는 상기 도 3의 반도체메모리소자의 동작 파형도.
* 도면의 주요 부분에 대한 부호의 설명
400 : 프리차지정보신호 생성부
500 : 뱅크제어신호생성부

Claims (2)

  1. 외부 커맨드신호에 응답하여 오토리프레쉬신호를 생성하기 위한 내부신호 생성수단;
    상기 오토리프레쉬신호의 활성화 시 뱅크그룹화신호에 응답하여 뱅크 별 액티브정보신호를 생성하기 위한 액티브정보신호 생성수단;
    뱅크액티브감지신호의 활성화에 응답하여 로우 액티브 시간동안 활성화상태를 유지하는 라스보장신호를 각 뱅크 별로 생성하는 라스보장수단;
    상기 마지막으로 액티브된 뱅크의 라스보장신호의 천이에 응답하여 프리차지정보신호를 생성하기 위한 프리차지정보신호 생성수단; 및
    상기 액티브정보신호에 응답하여 해당 뱅크를 액티브시키기 위한 뱅크액티브신호를 활성화시키고, 상기 프리차지정보신호에 응답하여 각 뱅크를 프리차지시키기 위한 뱅크프리차지신호를 모두 활성화시키는 뱅크제어신호 생성부
    를 구비하는 반도체메모리소자.
  2. 제1번째 뱅크부터 제n번째 뱅크의 동일 로우-어드레스를 갖는 워드라인을 순차적으로 활성화시키는 단계;
    메모리셀의 데이터를 감지 및 증폭하여 증폭된 데이터를 재저장하는 단계;
    상기 제n번째 뱅크의 워드라인의 활성화로 부터 로우 액티브 시간 이후 상기 제1번째 뱅크 내지 제n번째 뱅크를 한번에 모두 프리차지시키는 단계
    를 갖는 반도체 메모리 소자의 구동방법.
KR1020040031873A 2004-05-06 2004-05-06 칩 면적을 줄인 반도체메모리소자 및 그의 구동방법 KR100631165B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040031873A KR100631165B1 (ko) 2004-05-06 2004-05-06 칩 면적을 줄인 반도체메모리소자 및 그의 구동방법
US11/019,675 US7145820B2 (en) 2004-05-06 2004-12-23 Semiconductor memory device for reducing chip area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040031873A KR100631165B1 (ko) 2004-05-06 2004-05-06 칩 면적을 줄인 반도체메모리소자 및 그의 구동방법

Publications (2)

Publication Number Publication Date
KR20050106828A true KR20050106828A (ko) 2005-11-11
KR100631165B1 KR100631165B1 (ko) 2006-10-02

Family

ID=36595539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040031873A KR100631165B1 (ko) 2004-05-06 2004-05-06 칩 면적을 줄인 반도체메모리소자 및 그의 구동방법

Country Status (2)

Country Link
US (1) US7145820B2 (ko)
KR (1) KR100631165B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656741B2 (en) 2007-01-11 2010-02-02 Samsung Electronics Co., Ltd. Row active time control circuit and a semiconductor memory device having the same
US8493809B2 (en) 2010-08-30 2013-07-23 SK Hynix Inc. Refresh control circuit and semiconductor memory apparatus using the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4428319B2 (ja) * 2005-08-30 2010-03-10 エルピーダメモリ株式会社 半導体記憶装置およびバンク・リフレッシュ方法
KR100642395B1 (ko) * 2005-10-12 2006-11-10 주식회사 하이닉스반도체 반도체 장치
KR100706830B1 (ko) * 2005-10-19 2007-04-13 주식회사 하이닉스반도체 반도체 메모리의 액티브 구간 제어장치 및 방법
KR100776747B1 (ko) * 2006-05-09 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 로우 어드레스 제어 회로 및 방법
JP5034551B2 (ja) * 2007-02-26 2012-09-26 富士通セミコンダクター株式会社 メモリコントローラ、半導体メモリのアクセス制御方法およびシステム
KR20100082185A (ko) * 2009-01-08 2010-07-16 삼성전자주식회사 플래시 메모리, 캐시 메모리, 그리고 제어기를 포함하는 사용자 장치
KR102159119B1 (ko) * 2014-05-21 2020-09-23 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160005994A (ko) * 2014-07-08 2016-01-18 에스케이하이닉스 주식회사 반도체 메모리 장치
US11670349B2 (en) * 2021-03-31 2023-06-06 Changxin Memory Technologies, Inc. Memory circuit, memory precharge control method and device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003526B1 (ko) 1992-10-02 1996-03-14 삼성전자주식회사 반도체 메모리장치
KR0184510B1 (ko) * 1996-03-19 1999-04-15 김광호 동기식 반도체 메모리의 리프레쉬 제어회로 및 그 제어방법
JPH1145570A (ja) 1997-07-29 1999-02-16 Fujitsu Ltd 半導体記憶装置
US6178130B1 (en) * 1997-10-10 2001-01-23 Rambus Inc. Apparatus and method for refreshing subsets of memory devices in a memory system
WO1999019879A1 (en) * 1997-10-10 1999-04-22 Rambus Incorporated Dram core refresh with reduced spike current
US6528191B1 (en) 1999-10-12 2003-03-04 General Motors Corporation Apparatus for monitoring a hydrogen containing gas stream
KR100363480B1 (ko) * 2000-07-20 2002-12-05 주식회사 하이닉스반도체 오토 프리차지 제어 회로
US6661721B2 (en) * 2001-12-13 2003-12-09 Infineon Technologies Ag Systems and methods for executing precharge commands using posted precharge in integrated circuit memory devices with memory banks each including local precharge control circuits
US20040006665A1 (en) 2002-07-02 2004-01-08 Moss Robert W. Methods and structure for hiding DRAM bank precharge and activate latency by issuing apriori bank state transition information

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656741B2 (en) 2007-01-11 2010-02-02 Samsung Electronics Co., Ltd. Row active time control circuit and a semiconductor memory device having the same
US8493809B2 (en) 2010-08-30 2013-07-23 SK Hynix Inc. Refresh control circuit and semiconductor memory apparatus using the same

Also Published As

Publication number Publication date
KR100631165B1 (ko) 2006-10-02
US7145820B2 (en) 2006-12-05
US20060133168A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
KR102469065B1 (ko) 메모리 장치
CN105654983B (zh) 半导体器件及包括半导体器件的存储系统
US5471430A (en) Test circuit for refresh counter of clock synchronous type semiconductor memory device
KR100810040B1 (ko) 향상된 리프레시 메커니즘을 갖는 동기식 동적 메모리 회로 및 그 메모리 회로의 동작 방법
KR100271626B1 (ko) 비트라인 센스앰프의 오버드라이빙방법
CN105989870B (zh) 存储器件和包括存储器件的存储系统
KR20140038246A (ko) 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
KR20160000626A (ko) 메모리 장치
KR102082441B1 (ko) 반도체메모리장치 및 반도체시스템
US8537626B2 (en) Semiconductor device and method of controlling the same
KR100631165B1 (ko) 칩 면적을 줄인 반도체메모리소자 및 그의 구동방법
JP2006294216A (ja) 半導体記憶装置
KR100695524B1 (ko) 반도체메모리소자 및 그의 구동방법
JP2007059036A (ja) メモリ
JP2004062925A (ja) 半導体メモリ
US9275722B2 (en) Memory device preventing fail caused by successive read operations and system including the same
KR20160074920A (ko) 메모리 장치
JP2008021397A (ja) メモリ
KR100540488B1 (ko) 로우 경로 제어회로를 갖는 반도체 메모리 소자 및 그의구동방법
KR20040093895A (ko) 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치
US20080080284A1 (en) Method and apparatus for refreshing memory cells of a memory
WO2009093548A1 (ja) 半導体記憶装置
CN105845169B (zh) 半导体器件及其驱动方法
KR20120120759A (ko) 반도체 집적회로 및 그의 구동방법
JP2007273028A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee