KR20160005994A - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR20160005994A KR20160005994A KR1020140085226A KR20140085226A KR20160005994A KR 20160005994 A KR20160005994 A KR 20160005994A KR 1020140085226 A KR1020140085226 A KR 1020140085226A KR 20140085226 A KR20140085226 A KR 20140085226A KR 20160005994 A KR20160005994 A KR 20160005994A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- refresh
- active
- bank
- address
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40618—Refresh operations over multiple banks or interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
리프레쉬 신호 및 어드레스에 응답하여 상기 어드레스를 로우 어드레스로서 출력하거나, 카운팅된 신호를 상기 로우 어드레스로서 출력하고, 상기 리프레쉬 신호, 및 상기 뱅크 액티브 신호에 응답하여 오토 프리차지 신호 및 예비 뱅크 액티브 신호를 생성하는 로우 어드레스 제어부, 및 액티브 신호, 프리차지 신호, 뱅크 액티브 신호, 상기 오토 프리차지 신호, 및 상기 예비 뱅크 액티브 신호에 응답하여 상기 뱅크 액티브 신호를 생성하는 뱅크 제어부를 포함한다.
Description
본 발명은 반도체집적 회로에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 데이터를 저장하고, 저장된 데이터를 출력하도록 구성된다.
반도체 메모리 장치는 비휘발성 반도체 메모리 장치와 휘발성 반도체 메모리 장치로 구분된다. 이때, 휘발성 반도체 메모리 장치는 저장된 데이터를 유지하기 위하여 리프레쉬 동작을 수행한다.
리프레쉬 동작을 수행하는 반도체 메모리 장치는 리프레쉬 동작을 개선시키려는 개발이 계속되고 있다.
본 발명은 리프레쉬 동작을 개선시킨 반도체 메모리 장치를 제공한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 리프레쉬 신호 및 어드레스에 응답하여 상기 어드레스를 로우 어드레스로서 출력하거나, 카운팅된 신호를 상기 로우 어드레스로서 출력하고, 상기 리프레쉬 신호, 및 상기 뱅크 액티브 신호에 응답하여 오토 프리차지 신호 및 예비 뱅크 액티브 신호를 생성하는 로우 어드레스 제어부; 및 액티브 신호, 프리차지 신호, 뱅크 액티브 신호, 상기 오토 프리차지 신호, 및 상기 예비 뱅크 액티브 신호에 응답하여 상기 뱅크 액티브 신호를 생성하는 뱅크 제어부를 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 리프레쉬 신호, 어드레스, 및 뱅크 액티브 신호에 응답하여 로우 어드레스, 오토 프리차지 신호, 및 예비 뱅크 액티브 신호를 생성하는 로우 어드레스 제어부; 액티브 신호, 프리차지 신호, 뱅크 어드레스, 상기 오토 프리차지 신호 및 상기 예비 뱅크 액티브 신호에 응답하여 상기 뱅크 액티브 신호를 생성하는 뱅크 제어부; 및 상기 로우 어드레스 및 상기 뱅크 액티브 신호에 응답하여 활성화되거나 리프레쉬 동작을 수행하는 데이터 저장 영역을 포함하며, 상기 리프레쉬 신호가 인에이블되면 상기 오토 프리차지 신호에 응답하여 프리차지 동작을 수행하고, 상기 프리차지 동작이 수행된 이후 상기 예비 뱅크 액티브 신호 및 상기 리프레쉬 신호에 응답하여 리프레쉬 동작이 수행되며. 상기 리프레쉬 동작이 수행된 이후 리프레쉬 동작전의 상태로 복귀되는 것을 특징으로 한다.
본 발명에 따른 반도체 메모리 장치는 리프레쉬 동작이 개선되어, 반도체 메모리 장치의 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 구성도,
도 2는 도 1의 로우 어드레스 제어부의 구성도,
도 3은 도 2의 제어 신호 생성부의 구성도,
도 4는 도 1의 뱅크 제어부의 구성도이다.
도 2는 도 1의 로우 어드레스 제어부의 구성도,
도 3은 도 2의 제어 신호 생성부의 구성도,
도 4는 도 1의 뱅크 제어부의 구성도이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 도 1에 도시된 바와 같이, 로우 어드레스 제어부(100), 뱅크 제어부(200), 및 데이터 저장 영역(300)을 포함한다.
상기 로우 어드레스 제어부(100)는 제 1 및 제 2 설정 신호(MRS_apcg, MRS_aa), 리프레쉬 신호(REF_s), 어드레스(ADD), 및 뱅크 액티브 신호(BK_act)에 응답하여 로우 어드레스(Row_add), 예비 뱅크 액티브 신호(BK_actp), 및 오토 프리차지 신호(APCG)를 생성한다. 예를 들어, 상기 로우 어드레스 제어부(100)는 상기 제 1 및 제 2 설정 신호((MRS_apcg, MRS_aa), 상기 리프레쉬 신호(REF_s), 및 상기 뱅크 액티브 신호(BK_act)에 응답하여 리프레쉬 동작시 카운팅된 신호를 상기 로우 어드레스(Row_add)로서 출력하거나, 상기 리프레쉬 동작시 상기 뱅크 액티브 신호(BK_act)가 인에이블되었을 때 저장되었던 상기 어드레스(ADD)를 상기 로우 어드레스(Row_add)로서 출력하거나, 리프레쉬 동작을 제외한 노멀 동작인 경우 상기 어드레스(ADD)를 상기 로우 어드레스(Row_add)로서 출력한다. 또한, 상기 로우 어드레스 제어부(100)는 상기 제 1 및 제 2 설정 신호(MRS_apcg, MRS_aa), 상기 리프레쉬 신호(REF_s), 및 상기 뱅크 액티브 신호(BK_act)에 응답하여 상기 예비 뱅크 액티브 신호(BK_actp), 및 상기 오토 프리차지 신호(APCG)를 선택적으로 인에이블시킨다.
상기 뱅크 제어부(200)는 액티브 신호(ACT), 프리차지 신호(PCG), 뱅크 어드레스(BKADD), 상기 오토 프리차지 신호(APCG), 및 상기 예비 뱅크 액티브 신호(BK_actp)에 응답하여 상기 뱅크 액티브 신호(BK_act)를 생성한다.
상기 데이터 저장 영역(300)은 상기 뱅크 액티브 신호(BK_act), 및 상기 로우 어드레스(Row_add)에 응답하여 활성화된다. 예를 들어, 상기 데이터 저장 영역(300)은 복수개의 뱅크(미도시)를 포함할 수 있다, 이때, 상기 데이터 저장 영역(300)은 상기 뱅크 액티브 신호(BK_act)에 대응하는 뱅크를 활성화시킬 수 있고, 상기 로우 어드레스(Row_add)에 응답하여 활성화된 뱅크의 워드라인들을 제어할 수 있다.
상기 로우 어드레스 제어부(100)는 도 2에 도시된 바와 같이, 리프레쉬 카운터(110), 어드레스 저장부(120), 제어 신호 생성부(130), 및 신호 선택부(140)를 포함한다.
상기 리프레쉬 카운터(110)는 리프레쉬 동작시 카운팅 어드레스(ADD_cnt)를 카운팅한다. 예를 들어, 상기 리프레쉬 카운터(110)는 상기 리프레쉬 신호(REF_s)가 인에이블되면 상기 카운팅 어드레스(ADD_cnt)를 카운팅한다.
상기 어드레스 저장부(120)는 상기 뱅크 액티브 신호(BK_act), 및 상기 예비 뱅크 액티브 신호(BK_actp)에 응답하여 상기 어드레스(ADD)를 저장하고, 저장된 어드레스를 오토 액티브 어드레스(ADD_aa)로서 출력한다. 예를 들어, 상기 어드레스 저장부(120)는 상기 뱅크 액티브 신호(BK_act)가 인에이블되면 상기 어드레스(ADD)를 저장하고, 상기 예비 뱅크 액티브 신호(BK_actp)가 인에이블되면 저장된 어드레스를 상기 오토 액티브 어드레스(ADD_aa)로서 출력한다.
상기 제어 신호 생성부(130)는 상기 리프레쉬 신호(REF_s), 상기 뱅크 액티브 신호(BK_act), 및 상기 제 1 및 제 2 설정 신호(MRS_apcg, MRS_aa)에 응답하여 상기 오토 프리차지 신호(APCG), 리프레쉬 플래그 신호(REF_f), 오토 액티브 플래그 신호(AA_f), 및 상기 예비 뱅크 액티브 신호(BK_actp)를 생성한다. 예를 들어, 상기 제어 신호 생성부(130)는 상기 제 1 설정 신호(MRS_apcg)가 인에이블되고 상기 리프레쉬 신호(REF_s)가 인에이블되면 상기 오토 프리차지 신호(APCG) 및 상기 리프레쉬 플래그 신호(REF_f)를 인에이블시킨다. 상기 제어 신호 생성부(130)는 상기 제 1 및 제 2 설정 신호 (MRS_apcg, MRS_aa)가 인에이블되고 상기 상기 리프레쉬 신호(REF_s)가 인에이블되면 상기 리프레쉬 플래그 신호(REF_f)가 인에이블된 이후 소정시간이 경과하면 상기 오토 액티브 플래그 신호(AA_f)를 인에이블시킨다. 또한 상기 제어 신호 생성부(130)는 상기 리프레쉬 신호(REF_s)에 응답하여 상기 뱅크 액티브 신호(BK_act)의 정보를 저장하고, 상기 리프레쉬 플래그 신호(REF_f)가 인에이블되면 저장된 정보를 상기 예비 뱅크 액티브 신호(BK_actp)로서 출력한다.
상기 신호 선택부(140)는 상기 리프레쉬 플래그 신호(REF_f), 및 상기 오토 액티브 플래그 신호(AA_f)에 응답하여 상기 카운팅 어드레스(ADD_cnt), 상기 어드레스(ADD), 및 상기 오토 액티브 어드레스(ADD_aa) 중 하나를 상기 로우 어드레스(Row_add)로서 출력한다. 예를 들어, 상기 신호 선택부(140)는 상기 리프레쉬 플래그 신호(REF_f) 및 상기 오토 액티브 플래그 신호(AA_f)가 모두 디스에이블되면 상기 어드레스(ADD)를 상기 로우 어드레스(Row_add)로서 출력한다. 상기 신호 선택부(140)는 상기 리프레쉬 플래그 신호(REF_f)가 인에입되면 상기 카운팅 어드레스(ADD_cnt)를 상기 로우 어드레스(Row_add)로서 출력한다. 상기 신호 선택부(140)는 상기 오토 액티브 플래그 신호(AA_f)가 인에이블되면 상기 오토 액티브 어드레스(ADD_aa)를 상기 로우 어드레스(Row_add)로서 출력한다.
상기 제어 신호 생성부(130)는 도 3에 도시된 바와 같이, 오토 프리차지 신호 생성부(131), 리프레쉬 플래그 신호 생성부(132), 오토 액티브 플래그 신호 생성부(133), 및 뱅크 정보 저장부(134)를 포함한다.
상기 오토 프리차지 신호 생성부(131)는 상기 제 1 설정 신호(MRS_apcg)가 인에이블되고, 상기 리프레쉬 신호(REF_s)가 인에이블되면 상기 오토 프리차지 신호(APCG)를 인에이블시킨다.
상기 오토 프리차지 신호 생성부(131)는 제1 낸드 게이트(ND1), 및 제 1 인버터(IV1)를 포함한다. 상기 제 1 낸드 게이트(ND1)는 상기 제 1 설정 신호(MRS_apcg) 및 상기 리프레쉬 신호(REF_s)를 입력 받는다. 상기 제 1 인버터(IV1)는 상기 제 1 낸드 게이트(ND1)의 출력 신호를 입력 받아 상기 오토 프리차지 신호(APCG)를 출력한다.
상기 리프레쉬 플래그 신호 생성부(132)는 상기 제 1 설정 신호(MRS_apcg)가 인에이블되면 상기 오토 프라치지 신호(APCG)를 지연시켜 상기 리프레쉬 플래그 신호(REF_f)로서 출력한다. 또한 상기 리프레쉬 플래그 신호 생성부(132)는 상기 제 1 설정 신호(MRS_apcg)가 디스에이블되면 상기 리프레쉬 신호(REF_s)를 상기 리프레쉬 플래그 신호(REF_f)로서 출력한다.
상기 리프레쉬 플래그 신호 생성부(132)는 제 1 지연부(132-1), 및 멀티 플렉서(132-2)를 포함한다. 상기 제 1 지연부(132-1)는 상기 오토 프리차지 신호(APCG)를 지연시킨다. 상기 멀티 플렉서(132-2)는 상기 제 1 설정 신호(MRS_apcg)가 인에이블되면 상기 제 1 지연부(132-1)의 출력 신호를 상기 리프레쉬 플래그 신호(REF_f)로서 출력하고, 상기 제 1 설정 신호(MRS_apcg)가 디스에이블되면 상기 리프레쉬 신호(REF_s)를 상기 리프레쉬 플래그 신호(REF_f)로서 출력한다.
상기 오토 액티브 플래그 신호 생성부(133)는 상기 제 2 설정 신호(MRS_aa)가 인에이블되면 상기 리프레쉬 플래그 신호(REF_f)를 지연시켜 상기 오토 액티브 플래그 신호(AA_f)로서 출력한다.
상기 오토 액티브 플래그 플래그 신호 생성부(133)는 제 2 지연부(133-1), 제 2 낸드 게이트(ND2), 및 제 2 인버터(IV2)를 포함한다. 상기 제 2 지연부(133-1)는 상기 리프레쉬 플래그 신호(REF_f)를 지연시킨다. 상기 제 2 낸드 게이트(ND2)는 상기 제 2 지연부(133-1)의 출력 신호 및 상기 제2 설정 신호(MRS_aa)를 입력 받는다. 상기 제 2 인버터(IV2)는 상기 제 2 낸드 게이트(ND2)의 출력 신호를 입력 받아 상기 오토 액티브 플래그 신호(AA_f)를 출력한다.
상기 뱅크 정보 저장부(134)는 상기 리프레쉬 신호(REF_s)가 인에이블되면 상기 뱅크 액티브 신호(BK_act)의 정보를 저장하고, 상기 오토 액티브 플래그 신호(AA_f)가 인에이블되면 저장된 정보를 상기 예비 뱅크 액티브 신호(BK_actp)로서 출력한다. 이때, 상기 뱅크 정보 저장부(134)는 상기 리프레쉬 신호(REF_s)가 디스에이블되면 상기 예비 뱅크 액티브 신호(BK_actp)를 디스에이블시킨다.
상기 뱅크 제어부(200)는 도 4에 도시된 바와 같이, 노멀 뱅크 액티브 신호 생성부(210), 멀티 플렉서(220), 래치부(230), 및 펄스 생성부(240)를 포함한다.
상기 노멀 뱅크 액티브 신호 생성부(210)는 상기 액티브 신호(ACT)가 인에이블되면 상기 뱅크 어드레스(BKADD)를 노멀 뱅크 액티브 신호(BK_nor)로서 출력하고, 상기 프리차지 신호(PCG)가 인에이블되면 상기 노멀 뱅크 액티브 신호(BK_nor)를 디스에이블시킨다.
상기 멀티 플렉서(220)는 상기 리프레쉬 신호(REF_s)에 응답하여 상기 노멀 뱅크 액티브 신호(BK_nor) 및 상기 예비 뱅크 액티브 신호(BK_actp) 중 하나를 입력 신호(IN_s)로서 출력한다. 예를 들어, 상기 멀티 플렉서(220)는 상기 리프레쉬 신호(REF_s)가 인에이블되면 상기 예비 뱅크 액티브 신호(BK_actp)를 상기 입력 신호(IN_s)로서 출력하고, 상기 리프레쉬 신호(REF_s)가 디스에이블되면 상기 노멀 뱅크 액티브 신호(BK_nor)를 상기 입력 신호(IN_s)로서 출력한다.
상기 래치부(230)는 상기 입력 신호(IN_s)를 상기 뱅크 액티브 신호(BK_act)로서 출력한다. 또한 상기 래치부(230)는 상기 오토 프리차지 펄스(APCG_p)가 인에이블된 구간동안 상기 뱅크 액티브 신호(BK_act)를 디스에이블시킨다. 상기 래치부(230)는 S-R 래치 회로로 구성될 수 있다.
상기 펄스 생성부(240)는 상기 오토 프리차지 신호(APCG)가 인에이블되면 소정 시간 인에이블되는 상기 오토 프리차지 펄스(APCG_p)를 생성한다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 메모리 장치의 동작을 설명하면 다음과 같다.
제 1 및 제 2 설정 신호(MRS_apcg, MRS_aa)는 모드 레지스터 셋(mode register set)에서 출력되는 신호일 수 있다.
리프레쉬 동작을 제외한 노멀 동작부터 설명한다.
노멀 동작시 리프레쉬 신호(REF_s)는 디스에이블된다.
상기 리프레쉬 신호(REF_s)가 디스에이블되면 로우 어드레스 제어부(100)는 상기 제 1 및 제2설정 신호(MRS_apcg, MRS_aa)와는 무관하게 상기 어드레스(ADD)를 로우 어드레스(Row_add)로서 데이터 저장 영역(300)에 전달한다.
상기 리프레쉬 신호(REF_s)가 디스에이블되었을 경우 상기 로우 어드레스 제어부(100)의 동작을 더욱 상세히 설명하면 다음과 같다.
도 3을 참조하면, 상기 리프레쉬 신호(REF_s)가 디스에이블되었을 경우 오토 프리차지 신호(APCG)가 디스에이블된다. 리프레쉬 플래그 신호(REF_f) 및 오토 액티브 플래그 신호(AA_f)는 모두 상기 오토 프리차지 신호(APCG)를 지연시켜 생성되는 신호이므로, 상기 오토 프리차지 신호(APCG)가 디스에이블되었을 경우 상기 리프레쉬 플래그 신호(REF_f) 및 상기 오토 액티브 플래그 신호(AA_f)는 모두 디스에이블된다. 뱅크 정보 저장부(134)는 상기 리프레쉬 신호(REF_s)가 디스에이블되면 상기 예비 뱅크 액티브 신호(BK_actp)를 디스에이블시킨다.
도 2를 참조하면, 상기 리프레쉬 플래그 신호(REF_f) 및 상기 오토 액티브 플래그 신호(AA_f)가 모두 디스에이블되면 신호 선택부(140)는 상기 어드레스(ADD)를 상기 로우 어드레스(Row_add)로서 출력한다.
뱅크 제어부(200)는 상기 로우 어드레스 제어부(100)에서 출력되는 상기 오토 프리차지 신호(APCG) 및 상기 예비 뱅크 액티브 신호(BK_actp)가 디스에이블되므로, 액티브 신호(ACT), 프리차지 신호(PCG), 및 뱅크 어드레스(BKADD)에 응답하여 뱅크 액티브 신호(BK_act)를 생성한다.
도 4를 참조하면, 노멀 뱅크 액티브 신호 생성부(210)는 상기 액티브 신호(ACT), 상기 프리차지 신호(PCG), 및 상기 뱅크 어드레스(BKADD)에 응답하여 노멀 뱅크 액티브 신호(BK_nor)를 생성한다. 이와 같이 생성된 노멀 뱅크 액티브 신호(BK_nor)는 멀티 플렉서(220), 및 래치부(230)를 거쳐 상기 뱅크 액티브 신호(BK_act)로서 출력된다.
결국, 본 발명의 실시예에 따른 반도체 메모리 장치는 리프레쉬 동작이 아닐 경우 즉, 노멀 동작시 어드레스(ADD)를 로우 어드레스(ADD)로서 데이터 저장 영역(300)에 전달하고, 액티브 신호(ACT), 프리차지 신호(PCG) 및 뱅크 어드레스(BKADD)에 응답하여 생성된 뱅크 액티브 신호(BK_act)를 상기 데이터 저장 영역(300)에 전달함으로써, 노멀 동작을 수행한다.
리프레쉬 동작시 상기 제 1 설정 신호(MRS_apcg) 및 상기 2 설정 신호(MRS_aa)가 모두 인에이블되었을 경우의 동작을 설명하면 다음과 같다.
도 3을 참조하면, 상기 리플레쉬 신호(REF_s), 및 상기 제 1 및 제 2 설정 신호(MRS_apcg, MRS_aa)가 모두 인에이블되면 상기 오토 프리차지 신호 생성부(131)는 오토 프리차지 신호(APCG)를 인에이블시킨다. 상기 리프레쉬 플래그 신호 생성부(132)는 인에이블된 상기 오토 프리차지 신호(APCG)를 지연시켜 상기 리프레쉬 플래그 신호(REF_f)로서 출력한다. 상기 오토 액티브 플래그 신호 생성부(133)는 인에이블된 상기 리프레쉬 플래그 신호(REF_f)를 지연시켜 상기 오토 액티브 플래그 신호(AA_f)로서 출력한다.
결국, 상기 리프레쉬 신호(REF_s), 및 상기 제 1 및 제 2 설정 신호(MRS_apcg, MRS_aa)가 모두 인에이블되면 상기 오토 프리차지 신호(APCG)가 가장 먼저 인에이블되고, 그 다음 상기 리프레쉬 플래그 신호(REF_f)가 인에이블되며, 마지막으로 상기 오토 액티브 플래그 신호(AA_f)가 인에이블된다.
또한 상기 뱅크 정보 저장부(134)는 상기 리프레쉬 신호(REF_s)가 인에이블되었을 때의 상기 뱅크 액티브 신호(BK_act)의 정보를 저장하고, 상기 리프레쉬 플래그 신호(REF_f)가 인에이블되면 저장된 정보를 상기 예비 뱅크 액티브 신호(BK_actp)로서 출력한다.
도 2를 참조하면, 상기 리프레쉬 신호(REF_s)가 인에이블되면 리프레쉬 카운터(110)가 카운팅 어드레스(ADD_cnt)를 카운팅한다. 어드레스 저장부(120)는 상기 뱅크 액티브 신호(BK_act)가 인에이블되었을 때의 어드레스(ADD)를 저장한다. 이후 상기 어드레스 저장부(120)는 상기 예비 뱅크 액티브 신호(BK_actp)가 인에이블되면 저장된 어드레스를 오토 액티브 어드레스(ADD_aa)로서 출력한다.
상기 신호 선택부(140)는 상기 리프레쉬 플래그 신호(REF_f)가 인에이블되면 상기 카운팅 어드레스(ADD_cnt)를 상기 로우 어드레스(Row_add)로서 출력하고, 상기 리프레쉬 플래그 신호(REF_f) 및 상기 오토 액티브 플래그 신호(AA_f)가 모두 인에이블되면 상기 오토 액티브 어드레스(ADD_aa)를 상기 로우 어드레스(Row_add)로서 출력한다.
다시 설명하면, 상기 오토 액티브 플래그 신호(AA_f)는 상기 리프레쉬 플래그 신호(REF_f)를 지연시켜 생성된 신호이므로, 상기 리프레쉬 플래그 신호(REF_f)가 인에이블된 이후 소정시간이 경과하면 상기 오토 액티브 플래그 신호(AA_f)가 인에이블된다. 따라서 상기 신호 선택부(140)는 상기 제 1 및 제 2 설정 신호(MRS_apcg, MRS_aa)가 모두 인에이블되고 상기 리프레쉬 신호(REF_s)가 인에이블되면 상기 카운팅 어드레스(ADD_cnt)를 상기 로우 어드레스(Row_add)로서 출력한 이후 소정시간이 경과하면 상기 오토 액티브 어드레스(ADD_aa)를 상기 로우 어드레스(Row_add)로서 출력한다.
도 4를 참조하면, 상기 멀티 플렉서(220)는 상기 리프레쉬 신호(REF_s)가 인에이블되면 상기 예비 뱅크 액티브 신호(BK_actp)를 상기 입력 신호(IN_s)로서 출력한다. 상기 래치부(230)는 상기 오토 프리차지 펄스(APCG_p)의 인에이블 구간동안 상기 뱅크 액티브 신호(BK_act)를 디스에이블시키며, 이후 상기 예비 뱅크 액티브 신호(BK_actp)를 상기 뱅크 액티브 신호(BK_act)로서 출력한다.
즉, 상기 뱅크 제어부(200)는 리프레쉬 동작시 상기 오토 프리차지 신호(APCG)에 응답하여 상기 뱅크 액티브 신호(BK_act)를 디스에이블시키고, 이후 상기 예비 뱅크 액티브 신호(BK_actp)를 상기 뱅크 액티브 신호(BK_act)로서 출력한다.
본 발명의 실시예에 따른 반도체 메모리 장치의 동작을 정리하면 다음과 같다.
상기 제 1 및 제 2 설정 신호(MRS_apcg, MRS_aa)가 모두 인에이블된 상태에서 상기 리프레쉬 신호(REF_s)가 인에이블되면 가장 먼저 상기 오토 프리차지 신호(APCG)가 인에이블되고, 다음 상기 리프레쉬 플래그 신호(REF_f)가 인에이블되며, 마지막으로 상기 오토 액티브 플래그 신호(AA_f)가 인에이블된다. 이때, 리프레쉬 동작전 마지막으로 인에이블되었던 상기 뱅크 액티브 신호(BK_act)에 의해 상기 어드레스(ADD)가 상기 어드레스 저장부(120)에 저장되며, 또한 리프레쉬 동작시 상기 뱅크 액티브 신호(BK_act)는 상기 뱅크 정보 저장부(134)에 저장된다.
상기 오토 프리차지 신호(APCG)가 인에이블되면 상기 뱅크 액티브 신호(BK_act)가 디스에이블되어 프리차지 동작을 수행한다.
이후 상기 리프레쉬 플래그 신호(REF_f)가 인에이블되면 상기 카운팅 어드레스(ADD_cnt)가 상기 로우 어드레스(Row_add)로서 출력되어, 리프레쉬 동작을 수행한다.
리프레쉬 동작이 완료된 이후 즉, 상기 리프레쉬 플래그 신호(REF_f)가 인에이블된 이후 상기 오토 액티브 플래그 신호(AA_f)가 인에이블되면 상기 어드레스 저장부(120) 및 상기 뱅크 정보 저장부(134)에 저장된 어드레스와 뱅크 액티브 정보가 상기 오토 액티브 어드레스(ADD_aa), 및 상기 예비 뱅크 액티브 신호(BK_actp)로서 출력된다. 상기 오토 액티브 어드레스(ADD_aa)는 상기 로우 어드레스(Row_add)로서 출력되고, 상기 예비 뱅크 액티브 신호(BK_actp)는 상기 뱅크 액티브 신호(BK_act)로서 출력된다.
결국, 상기 제 1 및 제 2 설정 신호(MRS_apcg, MRS_aa)가 인에이블되고 상기 리프레쉬 신호(REF_s)가 인에이블되면 리프레쉬 동작(카운팅 어드레스(ADD_cnt)가 상기 로우 어드레스(Row_add)로서 출력되는 동작)이 수행된 이후 리프레쉬 동작전에 저장된 어드레스(ADD) 및 뱅크 액티브 신호(BK_act)의 정보가 상기 로우 어드레스(Row_add), 및 상기 뱅크 액티브 신호(BK_act)로서 출력되어 리프레쉬 동작전의 로우 어드레스(Row_add)와 상기 뱅크 액티브 신호(BK_act)의 상태로 복구된다.
상기 제 1 설정 신호(MRS_apcg)가 인에이블되고, 상기 제 2 설정 신호(MRS_aa)가 디스에이블된 상태에서 리프레쉬 동작이 수행되면, 리프레쉬 동작 전에 뱅크 액티브 신호(BK_act)가 디스에이블되어 프리차지 동작만 수행되고, 리프레쉬 동작전의 로우 어드레스(Row_add)와 상기 뱅크 액티브 신호(BK_act)의 상태로 복구는 되지 않는다. 왜냐하면, 상기 제 2 설정 신호(MRS_aa)가 디스에이블되면 상기 오토 액티브 플래그 신호(AA_f)가 인에이블되지 않고 디스에이블된다. 상기 오토 액티브 플래그 신호(AA_f)가 디스에이블되면 상기 오토 액티브 어드레스(ADD_aa)가 상기 로우 어드레스(Row_add)로서 출력되지 않으며, 상기 뱅크 정보 저장부(134)에 저장된 정보 또한 상기 예비 뱅크 액티브 신호(BK_actp)로서 출력되지 않기 때문이다.
이와 같이, 본 발명의 실시예에 따른 반도체 메모리 장치는 모드 레지스터 셋에서 설정할 수 있는 복수개의 설정 신호를 이용하여 리프레쉬 동작시 외부에서 프리차지 명령을 입력 받지 않아도 리프레쉬 동작전에 프리차지 동작을 수행할 수 있고, 리프레쉬 동작이 완료된 이후 리프레쉬 동작전의 뱅크 상태(로우 어드레스(Row_add), 및 뱅크 액티브 신호(BK_act)의 복구)로 복구시킬 수 있어, 리프레쉬 동작의 효율성을 증가시킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Claims (15)
- 리프레쉬 신호 및 어드레스에 응답하여 상기 어드레스를 로우 어드레스로서 출력하거나, 카운팅된 신호를 상기 로우 어드레스로서 출력하고, 상기 리프레쉬 신호, 및 뱅크 액티브 신호에 응답하여 오토 프리차지 신호 및 예비 뱅크 액티브 신호를 생성하는 로우 어드레스 제어부; 및
액티브 신호, 프리차지 신호, 뱅크 어드레스 신호, 상기 오토 프리차지 신호, 및 상기 예비 뱅크 액티브 신호에 응답하여 상기 뱅크 액티브 신호를 생성하는 뱅크 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치. - 제 1 항에 있어서,
상기 로우 어드레스 제어부는
상기 리프레쉬 신호가 디스에이블되면 상기 어드레스를 상기 로우 어드레스로서 출력하고, 상기 리프레쉬 신호가 인에이블되면 상기 카운팅된 신호를 상기 로우 어드레스로서 출력하는 것을 특징으로 하는 반도체 메모리 장치. - 제 2 항에 있어서,
상기 로우 어드레스 제어부는
제 1 설정 신호, 제 2 설정 신호 및 상기 뱅크 액티브 신호에 응답하여 상기 리프레쉬 신호가 인에이블된 경우 생성되는 카운팅된 신호를 상기 로우 어드레스로서 출력하거나, 상기 뱅크 액티브 신호가 인에이블되었을 때의 상기 어드레스를 저장하고 저장된 신호를 상기 로우 어드레스로서 출력하거나, 상기 어드레스를 상기 로우 어드레스로서 출력하는 것을 특징으로 하는 반도체 메모리 장치. - 제 3 항에 있어서,
상기 로우 어드레스 제어부는
상기 리프레쉬 신호에 응답하여 상기 카운팅된 신호를 생성하는 리프레쉬 카운터,
상기 뱅크 액티브 신호에 응답하여 상기 어드레스를 저장하고, 상기 예비 뱅크 액티브 신호에 응답하여 저장된 신호를 오토 액티브 어드레스로서 출력하는 어드레스 저장부,
상기 뱅크 액티브 신호, 상기 리프레쉬 신호, 및 상기 제 1 및 제 2 설정 신호에 응답하여 상기 예비 뱅크 액티브 신호, 상기 오토 프리차지 신호, 리프레쉬 플래그 신호, 및 오토 액티브 플래그 신호를 생성하는 제어 신호 생성부, 및
상기 리프레쉬 플래그 신호 및 상기 오토 액티브 플래그 신호에 응답하여 상기 카운팅된 신호, 상기 오토 액티브 어드레스, 및 상기 어드레스 중 하나를 상기 로우 어드레스로서 선택적으로 출력하는 신호 선택부를 포함하는 것을 특징으로 하는 반도체 메모리 장치. - 제 4 항에 있어서,
상기 어드레스 저장부는
상기 뱅크 액티브 신호가 인에이블되면 상기 어드레스를 저장하고, 상기 예비 뱅크 액티브 신호가 인에이블되면 저장된 신호를 상기 오토 액티브 어드레스로서 출력하는 것을 특징으로 하는 반도체 메모리 장치. - 제 4 항에 있어서,
상기 제어 신호 생성부는
상기 제 1 및 제 2 설정 신호가 디스에이블되고, 상기 리프레쉬 신호가 인에이블되면 상기 리프레쉬 신호를 상기 리프레쉬 플래그 신호로서 출력하는 것을 특징으로 하는 반도체 메모리 장치. - 제 6 항에 있어서,
상기 제어 신호 생성부는
상기 제 1 설정 신호, 및 상기 리프레쉬 신호가 인에이블되고, 상기 제 2 설정 신호가 디스에이블되면 상기 오토 프리차지 신호를 인에이블시키고, 상기 오토 프리차지 신호가 인에이블된 이후 제 1소정 시간이 경과하면 상기 리프레쉬 플래그 신호를 인에이블시키는 것을 특징으로 하는 반도체 메모리 장치. - 제 7 항에 있어서,
상기 제어 신호 생성부는
상기 제 1 및 제 2 설정 신호 및 상기 리프레쉬 신호가 모두 인에이블되면 상기 오토 프리차지 신호를 인에이블시키고, 상기 오토 프리차지 신호가 인에이블된 이후 상기 제 1 소정 시간이 경과하면 상기 리프레쉬 플래그 신호를 인에이블시키고, 상기 리프레쉬 플래그 신호가 인에이블된 이후 제 2 소정 시간이 경과하면 상기 오토 액티브 플래그 신호를 인에이블시키며. 상기 리프레쉬 신호가 인에이블되었을 때의 상기 뱅크 액티브 신호를 저장하고, 상기 오토 액티브 플래그 신호가 인에이블되면 저장된 상기 뱅크 액티브 신호를 상기 예비 뱅크 액티브 신호로서 출력하는 것을 특징으로 하는 반도체 메모리 장치. - 제 8 항에 있어서,
상기 제어 신호 생성부는
상기 리프레쉬 신호가 인에이블되고 상기 제 1 설정 신호가 인에이블되면 상기 오토 프리차지 신호를 인에이블시키는 오토 프리차지 신호 생성부,
상기 제 1 설정 신호에 응답하여 상기 오토 프리차지 신호를 지연시킨 신호를 상기 리프레쉬 플래그 신호로서 출력하거나 상기 리프레쉬 신호를 상기 리프레쉬 플래그 신호로서 출력하는 리프레쉬 플래그 신호 생성부,
상기 제 2 설정 신호에 응답하여 상기 리프레쉬 플래그 신호를 지연시켜 상기 오토 액티브 플래그 신호로서 출력하는 오토 액티브 플래그 신호 생성부,
상기 리프레쉬 신호가 인에이블되면 상기 뱅크 액티브 신호를 저장하고, 상기 오토 액티브 플래그 신호가 인에이블되면 저장된 상기 뱅크 액티브 신호를 상기 예비 뱅크 어드레스로서 출력하는 뱅크 정보 저장부를 포함하는 것을 특징으로 하는 반도체 메모리 장치. - 제 1 항에 있어서,
상기 뱅크 제어부는
상기 액티브 신호, 상기 프리차지 신호, 및 상기 뱅크 어드레스에 응답하여 노멀 뱅크 액티브 신호를 생성하는 노멀 뱅크 액티브 신호 생성부,
상기 리프레쉬 신호에 응답하여 상기 노멀 뱅크 액티브 신호 및 상기 예비 뱅크 액티브 신호 중 하나를 입력 신호로서 출력하는 멀티 플렉서,
상기 오토 프리차지 신호에 응답하여 오토 프리차지 펄스를 생성하는 펄스 생성부, 및
상기 입력 신호를 저장하고, 저장된 신호를 상기 뱅크 액티브 신호로서 출력하거나 상기 오토 프리차지 펄스에 응답하여 상기 뱅크 액티브 신호를 디스에이블시키는 래치부를 포함하는 것을 특징으로 하는 반도체 메모리 장치. - 리프레쉬 신호, 어드레스, 및 뱅크 액티브 신호에 응답하여 로우 어드레스, 오토 프리차지 신호, 및 예비 뱅크 액티브 신호를 생성하는 로우 어드레스 제어부;
액티브 신호, 프리차지 신호, 뱅크 어드레스, 상기 오토 프리차지 신호 및 상기 예비 뱅크 액티브 신호에 응답하여 상기 뱅크 액티브 신호를 생성하는 뱅크 제어부; 및
상기 로우 어드레스 및 상기 뱅크 액티브 신호에 응답하여 활성화되거나 리프레쉬 동작을 수행하는 데이터 저장 영역을 포함하며,
상기 리프레쉬 신호가 인에이블되면 상기 오토 프리차지 신호에 응답하여 프리차지 동작을 수행하고, 상기 프리차지 동작이 수행된 이후 상기 예비 뱅크 액티브 신호 및 상기 리프레쉬 신호에 응답하여 리프레쉬 동작이 수행되며. 상기 리프레쉬 동작이 수행된 이후 리프레쉬 동작전의 상태로 복귀되는 것을 특징으로 하는 반도체 메모리 장치. - 제 11 항에 있어서,
상기 프리차지 동작은 상기 뱅크 액티브 신호가 디스에이블되는 것이고,
상기 리프레쉬 동작은 카운팅된 신호가 상기 로우 어드레스로서 출력되는 것이며,
상기 리프리쉬 동작전의 상태의 복귀는 상기 리프레쉬 동작 이전의 상기 로우 어드레스, 및 상기 뱅크 어드레스의 상태로의 복귀인 것을 특징으로 하는 반도체 메모리 장치. - 제 12 항에 있어서,
상기 로우 어드레스 제어부는
상기 리프레쉬 신호가 인에이블되면 카운팅 어드레스를 생성하는 리프레쉬 카운터,
상기 뱅크 액티브 신호가 인에이블되면 상기 어드레스를 저장하고, 상기 예비 뱅크 액티브 신호가 인에이블되면 상기 저장된 어드레스를 상기 오토 액티브 어드레스로서 출력하는 어드레스 저장부,
리프레쉬 플래그 신호 및 오토 액티브 플래그 신호에 응답하여 상기 카운팅 어드레스, 상기 오토 액티브 어드레스, 및 상기 어드레스 중 하나를 상기 로우 어드레스로서 출력하는 신호 선택부, 및
상기 리프레쉬 신호, 및 상기 뱅크 액티브 신호에 응답하여 상기 오토 프리차지 신호, 상기 리프레쉬 플래그 신호, 상기 오토 액티브 플래그 신호 및 예비 뱅크 액티브 신호를 생성하는 제어 신호 생성부를 포함하는 것을 특징으로 하는 반도체 메모리 장치, - 제 13 항에 있어서,
상기 제어 신호 생성부는
상기 리프레쉬 신호가 인에이블되면 상기 오토 프리차지 신호를 인에이블시키는 오토 프리차지 신호 생성부,
상기 오토 프리차지 신호를 지연시켜 상기 리프레쉬 플래그 신호를 생성하는 리프레쉬 플래그 신호 생성부,
상기 리프레쉬 플래그 신호를 지연시켜 상기 오토 액티브 플래그 신호를 생성하는 오토 액티브 플래그 신호 생성부, 및
상기 리프레쉬 신호가 인에이블되면 상기 뱅크 액티브 신호를 저장하고, 상기 오토 액티브 플래그 신호가 인에이블되면 저장된 뱅크 액티브 신호를 상기 예비 뱅크 액티브 신호로서 출력하는 뱅크 저장부를 포함하는 것을 특징으로 하는 반도체 메모리 장치. - 제 11 항에 있어서,
상기 뱅크 제어부는
상기 액티브 신호가 인에이블되면 상기 뱅크 어드레스를 노멀 뱅크 액티브 신호로서 출력하고, 상기 프리차지 신호가 인에이블되면 상기 노멀 뱅크 액티브 신호를 디스에이블시키는 노멀 뱅크 액티브 신호 생성부,
상기 리프레쉬 신호에 응답하여 상기 노멀 뱅크 액티브 신호 및 상기 예비 뱅크 액티브 신호 중 하나를 입력 신호로서 출력하는 멀티 플렉서,
상기 오토 프리차지 신호에 응답하여 오프 프리차지 펄스를 생성하는 펄스 생성부, 및
상기 입력 신호를 래치하여 상기 뱅크 액티브 신호로서 출력하고, 상기 오토 프리차지 펄스가 입력되면 상기 뱅크 액티브 신호를 디스에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140085226A KR20160005994A (ko) | 2014-07-08 | 2014-07-08 | 반도체 메모리 장치 |
| US14/526,082 US9236108B1 (en) | 2014-07-08 | 2014-10-28 | Semiconductor memory apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140085226A KR20160005994A (ko) | 2014-07-08 | 2014-07-08 | 반도체 메모리 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160005994A true KR20160005994A (ko) | 2016-01-18 |
Family
ID=55026543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140085226A KR20160005994A (ko) | 2014-07-08 | 2014-07-08 | 반도체 메모리 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9236108B1 (ko) |
| KR (1) | KR20160005994A (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210051364A (ko) * | 2019-10-30 | 2021-05-10 | 에스케이하이닉스 주식회사 | 반도체장치 |
| KR20210114639A (ko) * | 2020-03-11 | 2021-09-24 | 에스케이하이닉스 주식회사 | 메모리, 메모리 시스템 및 메모리의 동작 방법 |
| CN116913343B (zh) * | 2023-09-13 | 2023-12-26 | 浙江力积存储科技有限公司 | 一种激活预充电反馈电路和存储器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2380035B (en) * | 2001-09-19 | 2003-08-20 | 3Com Corp | DRAM refresh command operation |
| KR100631165B1 (ko) * | 2004-05-06 | 2006-10-02 | 주식회사 하이닉스반도체 | 칩 면적을 줄인 반도체메모리소자 및 그의 구동방법 |
| KR100832020B1 (ko) | 2005-09-29 | 2008-05-26 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 리셋제어회로 |
| KR100891304B1 (ko) | 2007-09-10 | 2009-04-06 | 주식회사 하이닉스반도체 | 테스트 모드 회로를 포함하는 반도체 메모리 장치 |
-
2014
- 2014-07-08 KR KR1020140085226A patent/KR20160005994A/ko not_active Application Discontinuation
- 2014-10-28 US US14/526,082 patent/US9236108B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9236108B1 (en) | 2016-01-12 |
| US20160012877A1 (en) | 2016-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9691466B1 (en) | Memory device including refresh controller | |
| US9190127B2 (en) | Burst length control circuit | |
| US9437275B2 (en) | Memory system and method for operating the same | |
| KR102194768B1 (ko) | 반도체 메모리 장치 및 반도체 메모리 시스템 | |
| CN105719685B (zh) | 半导体装置和驱动该半导体装置的方法 | |
| KR102158266B1 (ko) | 반도체 메모리 장치 | |
| KR102436992B1 (ko) | 리프레시 제어 장치 | |
| TWI644313B (zh) | 偽靜態隨機存取記憶體及其控制方法 | |
| US9953688B1 (en) | Precharge control device and semiconductor device including the same | |
| KR20160035897A (ko) | 반도체 메모리 장치 및 그를 포함하는 시스템 | |
| TW201413719A (zh) | 記憶體裝置與在該記憶體裝置內執行讀取操作之方法 | |
| KR100911185B1 (ko) | 라이트 오토 프리차지 신호 발생부를 공유하는 오토프리차지 회로 | |
| US9196350B2 (en) | Active control device, semiconductor device and system including the same | |
| KR20160005994A (ko) | 반도체 메모리 장치 | |
| JP2013242951A (ja) | リフレッシュ方法及びそれを用いた半導体メモリ装置 | |
| KR102471525B1 (ko) | 반도체 메모리 장치 및 리프레쉬 방법 | |
| KR20160074920A (ko) | 메모리 장치 | |
| US8817566B2 (en) | Memory system | |
| US9472260B1 (en) | Semiconductor memory device | |
| US10249355B2 (en) | Apparatuses and methods for providing active and inactive clock signals to a command path circuit | |
| KR20210002945A (ko) | 반도체 메모리 장치 및 메모리 시스템 | |
| US8675424B2 (en) | Separate read/write column select control | |
| US9190140B2 (en) | Semiconductor devices | |
| KR101708873B1 (ko) | 반도체 메모리 장치 | |
| KR20160068572A (ko) | 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |