CN105719685B - 半导体装置和驱动该半导体装置的方法 - Google Patents

半导体装置和驱动该半导体装置的方法 Download PDF

Info

Publication number
CN105719685B
CN105719685B CN201510292224.9A CN201510292224A CN105719685B CN 105719685 B CN105719685 B CN 105719685B CN 201510292224 A CN201510292224 A CN 201510292224A CN 105719685 B CN105719685 B CN 105719685B
Authority
CN
China
Prior art keywords
signal
clock
write
response
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510292224.9A
Other languages
English (en)
Other versions
CN105719685A (zh
Inventor
孔奎奉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105719685A publication Critical patent/CN105719685A/zh
Application granted granted Critical
Publication of CN105719685B publication Critical patent/CN105719685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明涉及一种半导体装置，其包括：控制块，其适于响应于写训练信号和写相关信息信号而生成时钟控制信号；和输入块，其适于响应于所述时钟控制信号和时钟信号而接收用于写训练模式的数据信号。

Description

半导体装置和驱动该半导体装置的方法
相关申请的交叉引用
本申请请求2014年12月19日提交的申请号为10-2014-0184656的韩国专利申请的优先权，其通过引用方式整体并入本文。
技术领域
本发明的典型实施例涉及半导体设计技术，更具体地，涉及使用时钟信号的半导体装置和驱动所述半导体装置的方法。
背景技术
半导体装置使用时钟信号以便在预固定的时序下稳定运行。时钟信号一般连续地切换。然而，半导体装置不总是使用时钟信号。换句话讲，半导体装置在特定周期中使用时钟信号，或不同的时钟信号。
例如，当输入/输出数据信号时，半导体装置，比如动态随机访问存储器(DRAM)使用时钟信号。然而，即使当进入刷新模式时，半导体装置也接收时钟信号。由于不在刷新模式中输入/输出数据信号，所以在刷新模式期间半导体装置不需接收时钟信号。尽管如此，由于训练模式的存在，即使在刷新模式中半导体装置也可连续接收时钟信号。进入刷新模式时，半导体装置也可进入训练模式，并且可以在训练模式中输入/输出数据信号。
因此，在目标分段(section)期间的半导体装置需要选择性地接收时钟信号。
发明内容
本发明的典型实施例涉及一种半导体装置，所述半导体装置根据训练模式控制是否输入时钟信号，以及驱动该半导体装置的方法。
本发明的典型实施例涉及一种半导体装置，所述半导体装置基于延迟信息并根据刷新模式或训练模式控制是否输入时钟信号，以及驱动该半导体装置的方法。
根据本发明的实施例，半导体装置包括：响应于写训练信号和写相关信息信号而生成时钟控制信号的控制块；响应于时钟控制信号和时钟信号而接收用于写训练模式的数据信号的输入块。
写相关信息信号可包括写延迟信息和突发长度(burst length)信息。
控制块可包括：响应于写训练信号和写相关信息信号而生成写训练结束信号的第一控制单元；和响应于写训练信号和写训练结束信号而生成时钟控制信号的第二控制单元。
第一控制单元可包括移位寄存器。
第二控制单元可包括SR锁存器。
输入块可包括：时钟限制单元，其响应于时钟控制信号，通过限定时钟信号的切换分段(toggling section)而生成限制时钟信号；和输入缓冲单元，其响应于限制时钟信号而接收数据信号。
半导体装置还可包括：第一焊盘，其接收命令信号；指令解码块，其响应于命令信号而生成写训练信号；模式寄存器设置(MRS)电路块，其生成写相关信息信号；和第二焊盘，其接收数据信号。
根据本发明的另一个实施例，半导体装置包括：第一时钟控制块，其响应于写训练信号和写相关信息信号而生成第一控制信号；第二时钟控制块，其响应于刷新信号和预充电信号而生成第二控制信号；第三时钟控制块，其响应于写相关信息信号而通过选择第一和第二控制信号的其中一个生成时钟控制信号；和数据输入块，其响应于时钟控制信号和时钟信号而接收用于写训练模式的数据信号。
写相关信息信号可包括写延迟信息和突发长度信息。
第一时钟控制块可包括：第一控制单元，其响应于写训练信号和写相关信息信号而生成写训练结束信号；和第二控制单元，其响应于写训练信号和写训练结束信号而生成第一控制信号。
第一控制单元可包括移位寄存器。
第二控制单元可包括SR锁存器。
第二时钟控制块可包括SR锁存器。
第三时钟控制块可包括：选择控制单元，其根据写延迟信息和介于写训练信号和第一控制信号之间的飞行时间(flight time)上的分段信息而生成选择控制信号；和选择输出单元，其响应于选择控制信号，通过选择第一和第二控制信号的其中一个而输出时钟控制信号。
选择控制单元可包括用于存储分段信息的存储部件。
数据输入块可包括：时钟限制单元，其响应于时钟控制信号，通过限定时钟信号的切换分段而生成限制时钟信号；和输入缓冲单元，其响应于限制时钟信号而接收数据信号。
半导体装置还可包括：第一焊盘，其接收命令信号；指令解码块，其响应于命令信号而生成写训练信号、刷新信号和预充电信号；模式寄存器设置(MRS)电路块，其生成写相关信息信号；和第二焊盘，其接收数据信号。
根据本发明的另一个实施例，能够进入写训练模式同时进入刷新模式的半导体装置的驱动方法包括：通过比较写延迟信息和从进入写训练模式时至生成第一控制信号时的范围的分段上的分段信息，选择对应于写训练模式的第一控制信号和对应于刷新模式的第二控制信号的其中一个；当进入写训练模式或刷新模式时，响应于第一控制信号或第二控制信号而生成时钟控制信号；响应于时钟控制信号，通过限定时钟信号的切换分段而生成限制时钟信号；和响应于限制时钟信号而接收用于写训练模式的数据信号。
当半导体装置进入写训练模式时，根据写延迟信息和突发长度信息可以生成第一控制信号。
当半导体装置进入刷新模式时，响应于刷新信号和预充电信号可以生成第二控制信号。
附图说明
图1为例示根据本发明一个实施例的半导体装置的框图。
图2为例示如图1所示的时钟控制块的框图。
图3为例示如图1所示的数据输入块的框图。
图4为例示如图3所示的时钟限制单元的电路图。
图5为描述驱动如图1所示半导体装置的方法的时序图。
图6为例示根据本发明另一个实施例的半导体装置的框图。
图7为例示如图6所示的第一时钟控制块的框图。
图8为例示如图6所示的第三时钟控制块的框图。
图9为例示如图6所示的数据输入块的框图。
图10为例示如图9所示的时钟限制单元的电路图。
图11和12为描述驱动如图6所示的半导体装置的方法的时序图。
具体实施方式
下面参考所附附图对本发明的典型实施例进行更详细的描述。这些实施例的提供使得该公开内容深入和全面，并向本领域技术人员充分表述了本发明的范围。在该公开内容中涉及的所有“实施例”指的是在此处公开的发明构思的实施例。所提出的实施例仅仅是举例，并且不用于限制发明构思。
在本发明的实施例中，写训练模式和自动刷新模式作为实例进行描述。
图1为例示根据本发明实施例的半导体装置的框图。
参考图1，半导体装置100可包括命令焊盘CMD0至CMDm，指令解码块110，模式寄存器设置(MRS)电路块120，时钟控制块130，数据焊盘DQ0至DQn和数据输入块140。
命令焊盘CMD0至CMDm接收命令信号。指令解码块110响应于命令信号而生成写训练信号WTTR。MRS电路块120生成写相关信息信号WTINs。时钟控制块130响应于写训练信号WTTR和写相关信息信号WTINs而生成时钟控制信号WCK_CTRL_FLAG。数据焊盘DQ0至DQn接收用于写训练模式的数据信号。数据输入块140响应于时钟控制信号WCK_CTRL_FLAG和时钟信号WCK而接收数据信号。
指令解码块110可通过解码命令信号而生成写训练信号WTTR。尽管未示出，MRS电路块120可根据命令信号和地址信号的结合而生成写相关信息信号WTINs。这里，写相关信息信号WTINs可包括写延迟信息、突发长度信息等。由于命令解码块110和MRS电路块120对本领域技术人员而言是普遍知道的，因此省略了对其的详细描述。
图2为例示如图1所示时钟控制块130的框图。
参考图2，时钟控制块130可包括第一控制单元131和第二控制单元133。第一控制单元131响应于写训练信号WTTR和写相关信息信号WTINs而生成写训练结束信号WTTR_END。第二控制单元133响应于写训练信号WTTR和写训练结束信号WTTR_END而生成时钟控制信号WCK_CTRL_FLAG。
第一控制单元131可根据包含在写相关信息信号WTINs中的写延迟信息和突发长度信息，通过移动写训练信号WTTR而生成写训练结束信号WTTR_END。例如，第一控制单元131可包括移位寄存器。
第二控制单元133可响应于写训练信号WTTR启动时钟控制信号WCK_CTRL_FLAG并且响应于写训练结束信号WTTR_END而停用时钟控制信号WCK_CTRL_FLAG。例如，第二控制单元133可包括SR锁存器。
图3为例示如图1所示的数据输入块140的框图。图4为例示如图3所示的时钟限制单元141的电路图。
参考图3，数据输入块140可包括时钟限制单元141和输入缓冲单元143_1至143_n+1。时钟限制单元141响应于时钟控制信号WCK_CTRL_FLAG通过限定时钟信号WCK的切换分段而生成限制时钟信号WCK’。输入缓冲单元143_1至143_n+1响应于限制时钟信号WCK’而接收数据信号。
时钟限制单元141可包括AND门，以用于对如图4所示的时钟控制信号WCK_CTRL_FLAG和时钟信号WCK执行AND操作。此处，时钟信号WCK可以是用于同步数据信号的专用时钟信号。
尽管在附图中未示出，输入缓冲单元143_1至143_n+1的每一个可包括用于使数据信号与限制时钟信号WCK’同步并传输被同步的数据信号的触发器。
下面将参考图1至5，对具有根据本发明的实施例的上述结构的半导体装置100的驱动方法进行描述。
图5为描述如图1所示的半导体装置100的驱动方法的时序图。
参考图5，当在连续输入时钟信号WCK的状态下从指令解码块110生成写训练信号WTTR时，时钟控制块130可根据包含在写相关信息信号WTINs中的写延迟信息WL和突发长度信息BL，生成时钟控制信号WCK_CTRL_FLAG。例如，时钟控制块130可通过以对应于写延迟信息WL、突发长度信息BL和预定时钟信息N*CLK的给定延迟量移动写训练信号WTTR，从而生成写训练结束信号WTTR_END。另外，时钟控制块130可生成时钟控制信号WCK_CTRL_FLAG，其响应于写训练信号WTTR而启用并且响应于写训练结束信号WTTR_END而停用。
数据输入块140可以响应于时钟控制信号WCK_CTRL_FLAG和时钟信号WCK而接收从数据焊盘DQ0至DQn输入的数据信号。例如，数据输入块140可以响应于时钟控制信号WCK_CTRL_FLAG限定时钟信号WCK的切换分段，从而生成限制时钟信号WCK’，使数据信号与限制时钟信号WCK’同步，并传输被同步的数据信号至半导体装置100的内部电路。
根据上述本发明的实施例，半导体装置具有在对应于写训练模式的分段期间严格使用时钟信号的优势。
图6为例示根据本发明的另一个实施例的半导体装置的框图。
参考图6，半导体装置200可包括命令焊盘CMD0至CMDm、指令解码块210、模式寄存器设置(MRS)电路块220、第一时钟控制块230、第二时钟控制块240、第三时钟控制块250、数据焊盘DQ0至DQn和数据输入块260。
命令焊盘CMD0至CMDm接收命令信号。指令解码块210响应于命令信号生成写训练信号WTTR、自动刷新信号AREF和预充电信号PCG。MRS电路块220生成写相关信息信号WTINs。第一时钟控制块230响应于写训练信号WTTR和写相关信息信号WTINs而生成第一控制信号WCK_CTRL0。第二时钟控制块240响应于自动刷新信号AREF和预充电信号PCG而生成第二控制信号WCK_CTRL1。第三时钟控制块250响应于写相关信息信号WTINs，通过选择第一和第二控制信号WCK_CTRL0和WCK_CTRL1的其中一个而生成时钟控制信号WCK_CTRL_FLAG。数据焊盘DQ0至DQn接收用于写训练模式的数据信号。数据输入块260响应于时钟控制信号WCK_CTRL_FLAG和时钟信号WCK而接收数据信号。
指令解码块210可以通过对命令信号解码而生成写训练信号WTTR、自动刷新信号AREF和预充电信号PCG。尽管在附图中未示出，但是MRS电路块220可基于命令信号和地址信号的组合而生成写相关信息信号WTINs。此处，写相关信息信号WTINs可包括写延迟信息、突发长度信息等。由于指令解码块210和MRS电路块220对本领域技术人员而言是普遍知道的，因此省略了对其的详细描述。
第二时钟控制块240可响应于自动刷新信号AREF而启用第二控制信号WCK_CTRL1，并且响应于预充电信号PCG而停用第二控制信号WCK_CTRL1。例如，第二时钟控制块240可包括SR锁存器。
图7为例示如图6所示的第一时钟控制块230的框图。
参考图7，第一时钟控制块230可包括第一控制单元231和第二控制单元233。第一控制单元231响应于写训练信号WTTR和写相关信息信号WTINs而生成写训练结束信号WTTR_END。第二控制单元233响应于写训练信号WTTR和写训练结束信号WTTR_END而生成第一控制信号WCK_CTRL0。
第一控制单元231可基于包含在写相关信息信号WTINs中的写延迟信息和突发长度信息，通过移动写训练信号WTTR而生成写训练结束信号WTTR_END。例如，第一控制单元231可包括移位寄存器。
第二控制单元233可以响应于写训练信号WTTR而启用第一控制信号WCK_CTRL0，并且响应于写训练结束信号WTTR_END而停用第一控制信号WCK_CTRL0。例如，第二控制单元233可包括SR锁存器。
图8为例示如图6所示的第三时钟控制块250的框图。
参考图8，第三时钟控制块250可包括选择控制单元251和选择输出单元253。选择控制单元251根据包含在写相关信息信号WTINs中的写延迟信息和分段信息FT，生成选择控制信号WL_CTRL_DET。选择输出单元253响应于选择控制信号WL_CTRL_DET和第一和第二控制信号WCK_CTRL0和WCK_CTRL1而输出时钟控制信号WCK_CTRL_FLAG。
选择控制单元251可将分段信息FT与写延迟信息比较，从而生成选择控制信号WL_CTRL_DET。选择控制单元251可包括用于存储分段信息FT的存储部件251A。分段信息FT可包括介于写训练信号WTTR和第一控制信号WCK_CTRL0之间的分段上的信息，即飞行时间信息。
选择输出单元253可响应于选择控制信号WL_CTRL_DET选择第一控制信号WCK_CTRL0和第二控制信号WCK_CTRL1的其中一个，并输出被选择的控制信号作为时钟控制信号WCK_CTRL_FLAG。
图9为例示如图6所示的数据输入块260的框图。图10为例示如图9所示的时钟限制单元261的电路图。
参考图9，数据输入块260可包括时钟限制单元261和输入缓冲单元263_1至263_n+1。时钟限制单元261响应于时钟控制信号WCK_CTRL_FLAG，通过限定时钟信号WCK的切换分段，生成限制时钟信号WCK’。输入缓冲单元263_1至263_n+1响应于限制时钟信号WCK’而接收数据信号。
时钟限制单元261可包括AND门，以用于执行如图10所示的对时钟控制信号WCK_CTRL_FLAG和时钟信号WCK的AND操作。此处，时钟信号WCK可以是用于同步数据信号的专用时钟信号。
尽管未在附图中示出，输入缓冲单元263_1至263_n+1的每一个可包括用于将数据信号与限制时钟信号WCK’同步并传输被同步的数据信号的触发器。
下面，参考图6至12，对具有根据本发明的实施例如上所述的结构的半导体装置200的驱动方法进行描述。
图11为描述在第一种条件下如图6所示的半导体装置200的驱动方法的时序图。
图12描述在第二种条件下如图6所示的半导体装置200的驱动方法的时序图。
第三时钟控制块250可将事先存储的分段信息FT与包含在写相关信息信号WTINs中的写延迟信息WL比较，并确定第一控制信号WCK_CTRL0和第二控制信号WCK_CTRL1中的哪一个被输出作为时钟控制信号WCK_CTRL_FLAG。分段信息FT可包括介于写训练信号WTTR和基于写训练信号WTTR生成的第一控制信号WCK_CTRL0之间的分段上的信息，即飞行时间信息。换句话讲，分段信息FT可包括从当半导体装置进入写训练模式时至当第一控制信号WCK_CTRL0被启用时的范围的分段上的信息。
当包含在分段信息FT中的飞行时间小于包含在写延迟信息WL中的写延迟时间时(WL>飞行时间)，第三时钟控制块250可输出第一控制信号WCK_CTRL0作为时钟控制信号WCK_CTRL_FLAG。当包含在分段信息FT中的飞行时间大于包含在写延迟信息WL中的写延迟时间时(WL<飞行时间)，第三时钟控制块250可输出第二控制信号WCK_CTRL1作为时钟控制信号WCK_CTRL_FLAG。下面，当第一控制信号WCK_CTRL0被输出作为时钟控制信号WCK_CTRL_FLAG时被称作第一种条件，并且当第二控制信号WCK_CTRL1被输出作为时钟控制信号WCK_CTRL_FLAG时被称作第二种条件。
下面对对应于第一种条件的结构和操作进行描述。
参考图11，当在连续输入时钟信号WCK的状态下从指令解码块210中生成写训练信号WTTR时，第一时钟控制块230可根据包含在写相关信息信号WTINs中的写延迟信息WL和突发长度信息BL，生成第一控制信号WCK_CTRL0。例如，第一时钟控制块230可通过以对应于写延迟信息WL、突发长度信息BL和预定时钟信息N*CLK的给定延迟量移动写训练信号WTTR，生成写训练结束信号WTTR_END。另外，第一时钟控制块230可生成响应于写训练信号WTTR被启用和响应于写训练结束信号WTTR_END被停用的第一控制信号WCK_CTRL0。
在第一种条件下，第三时钟控制块250可输出第一控制信号WCK_CTRL0作为时钟控制信号WCK_CTRL_FLAG。
数据输入块260数可响应于时钟控制信号WCK_CTRL_FLAG和时钟信号WCK而接收从数据焊盘DQ0至DQn输入的数据信号。例如，数据输入块260可响应于时钟控制信号WCK_CTRL_FLAG，限定时钟信号WCK的切换分段，从而生成限制时钟信号WCK’，使数据信号与限制时钟信号WCK’同步，并传输被同步的数据信号至半导体装置200的内部电路。
下面对对应于第二种条件的结构和操作进行描述。
参考图12，当在连续输入时钟信号WCK的状态下半导体装置200进入自动刷新模式时，第二时钟控制块240可响应于从指令解码块210中顺序生成的自动刷新信号AREF和预充电信号PCG，而生成第二控制信号WCK_CTRL1。例如，第二时钟控制块240可响应于自动刷新信号AREF而启用第二控制信号WCK_CTRL1，并且响应于预充电信号PCG而停用第二控制信号WCK_CTRL1。
在第二种条件下，第三时钟控制块250可输出第二控制信号WCK_CTRL1作为时钟控制信号WCK_CTRL_FLAG。
数据输入块260可响应于时钟控制信号WCK_CTRL_FLAG和时钟信号WCK而接收从数据焊盘DQ0至DQn输入的数据信号。例如，数据输入块260可响应于时钟控制信号WCK_CTRL_FLAG限定时钟信号WCK的切换分段，从而生成限制时钟信号WCK’，使数据信号与限制时钟信号WCK’同步，并传输被同步的数据信号至半导体装置200的内部电路。
根据上述本发明的实施例，半导体装置具有在对应于自动刷新模式或写训练模式的分段期间，根据与写训练模式相关的分段信息，即飞行时间而严格使用时钟信号的优势。
根据本发明的实施例，由于在使用时钟信号的分段期间输入时钟信号，可降低能量消耗。
尽管已描述了本发明的具体实施例，但所述实施例并不旨在限制而是进行描述。另外，应注意到，在不背离如权利要求限定的本发明范围的情况下，本发明可以通过替代、变化和修改，由本领域技术人员以各种方式实施。

Claims (19)

1.一种半导体装置，其包括：
控制块，其适于响应于写训练信号和写相关信息信号而生成时钟控制信号；和
输入块，其适于响应于所述时钟控制信号和时钟信号而接收用于写训练模式的数据信号；
其中所述控制块包括：
第一控制单元，其适于响应于所述写训练信号和所述写相关信息信号而生成写训练结束信号；和
第二控制单元，其适于响应于所述写训练信号和所述写训练结束信号而生成所述时钟控制信号。
2.如权利要求1所述的半导体装置，其中所述写相关信息信号包括写延迟信息和突发长度信息。
3.如权利要求1所述的半导体装置，其中所述第一控制单元包括移位寄存器。
4.如权利要求1所述的半导体装置，其中所述第二控制单元包括SR锁存器。
5.如权利要求1所述的半导体装置，其中所述输入块包括：
时钟限制单元，其适于响应于所述时钟控制信号，通过限定所述时钟信号的切换分段而生成限制时钟信号；和
输入缓冲单元，其适于响应于所述限制时钟信号而接收所述数据信号。
6.如权利要求1所述的半导体装置，进一步包括：
第一焊盘，其适于接收命令信号；
指令解码块，其适于响应于所述命令信号而生成所述写训练信号；
模式寄存器设置(MRS)电路块，其适于生成所述写相关信息信号；以及
第二焊盘，其适于接收所述数据信号。
7.一种半导体装置，其包括：
第一时钟控制块，其适于响应于写训练信号和写相关信息信号而生成第一控制信号；
第二时钟控制块，其适于响应于刷新信号和预充电信号而生成第二控制信号；
第三时钟控制时钟，其适于响应于所述写相关信息信号，通过选择所述第一和第二控制信号中的一个而生成时钟控制信号；以及
数据输入块，其适于响应于所述时钟控制信号和时钟信号而接收用于写训练模式的数据信号。
8.如权利要求7所述的半导体装置，其中所述写相关信息信号包括写延迟信息和突发长度信息。
9.如权利要求7所述的半导体装置，其中所述第一时钟控制块包括：
第一控制单元，其适于响应于所述写训练信号和所述写相关信息信号而生成写训练结束信号；和
第二控制单元，其适于响应于所述写训练信号和所述写训练结束信号而生成第一控制信号。
10.如权利要求9所述的半导体装置，其中所述第一控制单元包括移位寄存器。
11.如权利要求9所述的半导体装置，其中所述第二控制单元包括SR锁存器。
12.如权利要求7所述的半导体装置，其中所述第二时钟控制块包括SR锁存器。
13.如权利要求8所述的半导体装置，其中所述第三时钟控制块包括：
选择控制单元，其适于根据所述写延迟信息和介于所述写训练信号和所述第一控制信号之间的飞行时间上的分段信息而生成选择控制信号；和
选择输出单元，其适于响应于所述选择控制信号，通过选择所述第一和第二控制信号的其中一个而输出所述时钟控制信号。
14.如权利要求13所述的半导体装置，其中所述选择控制单元包括用于存储所述分段信息的存储部。
15.如权利要求7所述的半导体装置，其中所述数据输入块包括：
时钟限制单元，其适于响应于所述时钟控制信号，通过限定所述时钟信号的切换分段而生成限制时钟信号；和
输入缓冲单元，其适于响应于所述限制时钟信号而接收所述数据信号。
16.如权利要求7所述的半导体装置，进一步包括：
第一焊盘，其接收命令信号；
指令解码块，其响应于所述命令信号而生成所述写训练信号、所述刷新信号和所述预充电信号；
模式寄存器设置(MRS)电路块，其生成所述写相关信息信号；和
第二焊盘，其接收所述数据信号。
17.一种能够进入写训练模式同时进入刷新模式的半导体装置的驱动方法，其包括：
通过比较写延迟信息和从进入所述写训练模式时至生成第一控制信号时的范围的分段上的分段信息，选择对应于所述写训练模式的第一控制信号和对应于所述刷新模式的第二控制信号的中的一个；
当进入所述写训练模式或所述刷新模式时，响应于所述第一控制信号或所述第二控制信号而生成时钟控制信号；
响应于所述时钟控制信号，通过限定时钟信号的切换分段而生成限制时钟信号；和
响应于所述限制时钟信号而接收用于所述写训练模式的数据信号。
18.如权利要求17所述的方法，其中当所述半导体装置进入所述写训练模式时，根据所述写延迟信息和突发长度信息而生成所述第一控制信号。
19.如权利要求17所述的方法，其中当所述半导体装置进入所述刷新模式时，响应于刷新信号和预充电信号而生成所述第二控制信号。
CN201510292224.9A 2014-12-19 2015-06-01 半导体装置和驱动该半导体装置的方法 Active CN105719685B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0184656 2014-12-19
KR1020140184656A KR102299380B1 (ko) 2014-12-19 2014-12-19 반도체 장치 및 그의 구동방법

Publications (2)

Publication Number Publication Date
CN105719685A CN105719685A (zh) 2016-06-29
CN105719685B true CN105719685B (zh) 2020-09-18

Family

ID=56130198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510292224.9A Active CN105719685B (zh) 2014-12-19 2015-06-01 半导体装置和驱动该半导体装置的方法

Country Status (3)

Country Link
US (1) US9431093B2 (zh)
KR (1) KR102299380B1 (zh)
CN (1) CN105719685B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150241984A1 (en) * 2014-02-24 2015-08-27 Yair ITZHAIK Methods and Devices for Natural Human Interfaces and for Man Machine and Machine to Machine Activities
US9959935B2 (en) * 2016-04-12 2018-05-01 Samsung Electronics Co., Ltd. Input-output circuit for supporting multiple-input shift register (MISR) function and memory device including the same
KR102671075B1 (ko) * 2017-01-13 2024-05-30 에스케이하이닉스 주식회사 반도체장치
CN109584944B (zh) * 2017-09-29 2024-01-05 三星电子株式会社 支持多输入移位寄存器功能的输入输出电路及存储器件
KR20190046491A (ko) * 2017-10-26 2019-05-07 삼성전자주식회사 반도체 메모리, 반도체 메모리를 포함하는 메모리 시스템, 그리고 반도체 메모리의 동작 방법
KR102519572B1 (ko) 2018-05-11 2023-04-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200124045A (ko) 2019-04-23 2020-11-02 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200137548A (ko) 2019-05-30 2020-12-09 에스케이하이닉스 주식회사 메모리 장치 및 이의 테스트 동작 방법
KR20200126678A (ko) * 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200126666A (ko) 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11404097B2 (en) 2018-12-11 2022-08-02 SK Hynix Inc. Memory system and operating method of the memory system
US11139010B2 (en) 2018-12-11 2021-10-05 SK Hynix Inc. Memory system and operating method of the memory system
KR102702994B1 (ko) 2019-08-05 2024-09-04 삼성전자주식회사 메모리 장치 및 그것의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101763888A (zh) * 2008-12-22 2010-06-30 海力士半导体有限公司 能够控制读命令的半导体集成电路
CN102262900A (zh) * 2010-05-28 2011-11-30 海力士半导体有限公司 半导体存储器件及其操作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7457913B2 (en) * 2006-03-22 2008-11-25 Infineon Technologies Ag Finding a data pattern in a memory
KR101039862B1 (ko) 2008-11-11 2011-06-13 주식회사 하이닉스반도체 클럭킹 모드를 구비하는 반도체 메모리장치 및 이의 동작방법
KR101221080B1 (ko) * 2008-11-19 2013-01-11 가부시키가이샤 어드밴티스트 시험 장치, 시험 방법, 및 프로그램
KR101009335B1 (ko) * 2008-12-29 2011-01-19 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
KR101791456B1 (ko) * 2010-10-11 2017-11-21 삼성전자주식회사 라이트 트레이닝 방법 및 이를 수행하는 반도체 장치
KR101138832B1 (ko) * 2010-10-29 2012-05-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101763888A (zh) * 2008-12-22 2010-06-30 海力士半导体有限公司 能够控制读命令的半导体集成电路
CN102262900A (zh) * 2010-05-28 2011-11-30 海力士半导体有限公司 半导体存储器件及其操作方法

Also Published As

Publication number Publication date
KR102299380B1 (ko) 2021-09-08
US20160180914A1 (en) 2016-06-23
US9431093B2 (en) 2016-08-30
KR20160075105A (ko) 2016-06-29
CN105719685A (zh) 2016-06-29

Similar Documents

Publication Publication Date Title
CN105719685B (zh) 半导体装置和驱动该半导体装置的方法
CN105529047B (zh) 半导体器件及驱动该半导体器件的方法
US9311986B2 (en) Semiconductor memory device
US9552255B2 (en) Memory device with parallel odd and even column access and methods thereof
US8917570B2 (en) Memory device and method for operating the same
CN111312308B (zh) 半导体器件和包括其的半导体系统
US9953688B1 (en) Precharge control device and semiconductor device including the same
KR101138832B1 (ko) 반도체 메모리 장치 및 그 동작방법
US9384800B2 (en) Semiconductor device and semiconductor system having the same
US9368175B2 (en) Semiconductor memory device receiving multiple commands simultaneously and memory system including the same
US10714161B2 (en) Semiconductor device
KR20130070335A (ko) 반도체 메모리 장치
CN111383677B (zh) 半导体器件
US8593186B2 (en) Control signal generator for use with a command decoder
US8994419B2 (en) Semiconductor device, semiconductor system including the same, and method for operating the same
US20160357453A1 (en) Semiconductor memory device
US9601184B2 (en) Semiconductor memory and method for operating the same
JP2007095146A (ja) メモリ、メモリ・アクセス制御方法
KR101708873B1 (ko) 반도체 메모리 장치
US9508401B2 (en) Semiconductor system and method of operating the same
US9424899B2 (en) Apparatuses and methods for providing active and inactive clock signals to a command path circuit
KR20130046122A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20150093076A (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant